CN109727941A - 一种封装模组及其制备方法、电池保护模组 - Google Patents
一种封装模组及其制备方法、电池保护模组 Download PDFInfo
- Publication number
- CN109727941A CN109727941A CN201711053598.0A CN201711053598A CN109727941A CN 109727941 A CN109727941 A CN 109727941A CN 201711053598 A CN201711053598 A CN 201711053598A CN 109727941 A CN109727941 A CN 109727941A
- Authority
- CN
- China
- Prior art keywords
- substrate
- component
- built
- layer
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
- H01L2224/331—Disposition
- H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
- H01L2224/33181—On opposite sides of the body
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
为克服现有模组封装存在承受外部应力能力差,尺寸调整不灵活的问题,本发明提供了一种封装模组,包括第一导电图案层、第一基板、胶片层、内置元器件、第二基板和第二导电图案层,所述内置元器件嵌装在所述胶片层的内部,所述第一基板和所述第二基板分别贴附于所述胶片层的两个表面,所述第一导电图案层形成于所述第一基板上,所述第二导电图案层形成于所述第二基板上,所述内置元器件与所述第一导电图案层和/或所述第二导电图案层电连接。同时,本发明还公开了上述封装模组的制备方法以及包括上述封装模组的电池保护模组。本发明提供的封装模组的电路导通内阻小,有效减小了厚度尺寸,同时保证了模组的结构强度,组装方便。
Description
技术领域
本发明属于元器件装配技术领域,具体涉及一种封装模组及其制备方法、电池保护模组。
背景技术
现有的封装模组,比如电池保护电路模组,主要包含封装体,封装体内设置有多个引线框架、电池保护芯片、耦合电容、电阻和PTC(Positive Temperature Coefficient,热敏电阻)等元器件。电池保护电路安装在引线框架上,通过灌封胶与框架封装一体,形成电池保护电路模组。
上述电池保护电路模组的缺点主要有以下几点:
由于电池保护电路模组在不同的应用所需要的模组尺寸不同,而框架尺寸固定,需要调整的时候不灵活。
由于封装体比较薄,承受外部应力的能力较小,稍微受到外力挤压,就有可能断裂,坚固性有待提高。
电池保护电路模组的封装需要增加簧片,以方便和电池以及外部受电设备连接,由于封装体内部框架大小受限,簧片一般是裸露在外面,对后续封装带来不便。
发明内容
针对现有模组封装存在的承受外部应力的能力较小及尺寸调整不灵活的问题,本发明提供了一种封装模组及其制备方法、电池保护模组。
本发明解决上述技术问题所采用的技术方案如下:
一方面,本发明一实施例提供了一种封装模组,包括第一导电图案层、第一基板、胶片层、内置元器件、第二基板和第二导电图案层,所述内置元器件嵌装在所述胶片层的内部,所述第一基板和所述第二基板分别贴附于所述胶片层的厚度方向上相对的两个表面,所述第一导电图案层形成于所述第一基板上背离所述胶片层的一面,所述第二导电图案层形成于所述第二基板上背离所述胶片层的一面,所述内置元器件与所述第一导电图案层和/或所述第二导电图案层电连接。
可选地,所述第一基板上开设有多个第一通孔,所述第一通孔中填充有第一导电材料,所述内置元器件通过所述第一导电材料与所述第一导电图案层电连接。
可选地,所述第二基板上开设有多个第二通孔,所述第二通孔中填充有第二导电材料,所述内置元器件通过所述第二导电材料与所述第二导电图案层电连接。
可选地,所述第一基板的表面设置有多个第一焊盘,所述第一焊盘与所述第一通孔中的第一导电材料电连接,所述第二基板的表面设置有多个第二焊盘,所述第二焊盘与所述第二通孔中的第二导电材料电连接,所述内置元器件具有多个晶圆焊脚,所述晶圆焊脚的表面覆盖有金属层,单个所述晶圆焊脚通过所述金属层与所述第一焊盘或第二焊盘连接。
可选地,所述金属层与所述第一焊盘通过设置第一导电粘合剂电连接或所述金属层与所述第一焊盘之间通过设置第一金线电连接;
所述金属层与所述第二焊盘通过设置第二导电粘合剂电连接或所述金属层与所述第二焊盘之间通过设置第二金线电连接。
可选地,所述内置元器件包括保护IC和MOS管中的一种或多种。
另一方面,本发明实施例提供了一种电池保护模组,包括上述的封装模组。
另一方面,本发明实施例提供了上述封装模组的制备方法,包括:
提供带有第一导电层的第一基板;
将内置元器件焊接在第一基板上,使内置元器件与第一导电层电连接;
在胶片层上开设有与内置元器件形状相适配的安装孔,且所述安装孔的位置与所述内置元器件的位置一一对应,将胶片层层叠在第一基板上设置有内置元器件的一侧,使内置元器件嵌装于胶片层的安装孔中;
提供带有第二导电层的第二基板;
将第二基板层叠到胶片层的表面,使内置元器件与第二导电层电连接,通过加压加热将第一基板、胶片和第二基板结合为一体,对第一导电层进行蚀刻形成第一导电图案层,对第二导电层进行蚀刻形成第二导电图案层,得到封装模组。
可选地,所述“提供带有第一导电层的第一基板”包括:
在第一基板上钻设出多个第一通孔,在第一通孔内部填充第一导电材料,在第一基板的第一通孔处设置第一焊盘,使第一焊盘与所述第一导电层之间通过第一导电材料电连接。
可选地,所述“将内置元器件焊接在第一基板上,使内置元器件与第一导电层电连接”包括:
在内置元器件的晶圆焊脚表面覆盖一层金属层,通过第一导电粘合剂将所述内置元器件的晶圆焊脚粘合在所述第一基板的第一焊盘上,或通过第一金线连接所述内置元器件的晶圆焊脚和所述第一基板的第一焊盘,以使所述内置元器件与第一导电层电连接。
可选地,所述“提供带有第二导电层的第二基板”包括:
在第二基板上钻设出多个第二通孔,在第二通孔内部填充第二导电材料,在第二基板的第二通孔处设置第二焊盘,使第二焊盘与所述第二导电层之间通过第二导电材料电连接。
可选地,所述“将第二基板层叠到胶片层的表面,使内置元器件与第二导电层电连接”包括:
在内置元器件的晶圆焊脚表面覆盖一层金属层,所述金属层为Ni和Au的单质或合金,将第二基板层叠到胶片层的表面,同时通过第二导电粘合剂将所述内置元器件的晶圆焊脚粘合在所述第二基板的第二焊盘上,或通过第二金线连接所述内置元器件的晶圆焊脚和所述第二基板的第二焊盘,以使所述内置元器件与第二导电层电连接。
可选地,所述封装模组的制备方法还包括:
在所述第一导电图案层的表面和/或在所述第二导电图案层的表面焊接***元器件。
根据本发明提供的封装模组,通过将内置元器件嵌装在所述胶片层的内部,在胶片层的两侧覆盖第一基板和第二基板,从而使得所述封装模组形成一体结构,能够将内置元器件进行较好的保护,同时在所述第一基板和所述第二基板的表面分别形成有第一导电图案层和第二导电图案层,实现了对内置元器件的电路连接和引出,相对于现有的封装模组结构,本发明的封装模组中电路导通内阻小,有效减小了封装模组的厚度尺寸,同时保证了模组的结构强度,组装方便。
附图说明
图1是本发明一实施例提供的封装模组其第一基板的结构示意图;
图2是本发明一实施例提供的封装模组其第一基板、内置元器件和胶片层的配合示意图;
图3是本发明一实施例提供的封装模组的结构示意图。
说明书附图中的附图标记如下:
1、第一导电图案层;2、第一基板;21、第一焊盘;22、第一通孔;23、第一导电材料;3、胶片层;4、内置元器件;5、第二基板;51、第二焊盘;52、第二通孔;53、第二导电材料;6、第二导电图案层。
具体实施方式
为了使本发明所解决的技术问题、技术方案及有益效果更加清楚明白,以下结合附图及实施例,对本发明进行进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例一
参见图1~图3所示,实施例一公开了一种封装模组,包括第一导电图案层1、第一基板2、胶片层3、内置元器件4、第二基板5和第二导电图案层6,所述内置元器件4嵌装在所述胶片层3的内部,所述第一基板2和所述第二基板5分别贴附于所述胶片层3的厚度方向上相对的两个表面,所述第一导电图案层1形成于所述第一基板2上背离所述胶片层3的一面,所述第二导电图案层6形成于所述第二基板5上背离所述胶片层3的一面,所述内置元器件4同时与所述第一导电图案层1和所述第二导电图案层6电连接。
所述封装模组通过将内置元器件4嵌装在所述胶片层3的内部,在胶片层3的两侧覆盖第一基板2和第二基板5,从而使得所述封装模组形成一体结构,能够将内置元器件4进行较好的保护,同时通过在所述第一基板2和所述第二基板5的表面分别形成的第一导电图案层1和第二导电图案层6,实现了对内置元器件4的电路连接和引出,相对于现有的封装模组结构,本发明的封装模组中电路导通内阻小,有效减小了封装模组的厚度尺寸,同时保证了模组的结构强度,组装方便。
在其他实施例中,所述内置元器件4也可单独与所述第一导电图案层1电连接,或是所述内置元器件4也可单独与所述第二导电图案层6电连接。
需要说明的是,所述内置元器件4的数量可为多个,当所述内置元器件4的数量为多个时,存在多种设置方式,比如情况一:多个内置元器件4同时与所述第一导电图案层1和第二导电图案层6电连接;情况二:多个内置元器件4均与所述第一导电图案层1;情况三:多个内置元器件4均与第二导电图案层6电连接;情况四:部分内置元器件4单独与所述第二导电图案层6电连接,部分内置元器件4单独与所述第一导电图案层1电连接;情况五:部分内置元器件4单独与所述第二导电图案层6电连接,部分内置元器件4同时与所述第一导电图案层1和第二导电图案层6电连接;情况六:部分内置元器件4单独与所述第一导电图案层1电连接,部分内置元器件4同时与所述第一导电图案层1和第二导电图案层6电连接;情况七:部分内置元器件4单独与所述第一导电图案层1电连接,部分内置元器件4单独与所述第二导电图案层6电连接,部分内置元器件4同时与所述第一导电图案层1和第二导电图案层6电连接;本领域技术人员可根据需要进行选择。
在本实施例中,所述第一基板2上开设有多个第一通孔22,所述第一通孔22中填充有第一导电材料23,所述内置元器件4通过所述第一导电材料23与所述第一导电图案层1电连接。
所述第一导电材料23可采用导电性能好的金属材料或非金属材料,其中金属材料包括铜、铝、镍、银等材料单质或合金,非金属材料包括碳、硅等单质或混合物。优选采用金属材料。
所述第一导电图案层1为金属图案层,用于实现不同第一通孔22之间的电连接,从而通过所述内置元器件4之间相互作用形成具有不同功能的电路结构。
在本实施例中,所述第二基板5上开设有多个第二通孔52,所述第二通孔52中填充有第二导电材料53,所述内置元器件4通过所述第二导电材料53与所述第二导电图案层6电连接。
所述第二导电材料53可采用导电性能好的金属材料或非金属材料,其中金属材料包括铜、铝、镍、银等材料单质或合金,非金属材料包括碳、硅等单质或混合物。优选采用金属材料。
所述第二导电图案层6为金属图案层,用于实现不同第二通孔52之间的电连接,从而通过所述内置元器件4之间相互作用形成具有不同功能的电路结构。
在本实施例中,所述第一基板2的表面设置有多个第一焊盘21,所述第一焊盘21与所述第一通孔22中的第一导电材料23电连接,所述第二基板5的表面设置有多个第二焊盘51,所述第二焊盘51与所述第二通孔52中的第二导电材料53电连接,所述内置元器件4具有多个晶圆焊脚(晶圆PAD),所述晶圆焊脚的表面覆盖有金属层,所述金属层为Ni和Au的单质或合金,单个所述晶圆焊脚通过所述金属层与所述第一焊盘21或第二焊盘51连接。
通过在所述内置元器件4的晶圆焊脚上覆盖由Ni和Au的单质或合金组成的金属层,由于Ni和Au的单质或合金组成的金属层具有与所述晶圆焊脚较好的结合力,能够提高内置元器件4与其他金属(如第一焊盘21和第二焊盘51)之间的粘合强度和稳定性,有利于减少内阻。
部分所述金属层与所述第一焊盘21通过设置第一导电粘合剂电连接或部分所述金属层与所述第一焊盘21之间通过设置第一金线电连接。
部分所述金属层与所述第二焊盘51通过设置第二导电粘合剂电连接或部分所述金属层与所述第二焊盘51之间通过设置第二金线电连接。
在本实施例中,所述第一导电粘合剂和所述第二导电粘合剂为锡膏。
所述内置元器件4包括保护IC(integrated circuit,集成电路)和MOS(金属(metal)—氧化物(oxide)—半导体(semiconductor))管中的一种或多种,所述保护IC为用于电池充放电保护的IC结构,所述MOS管即金属(metal)—氧化物(oxide)—半导体(semiconductor)场效应晶体管,用于控制电流通断。
需要说明的是,在其他实施例中,所述内置元器件4还可以采用除保护IC外的其他类型和功能的IC结构,采用除MOS管外的其他开关结构,或是采用其他类型的元器件结构。
在部分实施例中,所述封装模组还包括***元器件(未图示),所述***元器件焊接于所述第一导电图案层1的表面,和/或所述***元器件焊接于所述第二导电图案层6的表面。
通过所述第一导电图案层1或是第二导电图案层6将所述***元器件与所述内置元器件4相关联。
所述***元器件包括电阻和电容中的一种或多种。
需要说明的是,在其他实施例中,所述***元器件还可采用除电阻和电容外的其他类型的元器件结构。
实施例二
实施例二公开了一种电池保护模组,包括实施例一所述的封装模组的大部分结构特征。
在本实施例中,所述内置元器件4包括保护IC和MOS管。
所述保护IC通过检测电池的电压变化控制所述MOS管的导通和关闭。
实施例三
实施例三公开了如实施例一所述的封装模组的制备方法,包括:
提供带有第一导电层的第一基板2;
将内置元器件4焊接在第一基板2上,使内置元器件4与第一导电层电连接;
在胶片层3上开设有与内置元器件4形状相适配的安装孔,且所述安装孔的位置与所述内置元器件4的位置一一对应,将胶片层3层叠在第一基板2上设置有内置元器件4的一侧,使内置元器件4嵌装于胶片层3的安装孔中;
提供带有第二导电层的第二基板5;
将第二基板5层叠到胶片层3的表面,使内置元器件4与第二导电层电连接,通过加压加热将第一基板2、胶片和第二基板5结合为一体,对第一导电层进行蚀刻形成第一导电图案层1,对第二导电层进行蚀刻形成第二导电图案层6,得到封装模组。
所述第一导电图案层1和所述第二导电图案层6的蚀刻可采用曝光-显影-蚀刻的方式。
在不同的实施例中,所述胶片层3、所述第一基板2和所述第二基板5可采用相同的或不同的高分子绝缘材料,具体的,所述胶片层3、所述第一基板2和所述第二基板5可采用热塑性或热固性的树脂材料。
在本实施例中,所述“提供带有第一导电层的第一基板2”包括:
在第一基板2上钻设出多个第一通孔22,在第一通孔22内部填充第一导电材料23,在第一基板2的第一通孔22处设置第一焊盘21,所述第一焊盘21和所述第一导电层位于所述第一基板2的两个侧面,使第一焊盘21与所述第一导电层之间通过第一导电材料23电连接。
所述第一导电材料23的填充方式为直接填充、化学气相沉积、物理气相沉积和电镀等。
所述“将内置元器件4焊接在第一基板2上,使内置元器件4与第一导电层电连接”包括:
在内置元器件4的晶圆焊脚表面覆盖一层金属层,所述金属层为Ni和Au的单质或合金,通过第一导电粘合剂将所述内置元器件4的晶圆焊脚粘合在所述第一基板2的第一焊盘21上,或通过第一金线连接所述内置元器件4的晶圆焊脚和所述第一基板2的第一焊盘21,以使所述内置元器件4与第一导电层电连接。
所述第一导电粘合剂为锡膏,通过将锡膏熔融后分别接触所述内置元器件4的晶圆焊脚和所述第一基板2的第一焊盘21,当所述锡膏凝固后起到固定粘接和电连接效果。
通过第一金线连接时,可通过第一导电粘合剂将所述第一金线的两端分别焊接至所述晶圆焊脚和所述第一焊盘21上。
在本实施例中,所述“提供带有第二导电层的第二基板5”包括:
在第二基板5上钻设出多个第二通孔52,在第二通孔52内部填充第二导电材料53,在第二基板5的第二通孔52处设置第二焊盘51,使第二焊盘51与所述第二导电层之间通过第二导电材料53电连接。
所述第二导电材料53的填充方式与所述第一导电材料23一致,为直接填充、化学气相沉积、物理气相沉积和电镀等。
所述“将第二基板5层叠到胶片层3的表面,使内置元器件4与第二导电层电连接”包括:
在内置元器件4的晶圆焊脚表面覆盖一层金属层,所述金属层为Ni和Au的单质或合金,将第二基板5层叠到胶片层3的表面,同时通过第二导电粘合剂将所述内置元器件4的晶圆焊脚粘合在所述第二基板5的第二焊盘51上,或通过第二金线连接所述内置元器件4的晶圆焊脚和所述第二基板5的第二焊盘51,以使所述内置元器件4与第二导电层电连接。
所述第二导电粘合剂与所述第一导电粘合剂的功能类似,所述第二金线与所述第一金线的功能类似。
在部分实施例中,根据所述封装模组的实际功能需要,在所述第一导电图案层1的表面和/或在所述第二导电图案层6的表面焊接***元器件。
所述***元器件的数量为一个或多个,当所述***元器件的数量为多个时,可将所述***元器件分别焊接于所述第一基板2和第二基板5上。
所述***元器件可通过插接或是贴装的方式与所述第一基板2、所述第二基板5配合安装。
以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。
Claims (13)
1.一种封装模组,其特征在于,包括第一导电图案层、第一基板、胶片层、内置元器件、第二基板和第二导电图案层,所述内置元器件嵌装在所述胶片层的内部,所述第一基板和所述第二基板分别贴附于所述胶片层的厚度方向上相对的两个表面,所述第一导电图案层形成于所述第一基板上背离所述胶片层的一面,所述第二导电图案层形成于所述第二基板上背离所述胶片层的一面,所述内置元器件与所述第一导电图案层和/或所述第二导电图案层电连接。
2.根据权利要求1所述的封装模组,其特征在于,所述第一基板上开设有多个第一通孔,所述第一通孔中填充有第一导电材料,所述内置元器件通过所述第一导电材料与所述第一导电图案层电连接。
3.根据权利要求2所述的封装模组,其特征在于,所述第二基板上开设有多个第二通孔,所述第二通孔中填充有第二导电材料,所述内置元器件通过所述第二导电材料与所述第二导电图案层电连接。
4.根据权利要求3所述的封装模组,其特征在于,所述第一基板的表面设置有多个第一焊盘,所述第一焊盘与所述第一通孔中的第一导电材料电连接,所述第二基板的表面设置有多个第二焊盘,所述第二焊盘与所述第二通孔中的第二导电材料电连接,所述内置元器件具有多个晶圆焊脚,所述晶圆焊脚的表面覆盖有金属层,单个所述晶圆焊脚通过所述金属层与所述第一焊盘或第二焊盘连接。
5.根据权利要求4所述的封装模组,其特征在于,所述金属层与所述第一焊盘通过设置第一导电粘合剂电连接或所述金属层与所述第一焊盘之间通过设置第一金线电连接;
所述金属层与所述第二焊盘通过设置第二导电粘合剂电连接或所述金属层与所述第二焊盘之间通过设置第二金线电连接。
6.根据权利要求1所述的封装模组,其特征在于,所述内置元器件包括保护IC和MOS管中的一种或多种。
7.一种电池保护模组,其特征在于,包括权利要求1~6中任意一项所述的封装模组。
8.一种封装模组的制备方法,其特征在于,包括:
提供带有第一导电层的第一基板;
将内置元器件焊接在第一基板上,使内置元器件与第一导电层电连接;
在胶片层上开设有与内置元器件形状相适配的安装孔,且所述安装孔的位置与所述内置元器件的位置一一对应,将胶片层层叠在第一基板上设置有内置元器件的一侧,使内置元器件嵌装于胶片层的安装孔中;
提供带有第二导电层的第二基板;
将第二基板层叠到胶片层的表面,使内置元器件与第二导电层电连接,通过加压加热将第一基板、胶片和第二基板结合为一体,对第一导电层进行蚀刻形成第一导电图案层,对第二导电层进行蚀刻形成第二导电图案层,得到封装模组。
9.根据权利要求8所述的封装模组的制备方法,其特征在于,所述“提供带有第一导电层的第一基板”包括:
在第一基板上钻设出多个第一通孔,在第一通孔内部填充第一导电材料,在第一基板的第一通孔处设置第一焊盘,使第一焊盘与所述第一导电层之间通过第一导电材料电连接。
10.根据权利要求9所述的封装模组的制备方法,其特征在于,所述“将内置元器件焊接在第一基板上,使内置元器件与第一导电层电连接”包括:
在内置元器件的晶圆焊脚表面覆盖一层金属层,通过第一导电粘合剂将所述内置元器件的晶圆焊脚粘合在所述第一基板的第一焊盘上,或通过第一金线连接所述内置元器件的晶圆焊脚和所述第一基板的第一焊盘,以使所述内置元器件与第一导电层电连接。
11.根据权利要求8所述的封装模组的制备方法,其特征在于,所述“提供带有第二导电层的第二基板”包括:
在第二基板上钻设出多个第二通孔,在第二通孔内部填充第二导电材料,在第二基板的第二通孔处设置第二焊盘,使第二焊盘与所述第二导电层之间通过第二导电材料电连接。
12.根据权利要求11所述的封装模组的制备方法,其特征在于,所述“将第二基板层叠到胶片层的表面,使内置元器件与第二导电层电连接”包括:
在内置元器件的晶圆焊脚表面覆盖一层金属层,将第二基板层叠到胶片层的表面,同时通过第二导电粘合剂将所述内置元器件的晶圆焊脚粘合在所述第二基板的第二焊盘上,或通过第二金线连接所述内置元器件的晶圆焊脚和所述第二基板的第二焊盘,以使所述内置元器件与第二导电层电连接。
13.根据权利要求8所述的封装模组的制备方法,其特征在于,所述封装模组的制备方法还包括:
在所述第一导电图案层的表面和/或在所述第二导电图案层的表面焊接***元器件。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711053598.0A CN109727941A (zh) | 2017-10-31 | 2017-10-31 | 一种封装模组及其制备方法、电池保护模组 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711053598.0A CN109727941A (zh) | 2017-10-31 | 2017-10-31 | 一种封装模组及其制备方法、电池保护模组 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109727941A true CN109727941A (zh) | 2019-05-07 |
Family
ID=66293357
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711053598.0A Pending CN109727941A (zh) | 2017-10-31 | 2017-10-31 | 一种封装模组及其制备方法、电池保护模组 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109727941A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114143956A (zh) * | 2021-10-21 | 2022-03-04 | 华为技术有限公司 | 封装结构及其制备方法、封装模组和电子装置 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004064153A1 (en) * | 2003-01-16 | 2004-07-29 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
CN100463128C (zh) * | 2005-11-25 | 2009-02-18 | 全懋精密科技股份有限公司 | 半导体芯片埋入基板的三维构装结构及其制作方法 |
US20090097214A1 (en) * | 2007-10-15 | 2009-04-16 | Samsung Techwin Co., Ltd | Electronic chip embedded circuit board and method of manufacturing the same |
CN102256452A (zh) * | 2010-04-02 | 2011-11-23 | 株式会社电装 | 具有内置半导体芯片的电路板以及制造该电路板的方法 |
US20120241205A1 (en) * | 2011-03-23 | 2012-09-27 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
US20130256007A1 (en) * | 2012-03-28 | 2013-10-03 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
JP2014112722A (ja) * | 2014-03-03 | 2014-06-19 | Dainippon Printing Co Ltd | 電子部品内蔵配線基板の製造方法 |
CN104900609A (zh) * | 2014-03-05 | 2015-09-09 | 台达电子国际(新加坡)私人有限公司 | 封装结构 |
CN105324871A (zh) * | 2013-07-01 | 2016-02-10 | Itm半导体有限公司 | 电池保护电路模块封装、电池组以及具备该电池组的电子装置 |
-
2017
- 2017-10-31 CN CN201711053598.0A patent/CN109727941A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004064153A1 (en) * | 2003-01-16 | 2004-07-29 | Casio Computer Co., Ltd. | Semiconductor device and method of manufacturing the same |
CN100463128C (zh) * | 2005-11-25 | 2009-02-18 | 全懋精密科技股份有限公司 | 半导体芯片埋入基板的三维构装结构及其制作方法 |
US20090097214A1 (en) * | 2007-10-15 | 2009-04-16 | Samsung Techwin Co., Ltd | Electronic chip embedded circuit board and method of manufacturing the same |
CN102256452A (zh) * | 2010-04-02 | 2011-11-23 | 株式会社电装 | 具有内置半导体芯片的电路板以及制造该电路板的方法 |
US20120241205A1 (en) * | 2011-03-23 | 2012-09-27 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
US20130256007A1 (en) * | 2012-03-28 | 2013-10-03 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
CN105324871A (zh) * | 2013-07-01 | 2016-02-10 | Itm半导体有限公司 | 电池保护电路模块封装、电池组以及具备该电池组的电子装置 |
JP2014112722A (ja) * | 2014-03-03 | 2014-06-19 | Dainippon Printing Co Ltd | 電子部品内蔵配線基板の製造方法 |
CN104900609A (zh) * | 2014-03-05 | 2015-09-09 | 台达电子国际(新加坡)私人有限公司 | 封装结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114143956A (zh) * | 2021-10-21 | 2022-03-04 | 华为技术有限公司 | 封装结构及其制备方法、封装模组和电子装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8390106B2 (en) | Circuit board with built-in semiconductor chip and method of manufacturing the same | |
US7119432B2 (en) | Method and apparatus for establishing improved thermal communication between a die and a heatspreader in a semiconductor package | |
US20110244636A1 (en) | Manufacturing method of semiconductor chip-embedded wiring substrate | |
JP2008078596A5 (zh) | ||
CN102938401A (zh) | 具有紧固元件和无卤素封装件间连接件的堆叠式封装件 | |
KR101519062B1 (ko) | 반도체 소자 패키지 | |
TW201138023A (en) | Semiconductor chip embedded with wiring substrate and manufacturing method thereof | |
US8022558B2 (en) | Semiconductor package with ribbon with metal layers | |
JP3506211B2 (ja) | 絶縁性配線基板及び樹脂封止型半導体装置 | |
JP2014154635A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012074497A (ja) | 回路基板 | |
JP2008135627A (ja) | 半導体装置 | |
CN109727941A (zh) | 一种封装模组及其制备方法、电池保护模组 | |
JP3668074B2 (ja) | 半導体装置およびその製造方法 | |
TWI220307B (en) | Thermal enhanced package structure and its formation method | |
EP1627428A1 (en) | An integrated circuit package employing a head-spreader member | |
JP2011222554A (ja) | 半導体チップ内蔵配線基板 | |
CN207458933U (zh) | 一种封装模组及其电池保护模组 | |
JP3464826B2 (ja) | 半導体装置 | |
US7199468B2 (en) | Hybrid integrated circuit device with high melting point brazing material | |
JP5104687B2 (ja) | 接合シート及び電子回路装置並びに製造方法 | |
JP2011077164A (ja) | 半導体発光装置 | |
TWI232559B (en) | Negative volume expansion lead-free electrical connection | |
US20110068467A1 (en) | Semiconductor device and method of manufacturing same | |
JPH04171970A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20210203 Address after: 518119 No.1 Yan'an Road, Kuiyong street, Dapeng New District, Shenzhen City, Guangdong Province Applicant after: BYD Semiconductor Co.,Ltd. Address before: 518118 BYD Road, Pingshan New District, Shenzhen, Guangdong 3009 Applicant before: BYD Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190507 |