JP5406389B2 - 部品内蔵基板及びその製造方法 - Google Patents

部品内蔵基板及びその製造方法 Download PDF

Info

Publication number
JP5406389B2
JP5406389B2 JP2013007797A JP2013007797A JP5406389B2 JP 5406389 B2 JP5406389 B2 JP 5406389B2 JP 2013007797 A JP2013007797 A JP 2013007797A JP 2013007797 A JP2013007797 A JP 2013007797A JP 5406389 B2 JP5406389 B2 JP 5406389B2
Authority
JP
Japan
Prior art keywords
wiring
electronic component
vias
component
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013007797A
Other languages
English (en)
Other versions
JP2013211526A (ja
Inventor
誠裕 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujikura Ltd
Original Assignee
Fujikura Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujikura Ltd filed Critical Fujikura Ltd
Priority to JP2013007797A priority Critical patent/JP5406389B2/ja
Publication of JP2013211526A publication Critical patent/JP2013211526A/ja
Priority to US14/157,669 priority patent/US9282628B2/en
Application granted granted Critical
Publication of JP5406389B2 publication Critical patent/JP5406389B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203—Cooling of mounted components
    • H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49139—Assembling to base an electrical component, e.g., capacitor, etc. by inserting component lead or terminal into base aperture

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、電子部品が内蔵された部品内蔵基板及びその製造方法に関する。
電子部品を実装或いは内蔵した基板からの放熱対策として、例えば下記特許文献１に開示されたセラミック配線基板のような構造が知られている。このセラミック配線基板では、絶縁基板の表面から裏面まで略鉛直方向に貫通形成された放熱用ビア（サーマルビア）を有し、電子部品が実装された表面側の放熱用ビアの直径が、その他の放熱用ビアの直径よりも小さく形成される。これにより、放熱性を維持しつつ基板の凹凸を直径の異なる放熱用ビアの段差で吸収し、基板表面全体の平坦性を確保できるとされている。
特開２００６−４１２４２号公報
しかしながら、上記特許文献１に開示された従来技術の放熱対策では、電子部品と直接接続される放熱用ビアの直径が小さいため、必ずしも電子部品からの熱を効率よく伝えられる構造とは言い難かった。そして、放熱特性を向上させるために直径の小さな放熱用ビアの数を増やすと、加工工程が煩雑になると共に加工精度に限界があるので、それほど大きな放熱特性の向上が見込めるわけではないという問題がある。そして、上記構造は、特に電子部品を内蔵する部品内蔵基板においてはより一層効果が出にくいことが想定される。
この発明は、上述した従来技術による問題点を解消し、簡易な構造で放熱特性を向上させることができる部品内蔵基板及びその製造方法を提供することを目的とする。
本発明に係る部品内蔵基板は、絶縁基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板であって、前記複数のプリント配線基材のうちの少なくとも一部が、前記電子部品の電極形成面側とは反対側の裏面側においては、前記ビアが前記電子部品の裏面上の領域において前記裏面に接続される複数の放熱用ビアを含むと共に、前記配線パターンが前記複数の放熱用ビアと接続される放熱用配線パターンを含むように形成された状態で少なくとも２層分積層されていることを特徴とする。
本発明に係る部品内蔵基板によれば、電子部品の電極形成面側とは反対側の裏面側に少なくとも２層分積層されるプリント配線基材に、電子部品の裏面上の領域において裏面に接続される複数の放熱用ビアと、これらと接続される放熱用配線パターンとが形成されているので、別途放熱のための特殊な構造や部材等が不要で、簡易な構造で電子部品で発生した熱の放熱特性を向上させることができる。
本発明の一実施形態においては、前記放熱用配線パターンは、前記放熱用ビアと接続された箇所から連続して前記電子部品の外周側に配置された他のビアにも接続されている。
本発明の他の実施形態においては、前記放熱用ビアは、前記他のビアよりも大きな直径を有する。なお、放熱用ビアを他のビアの形成工程と同じ工程で形成すれば、いたずらに製造工程数が増えることはない。
本発明の一実施形態においては、前記放熱用ビアの直径が、６０μｍ〜５００μｍの範囲に設定される。
本発明に係る部品内蔵基板の製造方法は、樹脂基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうち、前記電子部品の電極形成面側とは反対側の裏面側に配置される樹脂基材に、前記電子部品の裏面上の領域において前記裏面に接続される複数の放熱用ビアと、前記複数の放熱用ビアと接続される放熱用配線パターンとを形成し、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部を形成して複数のプリント配線基材を形成する工程と、前記電子部品の裏面側に前記放熱用ビア及び放熱用配線パターン形成されたプリント配線基材を少なくとも２層分積層し、前記電子部品の裏面が前記放熱用ビアと接続されるように前記複数のプリント配線基材を熱圧着して一括積層する工程とを備えたことを特徴とする。
本発明に係る部品内蔵基板の製造方法によれば、電子部品の電極形成面側とは反対側の裏面側に、電子部品の裏面上の領域において裏面に接続される複数の放熱用ビアと、これらと接続される放熱用配線パターンとが形成されたプリント配線基材を少なくとも２層分積層するので、部品内蔵基板の放熱特性を向上させることができる。
本発明の一実施形態においては、前記放熱用配線パターンは、前記放熱用ビアと接続された箇所から連続して前記電子部品の外周側に配置される他のビアにも接続されるように形成される。
本発明の他の実施形態においては、前記放熱用ビアは、前記他のビアよりも大きな直径を有するように形成される。これにより、電子部品の電極形成面側とは反対側の裏面側に配置される樹脂基材に、ビア（他のビア）とこれよりも大径の放熱用ビアとを同一工程において形成することができるので、いたずらに製造工程数を増やさずに放熱特性を向上させることができる。また、放熱用ビアよりも他のビアの直径が小さいので、配線パターンやビアの設計自由度を向上させ、基板全体の高密度化や低背化を可能にすることができる。
本発明の更に他の実施形態においては、前記ビア及び前記放熱用ビアは、前記ビアのビアホールを形成した後にレーザ光出力を調整して前記放熱用ビアのビアホールを形成し、形成された各ビアホール内に導電性ペーストを充填するレーザ加工及び導電性ペースト充填加工により形成される。
本発明によれば、簡易な構造で放熱特性を向上させることができる。
本発明の第１の実施形態に係る部品内蔵基板の構造を示す断面図である。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程における電子部品の製造工程を示すフローチャートである。 同部品内蔵基板の製造工程を示すフローチャートである。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 同部品内蔵基板に内蔵される電子部品を製造工程毎に示す断面図である。 同部品内蔵基板を製造工程毎に示す断面図である。 本発明の第２の実施形態に係る部品内蔵基板の構造を示す断面図である。 本発明の第３の実施形態に係る部品内蔵基板の構造を示す断面図である。 本発明の第４の実施形態に係る部品内蔵基板の構造を示す断面図である。
以下、添付の図面を参照して、この発明の実施の形態に係る部品内蔵基板及びその製造方法を詳細に説明する。
［第１の実施形態］
図１は、本発明の第１の実施形態に係る部品内蔵基板の構造を示す断面図である。図１に示すように、第１の実施形態に係る部品内蔵基板１は、第１プリント配線基材１０と、第２プリント配線基材２０と、第３プリント配線基材３０と、第４プリント配線基材４０とを熱圧着により一括積層した構造を備えている。
また、部品内蔵基板１は、第２プリント配線基材２０の第２樹脂基材２１に形成された開口部２９内に、第１及び第３プリント配線基材１０，３０に挟まれた状態で内蔵された電子部品９０を備えている。電子部品９０は、例えばトランジスタ、集積回路（ＩＣ）、ダイオード等の半導体素子からなる能動部品や、抵抗器、コンデンサ、リレー、圧電素子等の受動素子からなる受動部品である。
第１〜第４プリント配線基材１０〜４０は、それぞれ第１樹脂基材１１、第２樹脂基材２１、第３樹脂基材３１及び第４樹脂基材４１と、これら第１〜第４樹脂基材１１〜４１の少なくとも片面に形成された信号用配線１２，２２，３２，４２とを備える。また、第１〜第４プリント配線基材１０〜４０は、それぞれ第１、第３及び第４樹脂基材１１，３１，４１に形成されたビアホール２内に充填形成された信号用ビア１４，３４，４４と、第２樹脂基材２１に形成されたビアホール内に第２樹脂基材２１の両面を導通するように形成された信号用ビア２４とを備える。
更に、第１プリント配線基材１０は、第１樹脂基材１１に形成されたビアホール４内に充填形成された放熱用の複数の放熱用ビア（サーマルビア）１５と、信号用配線１２と同一面上に形成された放熱用配線１３とを備える。これら第１〜第４プリント配線基材１０〜４０は、例えば片面銅張積層板（片面ＣＣＬ）や両面銅張積層板（両面ＣＣＬ）などを用いることができる。
本例では、第２プリント配線基材２０が両面ＣＣＬに基づき形成され、それ以外が片面ＣＣＬに基づき形成されている。従って、第２プリント配線基材２０の信号用配線２２は第２樹脂基材２１の両面に形成され、信号用ビア２４は、これら両面の信号用配線２２を層間接続している。
この場合、信号用ビア２４は、例えば一方の信号用配線２２を貫通させることなく、他方の信号用配線２２側から形成した貫通孔内にめっきを施した構造のＬＶＨのめっきビアからなるもので、例えば銅めっきにより形成されたものであってもよい。このとき、一方の信号用配線２２上には図示しないめっき層が形成される。その他、図示は省略するが、貫通孔内をめっきする代わりに導電性ペーストを充填させた構造としたり、各信号用配線２２間を貫通する貫通穴内にめっきを施した構造のめっきスルーホールにより構成されてもよい。
第１〜第４樹脂基材１１〜４１は、それぞれ例えば厚さ２５μｍ程度の樹脂フィルムにより構成されている。ここで、樹脂フィルムとしては、例えばポリイミド、ポリオレフィン、液晶ポリマー（ＬＣＰ）などからなる樹脂フィルムや、熱硬化性のエポキシ樹脂からなる樹脂フィルムなどを用いることができる。
電子部品９０は、上述したような能動部品や受動部品等であり、図１に示す電子部品９０は、再配線を施したＷＬＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｐａｃｋａｇｅ）を示している。電子部品９０の電極形成面９１ｂには、パッド９１ｃ上に形成された複数の再配線電極９１が設けられ、その周囲には絶縁層９１ｄが形成されている。
なお、信号用配線１２，２２，３２，４２及び放熱用配線１３は、銅箔などの導電材をパターン形成してなる。また、信号用ビア１４，３４，４４及び放熱用ビア１５は、ビアホール２，４内にそれぞれ充填された導電性ペーストからなり、信号用ビア２４は、上記のようにめっきにより形成される。本例では、信号用配線及び信号用ビアは、電子部品９０の電極形成面９１ｂとは反対側の裏面９１ａ上の領域を除く任意の箇所に配置されている。
導電性ペーストは、例えばニッケル、金、銀、銅、アルミニウム、鉄等から選択される少なくとも１種類の低電気抵抗の金属粒子と、錫、ビスマス、インジウム、鉛等から選択される少なくとも１種類の低融点の金属粒子とを含む。そして、導電性ペーストは、これらの金属粒子に、エポキシ、アクリル、ウレタン等を主成分とするバインダ成分を混合したペーストからなる。
このように構成された導電性ペーストは、含有された低融点の金属が２００℃以下で溶融し合金を形成することができ、特に銅や銀などとは金属間化合物を形成することができる特性を備える。従って、各ビアと配線との接続部は、一括積層の熱圧着時に金属間化合物により合金化される。
なお、導電性ペーストは、例えば粒子径がナノレベルの金、銀、銅、ニッケル等のフィラーが、上記のようなバインダ成分に混合されたナノペーストで構成することもできる。その他、導電性ペーストは、上記ニッケル等の金属粒子が、上記のようなバインダ成分に混合されたペーストで構成することもできる。
この場合、導電性ペーストは、金属粒子同士が接触することで電気的接続が行われる特性となる。導電性ペーストのビアホール２，４や貫通穴への充填方法としては、例えば印刷工法、スピン塗布工法、スプレー塗布工法、ディスペンス工法、ラミネート工法、及びこれらを併用した工法などを用いることができる。
なお、第１〜第４プリント配線基材１０〜４０は、予め第１、第３及び第４プリント配線基材１０，３０，４０に設けられた接着層９を介して積層されている。接着層９は、熱硬化性樹脂からなる。
そして、第２プリント配線基材２０の開口部２９内に配置された電子部品９０は、電極形成面９１ｂとは反対側の裏面９１ａが、第１プリント配線基材１０の放熱用ビア１５と接続された状態で、接着層９により開口部２９内に固定される。なお、上記のように放熱用配線１３と放熱用ビア１５との接続部は、金属間化合物により合金化されている。
放熱用ビア１５は、その直径Ｄ１が他のビア１４，３４，４４の直径Ｄ２よりも大きくなるように形成されている。この放熱用ビア１５の直径Ｄ１は、６０μｍ〜５００μｍの範囲の大きさに設定され、例えば１００μｍ〜３００μｍ程度が実用的には好ましいと考えられる。本例では、直径Ｄ２が３０μｍ〜８０μｍ程度であるとすると、直径Ｄ１は１００〜１５０μｍ程度に設定される。
このように構成された部品内蔵基板１では、電子部品９０が、裏面９１ａに直接接続された放熱用ビア１５を介して第１プリント配線基材１０の表面に形成された放熱用配線１３と接続された構造となる。放熱用ビア１５は、他のビア１４，３４，４４よりも大径に形成されているので、より熱抵抗が小さく熱伝導性が高い。従って、部品内蔵基板１に内蔵された電子部品９０で発生する熱は、裏面９１ａに直接接続された放熱用ビア１５を介して放熱用配線１３から大気中に効率よく放熱される。このため、放熱特性が極めて良好である。また、このような構造によれば、放熱特性を向上させつつ基板全体の高密度化や低背化を図ることが可能となる。
次に、第１の実施形態に係る部品内蔵基板１の製造方法について説明する。
図２、図３及び図５は、部品内蔵基板の製造工程を示すフローチャート、図４は、部品内蔵基板の製造工程における電子部品の製造工程を示すフローチャートである。また、図６、図７及び図９は、部品内蔵基板を製造工程毎に示す断面図、図８は、部品内蔵基板に内蔵される電子部品を製造工程毎に示す断面図である。
なお、図２及び図６は第１プリント配線基材１０について、図３及び図７は第２プリント配線基材２０について、図４及び図８は電子部品９０について、図５及び図９は部品内蔵基板１の最終工程についてそれぞれの製造工程の詳細を示している。第３及び第４プリント配線基材３０，４０については、第１プリント配線基材１０の製造工程と同様の工程で製造することができるので、特に明記しない限りは説明を省略する。
まず、図２を参照しながら第１プリント配線基材１０の製造工程について説明する。図６（ａ）に示すように、第１樹脂基材１１の一方の面にベタ状態の銅箔等からなる導体層８が形成された片面ＣＣＬを準備する（ステップＳ１００）。次に、導体層８上にフォトリソグラフィによりエッチングレジストを形成した後にエッチングを行って、図６（ｂ）に示すように、信号用配線１２や放熱用配線１３等の配線パターンを形成する（ステップＳ１０２）。
ステップＳ１００にて使用する片面ＣＣＬは、例えば厚さ１２μｍ程度の銅箔からなる導体層８に、厚さ２５μｍ程度の第１樹脂基材１１を貼り合わせた構造からなる。この片面ＣＣＬとしては、例えば公知のキャスティング法により、銅箔にポリイミドのワニスを塗布してそのワニスを硬化させて作製されたものを使用することができる。
その他、片面ＣＣＬとしては、ポリイミドフィルム上にシード層をスパッタリングにより形成し、めっきにより銅を成長させて導体層８を形成したものや、圧延或いは電解銅箔とポリイミドフィルムとを接着材により貼り合わせて作製されたものなどを用いることもできる。
なお、第１樹脂基材１１は必ずしもポリイミドからなるものである必要はなく、上記のように液晶ポリマー等のプラスチックフィルムからなるものであってもよい。また、ステップＳ１０２でのエッチングには塩化第二鉄や塩化第二銅などを主成分とするエッチャントを用いることができる。
配線パターンを形成したら、図６（ｃ）に示すように、第１樹脂基材１１の信号用配線１２及び放熱用配線１３形成面側と反対側の面に、接着材９ａ及びマスク材７を加熱圧着により貼り付ける（ステップＳ１０４）。ステップＳ１０４にて貼り付けられる接着材９ａとしては、例えば厚さ２５μｍ程度のエポキシ系熱硬化性フィルムを用いることができる。加熱圧着には真空ラミネータを用い、減圧下の雰囲気中にて接着材９ａが硬化しない温度で０．３ＭＰａの圧力によりプレスしてこれらを貼り合わせることが挙げられる。
なお、接着層９や接着材９ａに用いられる層間接着材は、エポキシ系の熱硬化性樹脂のみならず、アクリル系の接着材や、熱可塑性ポリイミドなどに代表される熱可塑性接着材などが挙げられる。また、層間接着材は必ずしもフィルム状である必要はなく、ワニス状の樹脂を塗布したものであってもよい。マスク材７は、上述した樹脂フィルムやＰＥＴ，ＰＥＮなどのプラスチックフィルムの他、ＵＶ照射によって接着や剥離が可能な各種フィルムを用いることができる。
そして、図６（ｄ）に示すように、貼り付けたマスク材７側から、まず信号用配線１２に向かって、例えばＵＶ−ＹＡＧレーザ装置を用いてレーザ光を照射して、マスク材７、接着材９ａ及び第１樹脂基材１１を貫通するビアホール２を所定箇所に形成する（ステップＳ１０６）。このときのビアホール２は、直径Ｄ２が３０μｍ〜８０μｍ程度となるように形成される。
その後、ＵＶ−ＹＡＧレーザ装置のレーザ光出力を調整し（ステップＳ１０８）、全てのビアホール２，４を形成したか否かを判断して（ステップＳ１１０）、形成していないと判断した場合（ステップＳ１１０のＮ）は、上記ステップＳ１０６に移行して再度出力調整されたレーザ光を照射してビアホール４を形成する。
すなわち、出力調整されたレーザ光を、放熱用配線１３に向かってマスク材７、接着材９ａ及び第１樹脂基材１１を貫通するように照射して、直径Ｄ１が１００μｍ〜１５０μｍ程度のビアホール４を所定箇所に形成する。なお、形成されたビアホール２，４内には、形成後にプラズマデスミア処理が施される。
ステップＳ１０６にて形成されるビアホール２，４は、その他、炭酸ガスレーザ（ＣＯ２レーザ）やエキシマレーザなどで形成してもよいし、ドリル加工や化学的なエッチングなどにより形成してもよい。また、デスミア処理は、ＣＦ４及びＯ２（四フッ化メタン＋酸素）の混合ガスにより行うことができるが、Ａｒ（アルゴン）などのその他の不活性ガスを用いることもでき、いわゆるドライ処理ではなく、薬液を用いたウェットデスミア処理としてもよい。
全てのビアホール２，４を形成したと判断した場合（ステップＳ１１０のＹ）は、形成したビアホール２，４内に、例えばスクリーン印刷等により上述したような導電性ペーストを充填して信号用ビア１４及び放熱用ビア１５の各種ビアを形成し（ステップＳ１１２）、図６（ｅ）に示すように、マスク材７を剥離して除去し（ステップＳ１１４）、本フローチャートによる一連の処理を終了する。
このような工程により、接着層９の表面から端部が僅かに突出した状態の信号用ビア１４及びこれよりも大径の放熱用ビア１５が形成され、接着層９が備えられた第１樹脂基材１１を有する第１プリント配線基材１０を製造することができる。なお、第３及び第４プリント配線基材３０，４０については、上記ステップＳ１０８及びＳ１１０をスキップした工程で製造することができ、更に多層の場合はその他のプリント配線基材を形成して準備しておけばよい。
次に、図３を参照しながら第２プリント配線基材２０の製造工程について説明する。なお、既に説明した箇所には同一の符号を附して説明を割愛する場合があり、各ステップの具体的な処理内容については上述した内容を適用可能であるとする。まず、図７（ａ）に示すように、第２樹脂基材２１の両面に導体層８が形成された両面ＣＣＬを準備し（ステップＳ１２０）、図７（ｂ）に示すように、所定箇所にビアホール３を形成して（ステップＳ１２２）、プラズマデスミア処理を行う。
次に、図７（ｃ）に示すように、第２樹脂基材２１の全面にパネルめっき処理を施して（ステップＳ１２４）、導体層８上及びビアホール３内に図示しないめっき層を形成し、信号用配線２２及び信号用ビア２４の原型を形成する。そして、図７（ｄ）に示すように、第２樹脂基材２１の両面にエッチング等を施して、信号用配線２２や信号用ビア２４などの配線パターンを形成する（ステップＳ１２６）。
最後に、図７（ｅ）に示すように、電子部品９０が内蔵される部分の第２樹脂基材２１をＵＶ−ＹＡＧレーザ装置などを用いてレーザ光を照射することにより除去し、所定の開口径を有する開口部２９を形成して（ステップＳ１２８）、本フローチャートによる一連の処理を終了する。これにより、第２プリント配線基材２０を製造することができる。
このように製造された第２プリント配線基材２０の開口部２９に内蔵される電子部品９０は、例えば次のように製造される。図４を参照しながら電子部品９０の製造工程について説明する。まず、図８（ａ）に示すように、酸化ケイ素や窒化ケイ素などの無機絶縁層が形成されたダイシング前のウェハ９２を準備する（ステップＳ１４０）。
ウェハ９２を準備したら、図８（ｂ）に示すように、準備したウェハ９２の表面に、例えばセミアディティブ法によって、電子部品９０のパッド９１ｃ上及び無機絶縁層上に、導体回路（図示せず）やパッド９１ｃを覆う再配線電極９１を形成する（ステップＳ１４２）。
そして、図８（ｃ）に示すように、例えば液状の感光性ポリイミド前駆体をスピンコートし、フォトリソグラフィによってコンタクトホールを形成した後に、焼成することで絶縁層９１ｄを形成する（ステップＳ１４４）。最後に、プロービングにより検査を行って、図８（ｄ）に示すように、薄型化及びダイシングにより電子部品９０を個片化して作製する（ステップＳ１４６）。
なお、ステップＳ１４４にて形成される絶縁層９１ｄの樹脂は、例えばベンゾシクロブテン（ＢＣＢ）や、ポリベンゾオキサゾール（ＰＢＯ）などを用いることができる。また、感光性樹脂は必ずしもスピンコートによって塗布される必要はなく、カーテンコートやスクリーン印刷、或いはスプレーコートなどによって塗布されてもよい。このようにして作製された電子部品９０には、通常の導電用回路の他、インダクタ、キャパシタ、抵抗などの各機能を付与させることもできる。
こうして、第１〜第４プリント配線基材１０〜４０及び電子部品９０を作製したら、図９に示すように、電子部品９０の再配線電極９１と第３プリント配線基材３０の信号用ビア３４とを、電子部品用実装機で位置合わせして、第３プリント配線基材３０の接着層９及び信号用ビア３４の導電性ペーストが硬化していない状態で、電子部品９０を第３プリント配線基材３０に仮留め接着する。
その後、図５に示すように、各プリント配線基材１０〜４０及び電子部品９０を位置決めし、積層する（ステップＳ１５０）。最後に、例えば真空プレス機を用いて、１ｋＰａ以下の減圧雰囲気中にて加熱加圧することで熱圧着により一括積層し（ステップＳ１５２）、本フローチャートによる一連の処理を終了して、図１に示すような部品内蔵基板１を製造する。
一括積層時には、層間の各接着層９や各樹脂基材２１，３１等の硬化と同時に、ビアホール２，４内に充填された導電性ペーストの硬化及び合金化が行われる。従って、導電性ペーストからなる放熱用ビア１５と接する放熱用配線１３や、他のビア及び配線等との間には、金属間化合物の合金層が形成される。
［第２の実施形態］
図１０は、本発明の第２の実施形態に係る部品内蔵基板１Ａの構造を示す断面図である。第２の実施形態に係る部品内蔵基板１Ａは、第１及び第２プリント配線基材１０，２０間に、更に第５プリント配線基材５０が積層されている点が、第１の実施形態に係る部品内蔵基板１と相違している。
第５プリント配線基材５０は、例えば片面ＣＣＬからなり、第５樹脂基材５１と、この第５樹脂基材５１の一方の面に形成された信号用配線５２及び放熱用配線５３を備えてなり、第１プリント配線基材１０と同様に製造することができる。また、第５プリント配線基材５０は、信号用配線５２及び放熱用配線５３に向かって第５樹脂基材５１を貫通するように形成されたビアホール２，４内にそれぞれ充填形成された導電性ペーストからなる信号用ビア５４及びこれよりも大径の放熱用ビア５５を備えている。
放熱用ビア５５の一方の端部は電子部品９０の裏面９１ａに接続されている。従って、電子部品９０の熱は、放熱用ビア５５を介して放熱用配線５３に伝わり、この放熱用配線５３に接続された第１プリント配線基材１０の放熱用ビア１５を通って放熱用配線１３から外部に放熱される。
このように構成すれば、電子部品９０の裏面９１ａが部品内蔵基板１Ａの表層にある第１プリント配線基材１０の近傍に配置されていなくても、すなわち、電子部品９０が部品内蔵基板１Ａの内層奥深くに配置されていても、第１の実施形態に係る部品内蔵基板１と同様にその熱を効率よく放熱することができる。この場合は、放熱特性を犠牲にせずに基板全体の高密度化や低背化をより一層図ることが可能となる。
なお、第５プリント配線基材５０は、更に複数設けられてもよい。また、放熱用ビア１５，５５は、熱抵抗を小さくするために、放熱用配線１３に向かって電子部品９０の裏面９１ａから直線状に設けられているが、その他の形状（例えばクランク状）となるように形成されていてもよい。更に、各プリント配線基材１０，５０毎の放熱用ビア１５，５５の数は、必ずしも同数（図示では、３つ）である必要はなく、電気的（熱的）に接続されていればよい。
［第３の実施形態］
図１１は、本発明の第３の実施形態に係る部品内蔵基板１Ｂの構造を示す断面図である。第３の実施形態に係る部品内蔵基板１Ｂは、第１及び第２プリント配線基材１０，２０間に、更に第５プリント配線基材５０が積層されている点は第２の実施形態に係る部品内蔵基板１Ａと同様であるが、以下の点で第２の実施形態に係る部品内蔵基板１Ａと相違している。
すなわち、図１１に示すように、部品内蔵基板１Ｂにおいては、第１及び第５プリント配線基材１０，５０の第１及び第５樹脂基材１１，５１の一方の面にそれぞれ形成された信号用配線１２，５２と放熱用配線１３，５３とが連続した状態で形成されている。これにより、電子部品９０の熱は、放熱用ビア５５を介して放熱用配線５３及びこれと連続する信号用配線５２に伝わると共に、これら放熱用配線５３及び信号用配線５２に接続された第１プリント配線基材１０の放熱用ビア１５及び信号用ビア１４を通って放熱用配線１３及びこれと連続する信号用配線１２から外部に放熱される。従って、各プリント配線基材１０，５０の放熱用配線１３，５３の実質的な放熱面積を拡大して放熱効率を高め、他のビアよりも大径の放熱用ビア１５，５５との組み合わせにより放熱効果を高め、より放熱特性を向上させることが可能となる。
［第４の実施形態］
図１２は、本発明の第４の実施形態に係る部品内蔵基板１Ｃの構造を示す断面図である。第４の実施形態に係る部品内蔵基板１Ｃは、第１プリント配線基材１０の上に、更に第６及び第７プリント配線基板６０，７０が積層されている点が、第３の実施形態に係る部品内蔵基板１Ｂと相違している。
図１２に示すように、第６及び第７プリント配線基材６０，７０は、例えば片面ＣＣＬからなり、第６及び第７樹脂基材６１，７１と、これら第６及び第７樹脂基材６１，７１の一方の面に形成された信号用配線６２，７２及び放熱用配線６３，７３を備えてなる。また、第６及び第７プリント配線基材６０，７０は、信号用配線６２，７２及び放熱用配線６３，７３に向かって第６及び第７樹脂基材６１，７１を貫通するように形成されたビアホール２，４内にそれぞれ充填形成された導電性ペーストからなる信号用ビア６４，７４及びこれよりも大径の放熱用ビア６５，７５を備えている。
このように構成された部品内蔵基板１Ｃにおいては、第１及び第５プリント配線基材１０，５０のみならず、第６及び第７プリント配線基材６０，７０においても、第６及び第７樹脂基材６１，７１の一方の面にそれぞれ形成された信号用配線６２，７２と放熱用配線６３，７３とが連続した状態で形成されている。
これにより、電子部品９０の熱は、放熱用ビア５５を介して放熱用配線５３及びこれと連続する信号用配線５２に伝わると共に、これら放熱用配線５３及び信号用配線５２に接続された第１、第７及び第６プリント配線基材１０，７０，６０の放熱用ビア１５，７５，６５及び信号用ビア１４，７４，６４を通って放熱用配線６３及びこれと連続する信号用配線６２から外部に放熱される。従って、各プリント配線基材１０，５０，６０及び７０の放熱用配線１３，５３，６３，７３の実質的な放熱面積を拡大して放熱効率を高め、他のビアよりも大径の放熱用ビア１５，５５，６５，７５との組み合わせにより放熱効果を高め、より放熱特性を向上させることが可能となる。
１，１Ａ，１Ｂ，１Ｃ 部品内蔵基板
２，３，４ ビアホール
７ マスク材
８ 導体層
９ 接着層
９ａ 接着材
１０ 第１プリント配線基材
１１ 第１樹脂基材
１２ 信号用配線
１３ 放熱用配線
１４ 信号用ビア
１５ 放熱用ビア（サーマルビア）
２０ 第２プリント配線基材
２１ 第２樹脂基材
２２ 信号用配線
２４ 信号用ビア
２９ 開口部
３０ 第３プリント配線基材
３１ 第３樹脂基材
３２ 信号用配線
３４ 信号用ビア
４０ 第４プリント配線基材
４１ 第４樹脂基材
４２ 信号用配線
４４ 信号用ビア
５０ 第５プリント配線基材
５１ 第５樹脂基材
５２ 信号用配線
５３ 放熱用配線
５４ 信号用ビア
５５ 放熱用ビア（サーマルビア）
６０ 第６プリント配線基材
６１ 第６樹脂基材
６２ 信号用配線
６３ 放熱用配線
６４ 信号用ビア
６５ 放熱用ビア（サーマルビア）
７０ 第７プリント配線基材
７１ 第７樹脂基材
７２ 信号用配線
７３ 放熱用配線
７４ 信号用ビア
７５ 放熱用ビア（サーマルビア）
９０ 電子部品
９１ 再配線電極
９１ａ 裏面
９１ｂ 電極形成面
９１ｃ パッド
９１ｄ 絶縁層

Claims (6)

  1. 絶縁基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板であって、
    前記複数のプリント配線基材のうち、前記電子部品の電極形成面側とは反対側の裏面側に少なくとも２層分のプリント配線基材が配置され、前記電子部品の裏面側に配置された少なくとも２層分のプリント配線基材は、前記配線パターンとして前記電子部品の裏面上の領域に前記絶縁基材を介して多層に配置された放熱用配線パターンを含み、前記放熱用配線パターンは、放熱用配線と信号用配線とが連続した状態で形成され、前記ビアとして前記裏面上の領域に配置されて前記電子部品の裏面及び前記多層に配置された放熱用配線パターンを接続する複数の放熱用ビアを含み、
    前記放熱用配線パターンは、前記放熱用ビアと接続された箇所から連続して前記電子部品の外周側に配置された他のビアにも接続されている
    ことを特徴とする部品内蔵基板。
  2. 前記放熱用ビアは、前記他のビアよりも大きな直径を有する
    ことを特徴とする請求項１記載の部品内蔵基板。
  3. 前記放熱用ビアの直径は、６０μｍ〜５００μｍの範囲に設定されている
    ことを特徴とする請求項１又は２記載の部品内蔵基板。
  4. 樹脂基材に配線パターン及びビアが形成されたプリント配線基材を複数積層すると共に電子部品を内蔵してなる部品内蔵基板の製造方法であって、
    複数の樹脂基材に前記配線パターン及び前記ビアを形成すると共に、前記複数の樹脂基材のうち、前記電子部品の電極形成面側とは反対側の裏面側に配置される少なくとも２層分の樹脂基材に、前記配線パターンとして前記電子部品の裏面上の領域に前記絶縁基材を介して多層に配置され、且つ放熱用配線と信号用配線とが連続した状態で形成される放熱用配線パターンを形成すると共に、前記ビアとして前記電子部品の裏面側及び前記放熱用配線パターンと接続される複数の放熱用ビアを形成し、前記複数の樹脂基材のうちの少なくとも一つに前記電子部品を内蔵する開口部を形成して複数のプリント配線基材を形成する工程と、
    前記電子部品の裏面側に前記放熱用ビア及び放熱用配線パターンが形成されたプリント配線基材を少なくとも２層分積層し、前記電子部品の裏面が前記放熱用ビアを介して前記多層に配置される放熱用配線パターンと接続され、且つ前記放熱用配線パターンが前記放熱用ビアと接続された箇所から連続して前記電子部品の外周側に配置された他のビアにも接続されるように前記複数のプリント配線基材を熱圧着して一括積層する工程とを備えた
    ことを特徴とする部品内蔵基板の製造方法。
  5. 前記放熱用ビアは、前記他のビアよりも大きな直径を有するように形成される
    ことを特徴とする請求項４記載の部品内蔵基板の製造方法。
  6. 前記ビア及び前記放熱用ビアは、前記ビアのビアホールを形成した後にレーザ光出力を調整して前記放熱用ビアのビアホールを形成し、形成された各ビアホール内に導電性ペーストを充填するレーザ加工及び導電性ペースト充填加工により形成される
    ことを特徴とする請求項４又は５記載の部品内蔵基板の製造方法。
JP2013007797A 2012-03-01 2013-01-18 部品内蔵基板及びその製造方法 Active JP5406389B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013007797A JP5406389B2 (ja) 2012-03-01 2013-01-18 部品内蔵基板及びその製造方法
US14/157,669 US9282628B2 (en) 2012-03-01 2014-01-17 Component built-in board and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012045721 2012-03-01
JP2012045721 2012-03-01
JP2013007797A JP5406389B2 (ja) 2012-03-01 2013-01-18 部品内蔵基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013211526A JP2013211526A (ja) 2013-10-10
JP5406389B2 true JP5406389B2 (ja) 2014-02-05

Family

ID=49529076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013007797A Active JP5406389B2 (ja) 2012-03-01 2013-01-18 部品内蔵基板及びその製造方法

Country Status (2)

Country Link
US (1) US9282628B2 (ja)
JP (1) JP5406389B2 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406389B2 (ja) 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法
JP2015185564A (ja) * 2014-03-20 2015-10-22 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015220281A (ja) * 2014-05-15 2015-12-07 イビデン株式会社 プリント配線板
JP6315681B2 (ja) * 2014-05-27 2018-04-25 株式会社フジクラ 部品内蔵基板及びその製造方法並びに実装体
EP3735942B1 (en) 2015-02-03 2024-06-19 RCM Enterprise, LLC Bio-mechanical prosthetic finger with h-shaped rocker
US9707101B2 (en) 2015-02-03 2017-07-18 Rcm Enterprise Llc Bio-mechanical prosthetic finger with Y-shaped rocker
WO2016126739A1 (en) 2015-02-03 2016-08-11 RCM Enterprise, LLC Biomechanical finger brace assembly
US9629731B2 (en) 2015-05-15 2017-04-25 RCM Enterprise, LLC Bidirectional biomechanical prosthetic full finger configured for abduction and adduction with MCP pivot and multiple-finger ring
JP6720294B2 (ja) 2015-05-15 2020-07-08 アールシーエム エンタープライズ, エルエルシーRcm Enterprise, Llc Ｍｃｐピボットによる外転及び内転を行うように構成された生体力学的双方向フル義指
WO2017035387A1 (en) 2015-08-25 2017-03-02 RCM Enterprise, LLC Bio-mechanical prosthetic thumb
KR102105388B1 (ko) * 2015-11-20 2020-04-28 삼성전기주식회사 코일 부품 및 그 제조 방법
KR101762027B1 (ko) * 2015-11-20 2017-07-26 삼성전기주식회사 코일 부품 및 그 제조 방법
KR20170121666A (ko) * 2016-04-25 2017-11-02 삼성전기주식회사 팬-아웃 반도체 패키지
US9875970B2 (en) 2016-04-25 2018-01-23 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
CN107527824B (zh) * 2016-06-21 2019-11-12 碁鼎科技秦皇岛有限公司 具有散热片的封装载板及其制备方法
WO2018043162A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよび電子機器
WO2018098648A1 (zh) * 2016-11-30 2018-06-07 深圳修远电子科技有限公司 集成电路封装方法以及集成封装电路
KR101933424B1 (ko) * 2017-11-29 2018-12-28 삼성전기 주식회사 팬-아웃 반도체 패키지
JP7004921B2 (ja) * 2019-04-26 2022-01-21 日亜化学工業株式会社 発光モジュールの製造方法及び発光モジュール
CN113692112B (zh) * 2021-08-30 2023-03-24 维沃移动通信有限公司 电路板和电路板的制作方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5106461A (en) * 1989-04-04 1992-04-21 Massachusetts Institute Of Technology High-density, multi-level interconnects, flex circuits, and tape for tab
JPH10189811A (ja) * 1996-12-25 1998-07-21 Toshiba Corp 発熱する回路部品を有する回路モジュール、およびこの回路モジュールを搭載した電子機器
JP3598060B2 (ja) * 1999-12-20 2004-12-08 松下電器産業株式会社 回路部品内蔵モジュール及びその製造方法並びに無線装置
JP3970119B2 (ja) * 2002-07-19 2007-09-05 キヤノン株式会社 インクジェット記録ヘッドおよび該インクジェット記録ヘッドを用いた記録装置
US7023084B2 (en) * 2003-03-18 2006-04-04 Sumitomo Metal (Smi) Electronics Devices Inc. Plastic packaging with high heat dissipation and method for the same
FI20040592A (fi) * 2004-04-27 2005-10-28 Imbera Electronics Oy Lämmön johtaminen upotetusta komponentista
JP4535801B2 (ja) 2004-07-28 2010-09-01 京セラ株式会社 セラミック配線基板
JP4718889B2 (ja) * 2005-04-28 2011-07-06 日本特殊陶業株式会社 多層配線基板及びその製造方法、多層配線基板構造体及びその製造方法
JP4939916B2 (ja) * 2006-12-21 2012-05-30 株式会社フジクラ 多層プリント配線板およびその製造方法
DE102008000842A1 (de) * 2008-03-27 2009-10-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektronischen Baugruppe
JP5077448B2 (ja) * 2010-04-02 2012-11-21 株式会社デンソー 半導体チップ内蔵配線基板及びその製造方法
JP5406389B2 (ja) 2012-03-01 2014-02-05 株式会社フジクラ 部品内蔵基板及びその製造方法

Also Published As

Publication number Publication date
US20140202741A1 (en) 2014-07-24
JP2013211526A (ja) 2013-10-10
US9282628B2 (en) 2016-03-08

Similar Documents

Publication Publication Date Title
JP5406389B2 (ja) 部品内蔵基板及びその製造方法
JP5167516B1 (ja) 部品内蔵基板及びその製造方法並びに部品内蔵基板実装体
US8941016B2 (en) Laminated wiring board and manufacturing method for same
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
JP2013211480A (ja) 部品内蔵基板
JP5760260B2 (ja) 部品内蔵プリント基板及びその製造方法
JP2008103640A (ja) 多層配線基板
JP2013211479A (ja) 多層配線基板
US20240090140A1 (en) Component-incorporated substrate and method for manufacturing same
US20150351218A1 (en) Component built-in board and method of manufacturing the same, and mounting body
JP2010062199A (ja) 回路基板
JP2013135113A (ja) 部品内蔵基板の製造方法
JP5385699B2 (ja) 積層配線基板の製造方法
JP5491991B2 (ja) 積層配線基板及びその製造方法
JP6315681B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP6028256B2 (ja) 部品内蔵基板及びその製造方法
JP5836019B2 (ja) 部品内蔵基板およびその製造方法
JP2008205124A (ja) 電子部品内蔵型配線基板及びその製造方法
JP6062884B2 (ja) 部品内蔵基板及びその製造方法並びに実装体
JP2014045092A (ja) 部品内蔵基板
US9826646B2 (en) Component built-in board and method of manufacturing the same, and mounting body
JP6020943B2 (ja) 部品内蔵基板の製造方法
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2014007197A (ja) 部品実装基板の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131031

R150 Certificate of patent or registration of utility model

Ref document number: 5406389

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250