JP4901117B2 - 半導体発光素子及び半導体発光素子の製造方法 - Google Patents

半導体発光素子及び半導体発光素子の製造方法 Download PDF

Info

Publication number
JP4901117B2
JP4901117B2 JP2005060276A JP2005060276A JP4901117B2 JP 4901117 B2 JP4901117 B2 JP 4901117B2 JP 2005060276 A JP2005060276 A JP 2005060276A JP 2005060276 A JP2005060276 A JP 2005060276A JP 4901117 B2 JP4901117 B2 JP 4901117B2
Authority
JP
Japan
Prior art keywords
light emitting
light
semiconductor light
main surface
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005060276A
Other languages
English (en)
Other versions
JP2006245380A (ja
Inventor
保晴 菅原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005060276A priority Critical patent/JP4901117B2/ja
Priority to US11/137,562 priority patent/US7465959B2/en
Priority to TW095106822A priority patent/TWI300629B/zh
Publication of JP2006245380A publication Critical patent/JP2006245380A/ja
Application granted granted Critical
Publication of JP4901117B2 publication Critical patent/JP4901117B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Description

本発明は、半導体発光素子及び半導体発光素子の製造方法に関し、特に、光外部取り出し効率が改善された半導体発光素子及び半導体発光素子の製造方法に関する。
液晶ディスプレイのバックライト、携帯電話などの押しボタン照明、蛍光灯に代わる照明などの各種の用途において、半導体発光装置の高輝度化の要求がますます高まっている。消費電力を抑制しつつ、高輝度を得るためには、半導体発光素子からの光の外部取り出し効率を改善することが重要である。
半導体発光素子において、活性層からの放射光を多重反射を生じることなく外部に取り出すことができるのは、放射面に対する入射角度が臨界角以下の場合である。半導体発光素子の放射面がGaP(屈折率約3.3)からなり、半導体発光素子がエポキシ系封止樹脂(屈折率約1.5)の中に封止されている場合、臨界角は約27度となる。従って、半導体発光素子の側面において臨界角以上の入射角となる光は、素子の内部で多重反射されたのち、外部に放射されるか、または内部で吸収されて無効光となるか、のいずれかとなる。
半導体発光素子からの光外部取り出し効率を上げる構造の一つとして、半導体発光素子の側面に傾斜を持たせることにより素子内部において発光層から素子の側面への入射角度を低減し、半導体発光素子側面における全反射の影響を低減する構造が開示されている(例えば、特許文献1)。
特開2003−188410号公報
本発明は、光外部取り出し効率が改善された、信頼性の高い半導体発光素子及び半導体発光素子の製造方法を提供するものである。
本発明の一態様によれば、第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、前記第1の主面の上に設けられ、前記第1の波長帯の光を放出する発光層を含む半導体積層体と、を備え、前記基板は、前記第1及び第2の主面よりも、前記第1の主面と前記第2の主面との間における断面のほうが実質的に小さくなるように、その側面に凹部が設けられ、前記凹部は、斜め下方を向き、前記発光層から放出された前記第1の波長帯の光の一部を直接放射することが可能な第1の平面と、斜め上方を向き、前記発光層から放出され、前記第2の主面で反射された前記第1の波長帯の光の一部を直接放射することが可能な第2の平面と、の組合せにより形成されてなり、前記凹部は、前記第1の主面及び前記第2の主面に対して平行に延び、前記凹部は、前記基板の周囲全体に設けられ、前記第1の主面と前記第2の主面とは面積がほぼ同一であることを特徴とする半導体発光素子が提供される。
また、本発明の他の一態様によれば、第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、前記第1の主面の上に設けられ、前記第1の波長帯の光を放出する発光層を含む半導体積層体と、を備え、前記基板は、前記第1及び第2の主面よりも、前記第1の主面と前記第2の主面との間における断面のほうが実質的に小さくなるように、その側面に凹部が設けられ、前記凹部は、前記発光層から放出された前記第1の波長帯の光の一部を直接放射することが可能であり、かつ、前記発光層から放出され、前記第2の主面で反射された前記第1の波長帯の光の一部を直接放射することが可能な曲面により形成されてなり、前記凹部は、前記第1の主面及び前記第2の主面に対して平行に延び、前記凹部は、前記基板の周囲全体に設けられ、前記第1の主面と前記第2の主面とは面積がほぼ同一であることを特徴とする半導体発光素子が提供される。
本発明によれば、光外部取り出し効率の改善された信頼性の高い半導体発光素子及び半導体発光素子の製造方法が提供される。
以下、図面を参照しつつ発明の実施の形態について説明する。
図1及び図2は、本発明の第1の実施の形態にかかる半導体発光素子を例示する模式図である。すなわち、図1は、本実施形態にかかる半導体発光素子を斜め上方からみた模式斜視図である。また、図2は、本実施形態にかかる半導体発光素子の断面構造を例示する模式図である。
本実施形態の半導体発光素子70は、半導体発光素子70からの放射光に対して透明な基板10(本明細書において、「透明」とは、発光層からの光に対して全く吸収を生じない場合のみならず、吸収は生ずるが一部の光は透過するものも含むものとする)上に、活性層14(すなわち発光層)を含む半導体積層体19が形成された構造を有する。半導体積層体19の上部には、上部電極20が設けられている。一方、透明基板10の下部には、図2に例示したように、下部電極22が設けられている。なお、図1においては、透明基板10の下に下部電極22が隠れているため、図示されていない。
また、半導体積層体19は、例えば第1クラッド層12の上に活性層14、第2クラッド層16、電流拡散層18がこの順に積層された構造を有する。
本実施形態にかかる半導体発光素子70の透明基板10の側面には、凹部28が形成されている。この凹部28は、透明基板10の上下の主面よりも、これら上下の主面の間における断面のほうが実質的に小さくなるように、設けられている。図1及び図2に表した具体例において、凹部28は、斜め下向きの第1平面24と、斜め上向きの第2平面26と、で構成されている。活性層14から放射された光のうち、下方の透明基板10に向かう光の一部は、透明基板10の側面から外部に放射される。このとき、側面には、凹部28が形成されているので、この凹部28を通過して活性層14からの放射光の多くが外部に取り出されることになる。このような凹部28を設けることにより、後に詳述するように、光の取り出し効率を改善することができる。
次に、本具体例の半導体発光素子の構成要素について、より具体的に説明する。
透明基板10としては、例えば、n型GaP材料からなるものが選ばれる。また第1クラッド層12としてはn型InAlP膜、活性層14としてはInGaAlP膜、第2クラッド層16としてはp型InAlP膜、電流拡散層18としてはp型GaP膜などが選ばれ、半導体積層体19が構成される。電流拡散層18上部の一部には、p側となる上部電極20(Au及びAu合金などの材料)が形成され、透明基板10の下面側の一部には、n側となる下部電極22(Au及びAu合金などの材料)が形成される。下部電極22は、例えば、パッケージのリードの上に、AuSn半田や銀ペーストなどを用いてマウントされる。
なお、半導体積層体19と透明基板10は、ウェーハ接着工程などにより接着することができるが、この場合、GaPなどからなる接着層を中間に設けるとよい。また、電流拡散層18と上部電極20との間にコンタクト層を設けて、接触抵抗をさらに低減することも出来る。
InGaAlP活性層14からは、可視光が放射されるが、GaP基板中における可視光の光吸収は20%以下と小さいので、GaAs基板と比較すると、より高い光外部取り出し効率が得られる。
ここで、具体例として、InGaAl1−x−yP(但し、(x+y)≦1、0≦x≦1、0≦y≦1)系材料を用いた場合を挙げたが、それ以外にも、例えば、InGaAl1−z−wN(但し、(z+w)≦1、0≦z≦1,0≦w≦1)系材料などを用いてもよい。また透明基板としては、サファイヤなどを用いることもできる。
次に、図2を参照しつつ、活性層14内のP1点からの放射光を一例として、凹部28の作用を説明する。同図において、矢印L5及びL6は、活性層14から上方(すなわち光取り出し側)に直接放射される光を表す。
発光点P1からの光L1は、下部電極22で反射されて第2平面26に入射する。光L1の入射角が臨界角θc以下のとき、第2平面26で反射されずに放射光となる。
また、第1平面24に入射する光L2は、入射角が臨界角θc以下であれば、直接放射光となる。ここで、「直接放射光」とは、活性層14から、透明基板10を通過して直接外部に放射される光を意味する。すなわち、透明基板10の側面、下面、下部電極22などによりチップ内で反射を生じることなく、直接外部に放射されることを意味する。直接放射が生ずる領域を直接放射領域82と呼ぶこととし、ドットを付して例示した。同様に、第1平面24と半導体積層体19との間において、光L3で代表されるように、直接放射光が得られる直接放射領域84をドットを付して例示した。なお、下部電極22の近傍においては、電極金属22と透明基板10とのアロイ化により、反射率がやや低下するが、試作結果によれば、約50%程度の反射率が得られた。また、透明基板10がGaP(屈折率約3.3)材料であり、半導体発光素子70がエポキシ樹脂(屈折率約1.5)により充填されているとき、臨界角θcは約27度となる。
一方、発光点P1から放射され、下部電極22において反射された光L4は、他の凹部28の第2平面26から放射される。凹部28の深さD1を大きくすると、透明基板10の下面で反射された後、外部に放射される(例えば光L1)光は減るものの、凹部28から直接放射される光(例えば光L2)は増加する。凹部28の深さD1は、光外部取り出し効率が全体的に高くなり、かつチップの機械的強度が維持されるように、適正に決めることが出来る。一例として、透明基板10の一辺の長さが150〜1000マイクロメータの場合、D1は2〜100マイクロメータの範囲であることが好ましい。構造パラメータとしては、活性層14の大きさ、活性層14と基板との距離、基板厚みなどが関係するので、シミュレーションまたは実験により、凹部28形状(深さD1を含む)を決めるのが望ましい。また、本発明者の試作結果によれば、第1平面24が水平面となす角度θ1は、10〜80度が好ましい。一方、第2平面26と水平面がなす角度θ2は、10〜80度が好ましい。
次に、本発明者が検討した比較例との対比により、本実施形態における凹部28の作用を、より詳細に説明する。
図3は、比較例の半導体発光素子70の模式断面図である。同図については、図1及び図2に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。すなわち、本比較例の透明基板10の側面は、下部電極22に対して垂直な4つの平面により構成される。
透明基板10がGaP材料であり、半導体発光素子70がエポキシ系樹脂中に封止されている場合、臨界角θcは約27度である。図3において、光H5及び光H6は活性層14からの直接放射光を表す。
垂直側面30への入射角が臨界角θc以下となる直接放射領域88においては、点P2からの光H3が直接外部に放射される。一方、光H1は、下部電極22で反射された後、垂直側面30に入射する。この場合、入射角が臨界角θc以上であれば、図3に例示したように、垂直側面30において、全反射される。このあと、多重反射を繰り返して光路長が大きくなることや、活性層14に入射して光吸収が増加することにより、外部に取り出せる光は減少する。一方、光H1と対比される第1の実施形態における光L1は、凹部28から放射されている。
また、発光点P2から、垂直側面30に臨界角以上で入射した光H7は、全反射されたのち、下部電極22で更に反射される(2重反射)。もし、活性層14に戻ることになれば、活性層14における吸収により取り出せる光が減少する。臨界角θc以上ではあるが、入射角がH7より小さいH2の光は、垂直側面30で全反射後、さらに下部電極22において、反射され、他の垂直側面30に入射する。そして、臨界角θc以下の場合、図3に例示したごとく、外部に放射される。この場合、内部で2重反射をしており、特に下部電極22における反射により光吸収が生じている。一方、光H2にほぼ対比される、第1の実施形態における光L2は、2重反射することなく、直接放射光である。
さらに、光H4は下部電極22により反射後、垂直側面30において再度全反射されチップ内部に向かう。この結果、一部の光は外部に取り出すのが困難となる。一方、光H4に対比される第1の実施形態における光L4は、下部電極22において1度反射されるものの、凹部28から、外部に放射されている。
一般に、半導体発光素子における光学的損失の原因としては、活性層における再吸収、電極領域におけるアロイ層により生じる吸収、ドーピング領域における自由キャリア吸収を含む結晶内吸収などがある。従って、内部反射することのない直接放射光は損失が小さいのに対して、反射を生じると上述のように損失が増加する。すなわち、多重反射の場合には、光路長が長くなることも加わり、上記原因により光外部取り出し効率が低下する。
また、内部反射が多いと、光の放射方向が光取り出し側とは異なってくるために、最終的にパッケージに実装した半導体発光装置の外部に光を有効に取り出せない場合が多い。
以上説明したように、図3に例示した比較例においては、素子の側面において、全反射を生じる領域が広い。これに対して、第1の実施の形態においては、例えば深さD1が2マイクロメータ以上の凹部28を形成することで、素子の側面において、全反射を生じる領域を低減できる。このため、直接放射光を増加させることができる。また、半導体発光素子内部における多重反射回数を低減できるので、光吸収を低減できる。この結果、後述する表面実装型パッケージを用いた半導体発光装置において、図3に例示した比較例の半導体発光素子を用いた場合と比較して、1.4〜1.7倍の光外部取り出し効率が得られる。また、側面の傾斜は深さD1の凹部28に限定して設けられているために、チップサイズの増大なしに、光外部取り出し効率の改善が可能となる。言い換えると、1ウェーハあたりのチップ総数を、矩形型チップと同様に維持しつつ、光取り出し効率が改善できる。
さらに、本実施形態によれば、半導体発光素子の上下面積をほぼ同一にできる点でも有利な作用効果が得られる。
すなわち、比較例として特許文献1に開示されている発光ダイオードチップの場合、光取り出し効率を改善するために側面を傾斜させた角錐台形状をとされている。しかし、この比較例の構造においては、傾斜した側面の上方に設けられる水平面の面積は、側面の下方の底面の面積より小さい。接触抵抗の上昇を防ぐためには、上面に設けられる電極面積には下限があるので、同一の光出力を得るためのチップサイズは、上下が同面積の構造と比較して大きくなる。この結果、1ウェーハあたり得られるチップ総数が減少する問題が生じる。また、仮に、このような比較例のチップを上下反対にマウントした場合には、マウント面の面積が、素子の上面の面積よりも小さくなる。つまり、接着面積が小さくなることにより接着強度や物理的な安定性が低下する。
これに対して、本実施の形態にかかる半導体発光素子は、素子の上下の主面の面積がほぼ同一であるために、ウェーハあたり得られるチップ数が減ることはなく、また安定して確実に接着できるメリットがある。この結果、傾斜側面を有するにもかかわらず、熱的および機械的に優れた構造にでき、より高い信頼性が得られる。
次に、第2の実施の形態にかかる半導体発光素子について説明する。
図4は、第2の実施の形態にかかる半導体発光素子70の模式断面図である。同図については、図1及び図2に関して前述したものと同様の要素には同一の符号を付して詳細な説明は省略する。
本実施形態においては、透明基板10の側面が、曲面状の凹部32を有する。この凹部32も、透明基板10の上下の主面よりも、これら上下の主面の間における断面のほうが実質的に小さくなるように、設けられている。曲面状の凹部32は、図4に示した断面が外部に向かって凹である曲線で構成される。具体例として、半楕円柱曲面および半円柱曲面などがある。この場合も、例えば、透明基板10はn型GaP材料とし、半導体発光素子70は、エポキシ樹脂中に封止されたものとすることができる。
活性層14中の発光点P3からの光G5及びG6は、活性層14からの直接放射光である。発光点P3からの光G1は、下部電極22で反射後、凹部32より外部に放射される。また、凹部32において、入射光が凹部32に入射された点に接する面への入射角が臨界角θcより小さい、ドットで表された直接放射領域92においては、光G2のように外部に直接放射される。また、凹部32と、半導体積層体19との間の、ドットで表された直接放射領域94においては、臨界角θc以下ならば光G3が外部に直接放射される。
また、発光点P3からの光G4は、下部電極22において反射された後、他の凹部32から外部に放射される。図4に表される曲面状凹部32の作用は、第1の実施の形態の平面状凹部28とほぼ同様に理解される。
第2の実施の形態においても、活性層14からの光を反射なく外部に直接取り出せる領域(ドットで例示された領域92及び94)を拡大できる。また、下部電極22において反射した光(例えば、G4)についても、多重反射回数を減少できる。この結果、比較例の1.4〜1.7倍の光外部取り出し効率が得られる。また、第1の実施の形態と同様に、チップサイズの増大なしに、光取り出し効率の改善が可能となる。またさらに、第2の実施の形態においては、凹部32が曲面により構成されている。この結果、光の放射角度を連続的に変化できるので、半導体発光装置としての指向特性を滑らかに変化させることが可能となる。
なお、透明基板10の一辺の長さが150〜1000マイクロメータの場合、凹部32の深さD2は2〜100マイクロメータの範囲であることが好ましい。
次に、第2の実施の形態にかかる半導体発光素子の製造方法について説明する。
図5乃至図10は、本実施形態の半導体発光素子の製造方法を表す工程断面図である。
図5は、ウェーハ工程が終了した状態の模式断面図である。活性層14(すなわち、発光層)を含んだ半導体積層体19は、透明基板10上に結晶成長されるか接着されている。ついで、半導体積層体19の上面と透明基板10の下面に、上部電極20及び下部電極22をそれぞれパターン形成する。さらに、半導体積層体19の一部を、ウェットエッチングまたはRIE(Reactive Ion Etching)などによりエッチングして素子ごとに分離して、ウェーハ工程が終了する。
次に、半導体積層体19及び上部電極20をレジストなどのマスク材40で覆う。このあと、例えば、フェムト秒レーザのような、短パルス駆動高出力レーザのビーム46を3次元的に走査する。
図6は、凹部とすべき領域を3次元的に走査することにより、透明基板10に、第1改質層44が形成された状態を表す模式断面図である。半導体発光素子70における透明基板10の一辺の長さが150〜1000マイクロメータの場合、第1改質層44は、その上下長が2〜150マイクロメータで、水平方向幅が4〜200マイクロメータとなる範囲内で選ぶことが出来る。
図11は、改質層44を形成するプロセスをさらに詳しく表した模式図である。
すなわち、基板10に対して略透明な波長帯のレーザ光を光学系55により収束させてビーム46を形成し、その焦点を基板10の内部に合わせる。すると、「多光子吸収」というレーザ光の強度を非常に大きくした場合に生ずる光学的な損傷現象が生ずる。
すなわち、一般に、透明材料においても、高エネルギーを有するレーザビームが照射されると、多光子吸収現象が生じて、結晶内部の結合が弱くなったり、屈折率変化を生じるなど、内部構造に変化を生じる。その結果として、高エネルギーを有するレーザビームの焦点46Fにおいては、透明基板内の結晶の結合が脆弱となった状態が形成される。
透明基板10に対してレーザビーム46を、X、Y、Z方向に対して3次元的に走査することにより、レーザビームの焦点46Fを透明基板10の中で移動させ、所望の領域において光学的損傷を生じさせて第1改質層44を形成することができる。
第1改質層44を形成したら、その次に、図7に例示したように、チップ分離のためのダイシングラインとなる領域に、同様にビーム46を3次元的に走査し、第2改質層48を形成する。この時も、収束させたレーザビームを基板10に順次照射することにより、光学的損傷を生じさせて第2改質層48を形成することができる。
第2改質層48は透明基板10をほぼ貫通して形成され、その幅は1〜50マイクロメータの範囲で選ぶことが出来るので、ブレードダイシングプロセスによるよりもダイシング幅を小さく出来る。
その後、図8に例示したように、粘着テープ50をウェーハ裏面に貼り付けたのち、粘着テープ50を引き伸ばす。第2改質層48は、脆弱になっているために、引き伸ばしによって、ウェーハが各半導体発光素子70に分離される。
このとき基板10の側面に露出した第1改質層44は、第2改質層48と同様に脆弱となっており、エッチング速度が他より速い。従って、例えば塩酸、硫酸、フッ酸などを含む薬液またはこれに過酸化水素などを添加した混合液を用いたウェットエッチング処理により、改質層44、48を選択的に除去でき、凹部32を形成できる。
なお、ウェット処理によらず、CDE(Chemical Dry Etching)などのドライエッチング法を用いても、凹部32の形成は可能である。
また、レーザビーム走査による改質層形成を行うことなく、RIEを用いたボーイングプロセスを用いても、曲面状の凹部32を形成することは可能である。しかし、改質層44がない場合には、凹部32の断面形状をボーイングプロセスにおいて生ずる化学反応により制御するため、形状制御がやや困難である。
最後に、図10に例示したように、マスク材40を剥離し、その後、粘着テープ50を除去すると、半導体発光素子70が得られる。
以上、図6〜図10に例示した工程においては、マスク材40は、半導体積層体19を覆うように設けられ、粘着テープ50は、透明基板10の反対側に貼り付けられている。これとは逆に、粘着テープ50が半導体積層体19を覆うように貼り付けられ、マスク材40が透明基板10の反対側に設けられてもよい。この場合、レーザビーム46は、半導体積層体19の反対側から照射される。
本実施形態の製造方法によれば、ウェーハ状態のまま、凹部とすべき領域をレーザビームにて走査できる。この結果、所望の形状の凹部32を、制御性よく、かつ生産性よく形成できる。また、レーザビーム46の走査を制御することにより、図1に例示した第1実施形態の半導体発光素子70の凹部28も同様に形成することができる。
次に、本発明の第3の実施の形態にかかる半導体発光素子について説明する。
図12は、第3の実施の形態にかかる半導体発光素子70を表す模式断面図である。同図については、図2に例示した半導体発光素子と同様の要素には同一の番号を付して、詳細な説明は省略する。
第3の実施形態においては、凹部28の表面に微小な凹凸からなる粗面60が設けられている。すなわち、図12において、第1平面24及び第2平面26のうちの少なくともいずれかの平面の、少なくとも一部に高低差Tを有する凹凸からなる粗面60が設けられている。粗面60の一例を、図12中において、部分的に拡大して例示した。ここで、高低差Tの上限について補足する。凹部28の深さD1より小さければ、凹凸が形成可能であるのでこれを上限とする。
図12において、発光点P4から放射される光のうち、第1平面24に対する入射角が臨界角θc以下の領域をドットで表した。第1平面24上に粗面60が設けられない場合には、この領域内においては、光M2のように全反射することなく直接放射される。一方、臨界角θc以上の角度で入射する光は、全反射により、半導体発光素子70の内部に戻る。しかし、第1平面24に粗面60が設けられていると、入射角を変化させることが出来る。この結果、粗面60が無い場合には内部へ戻っていた光の一部を、直接放射により外部に取り出せるので、光取り出し効率をさらに改善できる。
同様に、第2平面26に粗面60を設けることにより、発光点P4より放射された光M1のうち、全反射される光を減らすことができる。さらに、このような粗面60が凹部28以外の透明基板10表面にも設けられてよいことは勿論である。
次に、粗面60の形成方法について説明する。
例えば、図9に例示した凹部32の形成後、粘着テープ50に貼り付けた状態で、室温〜摂氏約70度のHF(フッ酸)中に数分〜十数分浸して揺動する(フロスト処理)ことにより、粗面60を形成できる。あるいは、フッ素を含むガスまたは溶液を用いても粗面60を形成できる。これらの方法によって形成された粗面60の凹凸は、その高低差Tが数ナノメータ〜数マイクロメータ程度となり、平面状の凹部28の深さD1や曲面状凹部32の深さD2と比べてより小さくできて、入射角を多様に変化させることが出来る。例えば、GaP基板をフッ酸でエッチングした場合、幅及び高さが概ね1マイクロメータ前後の角錐状の凹凸からなる粗面60が形成される。このような角錐の集合体からなる粗面60により、光の取り出し効果を高くできる。
第3の実施の形態においては、第1の実施の形態及び第2の実施の形態の凹部による光取り出し効率改善に、上記のような微小な粗面60による光取り出し効率改善が加わる。
次に、本発明の第4の実施の形態にかかる半導体発光素子について説明する。
図13は、本具体例の半導体発光素子70を表わす模式断面図である、透明基板としてサファイヤ基板51が用いられた窒化ガリウム系発光素子である。サファイヤ基板51の上に、GaNバッファ層52、n型GaN層53、n型GaNガイド層54、活性層55、p型GaNガイド層56、及びp型GaN層58が、この順序で、例えばMOCVD法により成長される。p型電極120がp型GaN層58の上に、n型電極122がn型GaN層53の上にそれぞれ形成される。さらに、サファイヤ基板51の下面には、活性層からの放射光を反射するリフレクタ124が設けられる。サファイヤ基板51の側面には、第1〜第3の実施の形態と同様なプロセスを用いて、凹部28が形成される。本具体例においては、半導体発光素子の駆動電流Jは、p型電極120とn型電極122の間に流れるので、サファイヤ基板51には流れない。
図13において、発光点P5から放射される光のうち、第1平面24に対する入射角が臨界角θc以下の光Q2が直接外部へ放射される。また、リフレクタ124で反射された光Q1は、第2平面26から外部へ放射される。この結果、チップサイズの増大なしに、光取り出し効率の改善が可能となる。
次に、第1〜第4の実施の形態にかかる半導体発光素子を用いた半導体発光装置について説明する。
図14は、第1の実施の形態にかかる半導体発光装置の模式断面図である。
半導体発光素子70としては、例えば第1〜第3の実施の形態にかかる半導体発光素子70が用いられる。図13は、第1の実施の形態にかかる半導体発光素子70が用いられた場合を例示する。第1リード100及び、対向する第2リード104が、樹脂102及び樹脂110に、埋め込まれている。半導体発光素子70は、第1リード100の上に、例えば、AuSn半田または銀ペーストなど(図示せず)により接着されている。半導体発光素子70上に設けられた上部電極20と、第2リード104とは、Au線のようなボンディングワイヤ105で接続されている。半導体発光素子70及びボンディングワイヤ105はエポキシ系樹脂やシリコーン樹脂のような封止樹脂106で封止されている。樹脂110と封止樹脂106との界面には、リフレクタ108が形成されている。この構造は、表面実装型(SMD:Surface Mount Device)とよばれ、実装基板に高密度実装が可能である。
半導体発光素子70の上面から、光N1及び光N2がほぼ上方に放射される。半導体発光素子70の凹部28の第1平面24から放射される光N3は、リフレクタ108で反射された後、封止樹脂106と空気界面で屈折されて放射される。また、第2平面26からの光N4も、リフレクタ108で反射された後、封止樹脂106と空気界面で屈折されて放射される。凹部が図4に例示したような曲面状であっても同様である。なお、リフレクタ108は、例えば樹脂110の表面にアルミニウムのような反射率の高い金属を被着することにより設けられる。上記半導体発光装置における光外部取り出し効率は、図3に例示した比較例の半導体発光素子70を用いた半導体発光装置と比較して、1.4〜1.7倍となる。
以上、具体例を参照しつつ本発明の実施の形態について説明した。しかし、本発明はこれらの具体例に限定されるものではない。
例えば、本発明の半導体発光素子および半導体発光装置を構成する半導体積層体、側面凹部、微小凹凸、パッケージをはじめとする各要素の構造、材料、形状、厚み、配置関係については、公知の半導体発光素子および半導体発光装置をもとに当業者が適宜適用したものも包含する。
本発明の第1の実施の形態にかかる半導体発光素子を斜め上からみた模式斜視図である。 本発明の第1の実施の形態にかかる半導体発光素子の模式断面図である。 比較例の半導体発光素子の模式断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の模式断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 本発明の第2の実施の形態にかかる半導体発光素子の製造工程を表す工程断面図である。 改質層44を形成するプロセスをさらに詳しく表した模式図である。 本発明の第3の実施の形態にかかる半導体発光素子の模式断面図である。 本発明の第4の実施の形態にかかる半導体発光素子の模式断面図である。 本発明の第1の実施の形態にかかる半導体発光素子を用いた半導体発光装置の模式断面図である。
符号の説明
10 透明基板
19 半導体積層体
28、32 凹部
70 半導体発光素子

Claims (4)

  1. 第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、
    前記第1の主面の上に設けられ、前記第1の波長帯の光を放出する発光層を含む半導体積層体と、
    を備え、
    前記基板は、前記第1及び第2の主面よりも、前記第1の主面と前記第2の主面との間における断面のほうが実質的に小さくなるように、その側面に凹部が設けられ、
    前記凹部は、斜め下方を向き、前記発光層から放出された前記第1の波長帯の光の一部を直接放射することが可能な第1の平面と、斜め上方を向き、前記発光層から放出され、前記第2の主面で反射された前記第1の波長帯の光の一部を直接放射することが可能な第2の平面と、の組合せにより形成されてなり、
    前記凹部は、前記第1の主面及び前記第2の主面に対して平行に延び、
    前記凹部は、前記基板の周囲全体に設けられ、
    前記第1の主面と前記第2の主面とは面積がほぼ同一であることを特徴とする半導体発光素子。
  2. 第1及び第2の主面を有し、第1の波長帯の光に対する透光性を有する基板と、
    前記第1の主面の上に設けられ、前記第1の波長帯の光を放出する発光層を含む半導体積層体と、
    を備え、
    前記基板は、前記第1及び第2の主面よりも、前記第1の主面と前記第2の主面との間における断面のほうが実質的に小さくなるように、その側面に凹部が設けられ、
    前記凹部は、前記発光層から放出された前記第1の波長帯の光の一部を直接放射することが可能であり、かつ、前記発光層から放出され、前記第2の主面で反射された前記第1の波長帯の光の一部を直接放射することが可能な曲面により形成されてなり、
    前記凹部は、前記第1の主面及び前記第2の主面に対して平行に延び、
    前記凹部は、前記基板の周囲全体に設けられ、
    前記第1の主面と前記第2の主面とは面積がほぼ同一であることを特徴とする半導体発光素子。
  3. 前記凹部の最も凹んでいる部分が、前記発光層の真下にまで達していることを特徴とする請求項1または2に記載の半導体発光素子。
  4. 前記凹部の少なくとも一部に粗面が設けられてなることを特徴とする請求項1〜3のいずれか1つに記載の半導体発光素子。
JP2005060276A 2005-03-04 2005-03-04 半導体発光素子及び半導体発光素子の製造方法 Expired - Fee Related JP4901117B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005060276A JP4901117B2 (ja) 2005-03-04 2005-03-04 半導体発光素子及び半導体発光素子の製造方法
US11/137,562 US7465959B2 (en) 2005-03-04 2005-05-26 Semiconductor light emitting device, semiconductor light emitting apparatus, and method of manufacturing semiconductor light emitting device
TW095106822A TWI300629B (en) 2005-03-04 2006-03-01 Semiconductor light emitting device, semiconductor light emitting apparatus, and method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005060276A JP4901117B2 (ja) 2005-03-04 2005-03-04 半導体発光素子及び半導体発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2006245380A JP2006245380A (ja) 2006-09-14
JP4901117B2 true JP4901117B2 (ja) 2012-03-21

Family

ID=36943282

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005060276A Expired - Fee Related JP4901117B2 (ja) 2005-03-04 2005-03-04 半導体発光素子及び半導体発光素子の製造方法

Country Status (3)

Country Link
US (1) US7465959B2 (ja)
JP (1) JP4901117B2 (ja)
TW (1) TWI300629B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5025932B2 (ja) * 2005-09-26 2012-09-12 昭和電工株式会社 窒化物半導体発光素子の製造方法
JP4830740B2 (ja) * 2005-11-16 2011-12-07 株式会社デンソー 半導体チップの製造方法
JP4142699B2 (ja) 2006-07-14 2008-09-03 ユーディナデバイス株式会社 発光素子の製造方法
JP5277960B2 (ja) * 2006-12-28 2013-08-28 日亜化学工業株式会社 発光装置、パッケージ、発光装置の製造方法及びパッケージの製造方法
KR100972852B1 (ko) 2007-12-31 2010-07-28 주식회사 에피밸리 3족 질화물 반도체 발광소자 및 그 제조방법
US8236582B2 (en) * 2008-07-24 2012-08-07 Philips Lumileds Lighting Company, Llc Controlling edge emission in package-free LED die
US10147843B2 (en) 2008-07-24 2018-12-04 Lumileds Llc Semiconductor light emitting device including a window layer and a light-directing structure
JP2010103424A (ja) * 2008-10-27 2010-05-06 Showa Denko Kk 半導体発光素子の製造方法
TWI447950B (zh) * 2011-07-14 2014-08-01 Lextar Electronics Corp 發光二極體與其形成方法
KR20150101783A (ko) * 2014-02-27 2015-09-04 서울바이오시스 주식회사 발광 다이오드 및 그 제조 방법
KR102214508B1 (ko) * 2014-04-28 2021-02-09 삼성전자 주식회사 적층형 반도체 패키지의 제조방법
US20160013363A1 (en) * 2014-07-08 2016-01-14 Epistar Corporation Light-emitting element and the manufacturing method thereof
TWI546934B (zh) * 2014-10-20 2016-08-21 Playnitride Inc Led陣列擴張方法及led陣列單元
JP6569291B2 (ja) 2015-05-13 2019-09-04 日亜化学工業株式会社 発光素子
JP6521443B2 (ja) * 2015-06-29 2019-05-29 国立研究開発法人情報通信研究機構 深紫外光を放射する半導体発光素子、該半導体発光素子を備える発光モジュール、及び該半導体発光素子の製造方法
US10625828B1 (en) * 2015-10-16 2020-04-21 Shay Sharon System for attachment of portable motor module to surfboards
JP6639451B2 (ja) * 2016-09-15 2020-02-05 イーラックス・インコーポレイテッドeLux Inc. 表面実装型発光素子を有するディスプレイ
JP7037080B2 (ja) * 2019-08-07 2022-03-16 日亜化学工業株式会社 発光素子
JP7399834B2 (ja) * 2020-09-18 2023-12-18 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06224469A (ja) * 1993-01-26 1994-08-12 Kyocera Corp 半導体発光装置
JPH0786635A (ja) * 1993-09-16 1995-03-31 Daido Steel Co Ltd 発光ダイオード
JP2760288B2 (ja) * 1993-12-28 1998-05-28 日本電気株式会社 ビアホール形成法及びフィルム切断法
JPH07235690A (ja) 1994-02-23 1995-09-05 Hitachi Cable Ltd 発光ダイオード及びその製造方法
JP3176856B2 (ja) * 1995-12-14 2001-06-18 沖電気工業株式会社 端面発光型led、端面発光型ledアレイ、光源装置及びそれらの製造方法
JP3255220B2 (ja) * 1996-09-11 2002-02-12 サンケン電気株式会社 半導体発光素子
JP2907170B2 (ja) 1996-12-28 1999-06-21 サンケン電気株式会社 半導体発光素子
US6229160B1 (en) 1997-06-03 2001-05-08 Lumileds Lighting, U.S., Llc Light extraction from a semiconductor light-emitting device via chip shaping
JP3667208B2 (ja) * 2000-07-28 2005-07-06 京セラ株式会社 光プリンタ用ledアレイ
US6791119B2 (en) * 2001-02-01 2004-09-14 Cree, Inc. Light emitting diodes including modifications for light extraction
DE10139723A1 (de) * 2001-08-13 2003-03-13 Osram Opto Semiconductors Gmbh Strahlungsemittierender Chip und strahlungsemittierendes Bauelement
JP3715627B2 (ja) 2002-01-29 2005-11-09 株式会社東芝 半導体発光素子及びその製造方法
JP3705791B2 (ja) * 2002-03-14 2005-10-12 株式会社東芝 半導体発光素子および半導体発光装置
JP4329374B2 (ja) * 2002-07-29 2009-09-09 パナソニック電工株式会社 発光素子およびその製造方法
JP2004128057A (ja) * 2002-09-30 2004-04-22 Fuji Photo Film Co Ltd 発光装置およびその製造方法
JP2004351494A (ja) * 2003-05-30 2004-12-16 Seiko Epson Corp レーザーに対して透明な材料の穴あけ加工方法
JP3737494B2 (ja) 2003-06-10 2006-01-18 株式会社東芝 半導体発光素子及びその製造方法並びに半導体発光装置
JP2005327979A (ja) * 2004-05-17 2005-11-24 Toshiba Corp 半導体発光素子および半導体発光装置

Also Published As

Publication number Publication date
US7465959B2 (en) 2008-12-16
JP2006245380A (ja) 2006-09-14
TWI300629B (en) 2008-09-01
US20060197094A1 (en) 2006-09-07
TW200644285A (en) 2006-12-16

Similar Documents

Publication Publication Date Title
JP4901117B2 (ja) 半導体発光素子及び半導体発光素子の製造方法
US7560294B2 (en) Light emitting element and method of making same
US7067340B1 (en) Flip-chip light emitting diode and fabricating method thereof
JP4721166B2 (ja) 高出力発光ダイオード及びその製造方法
US8354681B2 (en) Semiconductor light-emitting element and manufacturing method thereof
JP4740795B2 (ja) ロッド型発光素子及びその製造方法
JP6199281B2 (ja) 半導体発光素子、半導体発光素子の製造方法、半導体発光装置及び基板
TWI543399B (zh) 半導體發光裝置
TWI645577B (zh) 具有用於側發光之定型生長基板之發光二極體
TWI521736B (zh) 發光裝置及其製造方法
JP2004128057A (ja) 発光装置およびその製造方法
JP2002319708A (ja) Ledチップおよびled装置
JP2005327979A (ja) 半導体発光素子および半導体発光装置
JP2009059969A (ja) 半導体発光素子、発光装置、照明装置、表示装置及び半導体発光素子の製造方法
JP2007059781A (ja) サブマウント付発光素子および発光装置
JP2009252899A (ja) 発光装置及び発光装置の製造方法
TW201517321A (zh) 半導體發光裝置
JP2007019262A (ja) 半導体発光素子及び半導体発光素子の製造方法
JPH0992878A (ja) 半導体発光素子及びその製造方法
JP2011171327A (ja) 発光素子およびその製造方法、並びに発光装置
WO2017154975A1 (ja) 半導体発光装置
US6809345B2 (en) Semiconductor light emitting element and semiconductor light emitting device
JP2003023176A (ja) 発光素子
JP2009032958A (ja) 発光素子及び照明装置
JP2008131000A (ja) 半導体発光素子、半導体発光素子の製造方法及び半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100629

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111206

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111227

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150113

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees