JP6639451B2 - 表面実装型発光素子を有するディスプレイ - Google Patents

表面実装型発光素子を有するディスプレイ Download PDF

Info

Publication number
JP6639451B2
JP6639451B2 JP2017177615A JP2017177615A JP6639451B2 JP 6639451 B2 JP6639451 B2 JP 6639451B2 JP 2017177615 A JP2017177615 A JP 2017177615A JP 2017177615 A JP2017177615 A JP 2017177615A JP 6639451 B2 JP6639451 B2 JP 6639451B2
Authority
JP
Japan
Prior art keywords
light emitting
electrical contact
well
semiconductor layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017177615A
Other languages
English (en)
Other versions
JP2018078279A (ja
Inventor
ヨハネ・パウロ・スチュウエレ
佐々木　健司
健司 佐々木
カート・ウルム
ジョンジャンリー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
eLux Inc
Original Assignee
eLux Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/266,796 external-priority patent/US9917226B1/en
Priority claimed from US15/410,001 external-priority patent/US9825202B2/en
Application filed by eLux Inc filed Critical eLux Inc
Publication of JP2018078279A publication Critical patent/JP2018078279A/ja
Application granted granted Critical
Publication of JP6639451B2 publication Critical patent/JP6639451B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0008—Devices characterised by their operation having p-n or hi-lo junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Fastening Of Light Sources Or Lamp Holders (AREA)
  • Planar Illumination Modules (AREA)

Description

本発明は、一般に、集積回路（ＩＣ）に関し、特に、表面実装型発光素子及びこの表面実装型発光素子を応用して製造された発光型ディスプレイに関するものである。
現在、大型のディスプレイに採用される流行りの競合技術は、液晶ディスプレイ（ＬＣＤ）、有機発光デバイス（ＯＬＥＤ）ディスプレイであるが、最近では、無機ＬＥＤディスプレイが知られている。本願が直接説明するＬＣＤの欠点は、１）ユーザにより画像として視認される光がバックライトから出射される光の僅か約５％しか占めないことに起因する低効率、２）ＬＣ材料が完全に光をブロックできないため、ブラックピクセルが生成されることに起因する低ダイナミックレンジである点である。また、ＯＬＥＤディスプレイの欠点は、青色ＯＬＥＤ材料は信頼性が低く及び低効率（〜５％ＱＥ）である点である。無機ｍｉｃｒｏ−ＬＥＤ（ｕＬＥＤ）はディスプレイに適用することで、ディスプレイがカラーフィルター及び偏光板を利用して光を吸収しないため、非常に高い効率を提供できる。本発明で使用されるｕＬＥＤは、直径又は断面面積が１００マイクロメートル以下のＬＥＤである。ブラックピクセルが発光しないように設定されるため、無機ｕＬＥＤは、非常に高いコントラストを有する。一般の照明において確立されているように、無機ｕＬＥＤディスプレイに対して、青色窒化ガリウム（ＧａＮ）ＬＥＤは、３５％〜４０％の効率を有し、信頼性は５００００時間を超える。ソニーは既に、ピックアンドプレイスシステムを用いてディスプレイアレイ中に配置されたｕＬＥＤのパッシブマトリクスを開発している。しかしながら、大型のディスプレイは何百万のＬＥＤを必要とするために、他の技術と比較して、当該方法により製造されたディスプレイは、多くの時間を必要とし、コストもかかる。
微細加工電子デバイス、オプトエレクトロニクスデバイス及びサブシステムのドナー基板／ウエハから大面積の且つ／又は非従来の基板への流体移転は、電子デバイスとオプトエレクトロニクスデバイスの応用範囲を拡大するために新しい機会を提供した。例えば、ディスプレイピクセルのサイズのＬＥＤマイクロ構造、例えば、ロッド、フィンまたはディスクは、先ず小型のウエハ上で組み立てられ、次に大型パネルのガラス基板上に移して、バックライトを必要としない直接発光するディスプレイを製造することができる。
従来の移転技術、例えば、インクジェット印刷又は自動のピックアンドプレイスは、ある特定の応用においては最適である。しかしながら、これら従来の技術はコストがかかり生産量も非常に低い。そのため、ＬＥＤマイクロ構造の直接移転に応用できない。
直接発光するディスプレイに使用するために、無機ｕＬＥＤディスクの製造は、３つの重要なプロセスを有する。これら３つの重要なプロセスは、それぞれｕＬＥＤディスクを製造すること、ｕＬＥＤディスクを透明な基板上へ配置すること及びｕＬＥＤディスクを相互に接続することである。流体アセンブリプロセスは、ｕＬＥＤディスクを透明な基板の配置井戸内にランダムに配置させるため、従来のＩＣ型のコンタクトホールの開口／金属の相互接続の設計は多大な挑戦に直面している。これらのランダムな分布を配置するために、（不透明）の相互接続において余分な公差が必要になるが、これにより、発光面積における充填因子の相当な損失を招く。さらに、これらの相互接続の際の製造の複雑さは、歩留まりが悪く及び／又は高コストを招く。
図１Ａ及び図１Ｂは、基板の井戸内に位置する頂部接触ＬＥＤディスクを示す平面図である（従来技術）。図１Ａにおいて、ＧａＮがディスクの頂部に形成されていると仮定した場合、ＤｄはＬＥＤ（例えば、ＧａＮ）ディスクの直径を示し、Ｄｃは既に配置されたｕＬＥＤディスクのマイクロキャビティ又は井戸の直径を示し、Ｄｐはｐ型ドープトされたＧａＮ（ｐ−ＧａＮ）領域の直径を示している。領域１００は、ｐ−ＧａＮ及びＭＱＷを反応性イオンエッチング（ＲＩＥ）により除去したｎ−ＧａＮ接触点である。内部の円形領域１０２は、頂部にｐ−ＧａＮを有するフルＬＥＤの積層体である。酸化ニッケル（ＮｉＯｘ）の層／酸化インジウムスズ（ＩＴＯ）の層は、領域１０２の表面上に形成されてもよい。一般的なフォトリソグラフィのミスアライメント公差（最大２マイクロメートル（μｍ））を考慮すると、円形領域１０２は、ＧａＮディスクの中心から２μｍずらす。円形領域１０２のみ発光できるので、発光面積充填因子はわずか７０．６％程度であり、発光面積の３０％近くが、ｎ−ＧａＮの開口１００により失われる。
図１Ｂは、アノード端末接点１０４（Ｄｐｃ）の動作領域を示す。直径が２４μｍである領域１０４の外部に形成された接続は、短絡又は開回路を引き起こす可能性がある。ｎ−ＧａＮ領域１００への従来の金属の相互接続は、さらに発光面積充填因子を低減させる。この実施例において、ＧａＮディスクは、僅か３１．４％の領域のみ発光する。
図２は、底部カソード接触構造の部分断面図である（従来技術）。この選択は、従来の頂部接触ＬＥＤディスクと関連する大幅な発光面積充填因子の損失を避ける。底部相互接続電極２００は、先ず基板２０２上に蒸着されてパターン化され、次に、マイクロキャビティ（井戸）２０４が形成される。次いで、低融点金属薄層２０６は、マイクロキャビティ２０４の内の底部の電極表面にコーティングされる。次いで、ＧａＮディスク２０８（ｎ−ＧａＮ２１０／ｐ−ＧａＮ２１２）を、マイクロキャビティ２０４中に配置する。層間絶縁膜２１４がパターン化された後、頂部相互接続電極２１６を蒸着させ且つパターン化することで、全てのプロセスが完了する。
図２に示すプロセスフローは比較的簡単である。十分に選択された頂部の金属トレースを有する設計は、正面の発光面積充填因子が最大値８５％に達することを可能にする。このフローの主な挑戦は、底部の接触率、均一性、信頼性、再現性、及び背面発光の開口が必要になった場合、底部の接触率と底部の電極領域との間でのトレードオフを含む。
表面実装型発光素子を使用して流体アセンブリプロセスにより大面積発光ディスプレイを効率的に製造できれば有利である。
本発明は、無機マイクロ発光ダイオード（ＬＥＤ）を用いた直接発光するディスプレイ又は液晶ディスプレイ（ＬＣＤ）バックライトに関し、合理的なコスト及び高い信頼性を有する大画面で高ダイナミックレンジのディスプレイを製造できる。
本発明は、無機マイクロ発光ダイオード（ＬＥＤ）を用いた直接発光ディスプレイ又は液晶ディスプレイ（ＬＣＤ）バックライトに関し、合理的なコスト及び高い信頼性を有する大画面で高ダイナミックレンジのディスプレイを製造できる。例えば、流体アセンブリによって表面実装構造中の無機ｍｉｃｒｏ−ＬＥＤ（ｕＬＥＤ）アレイを組み立てて、高ダイナミックレンジのディスプレイを製造する。サファイア基板上に組み立てられる従来の平面ＬＥＤ構造において、小型のディスク状にエッチングすることにより、ｕＬＥＤエミッタを製造する。ディスクを上記ｕＬＥＤの上表面にアノードとカソード電極とが形成されるように処理する。得られたｕＬＥＤは、レーザリフトオフプロセスによって解放されて懸濁液を形成するように、適切な溶液、例えば、イソプロパノール（ＩＰＡ）、アセトン又は蒸留水に回収される。これらの懸濁液は、予め準備された井戸構造のアレイを有するディスプレイ基板に沈積され、井戸構造は、ｕＬＥＤディスクのアノード及びカソード電極とマッチングする電極を備える。また、井戸構造は、ディスクの直径よりもやや大きい円筒状の開口（ｃｙｌｉｎｄｒｉｃａｌ ｏｐｅｎｉｎｇ）である。これにより、１つのｕＬＥＤは、井戸内のＬＥＤ電極が基板上の電極と接触する位置に堆積することができる。ＬＥＤ電極は何れも直接井戸の底表面を覆い且つ隣接するので、井戸開口に露出させる１つ又は２つの電極を有するために付加的な相互接続層及び処理を必要とするＬＥＤディスクと比べて、電気的な接続は大幅に簡略化される。
適切なアニーリングの結果として、前記ｕＬＥＤは、適切な駆動回路により駆動されて発光するように基板上のアレイ電極に接続される。前記アレイはパッシブマトリクスとして駆動してもよい。これにより、各行は順にオンにされ、アレイ中の各サブピクセルは制御電流により駆動されて、必要とする光を生成する。しかしながら、サンプリング及び駆動の制限のために、このような簡単な駆動方法は、必然的に比較的少ない行に制限される。替わりに、各サブピクセルは、薄膜トランジスタ（ＴＦＴ）駆動回路によって制御されもよい。薄膜トランジスタ（ＴＦＴ）駆動回路は、コンデンサ中に蓄積された電荷に基づいて駆動電流の量を制御できる。このアクティブマトリクス（ＡＭ）の回路構成は、ｕＬＥＤを１００％近い時間にわたって駆動することを可能にする。したがって、各列に供給する電力以外に、ディスプレイ中の行数に対して制限はない。
頂表面及び底表面が電気接続を有する電流が垂直方向のｕＬＥＤディスプレイと比較して、上記表面実装ｕＬＥＤ構造は、幾つかの主な利点を提供する：
１）小型エミッタの面積は、高解像度アクティブマトリクス（ＡＭ）ディスプレイに最適であるが、ディスク全体のサイズは、流体アセンブリにとって十分に大きい。
２）流体アセンブリプロセスを最終の主な操作とし、これにより、比較的小さいガラスを使用でき、アセンブリの後で、メタライゼーションのためにＬＣＤファブ（ＬＣＤ ｆａｂ）へ戻る必要はない。
３）配線のパターン化は、井戸の形成前に行う。これにより、ミスアライメントのｕＬＥＤには金属の欠陥は存在せず、基板から井戸層へ通じる深い相互接続は必要ない。
４）アニーリングの後で、ｕＬＥＤは電気接続されるが、露出される。これにより、電気的測定によって所定のｕＬＥＤが発光するかどうかを判断して、欠陥のあるｕＬＥＤのピックアンドプレイス修理を行う可能性を有する。
これらの利点は、ＬＥＤ成長基板における面積が比較的小さい部分である表面実装ＬＥＤの発光面積をオフセットする傾向にある点であり、ピクセル当たりのコストを向上させる。しかし、ｕＬＥＤ製造プロセスは、レーザリフトオフ（ＬＬＯ）の後で行われるポストの製造を含む複数のパターニングステップを有するので、比較的複雑である。
したがって、頂表面及び底表面を有する表面実装型発光素子を提供する。第一電気接触部は頂表面のみに形成され、第二電気接触部も頂表面のみに形成される。ポストは底表面から延伸している。１つの実施形態において、表面実装型発光素子は、表面実装型発光ダイオード（ＳＭＬＥＤ）であり、このＳＭＬＥＤは、ｎ−ドーパントまたはｐ−ドーパントを有する第一半導体層と、第一半導体層に用いられたドーパントと反対のドーパントで製造された第二半導体層から製造される。多重量子井戸（ＭＱＷ）層は、第一半導体層と第二半導体層との間に介在している。一般的に、第一半導体層及び第二半導体層は、窒化ガリウム（ＧａＮ）またはアルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）である。
上述した表面実装型発光素子及び発光基板から製造された発光ディスプレイも同様に提供する。この発光基板は、第一複数の井戸が発光基板の頂表面に形成される頂表面を有する。各井戸は、底表面、側壁及び底表面に形成された第一電気インターフェイス及び底表面に形成された第二電気インターフェイスを有する。発光基板は、さらに第一複数の列と行との交差点を形成するための列導電トレース及び行導電トレースのマトリクスを含み、各列と行との交差点は、対応する井戸に関連している。第一複数の発光素子は、これらの井戸を充填する。１つの実施形態において、カラーモディファイヤは、各発光素子の底表面（例えば、単色のカラー、例えば白色を発生する）を覆い、ディスプレイは、発光基板の頂表面を覆う液晶ディスプレイ（ＬＣＤ）基板を含む。
前記発光ディスプレイは、直接発光型ディスプレイであってもよい。この場合、複数の第一カラーモディファイヤは、対応するＳＭＬＥＤの底表面上を覆っており、複数の第二カラーモディファイヤは、対応するＳＭＬＥＤの底表面上を覆っている。前記第一カラーと第二カラーとは異なる。ディスプレイが赤−緑−青（ＲＧＢ）であり且つ一種のＬＥＤ（例えば、青色ＧａＮ ＬＥＤ）のみ使用した場合、複数の光拡散体は、対応のカラーモディファイヤが覆われていないＳＭＬＥＤの底表面を覆う。結果として、ピクセル領域を有するディスプレイは、各ピクセル領域が第一カラーモディファイヤ（例えば、緑色）で覆われるＳＭＬＥＤ、第二カラーモディファイヤ（例えば、赤色）で覆われるＳＭＬＥＤ及びカラーモディファイヤ（例えば、青色）で覆われないＳＭＬＥＤを含む。替わりとして、青色及び緑色発光ＧａＮ ＬＥＤを同時に使用した場合、カラーモディファイヤ使用して、赤色を発生しさえすればよい。
１つの実施形態において、各ＳＭＬＥＤの第一電気接触部（電極）は、第一直径を有するリング状に配置されており、各ＳＭＬＥＤの第一半導体層及びＭＱＷ層は、第一電気接触部を覆うリング状の積層体である。この際、各ＳＭＬＥＤの第二電気接触部は、第一電気接触部のリング状の周縁内に形成されており、各ＳＭＬＥＤの第二半導体層は中央部が第二電気接触部を覆うディスクの形状を有する。各井戸の第一電気インターフェイスは、第一直径を有し且つ一部に開口が設けられている部分リングに構成されており、各井戸の第二電気インターフェイスは、対応する第一電気インターフェイスの部分リングの開口の中に延伸しているトレースに構成されている。替わりとして、各ＳＭＬＥＤの第一半導体層及びＭＱＷ層は、第二電気接触部を覆う積層体であり、且つ第二半導体層は、第一電気接触部を覆ってもよい。
或いは、各発光素子の頂表面は、第一水平面及び第二水平面を有するバイプラナであってもよい。これにより、各発光素子の第一電気接触部は頂表面の第一水平面に形成されており、各発光素子の第二電気接触部は頂表面の第二水平面に形成されている。同様に、各井戸の底表面は第一水平面及び第二水平面を有するバイプラナであり、各井の第一インターフェイスは底表面の第一水平面に形成されており、各井の第二インターフェイスは底表面の第二水平面に形成されている。
発光素子は、アクティブマトリクス（ＡＭ）駆動回路を使用してもよい。各駆動回路は対応する列と行との交差点に接続されるとともに、対応する井戸の第一電気インターフェイスに接続される。そして、発光基板も各井戸の第二電気インターフェイスに接続される基準電圧（例えば、接地）トレースのネットワークを含む。替わりとして、列トレース及び行トレースのマトリクスはパッシブマトリクス（ＰＭ）を形成し、各列と行との交差点の列トレースは対応する井戸の第一電気インターフェイスに接続され、各列と行との交差点の行トレースは対応する井戸の第二電気インターフェイスに接続される。
以下、上述した表面実装型発光素子及び発光表示のその他の詳細を提供する。
基板の井戸内に位置する頂部接触ＬＥＤディスクの平面図である（従来技術）。 基板の井戸内に位置する頂部接触ＬＥＤディスクの平面図である（従来技術）。 底部のカソードの接触構造の部分断面図である（従来技術）。 表面実装型発光素子の部分断面図である。 表面実装型発光ダイオード（ＳＭＬＥＤ）が表面実装型発光素子として実現した際の部分断面図である。 表面実装型発光ダイオード（ＳＭＬＥＤ）が表面実装型発光素子として実現した際の平面図である。 図４ＡのＬＥＤの変形例を示した部分断面図である。 発光素子の二つの水平面の変化を示した部分断面図である。 表面実装型発光素子のポストの変化を示す底面図である。 表面実装型発光素子のポストの変化を示す底面図である。 発光ディスプレイの平面図である。 発光ディスプレイの部分断面図である。 図８Ａの発光基板をバックライトとして実現した１つの方法を示す部分断面図である。 図８Ｂの発光基板をバックライトとして実現した１つの方法を示す部分断面図である。 発光基板を直接発光するディスプレイとして実現した１つの方法を示す部分断面図である。 発光基板を直接発光するディスプレイとして実現した１つの方法を示す部分断面図である。 井戸底部の平面図である。 発光基板の部分断面図である。 図１１Ａの井戸底部の平面図の変更例を示す図である。 図１１Ｂの発光基板の部分断面図の変更例を示す図である。 発光素子の変更例を示す部分断面図である。 井戸の変更例を示す部分断面図である。 井戸中に位置する発光素子の部分断面図である。 第一複数アクティブマトリクス（ＡＭ）の駆動回路に駆動される発光基板の模式図である。 第一複数アクティブマトリクス（ＡＭ）の駆動回路に駆動される発光基板の部分断面図である。 駆動回路の変更例を示す図である。 パッシブマトリクスを使用して発光素子を実現する際の発光基板の概略図である。 パッシブマトリクスを使用して発光素子を実現する際の発光基板の部分断面図である。 流体アセンブリのために設計された表面実装ｕＬＥＤの部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す平面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す平面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す平面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す平面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す平面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 １つの実施例に係る発光基板の製造プロセスを示す部分断面図である。 単独のカラー変換シートが使用されている色発生器を示す部分断面図である。 発光素子上に堆積した蛍光体が使用された色発生器を示す部分断面図である。 ３種の異なるＬＥＤを利用して、それぞれ３種の異なるカラーを生成する発光基板の部分断面図である。 ３種の異なるＬＥＤを利用して、それぞれ３種の異なるカラーを生成する発光基板の光学強度表である。 白光蛍光体の強度グラフを示す図である。 実施例における積層したカラーフィルターを示す図である。 関連する積層したカラーフィルターの強度グラフを示す図である。
図３は、表面実装型発光素子の部分断面図である。表面実装型発光素子３００は、頂表面３０２、底表面３０４、頂表面３０２の表面のみに形成された第一電気接触部３０６及び頂表面３０２の表面のみに形成された第二電気接触部３０８を含む。ここで「頂表面の表面のみに形成される」とは、電気接触部又は電極が発光素子の側面３１２又は底表面３０４に延伸しないことを意味する。前記電気接触部は、金属、ドープ半導体又はインジウムスズ酸化物（ＩＴＯ）などの透明な導電性酸化物（ＴＣＯ）であってもよい。はっきりとした層として表示されていないが、第一電気接触部３０６及び第二電気接触部３０８は、半田であってもよいし、後続で発光基板の接続に用いられる半田（例えば、共晶半田）により形成されてもよい。表面実装型発光素子３００は、さらに底表面３０４から延伸するポスト３１０を含む。１つの実施形態において、ポスト３１０は底表面３０４の中央に位置する。発光素子の１つの例は発光ダイオード（ＬＥＤ）である。発光しないが、他の二端子の表面実装型発光素子は、フォトダイオード、サーミスタ、圧力センサ及び圧電素子を含む。
図４Ａ及び図４Ｂは、それぞれ表面実装型発光ダイオード（ＳＭＬＥＤ）が表面実装型発光素子３００として実現した際の部分断面図及び平面図である。ＳＭＬＥＤ３００は、ｎ型ドーパント又はｐ型ドーパントを含む第一半導体層４０２及び第一半導体層４０２に使用されないドーパントを含む第二半導体層４０４を含む。多重量子井戸（ＭＱＷ）層４０６は、第一半導体層４０２と第二半導体層４０４との間に位置している。ＭＱＷ層４０６は、通常、図示されていない一連の重量子井戸層（一般的には、５層であり、例えば、図示されていない交互に設置されている５ｎｍの窒化インジウムガリウムと、９ｎｍのＮ型ドープされたＧａＮ（ｎ−ＧａＮ））であってもよい。ＭＱＷ層とＰ型ドープされた半導体層との間には、窒化アルミニウムガリウム（ＡｌＧａＮ）電子ブロック層（図示せず）を有してもよい。外部半導電層は、約２００ｎｍの厚さを有するＰ型ドープされたＧａＮ（Ｍｇドープ）であってもよい。インジウム含有量が比較的高いＭＱＷ中に使用された場合、高輝度青色ＬＥＤ又は緑色ＬＥＤを形成することができる。最も実用的な第一半導体層及び第二半導体層の材料は、青色または緑色の光を発することができる窒化ガリウム（ＧａＮ）、或いは赤色光を発することができるアルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）である。
第二電気接触部３０８はリング状に構成されている。第二半導体層４０４はディスク状であり、その縁は、リング状の第二電気接触部３０８の下方に位置する。第一電気接触部３０６は、リング状の第二電気接触部３０８の内部に形成されており、第一半導体層４０２及びＭＱＷ層４０６は、第一電気接触部３０６の下方に積み重なって設置されている。リング状の第二電気接触部３０８と第一電気接触部３０６との間には溝が形成されており、この溝には電気絶縁体４０８が充填されている。
従来のＬＥＤの製造プロセス（例えば、発光用ＬＥＤ）は、サファイア基板から分離する前の１つの表面のみ行われる。これらの製造の一部は、レーザーリフトオフ（Ｌａｓｅｒ Ｌｉｆｔ Ｏｆｆ、ＬＬＯ）を利用してサファイア基板からＬＥＤを個片化することを最後のステップとする。その他の製造プロセスにおいて、ＬＬＯを利用せずにサファイア基板を分割してＬＥＤを互いに分離する。しかしながら、前記ＳＭＬＥＤの構造は、前記ポストに対向する表面上に電極を設置する必要がある。故にこのポストは、ｕＬＥＤにおいて、サファイア基板からレーザーリフトオフによって分離した後で形成される。従来の製造プロセスに中には、各ＬＥＤを既知の位置に維持させる方法は提供されておらず、ＬＥＤがサファイア基板から分離されることにより、ＬＥＤの底部にフォトリソグラフィを行うことができる。ＬＥＤの頂表面における所望の位置（例えば、中央部）にポストを精確に設置するために、精確なｘ−ｙ座標が必要である。焦平面を確立して流体アセンブリ（例えば、配置方向）に必要なサイズの制御を有するポストの構造を結像するために、精確なｚ（垂直）位置が必要である。つまり、ＳＭＬＥＤＬＬＯにおいて、ポストを形成するために、ＳＭＬＥＤを制御された方法により移転基板に定位させなければならない。次いで、移転基板上から離して流体アセンブリのためのサスペンションを形成する。
図５は、図４ＡのＬＥＤの変形例を示す部分断面図である。当該実施例において、第一電気接触部（電極）３０６はリング状に形成されている。第一半導体層４０２及びＭＱＷ層４０６は、第一電気接触部３０６の下方に位置するリング状の積層体である。第二電気接触部３０８は第一電気接触部３０６のリング状の周縁の内部に形成されている。第二半導体層４０４はディスク状を有し、且つその中央部分は、リング状の第二電気接触部３０８の下方に位置する。図５に示すように、リング状の第一電気接触部３０６と第二電気接触部３０８との間には溝が形成されている。電気絶縁体４０８はこの溝に充填されている。
図６は、発光素子の二つの水平面の変化を示した部分断面図である。図４Ａ及び図５から、前記頂表面は水平面であり、前記底表面も水平面であることがわかる。ここで「水平面」という言葉は、１０ナノメートル（ｎｍ）以下の二乗平均平方根（ＲＭＳ）粗度を有する全て平坦な表面であることを意味する。代わりとして、図６に示すように、表面実装型発光素子の頂表面は、第一水平面６００及び第二水平面６０２を有する二平面である。第一電気接触部３０６は頂表面の第一水平面６００に形成されており、第二電気接触部３０８は頂表面の第二水平面６０２に形成されている。図示していないが、代わりとして、第二電気接触部３０８が頂表面の第一水平面６００に形成されてもよいし、第一電気接触部３０６が頂表面の第二水平面６０２に形成されてもよい。
図７Ａ及び図７Ｂは、表面実装型発光素子のポストの変化を示す底面図である。図７Ａに示すように、１つの実施例において、前記表面実装型発光素子は底表面３０４から延伸している複数のポスト３１０を含む。ここで注意すべき点は、表面実装型発光素子３００は、このポストに対しての具体的な数量、位置又は具体的な形状を制限していないな点である。図７Ａには２つのポストが示されており、図７Ｂにはフィン状のポストが示されている。また、他の形状または複数の形状を組み合わせてもよい。１つの実施形態において、特に１つのポストのみ有する場合、ポストは発光素子の底表面の中心に位置する。これにより、発光素子の１つの縁を流体フローまで傾斜させる。図７Ａ及び図７Ｂにおいて、ポストは発光素子を紙面から出る垂直な軸に垂直する方向に発光素子を傾斜させる。
図８Ａ及び図８Ｂは、それぞれ発光ディスプレイの平面図及び部分断面図である。発光ディスプレイの幾つかの例として、テレビ、コンピュータのディスプレイ、携帯端末装置のスクリーン及びＬＣＤディスプレイのバックライトを含み、上述の例に応用してもよいし、直接発光ディスプレイとして使用してもよい。発光ディスプレイ８００は、頂表面８０４を有する発光基板８０２を含む。発光基板８０２は、発光基板の頂表面８０４に形成されている第一複数井戸８０６を含む。各井戸８０６は、底表面８０８、側壁８１０、底表面８０８に形成されている第一電気インターフェイス８１２及び底表面８０８に形成されている第二電気インターフェイス８１４を含む。はっきりとした層として表示されていないが、発光素子と電気接続するために、第一電気インターフェイス８１２及び第二電気インターフェイス８１４は半田コーティングされてもよい。列導電トレース（ｃｏｌｕｍｎ ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ）８１６と行導電トレース（ｒｏｗ ｃｏｎｄｕｃｔｉｖｅ ｔｒａｃｅ）８１８（即ち、８１８ａ及び８１８ｂ）が形成するマトリクスは第一複数の列と行との交差点８２０を形成する。その中で、各第一複数の列と行との交差点８２０は、それぞれ対応する１つの井戸８０６と関連する。以下に、井戸と列及び行のトレースが形成したマトリクス間のインターフェイスにおけるその他の詳細な部分を述べる。第一複数の表面実装型発光素子３００は井戸８０６中に位置している。各表面実装型発光素子３００は対応する井戸の底表面８０８をカバーする頂表面３０２を含む。表面実装型発光素子３００は底表面３０４及び底表面３０４から延伸しているポスト３１０を有する。第一電気接触部（電極）３０６は、発光素子の頂表面３０２に形成され、且つ対応する井戸８０６の第一電気インターフェイス８１２に接続される。はっきりとした層として表示されていないが、発光基板の電気インターフェイスとの接続のために、第一電気接触部３０６及び第二電気接触部３０８は、半田または半田コーティングであってもよい。第二電気接触部３０８は、発光素子の頂表面３０２に形成され且つ対応する井戸８０６の第二電気インターフェイス８１４に接続される。ここで注意すべき点は、光を発光基板８０２の頂表面８０４へ導くために、発光デバイスの電気接触部及び井戸の電気インターフェイスは反射材料（例えば、金属）から製造できる点である。
発光素子の接触部は何れも頂表面３０２に形成されるので、前記デバイスは表面実装型発光素子と称することができる。しかしここで留意すべき点は、発光素子が井戸８０６に取り込まれる際、発光素子の底表面３０４は頂表面３０２をカバーするという点である。以上の例で述べたように、前記発光素子の第一電気接触部３０６及び第二電気接触部３０８は、発光素子の頂表面３０２のみに形成される。故に、井戸を設けた後に発光基板の頂表面８０４上に電気インターフェイスを形成する必要はない。上述したように、発光素子は表面発光ダイオード（ＳＭＬＥＤ）であってもよいが、説明を簡潔にするために、ここでの詳細な説明は省略する。上述のように、１つの実施例において、各発光素子の頂表面３０２は水平面であり、各井戸の底表面８０８も水平面である。また、発光素子の底表面３０４も水平面であってもよい。
発光素子は、井戸キャビティ（ｗｅｌｌ ｃａｖｉｔｙ）に合わさるサイズを有する。ここで「合わさる」とは、二つの機械部品が合わさることを意味する。製造された部品は別の部品と頻繁に嵌合する必要がある。これらの部品を互いに自由にスライドするように設置する又はこれらの部品を互いに連結して単一のユニット又は組み立て品を形成するように設置する。一般的な合わせは３種類ある。物体（例えば、発光素子）を井戸の中で自由に回転又はスライドさせるためには隙間嵌めが要求される。これは通常「滑りばめ」と称される。物体を井戸内で確実に保持する場合には締まりばめが要求される。この締まりばめは物体を井戸内で確実に保持するが、井戸の中で取り外す又は回転できるようにする場合には中間ばめが要求される。これは「定位又は中間ばめ」と称される。発光素子は、一般的には、井戸に対して隙間ばめ又は滑りばめを有する。
図９Ａ及び図９Ｂは、図８Ａ及び図８Ｂの発光基板をバックライトとして実現する２つの異なる方法を示す部分断面図である。カラーモディファイヤ９０２は、各発光素子底表面３０４をカバーし、液晶ディスプレイ（ＬＣＤ）基板９００は、前記モディファイヤをカバーする。ＬＣＤ基板９００の多くのタイプが本分野では周知であるため、簡潔にするために、ここでの当該構造の詳細な説明は省略する。つまり、ＬＣＤ基板９００は、各発光素子３００上に位置する選択的に係合可能な「ウィンドウ」を形成し、カラーモディファイヤ９０２は、発光素子から出射された光のカラーをＬＣＤディスプレイのバックライトに適用されるカラーに変換する。例えば、発光素子が青色光を発するＧａＮＬＥＤである場合、カラーモディファイヤ９０２は青色光を白色に変換する。例えば、カラーモディファイヤ９０２は、赤色モディファイヤと緑色モディファイヤを含む積層体であることができる。以下、より詳細に説明する。図９Ａにおいて、カラーモディファイヤ９０２は、例えば、シルク印刷プロセスにより直接表面実装型発光素子３００上に形成されている。図９Ｂにおいて、カラーモディファイヤ９０２はＬＣＤ基板９００中の一層である。
図１０Ａ及び図１０Ｂは、発光基板を直接発光ディスプレイとして実現する２つの異なる方法を示す部分断面図である。図１０Ａにおいて、第二複数の第一カラーモディファイヤ１０００は、対応する第二複数のＳＭＬＥＤの底表面３０４をカバーし、その中で、第二複数の数量は第一複数の数量より少ない。第二複数の第二カラーモディファイヤ１００２は対応する第二複数のＳＭＬＥＤの底表面３０４をカバーするが、その中で、第二カラーは第一カラーと異なっている。尚、第二複数の光拡散体１００４は、対応する第二複数のＳＭＬＥＤのカラーモディファイヤによってカバーされていない底表面３０４をカバーする。これにより、ＧａＮＬＥＤのみ使用すれば、結果として第二複数のピクセル領域（１つのピクセル領域のみ示される）において、各ピクセル領域は、第一カラーモディファイヤ１０００によってカバーされたＳＭＬＥＤ３００（例えば、緑色）、第二カラーモディファイヤ１００２によってカバーされたＳＭＬＥＤ（例えば、赤色）及びカラーモディファイヤによってカバーされていないＳＭＬＥＤ（例えば、青色）を含む。赤−緑−青（ＲＧＢ）のディスプレイがここでは示されているが、その他のカラーモディファイヤによって他の色を各ピクセル領域に添加することもできる。
図１０Ｂにおいて、第二複数の赤色モディファイヤ１０１０は、対応する第二複数のＳＭＬＥＤ３００の底表面３０４をカバーし、第二複数の数量は第一複数の数量より少ない。第三複数光拡散体１０１２は、対応する第三複数のＳＭＬＥＤのカラーモディファイヤによってカバーされていない底表面３０４をカバーする。本発明のＲＧＢディスプレイにおいて、第三複数の数量は第一複数の数量より少ないが、第二複数の数量の２倍に等しい。結果として、第二複数ピクセル領域（１つのピクセル領域のみ示される）は、各ピクセル領域が、赤色モディファイヤ１０１０によってカバーされるＳＭＬＥＤ３００（例えば、ＧａＮＬＥＤ）、カラーモディファイヤ１０１２によってカバーされていない青色ＳＭＬＥＤ３００（例えば、ＧａＮＬＥＤ）及びカラーモディファイヤ１０１２によってカバーされていない緑色ＳＭＬＥＤ１０１４（例えば、ＧａＮＬＥＤ）を含む。１つの実施例において、層１０１２は光拡散体である。もう１つの実施例において、カラーの組み合わせは、ＧａＮと赤色発光ＡｌＧａＩｎＰＳＭＬＥＤの両者により実現される。
図１１Ａ及び図１１Ｂは、それぞれ井戸底表面の平面図及び発光基板の部分断面図である。図５を参照すると、各ＳＭＬＥＤ３００の第一電気接触部３０６は第一直径を有するリング状に形成されている。各ＳＭＬＥＤ３００の第一半導体層４０２及びＭＱＷ４０６は、第一電気接触部３０６によってカバーされているリング状の積層体である。ここで留意すべき点は、図５に示す第一半導体層４０２及びＭＱＷ層４０６は第一電気接触部３０６の下方に位置するが、井戸中に配置される際、第一半導体層４０２及びＭＱＷ層４０６は第一電気接触部３０６をカバーする点である。各ＳＭＬＥＤ３００の第二電気接触部３０８は、第一電気接触部３０６のリング状の周縁の内部に形成されている。各ＳＭＬＥＤ３００の第二半導体層４０４はディスク状であり、且つその中央部は第二電気接触部３０８によってカバーされている（上記で説明済み）。
図１１Ａ及び図１１Ｂを再度参照すると、各井戸の第一電気インターフェイス８１２は、第一直径を有する部分リングに形成されている。第一電気インターフェイス８１２は、開口１１００を有し、列導電トレース８１６に接続されている。各井戸の第二電気インターフェイス８１４は、対応する第一電気インターフェイス８１２の部分リングの開口１１００に延伸する行導電トレース８１８に接続されている。
図１２Ａ及び図１２Ｂは、それぞれ図１１Ａ及び図１１Ｂの井戸底部の平面図及び発光基板の部分断面図の変更例を示した図である。図４Ａ及び図４Ｂを参照すると、各ＳＭＬＥＤ３００の第二電気接触部３０８は、第一直径を有するリング状に形成されてもよい。各ＳＭＬＥＤ３００の第二半導体層４０４はディスク状であり、且つ縁はリング状の第二電気接触部によってカバーされている。各ＳＭＬＥＤ３００の第一電気接触部３０６はそれぞれ第二電気接触部３０８の周縁の内部に形成されている。各ＳＭＬＥＤの第一半導体層４０２及びＭＱＷ層４０６は、第一電気接触部３０６によってカバーされている積層体である。ここで留意すべき点は、図４に示すように、第一半導体層４０２及びＭＱＷ層４０６は第一電気接触部３０６の下方に位置するが、井戸に配置された際、第一半導体層４０２及びＭＱＷ層４０６は第一電気接触部３０６をカバーする点である。
図１２Ａ及び図１２Ｂを再度参照すると、各井戸の第二電気インターフェイス８１４は、第一直径を有する部分リングに形成されており、且つ開口１１００を有し、列導電トレース８１６に接続されている。各井戸の第一電気インターフェイス８１２は、対応する部分リング状の第二電気インターフェイス８１４の開口１１００に延伸する行導電トレース８１８に接続されている。
図１１Ｂ及び図１２Ｂにおいて、注意すべきもう一つの特徴は、発光基板８０２が複数の水平面を含んでもよい点である。図１２Ｂにおいて、例えば、発光基板８０２はガラス又はプラスチック層１２００を含み、導電トレースはガラス又はプラスチック層１２００の井戸に接続される電気インターフェイスをカバーすることが可能である。透明材料層１２０２は、導電トレース及びガラス又はプラスチック層１２００をカバーしてもよく、且つ前記井戸は透明材料層１２０２に形成されてもよい。例えば、透明材料層１２０２は、絶縁材料又はポリエチレンナフタレート（ＰＥＮ）膜であることができる。
図１３Ａ、図１３Ｂ及び図１３Ｃは、それぞれ発光素子の変更例、井戸の変更例及び井戸中に位置する発光素子の部分断面図である。１つの実施例において、各発光素子の頂表面３０２は、第一水平面１３００と第二水平面１３０２を含む二平面である。第一電気接触部３０６は頂表面３０２の第一水平面１３００に形成されており、第二電気接触部３０８は頂表面３０２の第二水平面１３０２に形成されている。図示していないが、代わりに、第一電気接触部３０６を頂表面の第二水平面に形成し、第二電気接触部３０８を頂表面の第一水平面に形成することもできる。同様に、各井戸の底表面８０８は、第一水平面１３０４と第二水平面１３０６を含む二平面である。故に、各井戸の第一電気インターフェイス８１２は井戸の底部の第一水平面１３０４に形成されており、各井戸の第二電気インターフェイス８１４は井戸の底部の第二水平面１３０６に形成されている。
図１４Ａ及び図１４Ｂは、それぞれ第一複数のアクティブマトリクス（ＡＭ）の駆動回路に駆動される発光基板の模式図及び部分断面図である。図１４Ｃは、駆動回路の特定の変更例を示す図である。各駆動回路１４００は、対応する第一複数の行と列との交差点に接続され、その出力端末は対応する井戸の第一電気インターフェイス８１２に接続される。又は、各駆動回路１４００の出力端末は、各井戸の第二電気インターフェイス８１４に接続してもよい。基準電圧（例えば、接地）のトレース１４０２のネットワークは、各井戸の第二電気インターフェイス８１４に接続されている。図１４Ｂには、駆動回路１４００の最終的な出力トランジスタ１４０４のみが示されており、最終的な出力トランジスタ１４０４は、直流電源トレース（Ｖｄｄ）１４０６と、ＬＥＤとの間に介在する可変抵抗を変えることによって、対応するＬＥＤ３００の出力を制御する。
図１５Ａ及び図１５Ｂは、それぞれパッシブマトリクスを使用して発光素子を実現する際の発光基板の概略図及び部分断面図である。１つの実施例において、一連の列導電トレース８１６及び行導電トレース８１８は、パッシブマトリクス（ＰＭ）を形成し、このパッシブマトリクスは、対応する井戸の第一電気インターフェイス８１２に接続される各第一複数の列と行との交差点８２０の列トレースと、各井戸の第二電気インターフェイス８１４に接続されている各第一複数の列と行との交差点８２０の行トレースを備える。
ｕＬＥＤエミッタ素子は、ｕＬＥＤ照明に使用されるプロセスと類似するプロセスによって製造してもよい。しかし、以下に述べるように、ディスクのサイズ、形状及びディスクの構造は一般の照明には存在しないその他の要件を有する。そうでない場合は、ＬＥＤは、ｕＬＥＤの大型アレイを収納でき且つｕＬＥＤと電気的に接続される適切なバックプレーンに製造できる。尚、サイズ、形状及び位置の特徴に対しては特定の要件が存在する。これにより、ｕＬＥＤは適切に定位し、接続できる。最後に、流体アセンブリのプロセスを利用して、ｕＬＥＤをアレイに定位し且つ各ｕＬＥＤとバックプレーンとの間の電気接続を確立する。
エミッタのサイズは、ディスプレイにとって重要な差別化項目である。通常の照明、ＬＣＤのバックライト、エミッタ（発光素子）のサイズは、便利なものなる傾向にあり且つ各光子当たりのコストが十分に考慮されている。通常の照明における光源の最も一般的な（最も安い）ＬＥＤの面積は、約２００×２００μｍであり、ＬＥＤの厚さは約５μｍであり、サファイアの厚さは約１００μｍである。発光素子のアスペクト比は約２：１である。直接発光の応用において、ｕＬＥＤ発光面積を選択して１つのサブピクセルのための十分な照明発光を生成する。ｕＬＥＤ発光面積の直径は２５μｍより小さくてもよい。ｕＬＥＤのサイズのために、製造において、装置の面積内で接触を必要とすることは重要であるが、接触部が大きいほどエミッタ面積は小さくなってしまう。しかし、ＧａＮ層内の広がり抵抗により、接触部が小さいほどロスは増加する。
ｕＬＥＤの製造
本発明で開示されている発光ディスプレイの製造に用いられる表面実装ｕＬＥＤは、例えば、本分野において周知の技術である通常の照明のエミッタに用いられるような従来の高輝度のＬＥＤウエハから製造されてもよい。得られたｕＬＥＤの直径は１０〜１００マイクロメートル（μｍ）であり、且つ一般的にディスク状であり、上述の複数の図面に示されている。このディスク形は典型的であるが、同様の方法により製造された他の平面形状、例えば、三角形、正方形又は六角形であってもよい。また、ディスプレイ基板も流体アセンブリのためのｕＬＥＤ形状とマッチする井戸の構造を有するように製造されている。
１つの特定のタイプのｕＬＥＤにおける簡潔な製造フローを以下に示す。
１）従来の方法によって製造された平面的な高輝度の青色ＬＥＤウエハの製造方法は以下の通りである。
ａ．図４Ａ及び図４Ｂを参照すると、サファイア基板上にバッファ層とｎ−ＧａＮ（４０４）を堆積してＬＥＤのカソードを形成する。ＮドープされたＧａＮは固有の（即ち、欠陥ドープ）のものであるか、又は微量のシリコン（Ｓｉ）でドープされたものである。
ｂ．ＩｎＧａＮとＧａＮの交互層（４０６）を堆積して、多重量子井戸（ＭＱＷ）を形成する。
ｃ．ＡｌＧａＮの正孔阻止層及び薄いｐ−ＧａＮ層（４０２）を堆積して、ＬＥＤアノードを形成する。ｐ−ＧａＮは通常マグネシウム（Ｍｇ）でドープされる。
ｄ．ｐ−ＧａＮ上にＩＴＯ電流拡散層を堆積する。
２）ＩＴＯ、ｐ−ＧａＮ及びＭＱＷをエッチングして、ＬＥＤ発光領域を形成して、ｎ−ＧａＮ層にある程度オーバーエッチングしたメサを設ける。
３）ｎ−ＧａＮをサファイア基板上までエッチングすることで、２）中で形成されたメサより大きいディスク状のｕＬＥＤを形成する。これは通常、デバイスの面積を最大限に活用するための最密充填の円形アレイである。アスペクト比が流体アセンブリに対して適切であれば、その他簡単な板状、例えば、三角形、正方形又は六角形を使用してもよい。
４）絶縁材料（４０８）をリング状に堆積させて、アノードとカソードとを電気絶縁させる。当該材料は光吸収材料を含み、アノードとカソードとの間の光の漏れを防止する。
５）アノード電極積層体（３０８）を適切な高さまで堆積する。電極積層体は連続した層において複数の成分を含む。
ａ．ｎ−ＧａＮとマッチした仕事関数を有する。例えばチタン（Ｔｉ）等の材料である。
ｂ．ディスプレイ基板井戸電極に連結する厚い電極、例えば、酸化を防止するための薄金キャップを有するインジウム（Ｉｎ）及びスズ（Ｓｎ）の積層構造である。
６）カソード電極積層体を適切な高さまで堆積する。電極積層体は連続した層において複数の成分を含む。
ａ．ＩＴＯ電流拡散層と良好な接触を行う、例えばニッケル／金（Ｎｉ／Ａｕ）、クロム／金（Ｃｒ／Ａｕ）又はチタン（Ｔｉ）等の材料である。
ｂ．ディスプレイ基板井戸電極に連結する電極、例えば、酸化を防止するための薄金キャップを有するインジウム（Ｉｎ）及びスズ（Ｓｎ）の積層構造である。
７）接着剤コーティングを介してウエハの頂表面をガラス処理基板上に貼り付ける。
８）レーザリフトオフ（ＬＬＯ）を利用してサファイア基板を除去し、且つｕＬＥＤ構造の底表面への進入を可能にする。
９）ｕＬＥＤを有する処理基板はアレイに位置し、且つｎ−ＧａＮの側面は定位ポスト３１０に加工される。ポスト３１０は、例えば、ＳＵ−８（一般的に用いられるエポキシ基のネガ型フォトレジスト）又は堆積された酸化物又は金属等の光パターン化可能な材料であってもよい。
完成したｕＬＥＤは、接着剤の溶解及び流体懸濁液中のディスクを集めることにより回収される。前記流体懸濁液は、アルコール、ポリオール、ケトン、ハロカーボン又は（ＤＩ）蒸留水である流体懸濁液を集めることで、完成したｕＬＥＤであってもよい。
図１６は、流体アセンブリのために設計した垂直表面実装ｕＬＥＤの部分断面図である。デバイスの性能及び流体アセンブリの生産量を向上させるために、ＬＥＤ構造において複数の制限がある。１つの実施形態において、上述したように、市販のＧａＮＬＥＤ構造をエッチングして表面実装ｕＬＥＤ（ＳＭｕＬＥＤ）を製造する。本発明で使用するＳＭｕＬＥＤは、２つの電気接触部（井戸底表面に隣接する）を有するデバイスに定義される。詳細には、図１６のＳＭｕＬＥＤは、ｐ＋ＧａＮ１６００、ＭＱＷ１６０２、ｎ＋ＧａＮ１６０４及びｎ−ＧａＮ１６０６を含む。ｃのサイズは２〜４マイクロメートルであってもよく、ｂのサイズは１〜２マイクロメートルであってもよい。垂直型ＬＥＤの流体アセンブリに必要である特性の大部分も表面実装ｕＬＥＤ構造に対して重要である。以下のガイドラインは、表面流体アセンブリの垂直型ｕＬＥＤ又は表面実装ｕＬＥＤの生産に適用することができる。
基板：好ましくは、レーザーリフトオフにサファイアを用いる。光取り出しを向上させるために表面は平面又は荒い。
ｎＧａＮの厚さ（１６０４及び１６０６）：ＳＭｕＬＥＤの本体は、ｎ型ＧａＮ（１６０６）及びＳｉドープされたｎ型ＧａＮ（１６０４）からなる。各層の厚さはそれぞれ３μｍである。
ディスクの直径（ｄ）：ｕＬＥＤの厚さ「ａ」はディスクの直径を決定する。通常、ｄ／ａの比率は、５〜５０ｕｍの範囲内にある。ディスクの厚さが〜５μｍの場合、ディスクの直径「ｄ」は３０μｍ〜１２０μｍの間であってもよい。ディスクの厚さは２μｍの場合、直径「ｄ」は５μｍμｍ〜５０μｍほど低減してもよい。
ポストの直径（ｅ）：ｅ／ｄの比率は１０％〜２０％の間にある。直径が５０μｍのディスクに対して、ポストの直径は５〜１０μｍであってもよい。５μｍのディスクに対して、ポストの直径は０．５〜１μｍであってもよい。
ポストの高さ（ｆ）：ポストの高さは、ポスト直径の約３０％〜１００％である。直径が５０μｍのディスクに対して、１μｍのポスト高さを適用できるが、２μｍの高さは、流体アセンブリ中の誤った方向に向いているディスクを効果的に逆にすることができる。
積層体の高さ（ａ）：積層体「ａ」の高さ（ａ）は、（「ｂ」＋「ｃ」＋ＭＱＷ１６０２の高さ＋ｐ＋−ＧａＮ１６００の高さ）の和であり、２マイクロメートル〜７マイクロメートルの範囲内にある。
発光基板の製造及び要件
図１７Ａ乃至１７Ｌは、１つの実施形態に係る発光基板の製造プロセスを示す平面図及び部分断面図である。ｕＬＥＤディスプレイ発光基板（バックプレーン）は、従来のプロセスによって、ＬＣＤディスプレイの製造に使用する設備群と同じ設備群の大面積ガラス又はプラスチック基板上で製造できる。複数の列及び複数の行におけるｕＬＥＤを接続する簡単なパッシブマトリクスの生産フローは、以下のように行われる。
１）ガラス又はプラスチック基板１２００上に、金属が相互接続された第一層を堆積する。前記金属はタングステン又はＴｉ／Ａｌ／Ｔｉ又はその他の低抵抗金属である。第一金属１７０１をパターン化して、井戸の底表面中の電気インターフェイスを行及び列に接続する相互接続を形成する。図１７Ａ及び図１７Ｂに示すように、１つの基本的な電極の形状は、「Ｃ」又は円を中心とした部分リング状である。
２）図１７Ｃ及び図１７Ｄを参照すると、第一金属１７０１上に絶縁層１７００（二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（Ｓｉ３Ｎ４）又は絶縁有機フィルム）を堆積し、且つ接触口１７０２をエッチングし、その後堆積する第二金属と接続する。
３）図１７Ｅ及び図１７Ｆを参照すると、タングステン又はＴｉ／Ａｌ／Ｔｉ又は他の低抵抗金属である第二層金属１７０４相互接続を堆積する。第二金属１７０４をパターン化する。また、第二金属１７０４上に絶縁層１７０６（ＳｉＯ２、Ｓｉ３Ｎ４又は絶縁有機フィルム）を堆積する。
４）図１７Ｇ及び図１７Ｈを参照すると、接触口１７０８及び１７１０をエッチングして、その後に堆積された第三金属と接続する。
５）第三局部相互接続金属を堆積してパターン化した後に、第三金属表面１７１２及び１７１４を形成する。第三局部相互接続金属は、チタン、モリブデン（Ｍｏ）、金／ゲルマニウム（Ａｕ／Ｇｅ）積層体、タングステン（Ｗ）であってもよく、ｕＬＥＤ上のアノード及びカソード電極のサイズ及び間隔とマッチングするような形状にパターン化する。図８Ｂにおいて、相互接続１７１２及び１７１４は電気インターフェイスで示される。この点において、上述したこれらの電極層は同一平面上にある。これにより、ｕＬＥＤの電極表面は、第三金属表面１７１２及び１７１４上に均一に位置する。
６）絶縁材料１２０２を堆積して井戸構造を形成して流体アセンブリプロセスにおいてｕＬＥＤを得る。絶縁材料１２０２は、スピンオンガラス（ｓｐｉｎ−ｏｎ ｇｌａｓｓ （ＳＯＧ））、オルトケイ酸テトラエチル（ＴＥＯＳ）酸化物又はポリイミドであってもよく、フォトリソグラフィ又はエッチングプロセスによってパターン化できる。如何なる形成方法であっても、井戸側壁は７０度より大きい角度をなすことが好ましい。また、井戸の深さはｕＬＥＤの厚さとほぼ同じようにしなければならない。図１７Ｋを参照すると、ｕＬＥＤと接触を取るために、井戸の底部の電極は必ず開放的である。
７）図１７Ｌを参照すると、流体アセンブリプロセスの後で、ｕＬＥＤ３００は井戸に設置されている。
表面実装ｕＬＥＤの流体アセンブリ
表面実装ｕＬＥＤが液体中にある懸濁液は、用意された基板に沈積する。流れを誘導する某手段を使用して液体を基板に流す。これにより、ｕＬＥＤの流れは基板の表面を横に流れる。流体を流動させるために、多くの可能な手段、例えば、ポンプ、重力、ブラッシング、超音波トランスデューサ、エアーナイフ又はノズル等が使用できる。ここで重要な点として、ディスクが十分速い速度で表面を移動して通過して多くのアセンブリの機会を提供し、並びに、あまり力を加えずにディスクを井戸から離すことである。
ｕＬＥＤは液体より高い密度を有するため、基板の表面に沈殿して開放的な井戸によって捕らえられることができる。ディスクはポストが下方に向かうように井戸に沈殿した場合、ディスク底表面の縁（ポストに付着）は基板の表面の上方に位置する。また、液体の流動は、ディスクを井戸からフリップする傾向があるトルクを出す。ディスクがポストが上方に向うように井戸に沈殿した場合、流動の力はポストにしか影響を与えず、ディスクは井戸中に留まる。
十分長い時間内に、十分な数量のディスクによってこのプロセスを行うことは、各井戸に、ポストが上方に向かうように作動するｕＬＥＤが堆積されるまで、各位置でのアセンブリを試す回数を増加することである。アセンブリが終わった時、未使用のｕＬＥＤは、リサイクルのために基板から離れて水槽又は貯水池に進入して、残された液体を蒸発する又は第二液体と交換することを可能にする。
この点において、失ったディスク、粒子によってブロックされた井戸等の欠陥又は井戸の中でのポストが下方に向かうディスクを探すために、外観検査方法を使用するのは適切であるかもしれない。必要な場合は、ピックアンドプレイス技術を用いて少量の欠陥を修復することで、欠陥を解消することが可能である。サブピクセルごとの１つ以上のエミッタの構造は、単一欠陥の構造を冗長性によって補償するために使用できることは明らかであり、且つレーザ切断法を使用して、短絡したｕＬＥＤを駆動回路から絶縁することができる。
図１７Ｌに示すように、アセンブリ後に、全てのｕＬＥＤがアノード及びカソード電極が対応する基板電極をカバーして接触するように定位する。次いで、前記基板を、アノード及びカソード電極が基板電極と相互に作用して、安定した機械的な及び電気接続を形成するように適切な温度に加熱する。Ｉｎ／Ｓｎ電極について、Ｔｉ基板電極との接続は、２２０℃のアニール処理温度中で実現されてもよく、また、表面酸化物を破壊する液体フラックスを適用することによってこの接続は促進される。電気接続の実現を容易にするために、その他の材料からなるＬＥＤ電極はＩｎ／Ｓｎ半田層によってカバーされてもよいし、基板電極はＩｎ／Ｓｎ半田によってコーディングされてもよい。また、ＡｕＧｅ共晶半田電極又はＡｕＧｅ共晶半田によって被覆された電極を用いてもよい。しかしながら、ＡｕＧｅは、より高いアニーリング温度３８０℃を有するので、ある製造プロセスに対しては適切でない可能性がある。アニーリングした後に基板を洗浄して残留フラックスを除去し、且つポリイミド又はＳｉ３Ｎ４等のパッシベーション層又は類似する層を堆積して電極インターフェイスと環境との接触を防止することができる。
パッシブマトリクスアレイ
図１５Ａを参照すると、上述のｕＬＥＤアレイを各行及び列が外部駆動回路を有するパッシブマトリクスアレイを形成するために、アレイに組み合わせることができる。これにより、駆動方式は各列電極に適切な駆動電圧を設置し、その他の行の接続をオフにする際に、同時に適切な行をオンにする。信号を短い時間（例えば、数マイクロ秒）にわたって加え、行電極の接続をオフにし、次の行に対してもこのプロセスを繰り返す。このような方法において、各行の照明時間はリフレッシュ時間を行数で割ったものである。リフレッシュ時間が合理的に短い、例えば、１／６０秒の場合、人間の視覚システムが見た全てを平均して全ての行からなるピクセルを生成する。しかし、この方法は、合理的なピーク強度とパワーを維持するために、適度な行数に制限されることは明らかである。
アクティブマトリクスアレイ
上述したパッシブマトリクスアレイは非常に簡単であるが、高解像度ディスプレイを製造するにあたって重大な欠点を有する。各行を個別にアドレスするため、実際の行のデューティサイクルとパワーレベルにおいて、ディスプレイ中で循環可能な行数に制限がある。また、ＬＥＤの短時間の持続に必要とする高発光はｕＬＥＤの寿命を短くする。
したがって、アクティブマトリクスアレイを使用する利点は、制御素子がディスプレイ基板上に製造されて、独立して各サブピクセル（ＬＥＤ）の発光を制御することである。ある状況においては低デューティサイクルは有利であるが、サブピクセルごとのこの種の構造は、各ピクセルを連続的に発光させることが可能である。これを実現する回路は複数存在するが、ｕＬＥＤの他に最も簡単な構成は、２つのトランジスタ及び１つの蓄積容量による構成である。図１４Ｃに示すように、蓄積容量（Ｃｓ）に蓄積された電荷量によって確立されたゲート電圧の設定に基づいて、出力トランジスタ１４０４（Ｔ１）は、ＶｄｄからｕＬＥＤを通じてＶｓｓに流れる電流の量を決定する。したがって、作業中のピクセルが制御されることで、列線上に適当な電圧を設定し且つアクセスゲートＴ２をオンにして、常数がＣｓ上の電圧を安定させるまで少しの時間待った後、アクセスゲートをオフにしてＣｓ上の電荷を保持する。ＰＯＭＳデバイスは高移動度と安定性の組み合わせを有するので、前記回路は、低温ポリシリコン（ＬＴＰＳ）薄膜トランジスタ（ＴＦＴ）のプロセスを使用して、ドライブトランジスタＴ１のＰＯＭＳデバイスを製造することができる。インジウムガリウム亜鉛酸化物（ＩＧＺＯ）ＴＦＴからなる類似するピクセルを使用することは可能であるが、ＩＧＺＯは、同じサイズのＬＴＰＳトランジスタと比べて、１０−２０％の移動率しか持たない。故に、所定のピクセルのサイズに対して、ＬＴＰＳと比較すると、ＩＧＺＯ ＴＦＴにおける性能の歩留まりの制限が各ピクセルの輝度を低下させる。周知のように、大量の駆動回路が発光素子を選択的に駆動するディスプレイに用いられ、これらの駆動回路の多くは２つ以上の薄膜トランジスタを使用する。本発明のディスプレイは、如何なる駆動回路の特定のタイプ又は各駆動回路中のトランジスタの特定数量に制限されない。
青色ｕＬＥＤを使用する色発生器
１つの実施形態において、ＬＣＤのバックライトとする発光基板は単色であり、通常は青色である。しかしながら、前記基板もＲＧＢ色発生器に使用できる。青色ＬＥＤ光をダウンコンバージョン（ｄｏｗｎ−ｃｏｎｖｅｒｓｉｏｎ）してカラー（緑色及び赤色）を生成する方法は２種類ある。
図１８は、単独でカラー変換シートが使用されている色生成器の部分断面図である。ＬＣＤディスプレイに用いられるカラーフィルターのプロセスと同じように、量子ドットカラーフィルター（ＱＤＣＦ）方法は、単独で基板上に印刷されたマトリクスに量子ドット（ＱＤ）を使用する。色変換シート１８００は、青色サブピクセル３００上に設置された拡散体１８０２、それぞれ赤色及び緑色を生成する赤色量子ドット色変換体１８０４、緑色量子ドット色変換体１８０６及び青色光の汚染をブロックする赤色カラーフィルター１８０８、緑色カラーフィルター１８１０を有する。各変換素子は、吸収体１８１２（ブラックマトリクス）に囲まれて、隣接するピクセルへの光の散乱を防止する。色変換シート１８００は、ｕＬＥＤエミッタ３００上の発光基板（１２００／１２０２）にアライメントされる又は接着されている。層１８１６は、発光基板１２００を色変換シート１８００に接着する接着層を指す。
図１９は、発光素子上に堆積した蛍光体が使用されている色発生器の部分断面図である。蛍光体は、従来の直径がマイクロメートル範囲内のセラミック蛍光体又は直径がナノメートル範囲内のＱＤであってもよい。量子ドットＬＥＤ（ＱＤＬＥＤ）の方法は、拡散体１８０２、赤色ＱＤマトリクス１８０４、緑色ＱＤマトリクス１８０６を、直接ｕＬＥＤ３００上に印刷し、且つブラックマトリクス１８１２によって取り囲むＱＤＣＦ方法と類似する。その後、如何なる赤色ピクセルと緑色ピクセルに対する不要な青色光の汚染は、カラーフィルターシート１８００上で単独の発光基板に接合された赤色カラーフィルター１８０８及び緑色カラーフィルター１８１０によって吸収される。従来の蛍光体は、燐光体の接着剤によって受け取られるように混合されている。市販の赤色と緑色の蛍光材料は、約８μｍの直径の粒子サイズを有する。この粒子が印刷プロセスに適当な粘着材料と混合される。グラビア印刷（ｇｒａｖｕｒｅ ｐｒｉｎｔｉｎｇ）技術は、例えば、パターンプレートを色づけし、パターンプレートから余分なインクを拭き取り、次いで、蛍光インクパターンをパターンレートから発光基板に転送する。その他の印刷技術、例えば、シルクスクリーン印刷、フレキソ印刷、オフセット印刷、押出印刷、またはインキジェット印刷もこのプロセスに応用できる。１つの実施例において、蛍光インクを加熱板上において、１４０℃下で８分間熱硬化させる。その他のプロセスは、蛍光体と粘着剤に使用される具体的な材料によって決定される。
この方法及び２つの単独の流体アセンブリプロセスを使用して、青色、緑色ｕＬＥＤ及び青色ｕＬＥＤと赤色ＱＤカラー変換体を利用して生成された赤色によって混合ディスプレイを製造することも可能である。
ＱＤＣＦ方法は、ＱＤ材料をＬＥＤから離れる位置に放置する利点を有する。これにより、より低い温度を有し、及び後続のＱＤの性能と信頼性に対してより小さい熱衝撃を持つ。２種の方法は、色変換における関連する薄いフィルムの高効率を実現するために、何れもＱＤの高負荷を必要とする。また、この２種の方法は、インキジェット印刷の解像度に対して改善する余地がある。
全ての無機ｕＬＥＤを使用した色発生器
図２０Ａ及び図２０Ｂは、それぞれ３種の異なるＬＥＤを利用して、それぞれ３種の異なるカラーを生成する発光基板の部分断面図及び光学強度表である。図２０Ａは、接着層１８１６を介して基板１２００に結合されるカバーガラス２０００を示す。この方法において、色発生器は、それぞれ４５０ｎｍ（青）、５３０ｎｍ（緑）及び６３０ｎｍ（赤）の光を発する３つの無機ＬＥＤ３００ａ、３００ｂ及び３００ｃを使用することで実現できる。このことは、図２０Ｂからわかるように、各カラーは非常に狭い発光ピークを提供し、最適な色域と画像を提供する。しかし、この方法には２種の重要な障害がある。赤色ＬＥＤはＧａＮから製造されず、ＡｌＧａＩｎＰダイオードがＧａＡｓ基板上で生長して形成されるものである。この結果、ＧａＮ（青）ＬＥＤに適用されるＬＥＤの製造と回収は赤ｕＬＥＤには適用されない。また、３つのエミッタのディスプレイは３種の異なるＬＥＤの形状又はサイズを揃えることができる流体アセンブリ技術の開発が必要である。ＡｌＧａＩｎＰから製造された赤色ＬＥＤは、ＧａＮ系デバイスよりも脆弱であることに加えて、Ｇａｎ ＬＥＤと異なる動作電圧と温度挙動を有する。
ＬＣＤバックライトユニット（ＢＬＵ）のカラー変換
図２１Ａ、図２１Ｂ及び図２１Ｃは、それぞれ白光蛍光体の強度グラフ、実施形態の積層したカラーフィルター及び関連する積層したカラーフィルター強度グラフを示す図である。ｕＬＥＤ発光ディスプレイは、ｕＬＥＤから出射された青色光赤色と緑色にダウンコンバージョンする蛍光体材料を含むことによって、ローカルディミングのバックライトユニット（ＢＬＵ）として使用できる。したがって、ＢＬＵは、表示画像の低解像度のコピーであり、よりよくバックライトの出力と画像をマッチングさせることで、ダイナミックレンジを向上させる。ＢＬＵの１つの単純なバージョンは、白色光の色変換蛍光体の均一なコーティングである。また、図２１Ｂに示すように、より高品質のバージョンは、ＬＥＤ３００上で印刷された赤色変換蛍光体２１００を使用してもよく、赤色変換蛍光体２１００上に緑色変換蛍光体２１０２がコーティングされる。正確な量の青色光を通過可能にできるよう光学密度を調整する高品質量子ドットの色変換器を用いると、図２１Ｃのスペクトルが得られる。印刷プロセスは、ｕＬＥＤ上のみにＱＤが堆積することに用いられてもよく、並びに、赤色変換体の緑色光の吸収を制限することにより、緑色の層を赤色の層上に堆積するのを支持する。しかし、赤色と緑色が混合された変換体において、基板上全体に均一に塗布するのは効率的であるがコストが高い。
表面実装型発光デバイス及び表面実装型発光デバイスを使用するディスプレイの製造方法を提供する。本明細書において、特定の材料、サイズ及び回路のレイアウトの実施例を説明しているが、しかし、本発明はこれらの実施例を制限しない。当業者は、本発明のその他の変更及び実施例を想到してもよい。
１００ 領域
１０２ 円形領域
１０４ アノード端末接点
２００ 底部接続電極
２０２ 基板
２０４ マイクロキャビティ
２０６ 低融点金属薄層
２０８ ＧａＮディスク
２１０、１６０６ ｎ−ＧａＮ
２１２、１６００ ｐ−ＧａＮ
２１４ 層間絶縁膜
２１６ 頂部相互接続電極
３００ 表面実装型発光素子（ＳＭＬＥＤ）、青色サブピクセル、ｕＬＥＤ、ｕＬＥＤエミッタ
３００ａ 無機ＬＥＤ
３００ｂ 無機ＬＥＤ
３００ｃ 無機ＬＥＤ
３０２ 頂表面
３０４ 底表面
３０６ 第一電気接触部
３０８ 第二電気接触部
３１０ ポスト
３１２ 側面
４０２ 第一半導体層
４０４ 第二半導体層
４０６ 多重量子井戸（ＭＱＷ）層
４０８ 電気絶縁体
６００、１３００、１３０４ 第一水平面
６０２、１３０２、１３０６ 第二水平面
８００ 発光ディスプレイ
８０２ 発光基板
８０４ 頂表面
８０６ 井戸
８０８ 底表面
８１０ 側壁
８１２ 第一電気インターフェイス
８１４ 第二電気インターフェイス
８１６ 列導電トレース
８１８ 行導電トレース
８２０ 第一複数の列と行との交差点
９００ ＬＣＤ基板
９０２ カラーモディファイヤ
１０００ 第一カラーモディファイヤ
１００２ 第二カラーモディファイヤ
１００４ 第二複数の光拡散体
１０１０ 赤色モディファイヤ
１１００ 開口
１２００ ガラス又はプラスチック層
１２０２ 透明材料層
１４００ 駆動回路
１４０２ トレース
１４０４ 最終的な出力トランジスタ
１４０６ 直流電力トレース
１６００ ｐ＋ＧａＮ
１６０２ ＭＱＷ
１６０４ ｎ＋ＧａＮ
１７００ 絶縁層
１７０１ 第一金属
１７０２ 接触開口
１７０４ 第二金属
１７００、１７０６ 絶縁層
１７０８、１７１０ 接触孔
１７１２、１７１４ 第三局部相互接続金属
１８００ 色変換シート
１８０２ 拡散体
１８０４ 赤色量子ドット色変換体（赤色ＱＤマトリクス）
１８０６ 緑色量子ドット色変換体（緑色ＱＤマトリクス）
１８０８ 赤色カラーフィルター
１８１０ 緑色カラーフィルター
１８１２ 吸収体（ブラックマトリクス）
１８１６ 層（接着層）
２０００ カバーガラス
２１００ 赤色変換蛍光体
２１０２ 緑色変換蛍光体

Claims (26)

  1. 頂表面と、
    底表面と、
    前記頂表面のみに形成される第一電気接触部と、
    前記頂表面のみに形成される第二電気接触部と、
    前記底表面から延伸するポストと、を備える表面実装型発光素子であって、
    前記第一電気接触部及び前記第二電気接触部が互いに異なる導電型を示し、
    前記ポストの高さは、ポスト直径の約３０％〜１００％であり、
    前記ポストは、流体アセンブリプロセスによって前記表面実装型発光素子をアセンブリする際、前記表面実装型発光素子をガイドすることに用いられ、
    前記ポストは前記底表面の中心に位置する又は前記底表面に間隔を空けて設置されることを特徴とする表面実装型発光素子。
  2. 表面実装型発光ダイオードである表面実装型発光素子であって、
    ｎ型ドーパント及びｐ型ドーパントを含む第一グループから選択されるドーパントを有する第一半導体層と、
    前記第一グループから前記第一半導体層に選択されないドーパントを有する第二半導体層と、
    前記第一半導体層と前記第二半導体層との間に介在している多重量子井戸層を備えることを特徴とする請求項１に記載の表面実装型発光素子。
  3. 前記第一半導体層及び前記第二半導体層が窒化ガリウム（ＧａＮ）とアルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）からなる群から選択される材料であることを特徴とする請求項２に記載の表面実装型発光素子。
  4. 前記第一電気接触部はリング状に構成され、
    前記第一半導体層及び前記多重量子井戸層は前記第一電気接触部の下方に位置するリング状の積層体であり、
    前記第二電気接触部はリング状の前記第一電気接触部の周縁内に形成され、
    前記第二半導体層はディスク状であり且つその中央部は前記第二電気接触部を覆うことを特徴とする請求項２に記載の表面実装型発光素子。
  5. 前記表面実装型発光素子は、前記リング状の第一電気接触部と前記第二電気接触部との間に形成される溝と、及び前記溝に充填される電気絶縁体とをさらに含むことを特徴とする請求項４に記載の表面実装型発光素子。
  6. 前記第二電気接触部はリング状に形成され、
    前記第二半導体層はディスク状であり且つその周縁は前記リング状の第二電気接触部の下方に位置し、
    前記第一電気接触部は前記リング状の第二電気接触部の周縁内に形成され、
    前記第一半導体層及び前記多重量子井戸層は前記第一電気接触部の下方に位置する積層体であることを特徴とする請求項２に記載の表面実装型発光素子。
  7. 前記表面実装型発光素子は、前記リング状の第二電気接触部と前記第一電気接触部との間に形成される溝と、及び前記溝に充填される電気絶縁体とをさらに含むことを特徴とする請求項６に記載の表面実装型発光素子。
  8. 前記頂表面は平面であり、且つ、前記底表面は平面であることを特徴とする請求項１に記載の表面実装型発光素子。
  9. 前記頂表面は第一水平面及び第二水平面を有する二平面であり、
    前記第一電気接触部が前記頂表面の前記第一水平面に形成され、前記第二電気接触部は前記頂表面の前記第二水平面に形成されていることを特徴とする請求項１に記載の表面実装型発光素子。
  10. 前記表面実装型発光素子は、前記底表面から延伸する複数のポストをさらに含むことを特徴とする請求項１に記載の表面実装型発光素子。
  11. 前記第一電気接触部及び第二電気接触部は半田コーディングされることを特徴とする請求項１に記載の表面実装型発光素子。
  12. 発光ディスプレイであって、
    頂表面を含む発光基板と、
    前記発光基板の頂表面に形成される複数の井戸であって、各井戸は底表面と、側壁と、前記底表面に形成される第一電気インターフェイスと、前記底表面に形成される第二電気インターフェイスとを含む、複数の井戸と、
    列導電トレース及び行導電トレースのマトリクスであって、第一複数の列と行との交差点を形成し、各列と行との交差点は対応する井戸と関連している、マトリクスと、
    前記井戸中に位置する第一複数の表面実装型発光素子とを備え、
    前記第一電気インターフェイス及び前記第二電気インターフェイスが互いに異なる導電型を示し、
    各表面実装型発光素子は、
    前記井戸の底表面を覆う頂表面と、
    底表面と、
    前記頂表面に形成され且つ対応する井戸の第一電気インターフェイスに接続される第一電気接触部と、
    前記頂表面に形成され且つ対応する井戸の第二電気インターフェイスに接続される第二電気接触部と、
    前記底表面から延伸するポストと、を備え、
    前記第一電気接触部及び前記第二電気接触部が互いに異なる導電型を示し、
    前記ポストは前記底表面の中心に位置する又は前記底表面に間隔を空けて設置されることを特徴とする発光ディスプレイ。
  13. 前記発光ディスプレイは、
    各表面実装発光素子の底表面を覆う色変更構造と、
    前記色変更構造を覆う液晶ディスプレイ基板と、をさらに備えることを特徴とする請求項１２に記載の発光ディスプレイ。
  14. 前記表面実装型発光素子は表面実装型発光ダイオードであり、
    各表面実装型発光ダイオードが、
    ｎ型ドーパント及びｐ型ドーパントを含む第一グループから選択されるドーパントを有する第一半導体層と、
    前記第一グループから前記第一半導体層に選択されないドーパントを有する第二半導体層と、
    前記第一半導体層と前記第二半導体層との間に介在している多重量子井戸層と、を備えることを特徴とする請求項１２に記載の発光ディスプレイ。
  15. 前記第一半導体層及び前記第二半導体層が窒化ガリウム（ＧａＮ）とアルミニウムインジウムガリウムリン（ＡｌＧａＩｎＰ）からなる群から選択される材料であることを特徴とする請求項１４に記載の発光ディスプレイ。
  16. 対応する第二複数の表面実装型発光ダイオードの前記底表面を覆う第二複数の第一色変更構造と、
    対応する第二複数の表面実装型発光ダイオードの前記底表面を覆う第二複数の第二色変更構造と、をさらに備え、
    前記第二複数の数は前記第一複数の数より少なく、
    前記第二色変更構造のカラーと前記第一色変更構造のカラーとは異なることを特徴とする請求項１５に記載の発光ディスプレイ。
  17. 前記発光ディスプレイはさらに、対応する第二複数の表面実装型発光ダイオードの色変更構造によって覆われていない前記底表面を覆う第二複数の光拡散体を備えることを特徴とする請求項１６に記載の発光ディスプレイ。
  18. 前記発光ディスプレイは第二複数のピクセル領域をさらに備え、
    各ピクセル領域は、第一色変更構造によって覆われている表面実装型発光ダイオード、第二色変更構造によって覆われている表面実装型発光ダイオード及び色変更構造で覆われていない表面実装型発光ダイオードを含み、
    前記第一色変更構造のカラーは緑色であり、前記第二色変更構造のカラーは赤色であり、前記色変更構造で覆われていない表面実装型発光ダイオードは青色光を発することを特徴とする請求項１７に記載の発光ディスプレイ。
  19. 前記発光ディスプレイはさらに、
    対応する第二複数の表面実装型発光ダイオードの底表面を覆う第二複数の赤色色変更構造と、
    対応する第三複数の色変更構造によって覆われていない第三複数の表面実装型発光ダイオードと、
    第二複数のピクセル領域と、を備え、
    前記第二複数の数は前記第一複数の数より少なく、
    前記第三複数の数は前記第一複数の数より少なく且つ前記第二複数の数の２倍に等しく、
    各ピクセル領域が赤色色変更構造によって覆われている表面実装型発光ダイオードと、色変更構造によって覆われていない青色表面実装型発光ダイオードと、色変更構造によって覆われていない緑色表面実装型発光ダイオードと、を備えることを特徴とする請求項１５に記載の発光ディスプレイ。
  20. 各表面実装型発光ダイオードの前記第一電気接触部は第一直径を有するリング状に形成され、各表面実装型発光ダイオードの前記第一半導体層及び前記多重量子井戸層は前記第一電気接触部の下方に位置するリング状の積層体であり、
    各表面実装型発光ダイオードの前記第二電気接触部は、前記リング状の第一電気接触部の周縁の内側に形成され、
    各表面実装型発光ダイオードの第二半導体層はディスク状であり且つその中央部は前記第二電気接触部を覆い、
    各井戸の第一電気インターフェイスは第一直径を有し且つ一部に開口が設けられている部分リングに構成され、
    各井戸の第二電気インターフェイスは、対応する第一電気インターフェイスの一部のリング状の開口にトレースが延伸するように構成されていることを特徴とする請求項１４に記載の発光ディスプレイ。
  21. 各表面実装型発光ダイオードの第二電気接触部は第一直径を有するリング状に構成され、
    各表面実装型発光ダイオードの前記第二半導体層はディスク状であり且つその周縁は前記リング状の第二電気接触部を覆い、
    各表面実装型発光ダイオードの前記第一電気接触部はリング状の第二電気接触部の周縁内部に形成され、
    各表面実装型発光ダイオードの前記第一半導体層及び前記多重量子井戸層は前記第一電気接触部を覆う積層体であり、
    各井戸の第一電気インターフェイスは第一直径を有し且つ一部に開口が設けられている部分リングに構成され、
    各井戸の第二電気インターフェイスは、対応する第一電気インターフェイスの一部のリング状の開口にトレースが延伸するように構成されることを特徴とする請求項１４に記載の発光ディスプレイ。
  22. 各発光素子の頂表面は水平面であり、
    各発光素子の底表面は水平面であることを特徴とする請求項１２に記載の発光ディスプレイ。
  23. 前記表面実装型発光素子の頂表面は第一水平面及び第二水平面を有する二平面であり、
    前記表面実装型発光素子の第一電気接触部は前記頂表面の前記第一水平面に形成されており、
    前記表面実装型発光素子の第二電気接触部は前記頂表面の前記第二水平面に形成されており、
    各井戸の底表面は第一水平面及び第二水平面を有する二平面であり、
    各井戸の第一電気インターフェイスは前記底表面の前記第一水平面に形成されており、
    各井戸の第二電気インターフィイスは前記底表面の前記第二水平面に形成されていることを特徴とする請求項１２に記載の発光ディスプレイ。
  24. 前記発光ディスプレイはさらに、第一複数のアクティブマトリクス駆動回路と、各井戸の第二電気インターフェイスに接続される基準電圧のトレースのネットワークを含み、
    各駆動回路は対応する列と行との交差点に接続され且つ対応する井戸に接続される第一電気インターフェイスに接続されることを特徴とする請求項１２に記載の発光ディスプレイ。
  25. 前記列導電トレース及び行導電トレースのマトリクスはパッシブマトリクスを形成し、各列と行との交差点の行トレースは各井戸に対応する前記第一電気インターフェイスに接続され、各列と行との交差点の列トレースは各井戸に対応する前記第二電気インターフェイスに接続されることを特徴とする請求項１２に記載の発光ディスプレイ。
  26. 前記発光ディスプレイはさらに、素子に適用される半田コーティングを含み、前記素子は、前記表面実装型発光素子の前記第一電気接触部及び第二電気接触部、前記井戸の前記第一電気インターフェイス及び前記第二電気インターフェイスからなる群から選ばれる又は前記表面実装型発光素子の前記第一電気接触部及び前記第二電気接触部及び前記井戸の前記第一電気インターフェイス及び前記第二電気インターフェイスの両方であることを特徴とする請求項１２に記載の発光ディスプレイ。
JP2017177615A 2016-09-15 2017-09-15 表面実装型発光素子を有するディスプレイ Active JP6639451B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US15/266,796 US9917226B1 (en) 2016-09-15 2016-09-15 Substrate features for enhanced fluidic assembly of electronic devices
US15/266,796 2016-09-15
US15/410,001 US9825202B2 (en) 2014-10-31 2017-01-19 Display with surface mount emissive elements
US15/410,001 2017-01-19

Publications (2)

Publication Number Publication Date
JP2018078279A JP2018078279A (ja) 2018-05-17
JP6639451B2 true JP6639451B2 (ja) 2020-02-05

Family

ID=61643357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017177615A Active JP6639451B2 (ja) 2016-09-15 2017-09-15 表面実装型発光素子を有するディスプレイ

Country Status (4)

Country Link
JP (1) JP6639451B2 (ja)
KR (1) KR102037225B1 (ja)
CN (1) CN107833954B (ja)
TW (1) TWI664711B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416393B (zh) * 2018-04-27 2021-10-08 群创光电股份有限公司 电子装置
DE112019002238T5 (de) 2018-05-31 2021-01-21 Japan Display Inc. Anzeigevorrichtung und matrixsubstrat
US11908850B2 (en) 2018-09-05 2024-02-20 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and method for manufacturing display device
JP2020047852A (ja) * 2018-09-20 2020-03-26 豊田合成株式会社 発光装置
KR102147443B1 (ko) 2018-10-25 2020-08-28 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치 및 이의 제조방법
CN111128831B (zh) * 2018-10-31 2022-07-15 成都辰显光电有限公司 微元件及其接收基板和转移方法、显示装置
JP7348520B2 (ja) 2018-12-25 2023-09-21 日亜化学工業株式会社 発光装置及び表示装置
US11387392B2 (en) 2018-12-25 2022-07-12 Nichia Corporation Light-emitting device and display device
WO2020175843A1 (ko) * 2019-02-28 2020-09-03 주식회사 루멘스 마이크로 엘이디 디스플레이 모듈 및 그 제조방법
CN109887950A (zh) * 2019-04-19 2019-06-14 京东方科技集团股份有限公司 显示基板、led器件、显示面板、显示装置及制作方法
CN109888067B (zh) * 2019-04-19 2020-04-14 业成科技（成都）有限公司 发光显示器的制作方法
CN111462651B (zh) * 2019-05-08 2021-12-10 伊乐视有限公司 用于表面贴装微型led流体组装的发光显示基板及制备方法
CN111477726A (zh) * 2019-05-08 2020-07-31 伊乐视有限公司 用于流体组装的平面表面贴装微型led及其制备方法
CN110197814A (zh) * 2019-05-28 2019-09-03 青岛海信电器股份有限公司 一种Micro LED显示面板及其制备方法、显示装置
WO2020258027A1 (zh) * 2019-06-25 2020-12-30 苏州晶湛半导体有限公司 发光器件、发光器件的模板及其制备方法
CN113497073B (zh) * 2020-03-18 2022-10-21 重庆康佳光电技术研究院有限公司 一种便于修复的led显示器及其修复方法
KR20210133777A (ko) * 2020-04-29 2021-11-08 삼성전자주식회사 마이크로 led와 tft 층 간 접합구조를 포함하는 디스플레이 모듈
CN113675108B (zh) * 2020-05-15 2024-03-29 展晶科技(深圳)有限公司 背板及流体组装的方法
WO2021245830A1 (ja) * 2020-06-03 2021-12-09 三菱電機株式会社 表示パネル、表示装置、および表示パネルの製造方法
CN111933774B (zh) * 2020-07-06 2022-09-23 深圳市隆利科技股份有限公司 流体制备led显示器的方法和***
CN112289907A (zh) * 2020-09-11 2021-01-29 罗化芯显示科技开发(江苏)有限公司 一种快速且精淮的芯片巨量转移工艺
KR102443382B1 (ko) * 2020-12-01 2022-09-15 유종우 소리 파동에너지로 이송판에 배열된 비대칭 led칩을 이용한 디스플레이 모듈의 제조방법
TWI820389B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 發光元件封裝體、顯示裝置及製造顯示裝置的方法
TWI820627B (zh) * 2021-02-08 2023-11-01 隆達電子股份有限公司 顯示裝置及其製造方法
WO2023090621A1 (ko) * 2021-11-19 2023-05-25 삼성전자주식회사 디스플레이 패널의 제조 방법

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6864570B2 (en) * 1993-12-17 2005-03-08 The Regents Of The University Of California Method and apparatus for fabricating self-assembling microstructures
JPH07254732A (ja) * 1994-03-15 1995-10-03 Toshiba Corp 半導体発光装置
JP3469484B2 (ja) * 1998-12-24 2003-11-25 株式会社東芝 半導体発光素子およびその製造方法
JP2002536695A (ja) * 1999-02-05 2002-10-29 エイリアン・テクノロジイ・コーポレーション アセンブリを形成するための装置および方法
JP4281044B2 (ja) * 2002-06-18 2009-06-17 財団法人名古屋産業科学研究所 微小部品の配置方法
JP2006054295A (ja) * 2004-08-11 2006-02-23 Toshiba Electronic Engineering Corp 光半導体装置及びその製造方法
US20060051517A1 (en) * 2004-09-03 2006-03-09 Eastman Kodak Company Thermally controlled fluidic self-assembly method and support
JP4901117B2 (ja) * 2005-03-04 2012-03-21 株式会社東芝 半導体発光素子及び半導体発光素子の製造方法
JP2007122950A (ja) * 2005-10-26 2007-05-17 Fujikura Ltd 照明装置
JP5157081B2 (ja) * 2006-04-24 2013-03-06 日亜化学工業株式会社 半導体発光素子及び半導体発光素子の製造方法
WO2008086090A1 (en) * 2007-01-05 2008-07-17 University Of Washington Self-assembled heterogeneous integrated optical analysis system
JP2008283155A (ja) * 2007-05-14 2008-11-20 Sharp Corp 発光装置、照明機器および液晶表示装置
JP2011048127A (ja) * 2009-08-27 2011-03-10 Sony Corp 表示素子および表示装置
KR101058880B1 (ko) * 2010-05-07 2011-08-25 서울대학교산학협력단 액티브 소자를 구비한 ｌｅｄ 디스플레이 장치 및 그 제조방법
MX2013002490A (es) * 2010-09-03 2013-11-20 Procter & Gamble Aparato emisor de luz.
JP2014518448A (ja) * 2011-06-10 2014-07-28 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア 窒化ガリウム半極性基板上の低ドループ発光ダイオード構造
JP5885436B2 (ja) * 2011-09-06 2016-03-15 ローム株式会社 発光素子および発光素子パッケージ
JP2013055170A (ja) * 2011-09-02 2013-03-21 Sharp Corp 自発光ディスプレイおよび自発光ディスプレイの製造方法
US9293641B2 (en) * 2011-11-18 2016-03-22 Invensas Corporation Inverted optical device
US10115862B2 (en) * 2011-12-27 2018-10-30 eLux Inc. Fluidic assembly top-contact LED disk
JP2013183042A (ja) * 2012-03-02 2013-09-12 Stanley Electric Co Ltd 光源装置
KR101476207B1 (ko) * 2012-06-08 2014-12-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR20140083488A (ko) * 2012-12-26 2014-07-04 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102063482B1 (ko) * 2013-01-25 2020-01-08 엘지이노텍 주식회사 발광 소자 및 이를 구비한 조명 장치
JP2014229648A (ja) * 2013-05-20 2014-12-08 シャープ株式会社 半導体発光素子
KR102222580B1 (ko) * 2014-07-30 2021-03-05 삼성전자주식회사 발광 소자 패키지 및 이를 포함하는 표시 장치
US9653441B1 (en) * 2016-06-20 2017-05-16 International Business Machines Corporation Monolithic integration of a III-V optoelectronic device, a filter and a driving circuit

Also Published As

Publication number Publication date
KR20180030455A (ko) 2018-03-23
CN107833954B (zh) 2020-01-24
TWI664711B (zh) 2019-07-01
JP2018078279A (ja) 2018-05-17
TW201826491A (zh) 2018-07-16
KR102037225B1 (ko) 2019-10-30
CN107833954A (zh) 2018-03-23

Similar Documents

Publication Publication Date Title
JP6639451B2 (ja) 表面実装型発光素子を有するディスプレイ
US10211364B2 (en) Display with surface mount emissive elements and active matrix drive
US10777714B2 (en) Encapsulated emissive element for fluidic assembly
US11437453B2 (en) Display apparatus
JP6290389B2 (ja) 波長変換層を有するｌｅｄディスプレイ
JP2020052404A (ja) マイクロドライバ及びマイクロｌｅｄのためのバックプレーン構造及びプロセス
CN100355084C (zh) 双板型有机电致发光显示装置及其制造方法
US20230059135A1 (en) Display device related to micro-led and manufacturing method therefor
US20220367774A1 (en) Display device using micro led, and manufacturing method therefor
JP2018538554A (ja) 照明フェイスプレート及びこのような照明フェイスプレートの製造方法
WO2021000384A1 (zh) 一种Micro-LED芯片转移方法及显示装置
US20220320371A1 (en) Display device using micro-leds and method for manufacturing same
JP2012074673A (ja) 発光素子およびその製造方法、発光装置の製造方法、照明装置、バックライト並びに表示装置
TW201904048A (zh) 微發光二極體顯示模組及其製造方法
TWI611573B (zh) 微發光二極體顯示模組的製造方法
US11444121B2 (en) Pixel or display with sub pixels selected by antifuse programming
US20230057601A1 (en) Fluidic Assembly Encapsulating Light Emitting Diodes
US20240072213A1 (en) Display device using semiconductor light-emitting elements
EP3352210A1 (en) Light emitting diodes adapted for the fluidic assembly of emissive displays
CN112567522B (zh) 使用半导体发光二极管的显示装置及其制造方法
TWI633681B (zh) 微發光二極體顯示模組的製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190325

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191224

R150 Certificate of patent or registration of utility model

Ref document number: 6639451

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250