KR102214508B1 - 적층형 반도체 패키지의 제조방법 - Google Patents

적층형 반도체 패키지의 제조방법 Download PDF

Info

Publication number
KR102214508B1
KR102214508B1 KR1020140050926A KR20140050926A KR102214508B1 KR 102214508 B1 KR102214508 B1 KR 102214508B1 KR 1020140050926 A KR1020140050926 A KR 1020140050926A KR 20140050926 A KR20140050926 A KR 20140050926A KR 102214508 B1 KR102214508 B1 KR 102214508B1
Authority
KR
South Korea
Prior art keywords
laser
semiconductor package
focus level
adjusting
level
Prior art date
Application number
KR1020140050926A
Other languages
English (en)
Other versions
KR20150124264A (ko
Inventor
정영호
김종규
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020140050926A priority Critical patent/KR102214508B1/ko
Priority to US14/661,155 priority patent/US9673185B2/en
Publication of KR20150124264A publication Critical patent/KR20150124264A/ko
Application granted granted Critical
Publication of KR102214508B1 publication Critical patent/KR102214508B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2683—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using X-ray lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67282—Marking devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54406—Marks applied to semiconductor devices or parts comprising alphanumeric information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83104—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus by applying pressure, e.g. by injection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)

Abstract

적층형 반도체 패키지 제조방법은 인쇄회로기판의 상면에 하나 이상의 반도체 칩이 실장되고, 상기 인쇄회로기판의 상면을 덮는 몰드층을 포함하는 반도체 패키지를 형성하는 단계와, 레이저 공급 장치로부터 주사(scanning)된 레이저로 상기 반도체 패키지를 식별하기 위한 마킹부가 형성되도록 마킹을 수행하는 레이저 마킹 단계와, 상기 레이저의 초점 레벨을 조정하는 레이저 초점 레벨 조정 단계와, 상기 몰드층에 레이저 드릴링을 수행하여 개구부를 형성하는 레이저 드릴링 단계를 포함한다.

Description

적층형 반도체 패키지의 제조방법{Method for fabricating of stacked semiconductor package}
본 발명의 기술적 사상은 적층형 반도체 패키지의 제조 방법에 관한 것으로, 특히 레이저를 이용한 마킹 및 드릴링을 수행하는 적층형 반도체 패키지의 제조 방법에 관한 것이다.
최근 들어 이동통신단말기, 휴대용 인터넷 디바이스, 휴대용 멀티미디어 단말기 등 다양한 기능을 갖는 소형 멀티 어플리케이션의 개발 추세에 따라 경박 단소화를 구현함과 동시에 고용량 및 고집적화를 구현할 수 있는 다양한 적층형 반도체 패키지 기술이 개발되고 있다. 적층형 반도체 패키지의 제조에 있어서, 개별 반도체 패키지에 고유 식별번호를 부여하기 위한 마킹 공정 및 적층된 반도체 패키지를 상호 연결하기 위한 드릴링 공정이 요구된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 하나의 레이저 설비를 통해 순차적으로 마킹 및 드릴링 공정을 수행할 수 있는 적층형 반도체 패키지의 제조 방법를 제공하는 것이다.
본 발명의 기술적 사상에 의한 일 양태에 따른 적층형 반도체 패키지 제조방법은 인쇄회로기판의 상면에 하나 이상의 반도체 칩이 실장되고, 상기 인쇄회로기판의 상면을 덮는 몰드층을 포함하는 반도체 패키지를 형성하는 단계와, 레이저 공급 장치로부터 주사된 레이저로 상기 반도체 패키지를 식별하기 위한 마킹부가 형성되도록 마킹을 수행하는 레이저 마킹 단계와, 상기 레이저의 초점 레벨을 조정하는 레이저 초점 레벨 조정 단계와, 상기 몰드층에 레이저 드릴링을 수행하여 개구부를 형성하는 레이저 드릴링 단계를 포함한다.
상기 레이저 초점 레벨 조정 단계는 상기 레이저 공급 장치의 적어도 일부가 상기 반도체 패키지의 상면이 이루는 평면과 수직하는 제1 방향으로 운동하여 상기 레이저의 초점 레벨을 조정할 수 있다.
일부 실시예에서, 상기 레이저 초점 레벨 조정 단계는 상기 레이저 마킹 단계 전에 수행되는 제1 레이저 초점 레벨 조정 단계를 포함할 수 있다. 상기 제1 레이저 초점 레벨 조정 단계에서는 상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면보다 낮은 레벨에 위치하도록 조정할 수 있다. 또는, 상기 제1 레이저 초점 레벨 조정 단계에서는 상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면보다 높은 레벨에 위치하도록 조정할 수 있다.
일부 실시예에서, 상기 레이저 초점 레벨 조정 단계는 상기 레이저 드릴링 단계 전에 수행되는 제2 레이저 초점 레벨 조정 단계를 포함한다. 상기 제2 레이저 초점 레벨 조정 단계에서는 상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면과 동일한 레벨에 위치하도록 조정할 수 있다.
상기 반도체 패키지를 형성하는 단계는 상기 인쇄회로기판의 상면에 솔더 볼을 형성하는 단계와, 상기 인쇄회로기판의 상면 및 상기 솔더 볼을 덮는 몰드층를 형성하는 단계를 포함할 수 있다. 상기 레이저 드릴링 단계에 의해 형성된 상기 개구부를 통해 상기 솔더 볼의 적어도 일부가 노출될 수 있다.
상기 레이저 공급 장치는 상기 반도체 패키지의 상면과 평행한 제2 방향으로 상기 레이저의 경로를 변경시킬 수 있는 Y 미러와, 상기 반도체 패키지의 상면과 평행하되 상기 제2 방향과 직교하는 제3 방향으로 상기 레이저의 경로를 변경시킬 수 있는 Z 미러를 포함할 수 있다. 상기 Y 미러 및 Z 미러를 제어하여 상기 레이저 마킹 단계 및 레이저 드릴링 단계를 수행할 Y 좌표 및 Z 좌표에 상기 레이저의 초점을 형성할 수 있다.
일부 실시예에서, 상기 Y좌표 및 Z 좌표는 상기 레이저 드릴링 단계를 수행할 제1 Y 좌표 및 제1 Z 좌표와, 상기 레이저 마킹 단계를 수행할 제2 Y 좌표 및 Z 좌표를 포함하고, 상기 제2 Y 좌표 및 Z 좌표는 상기 반도체 칩 영역에 위치할 수 있다. 다른 실시예에서, 상기 Y 좌표 및 Z 좌표는 상기 레이저 드릴링 단계를 수행할 제1 Y 좌표 및 제1 Z 좌표와, 상기 레이저 마킹 단계를 수행할 제2 Y 좌표 및 Z 좌표를 포함하고, 상기 제2 Y 좌표 및 Z 좌표는 상기 몰딩부 영역에 위치할 수 있다.
본 발명의 기술적 사상에 의한 다른 양태에 따른 적층형 반도체 패키지 제조방법은 하부 반도체 패키지를 형성하는 단계와, 상기 하부 반도체 패키지 상에 상부 반도체 패키지를 적층하는 단계를 포함하고, 상기 하부 반도체 패키지를 형성하는 단계는 인쇄회로기판의 상면에 하나 이상의 반도체 칩을 실장하는 단계와, 상기 인쇄회로기판의 상면에 제1 솔더 볼을 형성하는 단계와, 상기 인쇄회로기판의 상면 및 상기 제1 솔더 볼을 덮는 몰드층를 형성하는 단계와, 레이저 공급 장치로부터 주사된 레이저로 상기 하부 반도체 패키지를 식별하기 위한 마킹부가 형성되도록 마킹을 수행하는 레이저 마킹 단계와, 상기 레이저의 초점 레벨을 조정하는 레이저 초점 레벨 조정 단계와, 상기 몰드층에 레이저 드릴링을 수행하여 상기 제1 솔더 볼의 적어도 일부를 노출시키는 개구부를 형성하는 레이저 드릴링 단계와, 상기 인쇄회로기판의 하면에 제2 솔더 볼을 형성하는 단계를 포함한다.
일부 실시예에서, 상기 레이저 드릴링 단계에 의해 형성된 개구부는 측면에 경사를 가질 수 있다.
상기 레이저 공급 장치는 단일 파장의 레이저를 주사할 수 있다. 한편, 상기 레이저 마킹 단계 및 레이저 드릴링 단계는 하나의 레이저 광원에 의해 수행될 수 있다.
본 발명의 기술적 사상에 의한 적층형 반도체 패키지의 제조 방법은 레이저 설비를 복합화하여 마킹 및 드릴링 공정을 순차적으로 수행함으로써 공정 프로세스 및 작업시간을 단축하고, 궁극적으로 생산성 증가 및 공정 유지에 필요한 인력과 설비의 비용을 절약할 수 있다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법을 예시적으로 나타낸 순서도이다.
도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법에 따라 제조된 적층형 반도체 패키지의 단면도이다.
도 2b 내지 도 2d는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 3a 내지 도 3c는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지를 제조하기 위한 레이저 공급 장치 및 이송 수단을 도시한 개념도이다.
도 4a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 레이저 드릴링 공정을 설명하기 위한 개념도이다.
도 4b 내지 도 4c는 본 발명의 기술적 사상에 의한 실시예들에 따른 레이저 마킹 공정을 설명하기 위한 개념도들이다.
도 5a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지를 제조 방법에 따라 제조한 반도체 패키지를 나타내는 평면도이다.
도 5b는 도 5a의 I5 - I5' 선 단면도이다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지를 제조 방법에 따라 제조한 반도체 패키지를 나타내는 평면도이다.
도 7a 내지 도 7c는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지를 제조하기 위한 레이저 가공부를 도시한 개념도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시예들을 상세히 설명한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시예들로 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들면, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들면 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법을 예시적으로 나타낸 순서도이다. 도 2a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법에 따라 제조된 적층형 반도체 패키지의 단면도이다. 도 2b 내지 도 2d는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
이하에서는, 본 발명의 특징을 명확하게 나타내기 위하여, 통상적인 적층형 반도체 패키징 공정의 시작 공정부터 반도체 칩을 실장하기 이전의 공정에 대한 설명은 생략한다.
도 1 내지 도 2d를 참조하면, 적층형 반도체 패키지(10000)의 제조 방법은 하부 반도체 패키지(100_1)를 형성하는 단계(S110 ~ S150)와, 하부 반도체 패키지(100_1) 상에 상부 반도체 패키지(100_2)를 적층하는 단계(S160)를 포함한다.
하부 반도체 패키지(100_1) 및 상부 반도체 패키지(100_2)의 제조 공정은 유사한 방법에 의해 수행될 수 있는바, 이하에서는 하부 반도체 패키지(100_1)의 제조 방법을 중점적으로 서술하기로 한다.
하부 반도체 패키지(100_1)를 제조하기 위해, 우선 인쇄회로기판(101_1)의 상면에 반도체 칩(110_1)을 실장한다(S110).
인쇄회로기판(101_1)은 상면 및 하면을 구비한 평판 구조를 가지며, 인쇄회로기판(101_1)의 상면에는 배선부(미도시)가 형성될 수 있다. 상기 배선부는 인쇄회로기판(101_1)에 형성된 회로 패턴으로서, 상기 배선부는 구리와 같은 금속 배선을 이용하여 형성할 수 있다.
인쇄회로기판(101_1)은 단면기판(single-sided PCB) 또는 양면기판(double-sided PCB)일 수 있다. 다만 이에 한정되지 않고, 인쇄회로기판(101_1)은기판 내부에 하나 이상의 내부 배선 패턴(미도시)을 포함한 다층기판(multi-layer PCB)일 수 있다. 나아가 인쇄회로기판(101_1)은 경성 인쇄회로기판(rigid-PCB) 또는 연성 인쇄회로기판(flexible-PCB)일 수 있다.
반도체 칩(110_1)은 메모리 칩 또는 로직 칩 중 어느 하나일 수 있으며, 메모리 칩 및 로직 칩을 적층한 하나 이상의 반도체 칩일 수 있다. 반도체 칩(110_1)은 인쇄회로기판(101_1)의 상면에 플립-칩(flip-chip) 본딩 또는 와이어(wire) 본딩으로 실장될 수 있다.
도 2a에 도시된 바와 같이 반도체 칩(110_1)이 플립-칩 본딩 방법으로 실장될 경우, 반도체 칩(110_1)은 범프(bump, 112_1)를 통해 인쇄회로기판(101_1)에 결합하게 된다.
도 2a의 경우와 다르게, 반도체 칩(110_1)은 플립-칩 본딩이 아닌 와이어 본딩을 통해 실장될 수도 있다.
이 경우 반도체 칩(110_1)은 인쇄회로기판(101_1)의 상면에 접착 테이프(미도시) 등을 통해 부착되고, 반도체 칩(110_1)과 인쇄회로기판(101_1)은 본딩 와이어(미도시)를 통해 전기적으로 연결된다.
상기 본딩 와이어(미도시)는 금(Au) 또는 알루미늄(Al) 선으로 형성될 수 있다. 상기 본딩 와이어는 공 접속(ball-bonding) 및 쐐기 접속(wedge bonding) 중 어느 하나의 모양을 가질 수 있다.
일부 실시예에서, 상기 본딩 와이어는 열 압착(thermo compression)접속 및 초음파(ultra sonic)접속 중 어느 하나의 방법에 의해 결속될 수 있으며, 열 압착 접속 및 초음파 접속방법을 혼합한 열음파(thermo sonic)접속 방법에 의해 연결될 수도 있다.
도시하지 않았으나, 반도체 칩(110_1)이 실장된 인쇄회로기판(101_1)은 이송 수단(미도시)에 탑재된 후 후속 공정을 위하여 이송 과정을 거치게 된다.
상기 이송 수단은 레일(rail) 또는 로보트 아암(robot arm) 일 수 있으며, 이에 대한 자세한 설명은 도 3a 및 도 3b를 참조하여 후술하기로 한다.
반도체 칩(110_1)을 실장한 후, 인쇄회로기판의 상면을 덮는 몰드층(120x_1)을 형성한다(S120).
몰드층(120x_1)은 도 2b에 도시된 같이 반도체 칩(110_1)의 상면과 동일한 레벨로 형성될 수 있고, 후술할 도 7b의 몰드층(320x)과 같이 반도체 칩(110)의 상면을 덮도록 형성될 수도 있다.
순서도상에 언급하지 않았으나, 상기 몰드층 형성 공정(S120) 이전에 수분 제거를 위한 베이킹 공정이 추가적으로 이루어질 수 있다.
한편, 몰드층(120x_1)을 형성하기 위한 몰딩 수지를 주입하기 전에, 인쇄회로기판(101_1)의 상면에 솔더 볼(130T_1)을 형성할 수 있으며, 이에 대한 자세한 설명은 반도체 패키지 적층단계(S160)에서 후술하기로 한다.
몰드층(120x_1)은 주입요소(예를 들어 노즐)등에 의하여 적절한 양의 몰딩 수지를 인쇄회로기판(101_1) 상에 주입하고, 이어서 프레스와 같은 가압요소(미도시)로 상기 몰딩 수지에 압력을 가하여 형성할 수 있다. 여기서, 상기 몰딩 수지 주입과 가압 사이의 지연시간, 주입되는 몰딩 수지의 양, 및 가압온도 및 압력 등의 공정 조건은 몰딩 수지의 점도 등의 물리적 성질을 고려하여 설정할 수 있다.
일부 실시예에서, 상기 몰딩 수지는 에폭시계(epoxy-group) 성형수지 또는 폴리 이미드계(polyimide-group) 성형수지 등을 포함할 수 있다. 상기 에폭시계 성형수지는 예를 들어, 다방향족 에폭시 수지(Polycyclic Aromatic Epoxy Resin), 비스페놀계 에폭시 수지(Bisphenol-group Epoxy Resin), 나프탈렌계 에폭시 수지(Naphthalene-group Epoxy Resin), 올소크레졸 노블락계 에폭시 수지(ο-Cresol Novolac Epoxy Resin), 디사이클로펜타디엔 에폭시 수지(Dicyeclopentadiene Epoxy Resin), 바이페닐계 에폭시 수지(Biphenyl-group Epoxy Resin) 또는 페놀 노블락계 에폭시 수지(Phenol Novolac Epoxy Resin) 등일 수 있다.
일부 실시예에서, 상기 몰딩 수지는 착색제인 카본 블랙(carbon black)을 함유할 수 있다. 상기 카본 블랙의 화학적 성분은 예를 들면 탄소(C)일 수 있다.
한편, 상기 몰딩 수지는 착색제 외에도 경화제, 경화촉진제, 난연제 등을 더 함유할 수도 있다.
상기 경화제로서는, 예를 들면 아민(Amine), 다방향족 페놀 수지(Polycyclic Aromatic Phenol Resin), 페놀 노볼락계 수지(Phenol Novolac Resin), 크레졸 노볼락계 수지(Cresol Novolac Resin), 디사이클로펜타디엔 페놀 수지(Dicyeclopentadiene Phenol Resin), 자일록계 수지, 나프탈렌계 수지 등이 사용될 수 있다.
상기 경화촉진제는 상기 에폭시계 성형수지와 상기 경화제의 경화 반응을 촉진하기 위한 촉매 성분으로서, 예를 들면 벤질디메틸아민, 트리에탄올아민, 트리에틸렌디아민, 디메틸아미노에탄올, 트리(디메틸아미노메틸)페놀 등의 3급 아민류, 2-메틸이미다졸, 2-페닐이미다졸 등의 이미다졸류, 트리페닐포스핀, 디페닐포스핀, 페닐포스핀 등의 유기 포스핀류, 테트라페닐포스포니움 테트라페닐보레이트, 트리페닐포스핀 테트라페닐보레이트 등의 테트라페닐보론염 등이 사용될 수 있다.
일부 실시예에서, 상기 난연제로서는 브롬화 에폭시 수지, 산화 안티몬, 금속 수화물 등을 사용할 수 있다.
나아가, 상기 몰딩 수지는 필요에 따라 고급 지방산, 고급 지방산 금속염, 에스테르계 왁스 등의 이형제와, 변성 실리콘 오일, 실리콘 파우더, 실리콘 레진 등의 응력 완화제 등을 더 함유할 수도 있다.
상기 몰딩 수지는 몰딩 조건에 적절한 점도를 가질 수 있다. 예를 들어, 상기 몰딩 수지는 젤과 같은 유동성 고체일 수 있다.
본 실시예와 같이 반도체 칩(110_1)이 플립-칩 본딩 방식으로 실장된 경우, 몰드층(120x_1)은 MUF(Molded Under Fill) 공정을 통해 형성될 수 있다. 여기서 MUF 공정이란, 본 실시예와 같이 반도체 칩(110_1)과 인쇄회로기판(101_1) 사이의 공간을 언더 필(under fill, 미도시)로 채우는 공정을 별도로 수행하지 않고, 상기 몰딩 수지로 반도체 칩(110_1)과 인쇄회로기판(101_1) 사이도 함께 채우는 공정을 말한다. MUF 공정으로 몰드층(120x_1)을 형성하는 경우에는 반도체 칩(110_1) 외곽을 덮는 부분의 몰딩 부재 재질과 반도체 칩(110_1)과 인쇄회로기판(101_1) 사이의 몰딩 부재 재질이 동일하게 됨은 물론이다.
다만, 몰드층(120x_1)은 MUF 공정을 통하지 않고 형성될 수도 있다. 즉, 먼저 반도체 칩(110_1)과 인쇄회로기판(101_1) 사이를 언더 필(미도시)로 채우고, 그 후에 반도체 칩(110_1)의 외곽 부분을 외부 몰딩 부재(미도시)를 덮는 공정을 수행하여 몰드층(120x_1)을 형성할 수도 있다. 이때 반도체 칩(110_1)과 인쇄회로기판(101_1) 사이를 채우는 언더 필(미도시)과 반도체 칩(110_1)의 외곽을 덮는 외부 몰딩 부재(미도시)는 동일 재질로 형성될 수도 있지만 서로 다른 재질로 형성될 수도 있음은 물론이다.
몰드층(120x_1)를 형성한 후, 레이저 마킹 및 드릴링 공정을 수행한다(S130). 순서도상에 언급하지 않았으나, 레이저 마킹 및 드릴링 공정(S130) 이전에 몰드층(120x_1)의 경화를 위한 베이킹 공정이 추가적으로 이루어질 수 있다.
구체적으로, 레이저 마킹 및 드릴링 공정(S130)은 레이저 공급 장치(미도시)로부터 주사(scanning)된 레이저로 하부 반도체 패키지(100_1)의 표면을 개질(예를 들면 용융, 증발, 변식 등), 각인 또는 착색하여 하부 반도체 패키지(100_1)의 표면에 마킹부(Mc1, 도 5a 참조)가 형성되도록 마킹을 수행하는 레이저 마킹 단계, 상기 레이저의 초점 레벨을 조정하는 레이저 초점 레벨 조정 단계, 몰드층(120x_1)에 레이저 드릴링을 수행하여 개구부(GG)를 구비하는 몰딩부(120_1)를 형성하는 레이저 드릴링 단계를 포함할 수 있으며, 이에 대한 자세한 설명은 도 4a 내지 도 4c를 참조하여 후술하기로 한다.
레이저 마킹 및 드릴링 공정(S130) 이후에는, 인쇄회로기판(101_1)의 하면에 솔더 볼(130B_1)을 부착시키는 SBA(Solder Ball Attach) 공정을 수행하고(S140), 전속공정을 위해 그룹을 형성하고 있던 복수의 하부 반도체 패키지(미도시)를 각각의 개별 하부 반도체 패키지(100_1)로 커팅하는 소잉(sawing) 및 소정의 기준에 따라 상기 커팅된 복수의 하부 반도체 패키지를 분류하는 소팅(sorting) 공정을 수행하여(S150), 하부 반도체 패키지(100_1)를 완성한다.
그 후, 하부 반도체 패키지(100_1) 상에 상부 반도체 패키지(100_2)를 적층한다.
상부 반도체 패키지(100_2)는 상술한 하부 반도체 패키지(100_1)의 제조 공정과 유사한 방법으로 수행될 수 있으며, 여기서는 설명의 간략화를 위하여 이에 대한 중복 설명은 생략한다.
하부 반도체 패키지(100_1)와 상부 반도체 패키지(100_2)는, 하부 반도체 패키지(100_1)의 솔더 볼(130T_1)과 상부 반도체 패키지(100_2)의 솔더 볼(130B_2)을 접합시켜 상호 전기적으로 연결된다.
이와 같이 하나 이상의 반도체 패키지들을 서로 접합시킬 때, 하부 반도체 패키지(100_1) 또는 상부 반도체 패키지(100_2)에 워피지(warpage; 변형)가 발생할 수 있다. 이 경우, 하부 반도체 패키지(100_1)의 솔더 볼(130T_1)과 상부 반도체 패키지(100_2)의 솔더 볼(130B_2) 간의 접합이 정확하게 이루어지지 않아 불량이 발생할 가능성이 있다.
이를 방지하기 위해 앞서 간략히 설명한 바와 같이 몰딩 단계(S120) 이전에 인쇄회로기판(101_1)의 상면에 솔더 볼(130T_1)을 형성하고, 인쇄회로기판(101_1)의 상면뿐 아니라 솔더 볼(130T_1) 또한 덮이도록 몰드층(120x_1)을 형성한 후, 레이저 드릴링 공정을 통해 솔더 볼(130T_1)의 적어도 일부를 노출시키는 개구부(GG)를 구비하는 몰딩부(120_1)를 형성하는 공정을 수행할 수 있다. 이러한 공정을 통해 하부 반도체 패키지(100_1)와 상부 반도체 패키지(100_2)의 워피지 차이를 최소화할 수 있다.
상기와 같이, 하부 반도체 패키지(100_1) 및 상부 반도체 패키지(100_2)를 각각 제조한 후, 이들을 적층함으로써 적층형 반도체 패키지(10000)를 제조할 수 있다.
도 3a 내지 도 3c는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지를 제조하기 위한 레이저 공급 장치 및 이송 수단을 도시한 개념도이다.
도 3a 내지 도 3c를 참조하면, 레이저 공급 장치(1000)는 이송 수단(10)에 탑재된 반도체 패키지(100)에 레이저를 주사하여, 레이저 마킹 또는 레이저 드릴링 공정을 수행한다.
반도체 패키지(100)는 솔더 볼(130B_1)을 부착시키기 전의 하부 반도체 패키지(100_1)일 수 있으며(도 1 내지 도 2d 참조), 여기서는 설명의 간략화를 위해 이에 대한 중복 설명은 생략하기로 한다.
레이저 공급 장치(1000)는 레이저 광원(1100), 레이저 직경 조절부(1200) 및 레이저 가공부(1300)를 포함한다.
레이저 광원(1100)의 종류는 특별히 제한되지 않는다. 예를 들어, 레이저 광원(1100)으로는 헬륨-네온 레이저, 엑시머 레이저 등의 가스 레이저, 루비 레이저, Nd:YAG 레이저 등의 고체 레이저 및 반도체 레이저 등의 직진성이 뛰어난 레이저 출력 장치를 사용할 수 있다.
레이저 광원(1100)은 단일 파장의 레이저를 주사할 수 있다. 일부 실시예에서, 레이저 광원(1100)은 적외선 영역의 파장(예를 들면, 대략1064nm)의 레이저를 방출하는 레이저 다이오드(미도시)를 포함할 수 있다.
레이저 직경 조절부(1200)는 레이저 광원(1100)으로부터 방출된 레이저의 직경을 조절하는 역할을 수행할 수 있다. 레이저 직경 조절부(1200)는 예를 들면 BET(Beam Expander Telescope)일 수 있다.
일부 실시예에서, 레이저 직경 조절부(1200)는 레이저 가공부(1300)에 평행광이 입사되도록 레이저를 콜리메이팅(collimating)하는 역할 또한 수행할 수도 있다. 이와 같이 광원(1100)으로부터 출력된 광을 광축과 평행한 평행광으로 만들기 위하여, 레이저 직경 조절부(1200)는 콜리메이팅 렌즈(미도시)를 더 포함할 수 있다.
레이저 가공부(1300)는 스캐너(1300a) 및 스캐너(1300a)의 하부에 배치된 텔레센트릭 렌즈(telecentric lens, 1300b)를 포함한다.
스캐너(1300a)는 레이저 광원(1100)으로부터 방출된 레이저를 반사하는 반사 미러(1310), X축 모터(1350), Y 미러(1320), Y축 모터(1322), Z 미러(1330) 및 Z축 모터(1332)를 포함한다.
반사 미러(1310)는 레이저 광원(1100)으로부터 방출된 레이저를 Y 미러(1320)로 반사한다. 다만, 본 실시예와 달리 Y 미러(1320)와 Z 미러(1330)의 위치가 교체될 수도 있으며, 이 경우 반사 미러(1310)는 레이저 광원(1100)으로부터 방출된 레이저를 Z 미러(1330)로 반사한다.
Y 미러(1320) 및 Z 미러(1330)는, 레이저의 경로를 변경시켜 레이저 마킹 또는 드릴링 공정을 수행할 Y 좌표 및 Z 좌표에 레이저 초점을 형성하는 역할을 수행한다.
구체적으로, Y 미러(1320)는 레이저 광원(1100)으로부터 방출된 레이저의 경로를 반도체 패키지(100)의 상면과 평행한 제2 방향(도 3c에서 Y 방향)으로 변경시킬 수 있다. Y 미러(1320)의 조정은 Y 미러(1320)에 연결되는 Y축 모터(1322)를 통해 수행할 수 있다. Z 미러(1330)는 상기 레이저의 경로를 반도체 패키지(100)의 상면과 평행하되, 상기 제2 방향과 직교하는 제3 방향(도 3c에서 Z 방향)으로 변경시킬 수 있다. Z 미러(1330)의 조정은 Z 미러(1330)에 연결되는 Z축 모터(1332)를 통해 수행할 수 있다.
X축 모터(1350)는 스캐너(1300a)를 반도체 패키지(100)의 상면이 이루는 평면(도 3c의 Y축, Z축이 이루는 평면)과 수직하는 제1 방향(도 3b에서 X 방향)으로 운동할 수 있도록 하는 역할을 수행한다. 텔레센트릭 렌즈(1300b)는 스캐너(1300a)의 하부에 고정되도록 배치되므로, 결과적으로 스캐너(1300a) 및 텔레센트릭 렌즈(1300b), 즉 레이저 가공부(1300)가 상기 제1 방향으로 전체적으로 운동하게 된다.
이와 같이 X축 모터(1350)에 의해 레이저 가공부(1300)가 상기 제1 방향으로 운동함으로써, 레이저 가공부(1300)로부터 주사된 레이저의 초점(F, 도 4a 참조) 레벨을 조정할 수 있다(이에 대한 자세한 설명은 도 4a 내지 도 4c를 참조하여 후술하기로 한다).
텔레센트릭 렌즈(1300b)는 스캐너(1300a)가 주사한 레이저를 통과시켜 반도체 패키지(100)에 전달한다. 일부 실시예에서, 텔레센트릭 렌즈(1300b)는 스캐너(1300a)가 주사한 레이저를 집광하는 역할을 수행할 수 있다.
도시하지 않았으나, 텔레센트릭 렌즈(1300b)는 Z 미러(1330)로부터 반사된 레이저를 레이저 광축(미도시)에 대하여 평행하도록 만드는 이미지-스페이스 텔레센트릭 렌즈(image-space telecentric lens, 미도시)와, 상기 이미지-스페이스 텔레센트릭 렌즈(미도시)를 통하여 상기 광축에 대해 평행하게 입사한 레이저를 집광하는 옵젝트-스페이스 텔레센트릭 렌즈(object-space telecentric lens, 미도시)를 포함할 수 있다. 상기 이미지-스페이스 텔레센트릭 렌즈의 광축(미도시)과 상기 옵젝트-스페이스 텔레센트릭 렌즈의 광축(미도시)은 서로 일치하게 배치될 수 있다.
이송 수단(10)은 하나 이상의 반도체 패키지(100, 100', 100'')를 탑재 및 이송하는 역할을 수행한다. 이송 수단(10)은 도 3a 및 도 3c에 도시된 바와 같이 레일일 수도 있으나, 이에 본 발명이 한정되는 것은 아니다.
일부 실시예에서, 이송 수단(10)은 하나 이상의 반도체 패키지(100, 100', 100'') 중 레이저 마킹 또는 레이저 드릴링을 수행할 반도체 패키지를 선택하는 역할을 수행할 수 있다.
구체적인 예를 들면, 반도체 패키지(100)의 레이저 마킹 및 레이저 드릴링 공정을 마친 후에, 이송 수단(10)은 상기 제2 방향(도 3c의 Y 방향)으로 이동하고, 레이저 공급 장치(1000)는 반도체 패키지(100')의 레이저 마킹 및 레이저 드릴링 공정을 수행한다. 반도체 패키지(100')의 레이저 마킹 및 레이저 드릴링 공정을 마친 후에, 이송 수단(10)은 상기 제3 방향(도 3c의 Z 방향)으로 이동하고, 레이저 공급 장치(1000)는 반도체 패키지(100'')의 레이저 마킹 및 레이저 드릴링 공정을 수행한다.
상기 이송 수단(10)의 이동 경로는 예시적인 것에 불과하며, 이와 같이 이송 수단(10)이 상기 제2 방향 또는 상기 제3 방향으로 이동함으로써, 하나 이상의 반도체 패키지(100, 100', 100'')에 대한 개별적인 레이저 마킹 및 레이저 드릴링 공정을 수행할 수 있다.
도 4a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 레이저 드릴링 공정을 설명하기 위한 개념도이다. 도 4b 내지 도 4c는 본 발명의 기술적 사상에 의한 실시예들에 따른 레이저 마킹 공정을 설명하기 위한 개념도들이다. 도 4a 내지 도 4c에 있어서, 도 1 내지 도 3c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
반도체 패키지(100a, 100b, 100c)는 솔더 볼(130B_1)을 부착시키기 전의 하부 반도체 패키지(100_1)일 수 있다(도 1 내지 도 2d 참조).
도 4a를 참조하면, 레이저 가공부(1300)는 반도체 패키지(100a)의 상면(100T)에 레이저를 주사하여 개구부(GD)를 형성한다.
이 때, 레이저 가공부(1300)로부터 주사된 레이저의 초점(F) 레벨은 반도체 패키지(100a)의 상면(100T)과 동일한 레벨에 위치되도록 조정된다. 일부 실시예에서, 상기 레이저의 초점(F) 레벨 조정은 상기 레이저 드릴링 공정 이전에 수행될 수 있다. 상기 레이저의 초점(F) 레벨 조정은, 도 3a 내지 도 3c를 참조하여 상술한 바와 같이, 레이저 가공부(1300)가 상기 제1 방향(도 4a의 X 방향)으로 운동함으로써 수행될 수 있다.
이와 같이 상기 레이저의 초점(F) 레벨이 반도체 패키지(100a)의 상면(100T)과 동일한 레벨에 위치함으로써, 반도체 패키지(100a)의 상면(100T)에는 상기 레이저의 에너지가 집약되어, 개구부(GD)를 형성하는 레이저 드릴링 공정을 수행할 수 있게 된다.
도 4b 및 도 4c를 참조하면, 레이저 가공부(1300)는 반도체 패키지(100b, 100c)의 상면(100T)에 레이저를 주사하여 마킹부(Mb, Mc)를 형성한다.
이 때, 레이저 가공부(1300)로부터 주사된 레이저의 초점(F) 레벨은 반도체 패키지(100b)의 상면(100T)보다 낮은 레벨에 위치하거나, 반도체 패키지(100c)의 상면(100T)보다 높은 레벨에 위치되도록 조정될 수 있다. 즉, 상기 레이저를 디포커싱(defocusing)하여 반도체 패키지(100b, 100c)의 상면(100T)에 주사하게 된다.
이와 같이 상기 레이저를 디포커싱하여 주사함으로써, 레이저 드릴링 공정에서 사용할 수 있는 레이저와 동일한 출력 및 파장을 갖는 레이저를 주사한 경우에도 레이저 마킹 공정을 수행할 수 있게 된다. 즉, 도 4a를 참조하여 설명한 레이저 드릴링의 경우보다 낮은 에너지가 반도체 패키지(100b, 100c)의 상면(100T)에 주사되어, 반도체 패키지(100b, 100c) 상에 개구부(GD)가 아닌 마킹부(Mb, Mc)를 형성할 수 있게 된다.
상기 레이저의 초점(F) 레벨 조정은 상기 레이저 마킹 공정 이전에 수행될 수 있다. 상술한 바와 같이, 상기 레이저의 초점(F) 레벨 조정은 레이저 가공부(1300)가 상기 제1 방향(도 4b의 X 방향)으로 운동함으로써 수행될 수 있다.
도 4a를 참조하여 설명한 레이저 드릴링 공정과 도 4b 및 도 4c를 참조하여 설명한 레이저 마킹 공정의 순서는 무관하며, 상기 레이저의 초점(F) 레벨 조정은 상기 레이저 드릴링 및 레이저 마킹 공정 사이에서 수행될 수도 있다.
이와 같이, 레이저 드릴링 및 레이저 마킹 공정을 하나의 레이저 설비로 복합화하여 순차적으로 수행함으로써 공정 프로세스 및 작업시간을 단축할 수 있고, 궁극적으로 생산성 증가 및 공정 유지에 필요한 인력과 설비의 비용을 절약할 수 있다.
도 5a는 본 발명의 기술적 사상에 의한 일 실시예에 따른 적층형 반도체 패키지를 제조 방법에 따라 제조한반도체 패키지를 나타내는 평면도이다. 도 5b는 도 5a의 I5 - I5' 선 단면도이다. 도 5a 및 도 5b에 있어서, 도 1 내지 도 4c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 5a 및 도 5b를 참조하면, 반도체 패키지(100)는 인쇄회로기판(101), 인쇄회로기판(101)의 상면에 실장된 반도체 칩(110), 인쇄회로기판(101)을 덮는 몰딩부(120), 인쇄회로기판(101)의 상면에 부착된 솔더 볼(130T) 및 인쇄회로기판(101)의 하면에 부착된 솔더 볼(130B)을 포함한다.
인쇄회로기판(101), 반도체 칩(110), 몰딩부(120), 및 솔더 볼(130T, 130B)은 도 2를 참조하여 설명한 인쇄회로기판(101_1), 반도체 칩(110_1), 몰딩부(120_1), 및 솔더 볼(130T_1, 130B_1)과 유사한 공정에 의해 제조될 수 있으며, 여기서는 레이저 마킹 공정을 통해 반도체 칩(110)의 상면에 형성된 마킹부(Mc1) 및 레이저드릴링 공정에 의해 몰딩부(120)에 형성된 개구부(G)에 대한 부가적인 설명만을 하기로 한다.
상기 레이저 마킹 및 레이저 드릴링 공정 순서는 무관하며, 본 실시예에서는 설명의 편의상 레이저 드릴링 공정으로 개구부(G)를 형성한 후 레이저 마킹 공정을 통해 마킹부(Mc1)를 형성하는 순서로 설명하도록 한다.
레이저 드릴링 공정을 수행하기 위해, 레이저 공급 장치(1000)의 레이저 가공부(1300)가 주사하는 레이저는 포커싱 된 상태이다. 즉, 레이저의 초점 레벨은 반도체 패키지의 상면(100T)과 동일한 레벨에 위치하도록 조정된다(도 4a 참조).
또한, 상기 레이저 드릴링 공정은 몰딩부(120)가 위치하는 영역에서 수행되므로, 스캐너(1300a)의 Y 미러(1320) 및 Z 미러(1330)를 조정하여(도 3b 참조) 상기 레이저 초점의 Y 좌표 및 Z 좌표가 몰딩부(120)가 위치하는 영역에 형성되도록 한다. 본 실시예에서의 개구부(G)는 솔더 볼(130T)의 적어도 일부를 노출시키므로, 레이저 초점의 Y 좌표 및 Z 좌표가 솔더 볼(130T) 영역에 머무는 동안에 레이저 드릴링 공정이 수행된다. 상기 레이저 드릴링 공정은 대략 2분 내지 3 분의 시간 동안 수행될 수 있다.
상기 레이저 드릴링 공정이 완료된 후에, X축 모터(1350)를 이용하여 레이저 가공부(1300)를 상기 제1 방향(도 4a의 X 방향)으로 이동시킴으로써, 레이저 가공부(1300)가 주사하는 레이저의 초점(F) 레벨을 반도체 패키지의 상면(100T)보다 높거나 낮은 레벨에 위치하도록 조정하여, 상기 레이저를 디포커싱한다(도 4b 및 도 4c 참조).
또한, 본 실시예에서의 레이저 마킹 공정은 반도체 칩(110)이 위치하는 영역에서 수행되므로, 스캐너(1300a)의 Y 미러(1320) 및 Z 미러(1330)를 조정하여(도 3b 참조) 레이저 초점의 Y 좌표 및 Z 좌표가 반도체 칩(110)이 위치하는 영역에 형성되도록 한다.
상기와 같이 레이저 초점의 Y 좌표, Z 좌표 및 초첨 레벨을 조정한 후, 반도체 칩(110)의 상면에 레이저를 주사하여 마킹부(Mc1)를 형성한다. 마킹부(Mc1)는 사용자가 원하는 문자, 형상 또는 식별기호 등일 수 있으며(본 실시예에서는 "TEST"), 상기 레이저 마킹 공정은 대략 1분 내지 2분의 시간 동안 수행될 수 있다.
도 6은 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지를 제조 방법에 따라 제조한 반도체 패키지를 나타내는 평면도이다. 도 6에 있어서, 도 1 내지 도 5b에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 6을 참조하면, 반도체 패키지(200)는 반도체 칩(210) 및 몰딩부(220)를 포함한다. 본 실시예에서의 반도체 패키지(200)는 도 5a 및 도 5b를 참조하여 설명한 반도체 패키지(100)와 유사한 구조를 가지며, 마킹부(Mc2)가 반도체 칩(210)이 아닌 몰딩부(220)에 형성된다는 점에서만 차이가 있다.
즉, 레이저 마킹 공정에 의해 형성되는 마킹부(Mc2)는 도시된 바와 같이 반도체 칩(210)과 개구부(G) 사이의 몰딩부(220)에 형성될 수 있다. 다만 이에 한정되지 않으며, 마킹부(Mc2)는 몰딩부(220)에서 개구부(G)가 형성되지 않은 영역이라면 위치에 구애 받지 않고 형성될 수 있다.
도 7a 내지 도 7c는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다.
도 7a 내지 도 7c에 있어서, 도 1 내지 도 6에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 7a 및 도 7b를 참조하면, 인쇄회로기판(101) 상면에 반도체 칩(110)을 실장하고 솔더 볼(130T)을 부착한 후, 인쇄회로기판(101)의 상면을 덮는 몰드층(320x)을 형성한다. 도 2c를 참조하여 설명한 몰드층(120x_1)은 반도체 칩(110_1)의 상면과 동일한 레벨까지만 형성되었으나, 이와 달리 몰드층(320x)은 반도체 칩(110)의 상면 또한 덮도록 형성된다.
도 7c를 참조하면, 몰드층(320x) 영역에서 레이저 드릴링 공정을 수행하여 솔더 볼(130T)을 노출시키는 개구부(G3)를 가지는 몰딩부(320)를 형성하고, 레이저 마킹 공정을 통해 몰딩부(320)의 상면 영역에 마킹부(미도시)를 형성한다. 상기 마킹부는 몰딩부(320)에서 개구부(G3)가 형성되지 않은 영역이라면 위치에 구애 받지 않고 형성될 수 있다.
도 8a 내지 도 8d는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지의 제조 방법을 설명하기 위하여 공정 순서에 따라 도시한 단면도들이다. 도 8a 내지 도 8d에 있어서, 도 1 내지 도 7c에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 8a 및 도 8b를 참조하면, 인쇄회로기판(101) 상면에 반도체 칩(110)을 실장한 후, 인쇄회로기판(101)의 상면을 덮는 몰드층(420x)을 형성한다. 몰드층(420x)은 도 7a 및 도 7b의 경우와 달리, 솔더 볼(미도시)이 부착되지 않은 상태에서 형성된다.
도 8c 내지 도 8d를 참조하면, 몰드층(420x) 영역에서 레이저 드릴링 공정을 수행하여 개구부(G4)를 가지는 몰딩부(420)를 형성하고, 레이저 마킹 공정을 통해 반도체 칩(110)의 상면 또는 개구부(G4)가 형성되지 않은 몰딩부(420)의 상면 영역에 마킹부(미도시)를 형성한다. 상술한 바와 같이, 상기 레이저 드릴링 공정 및 레이저 마킹 공정의 순서는 무관하다.
솔더 볼(430T)은 도시된 바와 같이 개구부(G4)의 일부만 채워지도록 형성될 수 있으나, 이에 한정되지 않고 솔더 볼(430T)은 개구부(G4)의 전체가 채워지도록 형성될 수도 있다. 또한, 솔더 볼(430T)은 반도체 패키지(400)의 상면보다 높은 레벨까지 형성될 수도 있다.
도 9는 본 발명의 기술적 사상에 의한 다른 실시예에 따른 적층형 반도체 패키지를 제조하기 위한 레이저 가공부를 도시한 개념도이다. 도 9에 있어서, 도 1 내지 도 8d에서와 동일한 참조 부호는 동일 부재를 나타내며, 여기서는 설명의 간략화를 위하여 이들에 대한 중복 설명은 생략한다.
도 9를 참조하면, 레이저 가공부(2300)는 레이저 광원(미도시)으로부터 방출된 레이저를 가공하여 반도체 패키지(100, 100')에 주사함으로써, 레이저 마킹 또는 레이저 드릴링 공정을 수행한다.
반도체 패키지(100, 100')는 솔더 볼(130B_1)을 부착시키기 전의 하부 반도체 패키지(100_1)일 수 있으며(도 1 내지 도 2d 참조), 여기서는 설명의 간략화를 위해 이에 대한 중복 설명은 생략하기로 한다.
레이저 가공부(2300)는 도 3a 내지 도 3c를 참조하여 설명한 레이저 가공부(1300)와 유사하게, 레이저 공급 장치(미도시)에 포함될 수 있다.
레이저 가공부(2300)는 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)와, 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)의 하부에 각각 배치된 제1 텔레센트릭 렌즈(2300b_1) 및 제2 텔레센트릭 렌즈(2300b_2)를 포함한다.
본 실시예에서의 레이저 가공부(2300)는 도 3b를 참조하여 상술한 레이저 가공부(1300)와 유사한 구조 및 기능을 수행하며, 복수의 스캐너 및 텔레센트릭 렌즈를 포함하는 점에 차이가 있다. 본 실시예에서의 레이저 가공부(2300)는 2개의 스캐너 및 텔레센트릭 렌즈를 구비한 것으로 설명되나, 레이저 가공부가 포함하는 스캐너 및 텔레센트릭 렌즈의 개수는 이에 제한되지 않음은 물론이다.
제1 스캐너(2300a_1)는 레이저 광원(미도시)으로부터 방출된 레이저(L)를 제1 레이저(L1) 및 제2 레이저(L2)로 분할시키는 빔 스플리터(Beam splitter, 2310_1)와, 제1 레이저(L1)의 경로를 반도체 패키지(100)의 상면과 평행한 제2 방향(도 9에서 Y 방향)으로 변경시킬 수 있는 Y 미러(2320_1), 제1 레이저(L1)의 경로를 반도체 패키지(100)의 상면과 평행하되, 상기 제2 방향과 직교하는 제3 방향(도 9에서 Z 방향)으로 변경시킬 수 있는 Z 미러(2330_1), Y 미러(2320_1) 및 Z 미러(2330_1)를 각각 조정하는 Y축 모터(미도시) 및 Z축 모터(미도시)를 포함한다.
제2 스캐너(2300a_2)는 제2 레이저(L2)를 반사시키는 반사 미러(2310_2), 제2 레이저(L2)의 경로를 상기 제2 방향으로 변경시킬 수 있는 Y 미러(2320_2), 제2 레이저(L2)의 경로를 상기 제3 방향으로 변경시킬 수 있는 Z 미러(2330_2), Y 미러(2320_2) 및 Z 미러(2330_2)를 각각 조정하는 Y축 모터(미도시) 및 Z축 모터(미도시)를 포함한다.
도시하지 않았으나, 도 3b를 참조하여 상술한 스캐너(1300a)와 마찬가지로, 제1 스캐너(2300a_1) 및제2 스캐너(2300a_2)는 각각 X축 모터(미도시)를 구비하여, 반도체 패키지(100, 100')의 상면이 이루는 평면(도 9의 Y축, Z축이 이루는 평면)과 수직하는 제1 방향(도 9에서 X 방향)으로 운동할 수 있다. 이 경우, 제1 텔레센트릭 렌즈(2300b_1) 및 제2 텔레센트릭 렌즈(2300b_2)는 각각 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)의 하부에 고정되도록 배치되므로, 제1 텔레센트릭 렌즈(2300b_1) 및 제2 텔레센트릭 렌즈(2300b_2) 또한 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)와 함께 상기 제1 방향에 따른 운동을 하게 된다.
한편, 상술한 바와 같이 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)가 각각의 X축 모터(미도시)를 구비하지 않고, 레이저 가공부(2300)는 레이저 가공부(2300)를 전체적으로 상기 제1 방향으로 운동할 수 있도록 하는 하나의 X축 모터만을 구비할 수도 있다.
제1 텔레센트릭 렌즈(2300b_1) 및 제2 텔레센트릭 렌즈(2300b_2)는 각각 제1 스캐너(2300a_1) 및 제2 스캐너(2300a_2)가 주사한 레이저를 제1 반도체 패키지(100) 및 제2 반도체 패키지(100')에 전달한다.
텔레센트릭 렌즈(1300b, 도 3b 참조)와 마찬가지로, 제1 텔레센트릭 렌즈(2300b_1) 및 제2 텔레센트릭 렌즈(2300b_2)는 제1 레이저(L1) 및 제2 레이저(L2)를 각각 레이저 광축(미도시)에 대하여 평행하도록 만드는 이미지-스페이스 텔레센트릭 렌즈(미도시)와, 상기 이미지-스페이스 텔레센트릭 렌즈(미도시)를 통하여 상기 광축에 대해 평행하게 입사한 레이저를 집광하는 옵젝트-스페이스 텔레센트릭 렌즈(미도시)를 포함할 수 있다.
상기와 같이 레이저 가공부(2300)는 복수의 스캐너 및 텔레센트릭 렌즈를 구비함으로써, 하나의 광원(미도시) 만으로도 동시에 복수의 반도체 패키지에 대하여 레이저 마킹 또는 레이저 드릴링 공정을 수행할 수 있다.
이상, 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 사상 및 범위 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러가지 변형 및 변경이 가능하다.
10: 이송 수단
100: 반도체 패키지
101: 인쇄회로기판
110: 반도체 칩
112: 범퍼
120: 몰딩부
130: 솔더 볼
1000: 레이저 공급 장치
1100: 레이저 광원
1200: 레이저 직경 조절부
1300: 레이저 가공부
1310: 반사 미러
1320: Y 미러
1322: Y축 모터
1330: Z 미러
1332: Z축 모터
1340: 텔레센트릭 렌즈
1350: X축 모터

Claims (10)

  1. 인쇄회로기판의 상면에 하나 이상의 반도체 칩이 실장되고, 상기 인쇄회로기판의 상면을 덮는 몰드층을 포함하는 반도체 패키지를 형성하는 단계와,
    레이저 공급 장치로부터 주사(scanning)되는 레이저의 초점 레벨을 조정하는 제1 레이저 초점 레벨 조정 단계와,
    상기 제1 레이저 초점 레벨 조정 단계에서 초점 레벨이 조정된 상기 레이저로 상기 반도체 패키지를 식별하기 위한 마킹부가 형성되도록 마킹을 수행하는 레이저 마킹 단계와,
    상기 레이저 공급 장치로부터 주사되는 상기 레이저의 초점 레벨을 조정하는 제2 레이저 초점 레벨 조정 단계와,
    상기 제2 레이저 초점 레벨 조정 단계에서 초점 레벨이 조정된 상기 레이저로 상기 몰드층에 레이저 드릴링을 수행하여 개구부를 형성하는 레이저 드릴링 단계를 포함하고,
    상기 제1 레이저 초점 레벨 조정 단계는, 상기 레이저 마킹 단계에서 상기 레이저가 상기 반도체 패키지의 표면에 대해 디포커싱되도록 상기 레이저의 초점 레벨을 조정하고,
    상기 제2 레이저 초점 레벨 조정 단계는, 상기 레이저 드릴링 단계에서 상기 레이저가 상기 반도체 패키지의 표면에 포커싱되도록 상기 레이저의 초점 레벨을 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  2. 제1 항에 있어서,
    상기 레이저 초점 레벨 조정 단계는
    상기 레이저 공급 장치의 적어도 일부가 상기 반도체 패키지의 상면이 이루는 평면과 수직하는 제1 방향으로 운동하여 상기 레이저의 초점 레벨을 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  3. 삭제
  4. 제1 항에 있어서,
    상기 제1 레이저 초점 레벨 조정 단계는
    상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면보다 낮은 레벨에 위치하도록 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  5. 제1 항에 있어서,
    상기 제1 레이저 초점 레벨 조정 단계는
    상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면보다 높은 레벨에 위치하도록 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  6. 삭제
  7. 제1 항에 있어서,
    상기 제2 레이저 초점 레벨 조정 단계는
    상기 레이저의 초점 레벨을 상기 반도체 패키지의 상면과 동일한 레벨에 위치하도록 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  8. 하부 반도체 패키지를 형성하는 단계와,
    상기 하부 반도체 패키지 상에 상부 반도체 패키지를 적층하는 단계를 포함하고,
    상기 하부 반도체 패키지를 형성하는 단계는
    인쇄회로기판의 상면에 하나 이상의 반도체 칩을 실장하는 단계와,
    상기 인쇄회로기판의 상면에 제1 솔더 볼을 형성하는 단계와,
    상기 인쇄회로기판의 상면 및 상기 제1 솔더 볼을 덮는 몰드층를 형성하는 단계와,
    레이저 공급 장치로부터 주사되는 레이저의 초점 레벨을 조정하는 제1 레이저 초점 레벨 조정 단계와,
    상기 제1 레이저 초점 레벨 조정 단계에서 초점 레벨이 조정된 상기 레이저로 상기 하부 반도체 패키지를 식별하기 위한 마킹부가 형성되도록 마킹을 수행하는 레이저 마킹 단계와,
    상기 레이저 공급 장치로부터 주사되는상기 레이저의 초점 레벨을 조정하는 제2 레이저 초점 레벨 조정 단계와,
    상기 제2 레이저 초점 레벨 조정 단계에서 초점 레벨이 조정된 상기 레이저로 상기 몰드층에 레이저 드릴링을 수행하여 상기 제1 솔더 볼의 적어도 일부를 노출시키는 개구부를 형성하는 레이저 드릴링 단계와,
    상기 인쇄회로기판의 하면에 제2 솔더 볼을 형성하는 단계를 포함하고,
    상기 제1 레이저 초점 레벨 조정 단계는, 상기 레이저 마킹 단계에서 상기 레이저가 상기 하부 반도체 패키지의 표면에 대해 디포커싱되도록 상기 레이저의 초점 레벨을 조정하고,
    상기 제2 레이저 초점 레벨 조정 단계는, 상기 레이저 드릴링 단계에서 상기 레이저가 상기 하부 반도체 패키지의 표면에 포커싱되도록 상기 레이저의 초점 레벨을 조정하는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  9. 제8 항에 있어서,
    상기 레이저 드릴링 단계에 의해 형성된 개구부는 측면에 경사를 가지는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
  10. 제9 항에 있어서,
    상기 레이저 마킹 단계 및 레이저 드릴링 단계는 하나의 레이저 광원에 의해 수행되는 것을 특징으로 하는 적층형 반도체 패키지 제조방법.
KR1020140050926A 2014-04-28 2014-04-28 적층형 반도체 패키지의 제조방법 KR102214508B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140050926A KR102214508B1 (ko) 2014-04-28 2014-04-28 적층형 반도체 패키지의 제조방법
US14/661,155 US9673185B2 (en) 2014-04-28 2015-03-18 Method of manufacturing stacked semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140050926A KR102214508B1 (ko) 2014-04-28 2014-04-28 적층형 반도체 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR20150124264A KR20150124264A (ko) 2015-11-05
KR102214508B1 true KR102214508B1 (ko) 2021-02-09

Family

ID=54335493

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140050926A KR102214508B1 (ko) 2014-04-28 2014-04-28 적층형 반도체 패키지의 제조방법

Country Status (2)

Country Link
US (1) US9673185B2 (ko)
KR (1) KR102214508B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8883563B1 (en) * 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US10177131B2 (en) * 2016-03-02 2019-01-08 Samsung Electronics Co., Ltd. Semiconductor packages and methods of manufacturing the same
CN106098595B (zh) * 2016-06-27 2019-04-12 广东国玉科技有限公司 解决芯片制造中金属层标记影响成品率的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110259631A1 (en) * 2008-12-13 2011-10-27 M-Solv Ltd. Method and apparatus for laser machining relatively narrow and relatively wide structures

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5932119A (en) 1996-01-05 1999-08-03 Lazare Kaplan International, Inc. Laser marking system
JPH11114741A (ja) 1997-10-20 1999-04-27 Kitamura Mach Co Ltd 複合マシニングセンタ
KR100283254B1 (ko) 1997-10-23 2001-06-01 마이클 디. 오브라이언 레이저빔을이용한반도체패키지의마킹방법및그장치
US20020170897A1 (en) * 2001-05-21 2002-11-21 Hall Frank L. Methods for preparing ball grid array substrates via use of a laser
US7616669B2 (en) 2003-06-30 2009-11-10 Electro Scientific Industries, Inc. High energy pulse suppression method
JP4505293B2 (ja) 2004-01-16 2010-07-21 テクノポリマー株式会社 多色発色レーザーマーキング用有彩色着色剤、多色発色レーザーマーキング用組成物及びそれを含む成形品並びにレーザーマーキング方法
US7303977B2 (en) * 2004-11-10 2007-12-04 Intel Corporation Laser micromachining method
US20100193481A1 (en) 2004-11-29 2010-08-05 Electro Scientific Industries, Inc. Laser constructed with multiple output couplers to generate multiple output beams
DE112005003088T5 (de) 2004-11-29 2007-10-18 Electro Scientific Industries, Inc., Portland Effiziente Mikrobearbeitungsvorrichtung und Verfahren, das mehrere Laserstrahlen verwendet
KR100674950B1 (ko) * 2005-01-22 2007-01-26 삼성전자주식회사 기준 반도체 칩을 구비하는 반도체 기판 및 이를 이용한반도체 칩 어셈블리 방법
JP4901117B2 (ja) * 2005-03-04 2012-03-21 株式会社東芝 半導体発光素子及び半導体発光素子の製造方法
US9138913B2 (en) * 2005-09-08 2015-09-22 Imra America, Inc. Transparent material processing with an ultrashort pulse laser
KR100900685B1 (ko) 2007-07-19 2009-06-01 삼성전기주식회사 다중 빔 레이저 장치 및 빔 스플리터
US7807573B2 (en) * 2008-09-17 2010-10-05 Intel Corporation Laser assisted chemical vapor deposition for backside die marking and structures formed thereby
US8546189B2 (en) * 2008-09-22 2013-10-01 Stats Chippac, Ltd. Semiconductor device and method of forming a wafer level package with top and bottom solder bump interconnection
KR101060879B1 (ko) 2008-10-31 2011-08-31 삼성전기주식회사 레이저 마킹 장치
US7851894B1 (en) * 2008-12-23 2010-12-14 Amkor Technology, Inc. System and method for shielding of package on package (PoP) assemblies
TWI499024B (zh) * 2009-01-07 2015-09-01 Advanced Semiconductor Eng 堆疊式多封裝構造裝置、半導體封裝構造及其製造方法
US8012797B2 (en) * 2009-01-07 2011-09-06 Advanced Semiconductor Engineering, Inc. Method for forming stackable semiconductor device packages including openings with conductive bumps of specified geometries
US8076776B2 (en) 2009-06-16 2011-12-13 Intel Corporation Integrated circuit package having security feature and method of manufacturing same
US8173552B2 (en) * 2009-08-04 2012-05-08 Intel Corporation Method of fabricating an identification mark utilizing a liquid film assisted by a laser
JP5384284B2 (ja) * 2009-10-09 2014-01-08 株式会社ディスコ レーザー加工装置
US8624374B2 (en) * 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
JP6073780B2 (ja) 2010-05-04 2017-02-01 イ−エスアイ−パイロフォトニクス レーザーズ インコーポレイテッド 連続レーザパルス列を用いて穿孔する方法及び装置
JP4905612B2 (ja) 2010-07-15 2012-03-28 東洋製罐株式会社 レーザーマーキングフィルム
US8304900B2 (en) * 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
US8557629B1 (en) * 2010-12-03 2013-10-15 Amkor Technology, Inc. Semiconductor device having overlapped via apertures
JP5803014B2 (ja) * 2011-06-28 2015-11-04 新光電気工業株式会社 半導体装置の製造方法
KR101299981B1 (ko) 2011-10-05 2013-08-26 주식회사 쿠키혼 레이저 마킹 장치 및 방법
KR101309532B1 (ko) 2011-10-05 2013-09-23 주식회사 쿠키혼 초점렌즈를 이용한 레이저 마킹 장치 및 방법
KR101298706B1 (ko) 2011-11-04 2013-08-26 주식회사 케이랩 레이저 마킹 시스템의 마킹 보정 방법
KR20130056427A (ko) 2011-11-22 2013-05-30 주식회사 고려반도체시스템 레이저 드릴링 장치 및 이를 이용한 레이저 드릴링 가공 방법
US9931712B2 (en) 2012-01-11 2018-04-03 Pim Snow Leopard Inc. Laser drilling and trepanning device
KR20130090143A (ko) * 2012-02-03 2013-08-13 삼성전자주식회사 패키지-온-패키지 타입의 반도체 패키지 및 그 제조방법
KR20130096840A (ko) 2012-02-23 2013-09-02 제일엠텍(주) 자동 초점 조절 기능을 가진 레이저 마킹 장치
KR20130105189A (ko) 2012-03-16 2013-09-25 (주)레이저픽스코리아 레이저 보조빔 장치를 구비한 마킹 및 커팅용 레이저 가공장치
KR20130126201A (ko) 2012-05-11 2013-11-20 아메스산업(주) 양면 레이저 마킹장치
DE112014000506T5 (de) * 2013-01-22 2016-03-03 Ps5 Luxco S.A.R.L. Verfahren zum Herstellen einer Halbleitervorrichtung
US9102011B2 (en) * 2013-08-02 2015-08-11 Rofin-Sinar Technologies Inc. Method and apparatus for non-ablative, photoacoustic compression machining in transparent materials using filamentation by burst ultrafast laser pulses
US9666522B2 (en) * 2014-05-29 2017-05-30 Taiwan Semiconductor Manufacturing Company, Ltd. Alignment mark design for packages

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110259631A1 (en) * 2008-12-13 2011-10-27 M-Solv Ltd. Method and apparatus for laser machining relatively narrow and relatively wide structures

Also Published As

Publication number Publication date
US9673185B2 (en) 2017-06-06
KR20150124264A (ko) 2015-11-05
US20150311187A1 (en) 2015-10-29

Similar Documents

Publication Publication Date Title
JP4425936B2 (ja) 光モジュール
US8222059B2 (en) Method transparent member, optical device using transparent member and method of manufacturing optical device
US7230280B2 (en) Collimating light from an LED device
US9853010B2 (en) Method of fabricating a semiconductor package
US20140235017A1 (en) Semiconductor package and method of forming the same
KR102214508B1 (ko) 적층형 반도체 패키지의 제조방법
US11094682B2 (en) Package structure and method of fabricating the same
US10741993B2 (en) Laser component and method of producing a laser component
US20150371970A1 (en) Semiconductor device and method for manufacturing the same
KR102044092B1 (ko) 도전 범프 상호 연결을 포함하는 반도체 장치
CN106104340B (zh) 光传送模块和光传送模块的制造方法
KR20170048971A (ko) 플립칩 본딩 장치
TWI692044B (zh) 封裝裝置以及半導體裝置的製造方法
KR102033851B1 (ko) 각도를 이루는 다이 반도체 장치
US7649250B2 (en) Semiconductor package
JP5078021B2 (ja) 光導波路モジュール、光導波路モジュールの製造方法
US9551846B1 (en) Method for manufacturing optical engine packages and apparatus from which optical engine packages are manufactured
CN112786462B (zh) 半导体封装方法、半导体组件以及包含其的电子设备
CN212136445U (zh) 芯片的封装结构
US10386586B2 (en) Semiconductor device and manufacturing method thereof
KR101248143B1 (ko) 영상 처리 모듈 및 이를 이용한 엘이디 칩 본딩 장치
KR100729502B1 (ko) 멀티 칩 패키지용 캐리어, 멀티 칩 캐리어 및 그 제작방법
JP7496942B2 (ja) 半導体モジュールおよびその製造方法、電子装置、電子モジュール、ならびに電子装置の製造方法
US6777648B2 (en) Method and system to manufacture stacked chip devices
KR101579670B1 (ko) 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant