JP4564272B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4564272B2 JP4564272B2 JP2004085051A JP2004085051A JP4564272B2 JP 4564272 B2 JP4564272 B2 JP 4564272B2 JP 2004085051 A JP2004085051 A JP 2004085051A JP 2004085051 A JP2004085051 A JP 2004085051A JP 4564272 B2 JP4564272 B2 JP 4564272B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- inclination angle
- semiconductor device
- aspect ratio
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 35
- 229910052710 silicon Inorganic materials 0.000 claims description 35
- 239000010703 silicon Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 24
- 230000015654 memory Effects 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 239000000463 material Substances 0.000 claims description 10
- 238000002955 isolation Methods 0.000 claims description 8
- 230000002093 peripheral effect Effects 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052736 halogen Inorganic materials 0.000 claims description 7
- 150000002367 halogens Chemical class 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 22
- 230000006870 function Effects 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910000042 hydrogen bromide Inorganic materials 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000005094 computer simulation Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- RWRIWBAIICGTTQ-UHFFFAOYSA-N difluoromethane Chemical compound FCF RWRIWBAIICGTTQ-UHFFFAOYSA-N 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Drying Of Semiconductors (AREA)
Description
本発明は、高アスペクト比のトレンチおよび低アスペクト比のトレンチを備えた半導体装置およびその製造方法に関する。
半導体装置においては、素子分離を図るための構造として、半導体基板にトレンチを形成しそのトレンチ内に酸化ケイ素（ＳｉＯ２）のような絶縁性を有する材料を埋め込むようにして形成する素子分離構造（Shallow Trench Isolation：ＳＴＩ）が用いられている。
これは、あるパターンを有する基板を装置の真空反応室内に設置し、その真空反応室内に反応ガスを導入するとともに放電プラズマを発生させ、反応性イオンや活性種（ラジカル）によりエッチングを進行させてトレンチ加工を行うものである。そして、このトレンチ部に絶縁性物質を成膜することで、ＳＴＩ構造を得ることができる。これらは、イオンやラジカルのエネルギーや量を調整することで、被エッチング膜における所望な形状の加工、堆積膜の高い埋め込み特性、高い加工・成膜速度の確保を行っている。
これは、あるパターンを有する基板を装置の真空反応室内に設置し、その真空反応室内に反応ガスを導入するとともに放電プラズマを発生させ、反応性イオンや活性種（ラジカル）によりエッチングを進行させてトレンチ加工を行うものである。そして、このトレンチ部に絶縁性物質を成膜することで、ＳＴＩ構造を得ることができる。これらは、イオンやラジカルのエネルギーや量を調整することで、被エッチング膜における所望な形状の加工、堆積膜の高い埋め込み特性、高い加工・成膜速度の確保を行っている。
しかし、素子構造の微細化が進み、ＳＴＩ形成部分のアスペクト比が高くなることによって、絶縁膜材の埋め込み特性が低下していく傾向にあり、この結果、ＳＴＩ内部が絶縁膜材で完全に埋まらず、内部にボイド等が発生し、これによって素子間のショート発生等の新たな不具合が発生する頻度が高くなってきた。
このようなトレンチ内部への絶縁膜の埋め込み特性の改善を図るようにしたものとしては、例えば特許文献１に示されるものがある。
特開２００２−４３４１３号公報
このようなトレンチ内部への絶縁膜の埋め込み特性の改善を図るようにしたものとしては、例えば特許文献１に示されるものがある。
上記したような絶縁膜の埋め込み特性の改善を図るためには、例えばＳＴＩのテーパー角すなわちトレンチの底面部に対する側壁部の傾斜角度を小さくすること、つまり側壁部の傾斜を緩やかになるように形成することで埋め込み特性を良好に維持するといった方法が考えられる。しかし、このような解決方法では、素子構造の微細化が進むにしたがって素子間距離を短く設定する必要上から、テーパー角を小さくしていって底面部で側壁部同士が接する状態までの距離が短くなることになり、ＳＴＩを形成するトレンチの開口幅に対応してテーパー角の下限値の制約が厳しくなってきていて対応が困難であるのが実情である。
上記のようにテーパー角を小さくしていく場合には、実効的に素子間の絶縁距離が短くなってしまうことで耐圧劣化が生じ、ＳＴＩの本来の素子分離の機能が低下してしまう事態を招くからである。したがって、このような不具合を引き起こさないようにするためには、ある程度テーパー角を高い値に保つことが必要となり、これによって、トレンチの開口幅とテーパー角とが共に特性を優位にするための条件は相反することになり、この制約の中で埋め込み特性を前世代の設計ルール程度に維持することが困難となってきた。
そこで、上記のようなトレンチ内部への絶縁膜の埋め込み特性を良好にするために、従来では、１回で成膜するのではなく、例えば数度の埋め込み工程を繰り返し施すことでトレンチ内を完全に絶縁膜で埋め込むような処理工程を採用する必要がある。ところが、この場合には、埋め込み特性を満たすことができても、生産性の向上を望めず、また低コスト化を図ることが難しい状況である。
本発明は、上記した事情を考慮してなされたもので、その目的は、素子設計ルールの微細化が進んでも、高アスペクト比のトレンチ内への絶縁膜の埋め込み特性を良好に維持することができるようにした構成のトレンチ形状を備えた半導体装置およびその製造方法を提供することにある。
上記目的を達成するために、本発明の半導体装置は、第１のアスペクト比を有する第１のトレンチとこの第１のアスペクト比より低い第２のアスペクト比を有する第２のトレンチが形成されたシリコン基板と、前記第１のトレンチに隣接した前記シリコン基板上にゲート絶縁膜を介して形成された第１のゲート電極と、前記第２のトレンチに隣接した前記シリコン基板上にゲート絶縁膜を介して形成された第２のゲート電極と、前記第１のトレンチおよび第２のトレンチに埋め込まれた絶縁膜とを具備し、前記第１のトレンチは、前記第１のトレンチの底面部に対する前記第１のトレンチの側壁部の傾斜角度が前記底面部側で直角に近い第１の傾斜角度となるように形成され、前記第１のトレンチの開口部側では前記第１の傾斜角度よりも小さい第２の傾斜角度となるように形成され、前記第２のトレンチは、前記第１のトレンチと同時に形成され、前記第２のトレンチの底面部に対する前記第２のトレンチの側壁部の傾斜角度が前記底面部側から前記第２のトレンチの開口部側まで一定で前記第１の傾斜角度より小さい第３の傾斜角度となるように形成したところに特徴を有する。
また、本発明の半導体装置の製造方法は、シリコン基板の表面に高アスペクト比の第１のトレンチおよび低アスペクト比の第２のトレンチをエッチングにより形成して絶縁膜を埋め込むことで素子分離構造を形成する半導体装置の製造方法において、前記シリコン基板に前記高アスペクト比および低アスペクト比のトレンチを開口するようにエッチングマスク材をパターニングする工程と、前記エッチングマスク材がパターニングされた前記シリコン基板を、ハロゲン系ガスにフロロカーボン系ガスおよび酸素を添加したエッチングガスを用いてエッチング処理し、前記第１のトレンチおよび前記第２のトレンチを同時形成する工程と、前記第１のトレンチおよび前記第２のトレンチ内に前記絶縁膜を埋め込む工程とを備え、前記第１のトレンチおよび第２のトレンチを同時形成する工程では、前記第１のトレンチを、前記第１のトレンチの底面部に対する前記第１のトレンチの側壁部の傾斜角度が前記底面部側で直角に近い第１の傾斜角度となるように形成し、前記第１のトレンチの開口部側では前記第１の傾斜角度よりも小さい第２の傾斜角度となるように形成し、前記第２のトレンチを、前記第２のトレンチの底面部に対する前記第２のトレンチの側壁部の傾斜角度が前記底面部側から前記第２のトレンチの開口部側まで一定で前記第１の傾斜角度より小さい第３の傾斜角度となるように形成するところに特徴を有する。
また、本発明の半導体装置の製造方法は、シリコン基板の表面に高アスペクト比の第１のトレンチおよび低アスペクト比の第２のトレンチをエッチングにより形成して絶縁膜を埋め込むことで素子分離構造を形成する半導体装置の製造方法において、前記シリコン基板に前記高アスペクト比および低アスペクト比のトレンチを開口するようにエッチングマスク材をパターニングする工程と、前記エッチングマスク材がパターニングされた前記シリコン基板を、ハロゲン系ガスにフロロカーボン系ガスおよび酸素を添加したエッチングガスを用いてエッチング処理し、前記第１のトレンチおよび前記第２のトレンチを同時形成する工程と、前記第１のトレンチおよび前記第２のトレンチ内に前記絶縁膜を埋め込む工程とを備え、前記第１のトレンチおよび第２のトレンチを同時形成する工程では、前記第１のトレンチを、前記第１のトレンチの底面部に対する前記第１のトレンチの側壁部の傾斜角度が前記底面部側で直角に近い第１の傾斜角度となるように形成し、前記第１のトレンチの開口部側では前記第１の傾斜角度よりも小さい第２の傾斜角度となるように形成し、前記第２のトレンチを、前記第２のトレンチの底面部に対する前記第２のトレンチの側壁部の傾斜角度が前記底面部側から前記第２のトレンチの開口部側まで一定で前記第１の傾斜角度より小さい第３の傾斜角度となるように形成するところに特徴を有する。
本発明の半導体装置およびその製造方法によれば、高アスペクト比（第１のアスペクト比）の第１のトレンチでは側壁部の傾斜角度を底面部側と開口部側とで変化させることで、平面ではなく膨らみを持たせた曲面状に形成しているので、耐圧特性の劣化をなくしながら、トレンチ内部への絶縁膜の埋め込み特性の向上が可能となり、この構造を採用することにより、工程削減による生産効率の向上、低コスト化が可能となる。
以下、本発明を不揮発性メモリの一つであるフラッシュメモリに適用した場合の一実施形態について図面を参照して説明する。
図１はトレンチ形成工程を実施した後の模式的な断面図である。また、図２は、ゲート電極が形成された状態の平面図を示しており、図中Ａ−Ａ線で示す部分の断面が図１に示す構成と対応している。フラッシュメモリを構成するチップは、半導体基板上に多数のメモリセルが形成されるメモリセル領域と、これらメモリセルを駆動するための周辺回路が形成された周辺回路領域とから構成されている。
図１はトレンチ形成工程を実施した後の模式的な断面図である。また、図２は、ゲート電極が形成された状態の平面図を示しており、図中Ａ−Ａ線で示す部分の断面が図１に示す構成と対応している。フラッシュメモリを構成するチップは、半導体基板上に多数のメモリセルが形成されるメモリセル領域と、これらメモリセルを駆動するための周辺回路が形成された周辺回路領域とから構成されている。
図１において、半導体基板であるシリコン基板１には、その上面から所定箇所に素子分離領域形成用のトレンチ２ａ、２ｂが、それぞれ開口幅寸法Ａ１、Ａ２で、同じ深さ寸法Ｄで形成されている。第１のトレンチであるトレンチ２ａは、メモリセル領域３に対応して形成された第１のアスペクト比である高アスペクト比Ｒ１（＝Ｄ／Ａ１）で形成されたものであり、第２のトレンチであるトレンチ２ｂは、周辺回路領域４に対応して形成された第２のアスペクト比である低アスペクト比Ｒ２（＝Ｄ／Ａ２）で形成されたものである。
メモリセル領域３と周辺回路領域４とでは、周辺回路領域４に形成するトランジスタがメモリセルトランジスタに比べて高耐圧のものがあり、トレンチ２ａの幅寸法Ａ１よりもトレンチ２ｂの幅寸法Ａ２の方が広く設定されている。また、トレンチ２ｂの底面部にはエッチング処理条件の関係で一部にエッチングで除去されていない残渣５が堆積して残る状態に形成される。
トレンチ２ａ、２ｂにより、メモリセル領域３、境界部分、周辺回路領域４のそれぞれに分離形成された活性領域６ａ、６ｂ、６ｃには、シリコン基板１の上面に、ゲート絶縁膜としてのシリコン酸化膜７、ゲート電極材料としての多結晶シリコン膜８、ＣＭＰ処理のストッパとなるシリコン窒化膜９およびシリコン基板１のエッチングマスク材として用いるシリコン酸化膜１０が順次積層された構成となっている。
図２で示す構成では、図１のトレンチ２ａ、２ｂ内にシリコン酸化膜を埋め込んで形成したＳＴＩ１１ａ、１１ｂが形成されていると共に、活性領域６ａ、６ｃを横切る方向に形成されたゲート電極１２が示されている。
図３はトレンチ２ａおよびトレンチ２ｂの形状を比較するために示すもので、高アスペクト比のトレンチ２ａと低アスペクト比のトレンチ２ｂとが隣接する境界部分すなわち図１に示す活性領域６ａおよび６ｂの部分の断面を示している。この図において、トレンチ２ａはシリコン基板１の上部開口部での幅寸法Ａ１に対して底面部では幅寸法Ｂ１に狭められた形状となっている。
図３はトレンチ２ａおよびトレンチ２ｂの形状を比較するために示すもので、高アスペクト比のトレンチ２ａと低アスペクト比のトレンチ２ｂとが隣接する境界部分すなわち図１に示す活性領域６ａおよび６ｂの部分の断面を示している。この図において、トレンチ２ａはシリコン基板１の上部開口部での幅寸法Ａ１に対して底面部では幅寸法Ｂ１に狭められた形状となっている。
いま、底面端部のＰ１と開口端部Ｐ２とを結んだ線Ｌが底面に平行な線Ｈとなす角度をテーパー角と定義し、トレンチ２ａのテーパー角をαとすると、このトレンチ２ａの側壁部１３ａは、底面端部Ｐ１においてテーパー角αよりも直角に近い急峻な傾斜角度θ１（底面端部Ｐ１における側壁部１３ａの形状に沿った接線Ｓ１と線Ｈとの成す角）で立ち上がり、上方に行くにしたがって徐々に傾斜角度が緩やかになり、開口端部Ｐ２ではテーパー角αよりも小さい傾斜角度θ２（開口端部Ｐ２における側壁部１３ａの形状に沿った接線Ｓ２と線Ｈと成す角）で終端している。
また、トレンチ２ａの側壁部１３ａは、上記した条件を満たしながら、開口端部Ｐ２付近での形状は、丸みを帯びた形状に形成されている。この結果、トレンチ２ａ内部の断面形状は、底面部から開口部に向かって拡開する度合いが増加するいわゆるラッパ状をなすように形成されている。
一方、トレンチ２ｂのテーパー角をβとすると、このトレンチ２ｂの側壁部１３ｂは、底面端部Ｐ３から開口端部Ｐ４に至るまで、上記した定義に基づいたテーパー角βとほぼ同じ傾斜角度θ３となるように形成されている。また、開口端部Ｐ２、Ｐ４における傾斜角度θ２とθ３とはほぼ同じ値になるように形成されている。
一方、トレンチ２ｂのテーパー角をβとすると、このトレンチ２ｂの側壁部１３ｂは、底面端部Ｐ３から開口端部Ｐ４に至るまで、上記した定義に基づいたテーパー角βとほぼ同じ傾斜角度θ３となるように形成されている。また、開口端部Ｐ２、Ｐ４における傾斜角度θ２とθ３とはほぼ同じ値になるように形成されている。
上記したトレンチ２ａ、２ｂの各テーパー角α、βは、上記した各寸法から式（１）、（２）のようにあらわすことができる。
テーパー角 α＝arctan（２Ｄ／（Ａ１−Ｂ１）） …（１）
テーパー角 β＝arctan（２Ｄ／（Ａ２−Ｂ２）） …（２）
なお、傾斜角度θ２とθ３は必ずしもほぼ同じ値になる必要はなく、傾斜角度θ３が傾斜角度θ１より小さければよい。
テーパー角 α＝arctan（２Ｄ／（Ａ１−Ｂ１）） …（１）
テーパー角 β＝arctan（２Ｄ／（Ａ２−Ｂ２）） …（２）
なお、傾斜角度θ２とθ３は必ずしもほぼ同じ値になる必要はなく、傾斜角度θ３が傾斜角度θ１より小さければよい。
上記のようにトレンチ２ａの側壁の傾斜角が開口部付近で緩やかに、底面部付近で急峻に形成され、トレンチ２ｂの側壁の傾斜角がトレンチ２ａの底面部付近の傾斜角より小さな傾斜角で一定に形成されるので、その後トレンチ内部を埋めるシリコン酸化膜の埋め込み特性が向上するようになる。これは、後述する比較結果からわかるように、高アスペクト比のトレンチ２ａの内部の容積が、他の形状の構成のものに比べて相対的に減少することで、内部への充填性が良好になるためと推定され、埋め込み用シリコン酸化膜の形成を１回の処理で行えると共に、膜厚を厚くすることで埋め込み特性を向上させるなどの必要もなくなるので、生産性の向上も図ることができるようになる。
次に、図１の構成に至るまでの製造工程について図４を参照して説明する。
まず、図４（ａ）に示すように、シリコン基板１上にシリコン酸化膜７、多結晶シリコン膜８、シリコン窒化膜９およびシリコン酸化膜（ＢＳＧ膜）１０を順次成膜する。シリコン酸化膜７はフローティングゲートのゲート絶縁膜として機能するものであり、多結晶シリコン膜８はフローティングゲートとして機能する構成の一部（後工程で多結晶シリコン膜が積層される）であり、シリコン窒化膜９はＣＭＰ処理工程におけるストッパとして機能するものである。また、シリコン酸化膜１０は、シリコン基板１のエッチング時にマスク材として機能するものである。
まず、図４（ａ）に示すように、シリコン基板１上にシリコン酸化膜７、多結晶シリコン膜８、シリコン窒化膜９およびシリコン酸化膜（ＢＳＧ膜）１０を順次成膜する。シリコン酸化膜７はフローティングゲートのゲート絶縁膜として機能するものであり、多結晶シリコン膜８はフローティングゲートとして機能する構成の一部（後工程で多結晶シリコン膜が積層される）であり、シリコン窒化膜９はＣＭＰ処理工程におけるストッパとして機能するものである。また、シリコン酸化膜１０は、シリコン基板１のエッチング時にマスク材として機能するものである。
次に、図４（ｂ）に示すように、活性領域６ａ〜６ｃに対応してフォトリソグラフィ処理によりレジスト１４の塗布および露光現像処理を行いパターニングする。この後、図４（ｃ）に示すように、レジスト１４をマスク材としてシリコン酸化膜１０をエッチング加工し、レジスト１４を剥離する。続いて、シリコン酸化膜１０をマスク材として、シリコン窒化膜９、多結晶シリコン膜８およびシリコン酸化膜７をエッチング加工する。
続いて、図４（ｄ）に示すように、シリコン基板１を処理装置の反応真空容器にて、ハロゲン系ガスにフロロカーボン系ガスおよび酸素を添加したエッチングガスを用いてエッチング処理を行い、トレンチ２ａ、２ｂを形成する。
このとき用いるエッチングガスのガス種としては、例えば、ハロゲン系ガスとしてＣｌ２（塩素ガス）、ＨＢｒ（臭化水素ガス）などであり、フロロカーボン系ガスとして、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ５Ｆ８、Ｃ４Ｆ６などである。
このとき用いるエッチングガスのガス種としては、例えば、ハロゲン系ガスとしてＣｌ２（塩素ガス）、ＨＢｒ（臭化水素ガス）などであり、フロロカーボン系ガスとして、ＣＦ４、ＣＨＦ３、ＣＨ２Ｆ２、Ｃ５Ｆ８、Ｃ４Ｆ６などである。
上記したガス種の機能としては、主としてハロゲン系ガスによりシリコンをエッチングし、酸素によりエッチングしたシリコンを酸化させることで反応生成物として酸化シリコンを生成してこれを堆積シリコン基板１の表面に堆積させる。フロロカーボン系ガスは、酸化シリコンとして堆積する残渣を再びエッチングして飛ばす機能を有している。
また、酸素により酸化されたシリコンは、アスペクト比が高いトレンチすなわちメモリセル領域３のトレンチ２ａにおいては底面部側に進入し難く、トレンチ２ａの底面部がエッチングにより掘り下げられるにしたがって堆積する量が少なくなるため、その側壁部１３ａでは傾斜角度が大きくなっていく。これに対して、アスペクト比が低いトレンチ２ｂでは、開口部の幅寸法Ａ２が広いので、酸化シリコンが底面部まで十分到達可能であり、側壁部１３ｂは緩やかな傾斜角度θ３をもつ形状となる。
また、酸素により酸化されたシリコンは、アスペクト比が高いトレンチすなわちメモリセル領域３のトレンチ２ａにおいては底面部側に進入し難く、トレンチ２ａの底面部がエッチングにより掘り下げられるにしたがって堆積する量が少なくなるため、その側壁部１３ａでは傾斜角度が大きくなっていく。これに対して、アスペクト比が低いトレンチ２ｂでは、開口部の幅寸法Ａ２が広いので、酸化シリコンが底面部まで十分到達可能であり、側壁部１３ｂは緩やかな傾斜角度θ３をもつ形状となる。
したがって、上記したガスの混合比を適当に設定することで反応生成物の生成量をコントロールしたり、あるいは生成された反応生成物の堆積量をコントロールしたりすることができるようになり、所望の形状が得られる条件を設定することができる。また、上記のようにしてエッチング処理をすることで、１回のエッチング処理で同時にトレンチ２ａおよび２ｂの形状を形成することができる。
具体的なエッチング条件の例は以下のとおりである。
ガス流量比：ハロゲン系ガス約７０％、酸素約２０％、フロロカーボン系ガス約１０％、
エッチング圧力：約２０ｍＴｏｒｒ、
ＲＦパワー：５００Ｗ程度。
ガス流量比：ハロゲン系ガス約７０％、酸素約２０％、フロロカーボン系ガス約１０％、
エッチング圧力：約２０ｍＴｏｒｒ、
ＲＦパワー：５００Ｗ程度。
次に、本実施形態の構成のトレンチ２ａ、２ｂのものと、比較のために作成した他の形状をなすトレンチのものについて絶縁膜としてのシリコン酸化膜の埋め込み特性を調べた結果について説明する。図５（ａ）は本実施形態の構成のトレンチ２ａを備えたシリコン基板１を示し、（ｂ）はトレンチ１５の形状がストレートテーパー型のものを備えたシリコン基板１６を示し、（ｃ）はトレンチ１７の形状がボウイング型（弓状型）のものを備えたシリコン基板１８を示している。各トレンチ２ａ、１５、１７には埋め込み特性を測定するための埋め込み用のシリコン酸化膜１９が形成された状態を示している。
図６は、上記したシリコン基板１、１６、１８について、トレンチ２ａ、１５、１７の埋め込み特性を比較した図である。ここで、ボトム高さ量ＢＴ（ｎｍ）とは、図５（ａ）に示したように、シリコン基板１の上面つまりシリコン酸化膜７との界面高さと埋め込み用のシリコン酸化膜１９の成膜状態での表面の底の高さとの差の長さを表したものである。この結果から、本実施形態のものが最もボトム高さ量ＢＴが最も大きく、ストレートテーパー型、ボウイング型の順にボトム高さ量ＢＴが減少している。
また、上記の場合に、本実施形態のトレンチ２ａのシリコン基板１とストレートテーパー型のトレンチ１５のシリコン基板１６について、両者のテーパー角αを同じに設定したときの埋め込み特性を調べた。この結果、同じテーパー角αであるが、ボトム高さ量ＢＴは、それぞれ、１４３ｎｍ、９１ｎｍであった。この結果からも、本実施形態のトレンチ２ａを形成したシリコン基板１を用いた場合が、他のものに比べて埋め込み特性に優位性があることが確認できる。
なお、この場合に、ＳＴＩ１１ａを形成した状態では、隣接する活性領域６ａ間で、トレンチ２ａの底面部を介した素子間距離が同等であることから、絶縁特性を維持しつつ埋め込み特性が向上されていることが分かる。
次に、本実施形態におけるトレンチ２ａを形成したシリコン基板１を用いた場合で、トレンチ開口部側の傾斜角度θ２を変化させた場合の埋め込み特性の評価を行った結果について説明する。なお、ここでは、傾斜角度θ２に代えて、トレンチ２ａの側壁部１６ａについて、開口部側の丸みを帯びた部分を円の一部に近似してその曲率半径ｒをパラメータとして埋め込み特性の評価を行った。
次に、本実施形態におけるトレンチ２ａを形成したシリコン基板１を用いた場合で、トレンチ開口部側の傾斜角度θ２を変化させた場合の埋め込み特性の評価を行った結果について説明する。なお、ここでは、傾斜角度θ２に代えて、トレンチ２ａの側壁部１６ａについて、開口部側の丸みを帯びた部分を円の一部に近似してその曲率半径ｒをパラメータとして埋め込み特性の評価を行った。
ここで、曲率半径ｒはシリコン基板１の上面から深さ２０ｎｍ程度の部分にて算出した値を用いている。図７はその結果を示すもので、上記した定義に基づく曲率半径ｒが大きくなるに連れ、埋め込み特性が向上（ボトム高さ量ＢＴの増加）していることが分かる。これは、傾斜角度θ２に対応させると、より小さくした方が埋め込み特性が向上するということになる。
したがって、この曲率半径ｒを制御することで埋め込み時のボトム高さ量ＢＴを調整することも可能であることが分かる。そして、これによって、従来の埋め込み処理に要する工程数および時間に対して、この構成を採用することで、約２／３に短縮することが確認され、工数削減の効果も得られることがわかった。
次に、計算機のシミュレーションにより、本実施形態のトレンチ２ａの形状の埋め込み特性の評価を行った結果について説明する。このシミュレーションでは、トレンチ２ａの側壁部１６ａについて、深さ方向に上部／中部／下部の３段階に分割し、それぞれの分割領域におけるテーパー角αを変化させて組み合わせを行い、同様に埋め込み特性の評価を行った。この結果から、埋め込み特性における影響度は、上部傾斜部＞中部傾斜部＞下部傾斜部の順に大きいことがわかった。そして、その傾斜角度が緩やかである方が、また、曲率半径で言えば大きい方が埋め込み特性が向上することが、図８に示す結果からわかった。
次に、計算機のシミュレーションにより、本実施形態のトレンチ２ａの形状の埋め込み特性の評価を行った結果について説明する。このシミュレーションでは、トレンチ２ａの側壁部１６ａについて、深さ方向に上部／中部／下部の３段階に分割し、それぞれの分割領域におけるテーパー角αを変化させて組み合わせを行い、同様に埋め込み特性の評価を行った。この結果から、埋め込み特性における影響度は、上部傾斜部＞中部傾斜部＞下部傾斜部の順に大きいことがわかった。そして、その傾斜角度が緩やかである方が、また、曲率半径で言えば大きい方が埋め込み特性が向上することが、図８に示す結果からわかった。
上記した結果を総合すると、トレンチ２ａの側壁部１６ａについて、開口部側（上部傾斜部）の曲率半径ｒを大きく形成したもの、あるいは開口部側のテーパー角αが緩やかとなるように形成したものが、埋め込み特性を向上しつつ、絶縁性を確保した素子分離機能を十分に満足する構成として得ることができることがわかった。なお、本評価にておいては、トレンチ２ａの側壁部１６ａを深さ方向に３分割してシミュレーションした場合で説明したが、その分割数は任意数に設定することができ、その場合でも、同様な結果・効果が得られることは明白である。
（他の実施形態）
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
エッチングガスは、実施形態中で例示したもの以外でも、同種の系列に属するガスであれば適用することができる。また、混合比あるいは流量比も適宜の設定をすることで目的を達成することができる。
本発明は、上記実施例にのみ限定されるものではなく、次のように変形または拡張できる。
エッチングガスは、実施形態中で例示したもの以外でも、同種の系列に属するガスであれば適用することができる。また、混合比あるいは流量比も適宜の設定をすることで目的を達成することができる。
フラッシュメモリに限らず、不揮発性メモリ全般に適用することができるし、不揮発性メモリ以外でも、アスペクト比の異なるトレンチを複数形成すると共に、そのトレンチ内部を絶縁膜で埋める構成を採用する半導体装置全般に適用することができる。
図面中、１はシリコン基板（半導体基板）、２ａ、２ｂはトレンチ、３はメモリセル領域、４は周辺回路領域、６ａ〜６ｃは活性領域、７はシリコン酸化膜（ゲート絶縁膜）、８は多結晶シリコン膜、９はシリコン窒化膜、１０はシリコン酸化膜、１１ａ、１１ｂはＳＴＩ、１２はゲート電極、１３ａ、１３ｂは側壁面である。
Claims (5)
- 第１のアスペクト比を有する第１のトレンチとこの第１のアスペクト比より低い第２のアスペクト比を有する第２のトレンチが形成されたシリコン基板と、
前記第１のトレンチに隣接した前記シリコン基板上にゲート絶縁膜を介して形成された第１のゲート電極と、
前記第２のトレンチに隣接した前記シリコン基板上にゲート絶縁膜を介して形成された第２のゲート電極と、
前記第１のトレンチおよび第２のトレンチに埋め込まれた絶縁膜と
を具備し、
前記第１のトレンチは、前記第１のトレンチの底面部に対する前記第１のトレンチの側壁部の傾斜角度が前記底面部側で直角に近い第１の傾斜角度となるように形成され、前記第１のトレンチの開口部側では前記第１の傾斜角度よりも小さい第２の傾斜角度となるように形成され、
前記第２のトレンチは、前記第１のトレンチと同時に形成され、前記第２のトレンチの底面部に対する前記第２のトレンチの側壁部の傾斜角度が前記底面部側から前記第２のトレンチの開口部側まで一定で前記第１の傾斜角度より小さい第３の傾斜角度となるように形成されていることを特徴とする半導体装置。 - 請求項１に記載の半導体装置において、
前記第１のトレンチはメモリセルが形成される領域に形成され、
前記第２のトレンチは周辺回路が形成される領域に形成されていることを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、
前記第３の傾斜角度は前記第２の傾斜角度に等しいことを特徴とする半導体装置。 - シリコン基板の表面に高アスペクト比の第１のトレンチおよび低アスペクト比の第２のトレンチをエッチングにより形成して絶縁膜を埋め込むことで素子分離構造を形成する半導体装置の製造方法において、
前記シリコン基板に前記高アスペクト比および低アスペクト比のトレンチを開口するようにエッチングマスク材をパターニングする工程と、
前記エッチングマスク材がパターニングされた前記シリコン基板を、ハロゲン系ガスにフロロカーボン系ガスおよび酸素を添加したエッチングガスを用いてエッチング処理し、前記第１のトレンチおよび前記第２のトレンチを同時形成する工程と、
前記第１のトレンチおよび前記第２のトレンチ内に前記絶縁膜を埋め込む工程と
を備え、
前記第１のトレンチおよび第２のトレンチを同時形成する工程では、
前記第１のトレンチを、前記第１のトレンチの底面部に対する前記第１のトレンチの側壁部の傾斜角度が前記底面部側で直角に近い第１の傾斜角度となるように形成し、前記第１のトレンチの開口部側では前記第１の傾斜角度よりも小さい第２の傾斜角度となるように形成し、
前記第２のトレンチを、前記第２のトレンチの底面部に対する前記第２のトレンチの側壁部の傾斜角度が前記底面部側から前記第２のトレンチの開口部側まで一定で前記第１の傾斜角度より小さい第３の傾斜角度となるように形成することを特徴とする半導体装置の製造方法。 - 請求項４に記載の半導体装置の製造方法において、
前記エッチング処理の条件は、ガス流量比がハロゲン系ガス７０％、酸素２０％、フロロカーボン系ガス１０％、エッチング圧力が２０ｍＴｏｒｒ、ＲＦパワーが５００Ｗであることを特徴とする半導体装置の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004085051A JP4564272B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
| US11/085,112 US20050221579A1 (en) | 2004-03-23 | 2005-03-22 | Semiconductor device and method of fabricating the same |
| KR1020050023520A KR100707899B1 (ko) | 2004-03-23 | 2005-03-22 | 반도체 장치 및 그 제조 방법 |
| CNB2005100560678A CN100377332C (zh) | 2004-03-23 | 2005-03-23 | 半导体器件及其制造方法 |
| US11/611,030 US7781293B2 (en) | 2004-03-23 | 2006-12-14 | Semiconductor device and method of fabricating the same including trenches of different aspect ratios |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004085051A JP4564272B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2005276930A JP2005276930A (ja) | 2005-10-06 |
| JP2005276930A5 JP2005276930A5 (ja) | 2006-03-16 |
| JP4564272B2 true JP4564272B2 (ja) | 2010-10-20 |
Family
ID=35046651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004085051A Expired - Lifetime JP4564272B2 (ja) | 2004-03-23 | 2004-03-23 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US20050221579A1 (ja) |
| JP (1) | JP4564272B2 (ja) |
| KR (1) | KR100707899B1 (ja) |
| CN (1) | CN100377332C (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013177576A1 (en) * | 2012-05-25 | 2013-11-28 | The Regents Of The University Of California | Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom |
| US10896803B2 (en) | 2016-08-19 | 2021-01-19 | The Regents Of The University Of California | Ion beam mill etch depth monitoring with nanometer-scale resolution |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4564272B2 (ja) | 2004-03-23 | 2010-10-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JP4533358B2 (ja) * | 2005-10-18 | 2010-09-01 | キヤノン株式会社 | インプリント方法、インプリント装置およびチップの製造方法 |
| US8936995B2 (en) * | 2006-03-01 | 2015-01-20 | Infineon Technologies Ag | Methods of fabricating isolation regions of semiconductor devices and structures thereof |
| KR100801062B1 (ko) * | 2006-07-07 | 2008-02-04 | 삼성전자주식회사 | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 |
| KR100800379B1 (ko) * | 2006-08-29 | 2008-02-01 | 삼성전자주식회사 | 비휘발성 메모리 소자의 게이트 제조방법 |
| KR100913004B1 (ko) * | 2006-09-06 | 2009-08-20 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜치 형성 방법 |
| JP4389229B2 (ja) * | 2006-12-20 | 2009-12-24 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| US20080197378A1 (en) * | 2007-02-20 | 2008-08-21 | Hua-Shuang Kong | Group III Nitride Diodes on Low Index Carrier Substrates |
| JP2009049230A (ja) * | 2007-08-21 | 2009-03-05 | Panasonic Corp | 半導体記憶装置及びその製造方法 |
| JP2010272758A (ja) * | 2009-05-22 | 2010-12-02 | Hitachi High-Technologies Corp | 被エッチング材のプラズマエッチング方法 |
| US8138093B2 (en) * | 2009-08-12 | 2012-03-20 | International Business Machines Corporation | Method for forming trenches having different widths and the same depth |
| KR101666645B1 (ko) * | 2010-08-05 | 2016-10-17 | 삼성전자주식회사 | 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법 |
| FR2999335B1 (fr) * | 2012-12-06 | 2016-03-11 | Commissariat Energie Atomique | Procede ameliore de realisation d'un composant a structure suspendue et d'un transistor co-integres sur un meme substrat. |
| CN104217985A (zh) * | 2013-05-31 | 2014-12-17 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件和浅沟槽的制作方法 |
| CN105470201A (zh) * | 2014-06-18 | 2016-04-06 | 上海华力微电子有限公司 | 一种同时改善STI和FG Poly填充空洞的闪存器件工艺方法 |
| CN105336696A (zh) * | 2014-06-18 | 2016-02-17 | 上海华力微电子有限公司 | 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法 |
| DE112015006921T5 (de) * | 2015-10-16 | 2018-05-30 | Ford Global Technologies, Llc | System und Verfahren für Pseudonavigationshilfe in einem Fahrzeug |
| JP6591291B2 (ja) | 2016-01-07 | 2019-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US10593678B1 (en) * | 2018-08-24 | 2020-03-17 | Micron Technology, Inc. | Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196624A (ja) * | 1989-12-26 | 1991-08-28 | Sony Corp | ドライエッチング方法 |
| JPH09289313A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 半導体装置におけるしきい値電圧の設定方法 |
| JP2001068543A (ja) * | 1999-08-30 | 2001-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004087843A (ja) * | 2002-08-27 | 2004-03-18 | Toshiba Corp | 半導体装置 |
Family Cites Families (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3229058B2 (ja) | 1993-02-05 | 2001-11-12 | 株式会社リコー | 充填溝分離領域を有する半導体装置の製造方法 |
| JP3309620B2 (ja) * | 1995-01-27 | 2002-07-29 | 富士電機株式会社 | ドライエッチングによる部品の製造方法 |
| KR0176153B1 (ko) * | 1995-05-30 | 1999-04-15 | 김광호 | 반도체 장치의 소자분리막 및 그 형성방법 |
| KR19980030859U (ko) * | 1996-11-29 | 1998-08-17 | 진호선 | 남자용 팬티 |
| KR100192178B1 (ko) * | 1996-01-11 | 1999-06-15 | 김영환 | 반도체 소자의 아이솔레이션 방법 |
| US6242788B1 (en) * | 1997-08-01 | 2001-06-05 | Nippon Steel Corporation | Semiconductor device and a method of manufacturing the same |
| JPH11307627A (ja) * | 1997-08-01 | 1999-11-05 | Nippon Steel Corp | 半導体装置及びその製造方法 |
| US6303460B1 (en) * | 2000-02-07 | 2001-10-16 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and method for manufacturing the same |
| KR19990055775A (ko) * | 1997-12-27 | 1999-07-15 | 김영환 | 트랜치를 이용한 반도체 소자의 소자분리 방법 |
| US6060370A (en) * | 1998-06-16 | 2000-05-09 | Lsi Logic Corporation | Method for shallow trench isolations with chemical-mechanical polishing |
| US6159801A (en) * | 1999-04-26 | 2000-12-12 | Taiwan Semiconductor Manufacturing Company | Method to increase coupling ratio of source to floating gate in split-gate flash |
| KR100555490B1 (ko) * | 1999-10-15 | 2006-03-03 | 삼성전자주식회사 | 반도체소자의 트렌치 아이솔레이션 형성 방법 |
| JP3485081B2 (ja) * | 1999-10-28 | 2004-01-13 | 株式会社デンソー | 半導体基板の製造方法 |
| US6303447B1 (en) * | 2000-02-11 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method for forming an extended metal gate using a damascene process |
| JP4200626B2 (ja) * | 2000-02-28 | 2008-12-24 | 株式会社デンソー | 絶縁ゲート型パワー素子の製造方法 |
| JP2002043413A (ja) | 2000-07-25 | 2002-02-08 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
| JP3601439B2 (ja) * | 2000-10-31 | 2004-12-15 | セイコーエプソン株式会社 | 画像表示装置 |
| US6667223B2 (en) * | 2001-07-13 | 2003-12-23 | Infineon Technologies Ag | High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern |
| JP2003060024A (ja) * | 2001-08-13 | 2003-02-28 | Mitsubishi Electric Corp | 半導体装置の製造方法および半導体装置 |
| JP4129189B2 (ja) * | 2002-02-07 | 2008-08-06 | 東京エレクトロン株式会社 | エッチング方法 |
| US7018929B2 (en) * | 2002-07-02 | 2006-03-28 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for reducing a low volatility byproduct from a wafer surface following an etching process |
| KR100466196B1 (ko) * | 2002-07-18 | 2005-01-13 | 주식회사 하이닉스반도체 | 플래시 메모리 제조방법 |
| KR100443126B1 (ko) * | 2002-08-19 | 2004-08-04 | 삼성전자주식회사 | 트렌치 구조물 및 이의 형성 방법 |
| JP2004095886A (ja) * | 2002-08-30 | 2004-03-25 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| KR100481558B1 (ko) * | 2002-09-09 | 2005-04-08 | 동부아남반도체 주식회사 | 에어 갭 특성을 이용한 반도체 ｓｔｉ 형성 방법 |
| US6576558B1 (en) * | 2002-10-02 | 2003-06-10 | Taiwan Semiconductor Manufacturing Company | High aspect ratio shallow trench using silicon implanted oxide |
| US7482178B2 (en) * | 2003-08-06 | 2009-01-27 | Applied Materials, Inc. | Chamber stability monitoring using an integrated metrology tool |
| JP4564272B2 (ja) | 2004-03-23 | 2010-10-20 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20080166854A1 (en) * | 2005-09-09 | 2008-07-10 | Dong-Suk Shin | Semiconductor devices including trench isolation structures and methods of forming the same |
| KR100772704B1 (ko) * | 2005-09-29 | 2007-11-02 | 주식회사 하이닉스반도체 | 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법 |
-
2004
- 2004-03-23 JP JP2004085051A patent/JP4564272B2/ja not_active Expired - Lifetime
-
2005
- 2005-03-22 KR KR1020050023520A patent/KR100707899B1/ko active IP Right Grant
- 2005-03-22 US US11/085,112 patent/US20050221579A1/en not_active Abandoned
- 2005-03-23 CN CNB2005100560678A patent/CN100377332C/zh active Active
-
2006
- 2006-12-14 US US11/611,030 patent/US7781293B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03196624A (ja) * | 1989-12-26 | 1991-08-28 | Sony Corp | ドライエッチング方法 |
| JPH09289313A (ja) * | 1996-04-19 | 1997-11-04 | Sony Corp | 半導体装置におけるしきい値電圧の設定方法 |
| JP2001068543A (ja) * | 1999-08-30 | 2001-03-16 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2004087843A (ja) * | 2002-08-27 | 2004-03-18 | Toshiba Corp | 半導体装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013177576A1 (en) * | 2012-05-25 | 2013-11-28 | The Regents Of The University Of California | Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom |
| US9653309B2 (en) | 2012-05-25 | 2017-05-16 | The Regents Of The University Of California | Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom |
| US10896803B2 (en) | 2016-08-19 | 2021-01-19 | The Regents Of The University Of California | Ion beam mill etch depth monitoring with nanometer-scale resolution |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1674248A (zh) | 2005-09-28 |
| JP2005276930A (ja) | 2005-10-06 |
| KR100707899B1 (ko) | 2007-04-16 |
| KR20060044527A (ko) | 2006-05-16 |
| US7781293B2 (en) | 2010-08-24 |
| US20050221579A1 (en) | 2005-10-06 |
| US20070082458A1 (en) | 2007-04-12 |
| CN100377332C (zh) | 2008-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4564272B2 (ja) | 半導体装置およびその製造方法 | |
| JP5134760B2 (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
| US7314826B2 (en) | Semiconductor device and method of fabricating the same | |
| US7265022B2 (en) | Method of fabricating semiconductor device with STI structure | |
| JP2008141157A (ja) | フラッシュメモリ素子の製造方法 | |
| US8048739B2 (en) | Method of manufacturing flash memory device | |
| US7473601B2 (en) | Method of fabricating flash memory device using sidewall process | |
| US20080044981A1 (en) | Trench Isolation Methods, Methods of Forming Gate Structures Using the Trench Isolation Methods and Methods of Fabricating Non-Volatile Memory Devices Using the Trench Isolation Methods | |
| US20070134877A1 (en) | Method of forming gate of flash memory device | |
| KR20060120977A (ko) | 플래시 메모리 소자의 제조방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100898659B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR20090092927A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| KR20030048958A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| KR20060012695A (ko) | 반도체 장치의 제조 방법 | |
| KR20030048957A (ko) | 자기정렬 플로팅 게이트를 갖는 플래쉬 메모리의 제조 방법 | |
| KR20050057788A (ko) | 플래쉬 메모리 소자의 제조 방법 | |
| KR100990936B1 (ko) | 플래쉬 메모리 소자의 게이트 형성방법 | |
| KR100652383B1 (ko) | 반도체 장치의 제조 방법 | |
| US7262097B2 (en) | Method for forming floating gate in flash memory device | |
| KR100702778B1 (ko) | 플래쉬 메모리 소자의 제조방법 | |
| KR100667649B1 (ko) | 비휘발성 메모리 장치의 제조 방법 | |
| KR100651595B1 (ko) | 플래시 메모리소자 및 그 제조방법 | |
| KR100624947B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100799056B1 (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060130 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060130 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091208 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100420 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100520 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100730 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4564272 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |