JP4129189B2 - エッチング方法 - Google Patents

エッチング方法 Download PDF

Info

Publication number
JP4129189B2
JP4129189B2 JP2003024616A JP2003024616A JP4129189B2 JP 4129189 B2 JP4129189 B2 JP 4129189B2 JP 2003024616 A JP2003024616 A JP 2003024616A JP 2003024616 A JP2003024616 A JP 2003024616A JP 4129189 B2 JP4129189 B2 JP 4129189B2
Authority
JP
Japan
Prior art keywords
etching
gas
type region
processing
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003024616A
Other languages
English (en)
Other versions
JP2003303817A (ja
Inventor
悦夫 飯嶋
明輝 高
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2003024616A priority Critical patent/JP4129189B2/ja
Publication of JP2003303817A publication Critical patent/JP2003303817A/ja
Application granted granted Critical
Publication of JP4129189B2 publication Critical patent/JP4129189B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は,エッチング方法,さらに詳しくはドーパントの異なる又はドープ量の異なる領域を同時にエッチングするのに適したエッチング方法に関する。
【0002】
【従来の技術】
メモリ,ロジック等の半導体素子の高速化を図るなどのため,同一基板上にドープ種が異なる領域,例えばn型不純物であるリン(P)がドープされたn型領域とp型不純物であるボロン(B)がドープされたp型領域又は何もドープされてないp型領域を設け,各領域にゲート電極を有するデュアルゲート構造を形成する場合がある。
【0003】
このようなデュアルゲート構造の各領域のゲート電極は,図4(a)に示すような膜構造に対し,例えば気密な処理室内に互いに対向する上部電極と下部電極を設け各電極に高周波電力を印加可能としたプラズマ処理装置でエッチングすることにより形成される。この膜構造は,シリコン基板10上のゲート酸化膜12上に形成された多結晶シリコンであるポリシリコン膜14に対して選択的に上記各不純物をドーピングすることによりn型領域14a,p型領域14bが形成され,その上に例えば反射防止膜及びレジスト膜からなるマスクパターン16a,16bが形成されている。
【0004】
このような膜構造に対してn型領域14a,p型領域14bを同時にエッチングする場合,従来は,マスクパターン16a,16bをマスクとして,気密な処理容器内にHBrガス,HBrガスとOガスの混合ガス,ClガスとHBrガスの混合ガス等の処理ガスを導入してプラズマ処理を行っていた(例えば特許文献1,2参照)。
【0005】
この場合,例えば上述するようなゲート電極を加工する際には下地のゲート酸化膜12が露出するまでエッチングを行ない(図4(b)),残った部分をオーバーエッチングしていた(図4(c))。
【0006】
【特許文献1】
特開平4−294533号公報
【特許文献2】
特開2000−58511号公報
【0007】
【発明が解決しようとする課題】
しかしながら,このような従来のプラズマエッチングでポリシリコン膜層14のn型領域14aとp型領域14bとを同時にエッチングすると,n型領域14aとp型領域14bとに形成されるゲート電極の形状に差がでるという問題があった。
【0008】
例えばn型不純物やp型不純物などのドーパントの違いによりエッチャントとの化学的な自発反応が異なる。すなわちn型領域14aの方がp型領域よりもエッチャントとの自発反応が大きく,ドーパントのドープ量が多いほどこの差が大きくなる。この化学反応によるエッチングの進行が大きいと,図4(b)に示すようにp型領域14bよりもn型領域14aの方がゲート電極の側面部分がエッチング(サイドエッチング)され易くなる。このため,図4(c)に示すようにp型領域14bについてのエッチングが終ったときには,n型領域14aではさらにサイドエッチングが進んでしまい,n型領域14aのゲート電極とp型領域のゲート電極との間の形状差が大きくなるという問題があった。
【0009】
また,ドーパントの違いによりエッチング速度に差が生じる。すなわち,n型領域14aの方がp型領域14bよりもエッチングレート(エッチング速度)が大きいため,p型領域14bよりもn型領域14aの方が先にエッチングされてしまう。このため,メインエッチングが終ったときには図4(b)に示すようにp型領域14bではポリシリコン膜が残っていてゲート酸化膜12は露出していないのに対して,n型領域14aではゲート酸化膜12が露出する。従って,ゲート酸化膜12が薄いほど,p型領域14bでオーバーエッチングが終ったときには図4(c)に示すようにn型領域14aではゲート酸化膜破れ(ゲートオキサイドブレイク)が生じるおそれが大きいという問題もあった。特に,最近では,半導体装置の集積度の向上に伴う素子の微細化等のために例えばゲート電極を加工する際における下地のゲート酸化膜の膜厚もさらなる薄膜化が図られており,ゲート酸化膜破れが生じ易くなっている。
【0010】
そこで,本発明は,このような問題に鑑みてなされたもので,その目的とするところは,n型領域とp型領域などドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングする際に,各領域に形成された素子の形状差の発生を極力抑えることができ,ゲート酸化膜破れを防止できるエッチング方法を提供することにある。
【0011】
【課題を解決するための手段】
上記課題を解決するために,本発明によれば,気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し,少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより,被処理体に形成された絶縁膜層上の被処理膜層のうち,p型不純物がドープされたp型領域とn型不純物がドープされたn型領域とを同時にエッチングするエッチング方法として新規かつ改良された方法が提供される。
【0012】
すなわち,本発明のある観点に係る発明は,前記処理室内の圧力を少なくとも20mTorr以下,前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上(例えば直径200mmのウエハの場合には約50W以上)とし,前記処理室内に少なくともHBrガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と,前記処理ガスとしてさらにNガスを加え,前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程とを有することを特徴としている。
【0013】
このような本発明の構成によれば,スパッタ現象によるエッチングが進行し,化学反応によるエッチングがあまり進行しないことから,当該エッチングにより被処理体上の上記各領域に形成される例えばゲート電極などの素子のサイドエッチングもあまり進行しないため,各領域に形成される上記素子の形状差の発生を極力抑えることができる。
【0014】
また,より実用的には前記第1のエッチング工程において,前記処理室内の圧力を少なくとも10mTorr以下,前記下部電極へ印加する高周波電力を少なくとも0.3W/cm以上(例えば直径200mmのウエハの場合には約100W以上)とすることが好ましい。また前記第2のエッチング工程において,NガスのHBrガスに対する流量比を少なくとも0.5以下(50%以下)にすることが好ましく,さらに少なくとも0.3以下(30%以下)にすることがより好ましい。
【0015】
また,本発明の別の観点に係る発明は,気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し,少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより,被処理体に形成された絶縁膜層上の被処理膜層のうち,ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングするエッチング方法において,前記処理室内の圧力を少なくとも20mTorr以下,前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし,前記処理室内に少なくともHBrガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と,前記処理ガスとしてさらにNガスを加え,前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程とを有することを特徴としている。
【0016】
また,本発明の別の観点に係る発明は,気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し,少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより,被処理体に形成された絶縁膜層上の被処理膜層のうち,p型不純物がドープされたp型領域とn型不純物がドープされたn型領域とを同時にエッチングするエッチング方法において,前記処理室内の圧力を少なくとも20mTorr以下,前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし,前記処理室内に少なくともHBrガスと不活性ガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と,前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程とを有することを特徴としている。この場合の第1のエッチング工程は,HBrガスの処理ガス全流量に対する流量比を0.2〜0.5としてもよい。また,第1のエッチング工程は,不活性ガスとしてArガスを用いてもよい。この場合にArガスのHBrガスに対する流量比を4以下とすることが好ましい。
【0017】
このように,第1のエッチング工程において処理ガスとしてHBrガスを少なくして例えばArガスなどの不活性ガスを加えることにより,n型領域に形成する素子とp型領域に形成する素子との形状差をより少なくすることができる。
【0018】
また,本発明の別の観点に係る発明は,気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し,少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより,被処理体に形成された絶縁膜層上の被処理膜層のうち,p型不純物がドープされたp型領域とn型不純物がドープされたn型領域とを同時にエッチングするエッチング方法において,前記処理室内の圧力を少なくとも20mTorr以下,前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし,前記処理室内に少なくともHBrガスとNガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と,前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程とを有することを特徴としている。この場合の第1のエッチング工程は,前記Nガスの前記HBrガスに対する流量比を少なくとも0.125以上としてもよい。
【0019】
このように,第1のエッチング工程において処理ガスとしてNガスを加えることにより,n型領域に形成される素子のサイドエッチングを抑えることができるので,n型領域に形成する素子とp型領域に形成する素子との形状差をより少なくすることができる。
【0020】
なお,本明細書中1mTorrは(10−3×101325/760)Pa,1sccmは(10−6/60)m/secとする。
【0021】
【発明の実施の形態】
以下に添付図面を参照しながら,本発明にかかるプラズマ処理装置の好適な実施の形態について詳細に説明する。なお,本明細書及び図面において,実質的に同一の機能構成を有する構成要素については,同一の符号を付することにより重複説明を省略する。
【0022】
以下に,添付図面を参照しながら,本発明にかかるエッチング方法の第1の実施形態について説明する。図1は本実施の形態にかかるエッチング方法を実施するためのエッチング装置の一例としての平行平板型のプラズマエッチング装置の概略構成を示す。
【0023】
このエッチング装置100の保安接地された処理容器102内には,処理室104が形成されており,この処理室104内には,上下動自在なサセプタを構成する下部電極106が配置されている。下部電極106の上部には,高圧直流電源108に接続された静電チャック110が設けられており,この静電チャック110の上面に被処理体,例えば半導体ウェハ(以下,「ウェハ」と称する。)Wが載置される。さらに,下部電極106上に載置されたウェハWの周囲には,絶縁性のフォーカスリング112が配置されている。また,下部電極106には,整合器118を介して第2高周波電源120が接続されている。
【0024】
また,下部電極106の載置面と対向する処理室104の天井部には,多数のガス吐出孔122aを備えた上部電極122が配置されている。上部電極122と処理容器102との間には絶縁体123が介装され電気的に絶縁されている。また,上部電極122には,整合器119を介してプラズマ生成高周波電力を出力する第1高周波電源121が接続されている。
【0025】
なお,上記上部電極122には第1高周波電源121から例えば30MHz以上,好ましくは60MHzの第1高周波電力が供給される。また,下部電極106には,第1高周波電力の周波数よりも低い周波数,例えば10MHz以上で,30MHzよりも小さい周波数,好ましくは13.56MHzの第2高周波電力が第1高周波電源120から供給される。
【0026】
上記ガス吐出孔122aには,ガス供給管124が接続され,さらにそのガス供給管124には,例えばNガスを供給するプロセスガス供給系126aと,Oガスを供給するプロセスガス供給系126b,少なくともHとBrを含むガスさらに具体的にはHBrガスを供給するプロセスガス供給系126cが接続されている。
【0027】
各プロセスガス供給系126a,126b,126cには,それぞれ開閉バルブ132a,132b,132cと流量調整バルブ134a,134b,134cを介して,Clガス供給源136a,Oガス供給源136b,HBrガス供給源136cが接続されている。
【0028】
また,処理容器102の下方には,不図示の真空引き機構と連通する排気管150が接続されており,その真空引き機構の作動により,処理室104内を所定の減圧雰囲気に維持することができる。
【0029】
次に,上記エッチング装置を用いて本実施の形態にかかるエッチング方法を適用する工程について図2を参照しながら説明する。先ず,本発明にかかるエッチング方法を適用する図2(a)に示す膜構造の具体例について説明する。
【0030】
この膜構造は次のように形成される。シリコンからなるシリコン基板200の上面に絶縁膜として下地のゲート酸化膜202を形成し,このゲート酸化膜202上に多結晶シリコン膜であるポリシリコン膜204をCVD(化学気相成長法)などにより積層する。続いて,被処理膜層としてのポリシリコン膜層204に対して選択的にn型不純物のリン(P)をドーピングすることによりn型領域204aを形成し,またポリシリコン膜層204に対して選択的にp型不純物のボロン(B)をドーピングすることによりp型領域204bを形成する。その後,n型領域204a,p型領域204bのそれぞれに例えばTEOS(Tetraethylorthosilicate;テトラエトキシシラン),NSG(nondoped silicate glass),SiN(シリコンナイトライド)などのいわゆるハードマスクからなるマスクパターン206a,206bを形成する。
【0031】
こうして形成された膜構造におけるポリシリコン膜層204のn型領域204a,p型領域204bを同時にエッチングする。本発明においては,メインエッチング(第1のエッチング工程)を行い,続いてオーバーエッチング(第2のエッチング工程)を行う。
【0032】
先ず,メインエッチング工程では,気密な処理室104内に少なくともHBrガスを含む処理ガスを導入してゲート酸化膜202の一部が露出するまでポリシリコン膜204をエッチングする。この場合,シリコン基板上の被処理面とエッチャントとの化学反応によるエッチングよりも,物理的に被処理面をたたくようなエッチング,すなわち処理室104内で発生させるプラズマ中のイオンが被処理面に衝突し被処理面の原子をはじき出すスパッタ現象によるエッチングが強くなるような条件でエッチングを行う。具体的にはプラズマ中のイオンエネルギを増大するように例えば処理室104内の圧力が少なくとも20mTorr以下の低圧になるようにし,下部電極106に印加する高周波電力(バイアス電力)が少なくとも50W以上,すなわちウエハの単位面積あたりの高周波電力で表すと0.15W/cm以上の高バイアスとなるようにしてエッチングを行う。
【0033】
これにより,スパッタ現象によるエッチングが進行し,化学反応によるエッチングがあまり進行しないことから,当該エッチングによりシリコン基板200上の各領域204a,204bに形成されるゲート電極のサイドエッチングもあまり進行しないため,図2(b)に示すように各ゲート電極の形状差の発生を抑えることができる。
【0034】
なお,このメインエッチング工程は,ゲート酸化膜202の一部が露出するまでのエッチングであって,ポリシリコン膜204のゲート酸化膜202に対する選択比が小さくなってもゲート酸化膜破れが生じることはない。従って,処理室104内をより低圧にし,かつ下部電極106に印加する高周波電力をより大きくして高バイアスにするほど,ポリシリコン膜204のゲート酸化膜202に対する選択比が小さくなるが,ゲート酸化膜破れが発生することはない。これは上記エッチング条件を特にゲート酸化膜破れを気にする必要のないメインエッチング工程で適用するのが有効であることを意味する。
【0035】
また,たとえゲート酸化膜202が多く露出するまで上記の条件でメインエッチングを行ったとしても,各領域204a,204bにおけるエッチングレート(エッチング速度)にはあまり差が生じないことから,ポリシリコン膜層204は各領域204a,204bともに同様にエッチングされるため,酸化膜破れの発生を防止できる。これにより,ゲート酸化膜202をいかに薄膜化しても,ドーパントの違いによる酸化膜破れが発生することを防止できる。
【0036】
ここでエッチングの際の条件として必要なパラメータを変えてポリシリコン膜層204のn型領域204a,p型領域204bのエッチングレートにどのような影響があるかを実験した結果を示す。
【0037】
ポリシリコン膜のうち各領域204a,204bのエッチングレートの比が1であることが理想的であるが,実際にこの比を1にするのは困難である。従って,各エッチングレートの比を1に近づけることができれば,エッチング後の形状差をなくしていくことができ,ゲート酸化膜破れも生じないようにすることができる。
【0038】
ベースとするエッチングの際の条件(第1のベースとする条件)は,例えば処理室104内の圧力が10mTorr,上部電極122と下部電極106との間隔100mm,HBrガス/Oガスの流量比(HBrガスの流量/Oガスの流量)は78sccm/2sccmとし,ウェハ裏面冷却ガス圧力はセンタ,エッジともに3Torr,処理室104内の設定温度については下部電極を60℃,上部電極を80℃,側壁部を60℃,上部電極122に印加する高周波電力を350W,下部電極106に印加する高周波電力を75Wとする。なお,ゲート酸化膜の膜厚を15Å(Å:オングストローム)として実験を行った。また,ウエハWは直径200mmのものを用いた。
【0039】
先ず,上記第1のベースとする条件でエッチングを行った場合,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,1.258程度となった。
【0040】
この第1のベースとする条件のうち,下部電極106に印加する高周波電力(バイアス電力)だけを75Wから150Wに増加してエッチングを行った場合,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,1.100程度となり,各領域204a,204bのエッチングレートの比が1に近づくことがわかった。すなわち,下部電極106に印加する高周波電力(バイアス電力)を増加すれば,スパッタ現象によるエッチングを進行させ,化学反応によるエッチングの進行を抑えることができることがわかった。
【0041】
この条件からさらに処理室104内の圧力を10mTorrから5mTorrに低下してエッチングを行った場合,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,実用的な1.049程度となり,各領域204a,204bのエッチングレートの比は,さらに1に近づくことがわかった。すなわち,処理室104内の圧力を低下すれば,スパッタ現象によるエッチングを進行させ,化学反応によるエッチングの進行をさらに抑えることができることがわかった。
【0042】
このような実験を重ねると,スパッタ現象によるエッチングを進行させ,化学反応によるエッチングの進行を抑えるような条件,例えば処理室104内の圧力が少なくとも20mTorr以下より実用的には10mTorr以下の低圧になるようにし,下部電極106に印加する高周波電力が少なくとも0.15W/cm以上(例えば直径200mmのウエハの場合には50W以上)以上となるようにし,またより実用的には0.3W/cm以上(例えば直径200mmのウエハの場合には100W以上)の高バイアスとなるような条件でエッチングを行うことにより,各領域204a,204bのエッチングレートの比を実用的な値にすることができることがわかる。
【0043】
次に,気密な処理室104内に少なくともHBrガスを含む処理ガスを導入して最終的に残った部分(ゲート電極の下部のテーパ部分など)のポリシリコン膜204をエッチングするオーバーエッチング(第2のエッチング工程)を行う。ここでは,処理ガスとしてさらにNガスを添加する。これにより,Nガスによりゲート電極の側壁が保護され,既にエッチングされたゲート電極の側壁における化学反応によるエッチングの進行が抑えられ,オーバーエッチングの段階でもゲート電極のサイドエッチングを抑えることができる。但し,NガスのHBrガスに対する流量比が多すぎるとエッチストップやゲート酸化膜に対する選択比の低下を引き起してしまうので,具体的にはゲート電極の側壁にサイドエッチングが進行を抑えることができる程度で,しかもゲート電極の下部などその他のエッチングの進行がストップしない程度,例えばNガスのHBrガスに対する流量比が少なくとも0.5以下(50%以下)とするのが好ましく,より実用的には0.3以下(30%以下)とするのがより好ましい。
【0044】
また,このオーバーエッチング工程においても,さらに化学的な反応を抑えてスパッタ力を高めるため,処理室104内の圧力を20mTorr以下の低い圧力にすることがより好ましい。
【0045】
また,この場合は下部電極に印加する高周波電力を大きくしないで済むことから,ポリシリコン膜204のゲート酸化膜202に対する選択比の低下を抑えることができるので,オーバーエッチングにおいてゲート酸化膜破れを防止できる。
【0046】
このようなオーバーエッチングの際の条件としては,例えば処理室104内の圧力が10mTorr,上部電極122と下部電極106との間隔120mm,HBrガス/Oガス/Nガスの流量比(HBrガスの流量/Oのガス流量/Nガスの流量)は30sccm/2sccm/5sccmとし,ウェハ裏面冷却ガス圧力はセンタ,エッジともに20Torr,処理室104内の設定温度については下部電極を60℃,上部電極を80℃,側壁部を60℃,上部電極122に印加する高周波電力を100W,下部電極106に印加する高周波電力を75Wとする。
【0047】
このようなオーバーエッチングを施すことにより,図2(c)に示すようにn型領域204aとp型領域204bにほとんど形状差のないゲート電極を形成することができる。
【0048】
次に,上記メインエッチング(第1のエッチング工程)において,HBrガスの流量を少なくするとともに不活性ガスを加えた処理ガスを用いた場合について説明する。上述したようにメインエッチングでは,エッチング条件として下部電極106に印加する高周波電力,処理室104内の圧力を適切に選ぶことにより,n型領域に形成する素子とp型領域に形成する素子との形状差を少なくすることができる。
【0049】
ところが,エッチング条件としてさらにHBrガスの流量を少なくするとともに不活性ガスを加えた処理ガスを用いることにより,n型領域に形成する素子とp型領域に形成する素子との形状差をより一層少なくすることができる。これは,例えばHBrガスを少なくすると,HBrラジカルが少なくなり化学反応によるエッチングを抑えることができ,処理ガスにArガスなどの不活性ガスをさらに加えることにより,スパッタ現象によるエッチングを進行させることができると考えられるからである。
【0050】
以下に,図2(a)と同様の膜構造に対して,メインエッチング(第1のエッチング工程)を行った場合の実験結果を説明する。ベースとするエッチングの際の条件(第2のベースとする条件)は,例えば処理室104内の圧力が5mTorr,上部電極122と下部電極106との間隔100mm,HBrガス/Oガスの流量比(HBrガスの流量/Oガスの流量)は99sccm/1sccmとし,ウェハ裏面冷却ガス圧力はセンタ,エッジともに10Torr,処理室104内の設定温度については下部電極を70℃,上部電極を80℃,側壁部を60℃,上部電極122に印加する高周波電力を100W,下部電極106に印加する高周波電力を100Wとする。また,ウエハWは直径200mmのものを用いた。
【0051】
先ず,上記第2のベースとする条件でエッチングを行った場合,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,1.11程度となった。
【0052】
第2のベースとする条件のうち,HBrガスの流量を少なくし,その分Arガスを追加する。例えばArガス/HBrガスの流量比(Arガスの流量/HBrガスの流量)を50sccm/49sccmとしてメインエッチングを行ったところ,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,756(Å/min)/733(Å/min),すなわち1.03程度となり,各領域204a,204bのエッチングレートの比がさらに1に近づくことがわかった。
【0053】
続いて,さらにHBrガスの流量を少なくし,その分Arガスを追加する。例えばArガス/HBrガスの流量比(Arガスの流量/HBrガスの流量)を80sccm/20sccmとしてメインエッチングを行ったところ,n型領域204aとp型領域204bのエッチングレートの比(n型領域204aのエッチングレート/p型領域204bのエッチングレート)は,533(Å/min)/521(Å/min),すなわち1.02程度となり,各領域204a,204bのエッチングレートの比がさらに1に近づくことがわかった。
【0054】
このようにHBrガスを少なくすることにより化学反応によるエッチングを抑えることができるが,あまり少なくしすぎると,エッチングがストップ又はエッチングの進行が遅くなってしまうので,実用的にはHBrガスの処理ガス全流量に対する流量比は,20%〜50%(0.2〜0.5)とし,またArガスのHBrガスに対する流量比を4以下とすることが好ましい。
【0055】
次に,上記メインエッチング(第1のエッチング工程)においても,処理ガスにNガスを加えた処理ガスを用いた場合について説明する。上述したようにオーバーエッチングにおいて,処理ガスにNガスを加えることにより,n型領域に形成する素子とp型領域に形成する素子との形状差を少なくすることができる。ところが,メインエッチングにおいても,処理ガスにNガスを加えることにより,n型領域に形成する素子とp型領域に形成する素子との形状差をより少なくすることができる。これはメインエッチングにおいてNガスを加えることにより,例えばゲート電極の側壁にSiNの保護膜が形成されることが要因の1つと考えられるからである。
【0056】
以下に,図2(a)と同様の膜構造に対して,ポリシリコン膜204の露出面の自然酸化膜を除去するエッチング処理を行うブレークスルーエッチングを行った後に,メインエッチング(第1のエッチング工程)を行った場合の実験結果を説明する。ブレークスルーエッチングの際の条件は,例えば処理室104内の圧力が10mTorr,上部電極122と下部電極106との間隔80mm,処理ガスとしてCFガス,Arガスの混合ガスを用い,そのCFガス/Arガスの流量比(CFガスの流量/Arガスの流量)は50sccm/150sccmとし,ウェハ裏面冷却ガス圧力はセンタ,エッジともに3Torr,処理室104内の設定温度については下部電極を75℃,上部電極を80℃,側壁部を60℃,上部電極122に印加する高周波電力を350W,下部電極106に印加する高周波電力を150Wとする。ブレークスルーエッチングは5secの時間だけ行う。
【0057】
また,メインエッチングにおけるベースとするエッチングの際の条件(第3のベースとする条件)は,例えば処理室104内の圧力が10mTorr,上部電極122と下部電極106との間隔100mm,処理ガスとしてHBrガス,Oガス,Arガスを用い,HBrガス/Oガス/Arガスの流量比(HBrガスの流量/Oガスの流量/Arガスの流量)は120sccm/1sccm/180sccmとし,ウェハ裏面冷却ガス圧力はセンタを3Torr,エッジを10Torrとし,処理室104内の設定温度については下部電極を70℃,上部電極を80℃,側壁部を60℃,上部電極122に印加する高周波電力を100W,下部電極106に印加する高周波電力を120Wとする。メインエッチングは43secの時間だけ行う。なお,ウエハWは直径200mmのものを用いた。
【0058】
先ず,上記第3のベースとする条件でエッチングを行った場合には,図3(a)に示すように,n型領域304aのゲート電極の上部側壁がサイドエッチングされるのに対して,p型領域304bのゲート電極はサイドエッチングされない点で形状に差がある。
【0059】
ところが,第3のベースとする条件のうち,Nガスを加え,さらにNガスの流量を9sccm,12sccm,15sccmと増加していくに連れて形状差がなくなっていく。例えばNガスの流量が9sccm,12sccm程度では未だ形状差が残るものの,Nガスの流量が15sccmとなると,図3(b)に示すようにn型領域304aのゲート電極の上部側壁304wはサイドエッチングされなくなり,p型領域304bのゲート電極もサイドエッチングされないので,ほとんど形状差がなくなることがわかった。このように,メインエッチングの場合においても処理ガスにNガスを追加することにより,n型領域に形成する素子とp型領域に形成する素子との形状差をより少なくすることができる。
【0060】
このように,Nガスを多くした方がより形状差がなくなる。但し,実用的には,NガスのHBrガスに対する流量比を少なくとも0.125以上とすれば十分である。また,メインエッチングであるので,Nガスの流量はオーバーエッチングの場合よりも多くすることができる。これはメインエッチングの場合には酸化膜破れなどを気にする必要がないので,下部電極へ印加する高周波電力など他の条件をある程度可変できるためである。
【0061】
以上,説明したようにメインエッチングの段階とオーバーエッチングの段階それぞれにおける処理条件を的確に設定することにより,n型領域とp型領域を同時にエッチングする際の各領域に形成される素子の形状差の発生を極力抑えることができ,結果的にゲート酸化膜破れを防止することができる。
【0062】
以上,添付図面を参照しながら本発明に係る好適な実施形態について説明したが,本発明は係る例に限定されないことは言うまでもない。当業者であれば,特許請求の範囲に記載された範疇内において,各種の変更例または修正例に想到し得ることは明らかであり,それらについても当然に本発明の技術的範囲に属するものと了解される。
【0063】
例えば,本実施の形態では,上部電極122と下部電極106にそれぞれ高周波電力を印加するプラズマエッチング処理装置について説明したが,必ずしもこれに限定されるものではなく,例えば下部電極のみに高周波電力を印加するプラズマエッチング装置に適用してもよい。
【0064】
また,本実施の形態において,絶縁膜上の被処理膜層であるポリシリコン膜層をエッチングする場合について説明したが,必ずしもこれに限定されるものではなく,被処理膜層としてはその他の多結晶シリコンや例えばWSi/Poly/Ox構造などのポリサイド膜層等のシリコン系膜層に適用してもよく,また,W/WN/Poly/Ox構造などのメタル層をメタルエッチングする場合に適用してもよい。
【0065】
また,本実施の形態では,n型不純物としてリンをドープしてn型領域としp型不純物としてボロンをドープしてp型領域とした場合について説明したが,n型不純物やp型不純物としてはこれに限定されるものではなく,またドープ量の異なる領域として,例えばn型不純物としてリンをドープした領域をn型領域とし何もドープしていない領域をp型領域とした場合や,同じリンをドープした領域であってもドープ量の異なる領域を有する場合であってもよい。
【0066】
【発明の効果】
以上詳述したように本発明によれば,被処理体に形成された絶縁膜層上の被処理膜層のうち,例えばp型不純物がドープされたp型領域とn型不純物がドープされたn型領域のようにドープされたドーパントの異なる領域,又は例えばn型不純物がドープされたn型領域と何もドープされていないp型領域などのようにドープ量の異なる領域を同時にエッチングして各領域にゲート電極などの素子を形成する際,各領域に形成された素子の形状差の発生を極力抑えることができ,ゲート酸化膜破れを防止できる。
【図面の簡単な説明】
【図1】本発明の実施の形態におけるエッチング方法を適用可能なエッチング装置の概略構成図。
【図2】同実施の形態におけるエッチング方法の工程を示す模式図。
【図3】同実施の形態においてNガスを加えてメインエッチングした場合のゲート電極の形状を示す図。
【図4】従来のプラズマ処理を行った場合の工程を示す模式図。
【符号の説明】
100…エッチング装置
102…処理容器
104…処理室
106…下部電極
108…高圧電流電源
110…静電チャック
112…フォーカスリング
118…整合器
119…整合器
120…高周波電源
121…高周波電源
122…上部電極
122a…ガス供給孔
123…絶縁体
124…ガス供給管
126a,126b,126c…ガス供給系
132a〜132c…開閉バルブ
134a〜134c…流量調整バルブ
126a〜126c…ガス供給源
150…排気管
200…シリコン基板
202…ゲート酸化膜
204a…n型領域
204b…p型領域
206a…マスクパターン
206b…マスクパターン
304a…n型領域
304b…p型領域
W…ウェハ

Claims (5)

  1. 気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、p型不純物がドープされたp型領域とn型不純物がドープされたn型領域とを同時にエッチングするエッチング方法において、
    前記処理室内の圧力を少なくとも20mTorr以下、前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし、前記処理室内に少なくともHBrガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と、
    前記処理ガスとしてさらにNガスを加え、前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程と、を有し、
    前記第2のエッチング工程では、N ガスのHBrガスに対する流量比を少なくとも0.3以下にしたことを特徴とするエッチング方法。
  2. 前記第1のエッチング工程は、前記処理室内の圧力を少なくとも10mTorr以下、前記下部電極へ印加する高周波電力を少なくとも0.3W/cm以上としたことを特徴とする請求項1に記載のエッチング方法。
  3. 気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、ドープされたドーパントの異なる領域又はドープ量の異なる領域を同時にエッチングするエッチング方法において、
    前記処理室内の圧力を少なくとも20mTorr以下、前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし、前記処理室内に少なくともHBrガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と、
    前記処理ガスとしてさらにNガスを加え、前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程と、を有し、
    前記第2のエッチング工程では、N ガスのHBrガスに対する流量比を少なくとも0.3以下にしたことを特徴とするエッチング方法。
  4. 気密な処理室内に互いに対向する上部電極と下部電極を設け前記処理室内に少なくともHBrガスを含む処理ガスを導入し、少なくとも前記下部電極に高周波電力を印加してプラズマ処理を行うことにより、被処理体に形成された絶縁膜層上の被処理膜層のうち、p型不純物がドープされたp型領域とn型不純物がドープされたn型領域とを同時にエッチングするエッチング方法において、
    前記処理室内の圧力を少なくとも20mTorr以下、前記下部電極へ印加する高周波電力を少なくとも0.15W/cm以上とし、前記処理室内に少なくともHBrガスと不活性ガスを含む処理ガスを導入してマスクパターンをマスクとして前記絶縁膜の一部が露出するまで前記被処理膜層にエッチング処理を施す第1のエッチング工程と、
    前記第1のエッチング工程で残った前記被処理膜層の部分を除くエッチング処理を施す第2のエッチング工程と、を有し、
    前記第1のエッチング工程では、前記不活性ガスとしてArガスを用い、前記Arガスの前記HBrガスに対する流量比を4以下にしたことを特徴とするエッチング方法。
  5. 前記第1のエッチング工程は、前記HBrガスの前記処理ガス全流量に対する流量比を0.2〜0.5としたことを特徴とする請求項に記載のエッチング方法。
JP2003024616A 2002-02-07 2003-01-31 エッチング方法 Expired - Fee Related JP4129189B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003024616A JP4129189B2 (ja) 2002-02-07 2003-01-31 エッチング方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002031047 2002-02-07
JP2002-31047 2002-02-07
JP2003024616A JP4129189B2 (ja) 2002-02-07 2003-01-31 エッチング方法

Publications (2)

Publication Number Publication Date
JP2003303817A JP2003303817A (ja) 2003-10-24
JP4129189B2 true JP4129189B2 (ja) 2008-08-06

Family

ID=29404937

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003024616A Expired - Fee Related JP4129189B2 (ja) 2002-02-07 2003-01-31 エッチング方法

Country Status (1)

Country Link
JP (1) JP4129189B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564272B2 (ja) * 2004-03-23 2010-10-20 株式会社東芝 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2003303817A (ja) 2003-10-24

Similar Documents

Publication Publication Date Title
US6440870B1 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
US7105431B2 (en) Masking methods
US7109085B2 (en) Etching process to avoid polysilicon notching
KR20160055877A (ko) 주기적 에칭 프로세스를 이용하여 에칭 스톱 층을 에칭하기 위한 방법들
JPH06177091A (ja) 半導体装置の製造方法
JP2018516463A (ja) 先進的なパターニングプロセスにおけるスペーサ堆積および選択的除去のための装置および方法
JPWO2005076336A1 (ja) 半導体装置の製造方法および絶縁膜のエッチング方法
US6716766B2 (en) Process variation resistant self aligned contact etch
EP0954877B1 (en) Method for reducing plasma-induced charging damage
EP1299904A2 (en) Method of etching tungsten or tungsten nitride electrode gates in semiconductor structures
JP4153708B2 (ja) エッチング方法
JP4129189B2 (ja) エッチング方法
US20030045113A1 (en) Fabrication method of semiconductor integrated circuit device
JP2001250817A (ja) ドライエッチング方法及び半導体装置の製造方法
JPH09260366A (ja) 半導体装置の製造方法
US20040259369A1 (en) Method of forming gate electrode in semiconductor device
JP2007149812A (ja) 半導体装置の製造方法
KR100607650B1 (ko) 반도체소자의 제조 방법
JPH11288923A (ja) トレンチの形成方法およびそれを用いる半導体装置の製造方法
US20040009667A1 (en) Etching method
US20080150028A1 (en) Zero interface polysilicon to polysilicon gate for semiconductor device
JP2001057382A (ja) 半導体装置の製造方法
JP2002261077A (ja) ドライエッチング方法
JPH0774148A (ja) ドライエッチング方法
KR20030056114A (ko) 선택적 에피택셜 성장법을 이용한 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071211

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080513

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080516

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140523

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees