CN1674248A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1674248A
CN1674248A CNA2005100560678A CN200510056067A CN1674248A CN 1674248 A CN1674248 A CN 1674248A CN A2005100560678 A CNA2005100560678 A CN A2005100560678A CN 200510056067 A CN200510056067 A CN 200510056067A CN 1674248 A CN1674248 A CN 1674248A
Authority
CN
China
Prior art keywords
groove
mentioned
angle
inclination
ratio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005100560678A
Other languages
English (en)
Other versions
CN100377332C (zh
Inventor
松本孝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of CN1674248A publication Critical patent/CN1674248A/zh
Application granted granted Critical
Publication of CN100377332C publication Critical patent/CN100377332C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明的半导体器件具有：半导体衬底；高深宽比的槽，形成在该半导体衬底的表面，侧壁部分相对于底面部分的倾斜角度在底面部分一侧成为接近直角的第一倾斜角度，而在开口部分一侧则成为小于第一倾斜角度的第二倾斜角度；以及，低深宽比的槽，以低于上述高深宽比的槽的低深宽比形成，其侧壁部分相对于底面部分的倾斜角度成为从底面部分一侧到开口部分一侧几乎一致、且接近上述第二倾斜角度的第三倾斜角度。

Description

半导体器件及其制造方法
技术领域
本发明涉及兼备高深宽比槽和低深宽比槽的半导体器件及其制造方法。
背景技术
在半导体器件中，作为用于隔离元件的结构，使用在半导体衬底上形成槽、并向其中填充氧化硅(SiO2)之类绝缘性材料而形成的元件隔离结构(槽隔离)。
这是把具有某种用于蚀刻的图形的半导体衬底设置在真空反应室中，在向真空反应室中输入反应气体的同时，使其产生放电等离子体、反应离子和游离子来进行蚀刻，加工槽。此后，在形成的槽部分成膜绝缘物质，从而能得到STI结构。这种STI结构能通过调整离子和游离子的能量和数量把被蚀刻的薄膜加工成所期望的形状，并确保淀积膜的高填充特性和加工、成膜的高速进行。
然而，由于元件构造细微化的进展，STI形成部分的深宽比变高，绝缘膜材料的填充特性有下降的趋势，结果导致STI内部不能被绝缘薄膜材料完全填满，内部产生空隙，而由这些空隙引起的元件间短路等新的不利现象发生的频率就越来越高。
谋求这类槽内部的绝缘膜填充特性改善的信息，曾在特开2002-43413号公报上登载。
为改善上述的绝缘膜填充特性，可考虑以下方法：比如把STI结构的锥度即槽侧壁部分相对于底面部分的倾斜角度缩小，也就是通过减缓侧壁部分的倾斜度来维持良好的填充特性。但是，这种解决方案会产生以下的不利情况：由于元件构造细微化的进展，有必要缩短元件间的距离，此时若考虑上述情况而缩小锥度，则在底面部分与侧壁部分交叉的部分之间的距离将会缩短。因此，与形成STI的槽开口宽度相对应，对锥度下限值的限制就变得越发严格，难以应对。
如上述那样减小锥度，则会由于元件间实际的绝缘距离的缩短引起耐压性的降低，并导致STI原有的元件隔离功能的下降。为了避免这种情况的发生，就有必要把锥度的大小保持在较高的数值。既，使开口宽度与锥度优化的条件相互矛盾，在此限制下，要把填充特性维持在前一代设计规则的水平就变得困难。
要改善上述槽内部的绝缘膜的填充特性，有必要采用以下处理工序：即并非一次成膜，例如可通过数次反复填充，将槽内部填满绝缘膜。然而，在这种情况下，即使填充特性能令人满意的，却不能期望生产率的提高，并且谋求低成本也尤为困难。
发明内容
本发明是基于对上述情况的考虑后所作的。其目的在于提供一种半导体器件及其制造方法。这种半导体器件具有即使元件设计规则不断细微化，也能维持高深宽比槽内部的绝缘膜填充特性良好的槽形状。
本发明的半导体器件的特征在于具有：
半导体衬底；
高深宽比的槽，形成在半导体衬底的表面，侧壁部分相对于底面部分的倾斜角度在底面部分一侧成为接近直角的第一倾斜角度，而在开口部分一侧则成为小于第一倾斜角度的第二倾斜角度；以及，
低深宽比的槽，以低于上述高深宽比的槽的低深宽比形成，其侧壁部分相对于底面部分的倾斜角度成为从底面部分一侧到开口部分一侧几乎一致、且接近上述第二倾斜角度的第三倾斜角度。
此外，本发明的半导体器件的制造方法包括：
在半导体衬底的表面对蚀刻掩模材料构图，以开口高深宽比和低深宽比的槽形成部分的工序；
利用在卤族气体中混有碳氟化合物类气体和氧气的蚀刻气体对上述已对蚀刻掩模材料构图的上述半导体衬底进行蚀刻处理的工序，
其特征在于：利用上述蚀刻工序同时形成高深宽比和低深宽比的槽。
附图说明
图1是表示本发明一实施方式的槽形成状态示意性剖面图。
图2是用形成栅电极的状态表示的示意性平面图。
图3是说明槽的详细形状的示意性剖面图。
图4A～4D是与制造工序各阶段对应的示意性剖面图。
图5是表示比较填充特性后的槽形状的图。
图6是用尺寸BT表示的各种类型的槽的填充特性的测定结果图。
图7是用尺寸BT表示的改变槽上部的曲率半径时的填充特性的测定的结果图。
图8是用尺寸BT表示的改变槽上部的锥度时的填充特性的测定的结果图。
具体实施方式
以下参照附图对本发明应用于作为非易失性存储器的一种的快闪存储器的一实施方式进行说明。
图1是实施槽形成工序后的示意性剖面图。图2是控制栅电极形成后状态的平面示意图，图中1-1线所示部分的剖面与图1所示的结构相对应。构成快闪存储器的芯片是由半导体衬底上形成多个存储单元的存储单元区和形成驱动存储单元的周边电路的周边电路区所构成。
图1中，在作为半导体衬底的硅衬底1中，从上表面至规定处形成有用于形成元件隔离区域的槽2a和2b，分别以开口宽度尺寸A1、A2及相同深度D形成。槽2a是与存储单元区域3相对应的，以高深宽比R1(＝D/A1)形成。槽2b是与周边电路区域相对应的，以低深宽比R2(＝D/A2)形成。
将存储单元区域3与周边电路区域4进行比较，在周边电路区域4上形成的晶体管较存储单元区域3的存储单元晶体管有较高的耐压性。因此，与槽2a的宽度A1相比，槽2b的宽度A2设计得更大。此外，槽2b的底面部分由于蚀刻处理条件的关系，局部形成了未被蚀刻的残渣5堆积的状态。
由于槽2a、2b的作用，在存储单元区域3、边界部分、周边电路区域4中隔离形成有源区6a、6b和6c。在有源区6a、6b和6c中，在硅衬底1上面形成了作为栅绝缘膜的氧化硅7、作为栅电极材料的多晶硅膜8、作为CMP处理阻挡层的氮化硅膜9和用于硅衬底1的蚀刻掩模材料的氧化硅膜10依次淀积而成的结构。
在图2的结构表示，向图1中的槽2a、2b内填充氧化硅膜以形成STI11a、11b的同时以横穿有源区域6a、6c的方向形成控制栅电极12的状态。
图3用于将槽2a和2b的形状进行比较，表示了高深宽比的槽2a和低深宽比的槽2b毗连的边界部分即图1所示的有源区6a、6b部分的剖面。在此图中，槽2a的形状为，在底面部分的宽度B1比在硅衬底1上部的开口宽度A1窄。
此时，若把连接底面端部P1和开口端部P2的线L和平行于底面的线H所成的角度定义为锥度，并设槽2a的锥度为α，则槽2a的侧壁部分13a在底面端部P1以比锥度α更接近直角的较陡的倾斜角度θ1(在底面端部P1的沿侧壁部分13a的切线S1与线H所成角度)上升，随着向上行进，倾斜角度逐渐变小，在开口端部P2则形成比锥度α更小的倾斜角度θ2(在开口端部P2的沿侧壁部分13a的切线S2与线H所成角度)。
其次，槽2a的侧壁部分13a在满足上述条件的同时，开口端部P2附近形成了较为圆滑的形状。因而，槽2a内部的剖面就形成了一个从底面部分到开口部分自下而上扩展程度逐渐增大的所谓的喇叭状。
另一方面，若设槽2b的锥度为β，则从底面端部P3到开口端部P4为止，槽2b的侧壁部分13b形成的倾斜角度θ3与上述定义中的锥度β几乎一致。而且与开口端部P2、P4处的倾斜角度θ2、θ3也几乎一致。此外，上述各倾斜角度θ1、θ2与θ3分别相当于第一倾斜角度、第二倾斜角度和第三倾斜角度。
上述槽2a、2b的各锥度α、β可从上述各尺寸表示为以下的(1)、(2)式。
锥度α＝arctan(2D/(A1-B1))...(1)
锥度β＝arctan(2D/(A2-B2))...(2)
另外，倾斜角度θ2与θ3并没有必要一定相同，只要倾斜角度θ3比θ1小即可。
如上所述，由于槽2a的侧壁的倾斜角在开口部分附近较缓，在底面部分附近较陡，而槽2b的侧壁的倾斜角则保持在一个小于槽2a在底面部分附近的倾斜角的固定值，所以在此之后向槽内部填充氧化硅膜的填充特性就能得到提高。正如从后述比较结果中可以看出的一样，可能是由于高深宽比的槽2a内部的容积和其他形状的槽相比有所减少而使得内部的填充性将能得到改善，能一次性地形成填充用的氧化硅膜的同时，不再需要通过加大膜的厚度来提高填充特性，从而能达到生产率的提高。
以下，参照图4对形成图1所示结构的制造工序进行说明。
首先，如图4A所示，在硅衬底1上依次形成氧化硅膜7、多晶硅膜8、氮化硅膜9及氧化硅膜(BSG膜)10。氧化硅膜7具有浮栅的栅绝缘膜的功能，多晶硅膜8是起浮栅作用的结构的一部分(在后道工序中会层叠更多的多晶硅膜)，氮化硅膜9具有CMP处理工序中的阻挡层的功能。此外，氧化硅膜10则具有在对硅衬底进行蚀刻时的掩模材料的功能。
其次，如图4B所示，与有源区6a～6c相对应进行光刻，即涂抹抗蚀剂14、进行曝光显影处理以构图。此后，如图4C所示，以抗蚀剂14为掩模材料对氧化硅膜10进行蚀刻加工，剥离抗蚀剂14。接着，以氧化硅膜10为掩模材料，对氮化硅膜9、多晶硅膜8及氧化硅膜7进行蚀刻加工。
接下来，如图4D所示，在处理装置的真空反应容器中，对硅衬底1利用在卤族气体中添加碳氟化合物类气体和氧气的蚀刻气体进行蚀刻，从而形成槽2a和2b。
此时用于蚀刻的气体，例如作为卤族气体可以是氯气、HBr(溴化氢)等，作为碳氟化合物类气体可以是CF4、CHF3、CH2F2、C5F8、C4F6等。
上述各类气体的主要功能在于：利用卤族气体对硅进行蚀刻，利用氧气来氧化被蚀刻过的硅，从而生成作为反应性生成物的氧化硅，并使其淀积在硅衬底1的表面上。而碳氟化合物类气体则具有对氧化硅淀积残渣进行再次蚀刻使其散去的功能。
此外，被氧气氧化的硅进入高深宽比的槽即存储单元区域3的槽2a的底面部分变得困难。其次，由于蚀刻作用槽2a的底面部分被掘深，能淀积的量减少，因此侧壁部分13a的倾斜角度就变得越来越大。与此相对，低深宽比的槽2b由于开口部分宽度尺寸2A较大，氧化硅有能够充分到达底面部分，侧壁部分13b就能形成一个保持较缓倾斜角度θ3的形状。
因此，可以通过适当设定上述气体的混合比例来控制反应生成物的生成量，或者控制已生成的反应生成物的淀积量，即，可以设定条件来获得预期的形状。此外，如上文所述，仅通过一次蚀刻处理就可以同时形成槽2a和2b的形状。
具体的蚀刻条件举例如下。
气体流量比：卤族气体约70％、氧气约20％、碳氟化合物类气体约10％
蚀刻压力：约20mT
RF功率：500W左右
其次，对本实施方式结构的槽2a和2b及为做比较而制作的其他形状的槽，就其中作为绝缘膜的硅氧化膜的填充特性进行了研究，以下就其结果作说明。图5A表示具有本实施方式结构的槽2a的硅衬底1，图5B表示槽15的形状具有直线锥度型的硅衬底16，图5C表示槽17的形状具有弓形状的硅衬底18。图中示出了槽2a、15、17中已形成了用于测定填充特性的填充用硅氧化膜已形成的状态。
图6是对上述硅衬底1、16、18的槽2a、15、17的填充特性进行比较的图。在此，如图5所示，表示填充特性的尺寸BT(nm)是硅衬底1的上表面即与硅氧化膜7的界面高度与填充用的硅氧化膜19成膜状态的表面的底部的高度二者间的差值。由此结果可看出，本实施方式的表示填充特性的尺寸BT最大，按从直线锥度型到弓形的顺序，BT逐渐减小。
另外，对本实施方式的槽2a结构的硅衬底1和直线锥度型槽15结构的硅衬底16，将二者的锥度α设定为同一值时就其填充特性进行了研究。结果，虽然锥度α一致，但表示填充特性的尺寸BT各为143nm、91nm。从中可以得知，使用形成本实施方式的槽2a的硅衬底1时，与其他相比，其填充特性较好。
另外，在这样的情况下形成STI11a的状态，在相邻的有源区6a之间，由于隔着槽2a底面部分的元件间距离相同，因此既能维持绝缘特性又能提高填充特性。
其次，说明对在使用本实施方式的槽2a结构的硅衬底1的情况下改变槽开口部分一侧的倾斜角度θ2时的填充特性进行评价的结果。在此，不采用倾斜角度θ2，而是将槽2a的侧壁部分16a的开口部分一侧的较圆滑的部分近拟为圆的一部分，用其曲率半径r作为变量来进行填充特性的评价。
这里的曲率半径r使用的是利用从硅衬底1的上表面到深度为20nm左右的部分计算出的值。图7表示了其结果，可知，以上定义的曲率半径r越大，填充特性就会越高(尺寸BT增大)。把这与倾斜角度θ2相对应，则表示倾斜角度θ2越小，越能提高填充特性。
由此得知，可通过控制曲率半径r来调整填充时的尺寸BT值。对于以往填充处理所需要的工序数和时间，通过采用这种结构，可使所需时间缩短到约2/3，也能收到削减工序数的效果。
其次，利用计算机的模拟对本实施方式的槽2a形状的填充特性进行了评价，以下就其结果加以说明。在此模拟中，把槽2a的侧壁部分16a沿深度方向分割为上部、中部、下部三个阶段。改变各分割区的锥度α的大小并相互组合，同样对填充特性进行了评价。从结果可知，对填充特性的影响程度，按照上部倾斜部分＞中部倾斜分＞下部倾斜部分的顺序排列。而且，倾斜角度越缓和，从曲率半径方面来说，即曲率半径越大填充特性越能得到提高。这从图8所示结果中可以看出。
综合以上结果，增大槽2a侧壁部分16a的开口部分一侧(上部倾斜部分)的曲率半径r，或者减缓开口部分一侧的锥度α，就能获得既能提高填充特性、又能使绝缘性得到确保的充分的元件隔离功能的结构。此外，在这一评价中，说明了把槽2a的侧壁部分16a沿深度方向分割成三部分进行模拟的情况，但是实际上可以把分割数设定为任意数，在那样的前提下也能得出同样的结果和效果。
本发明不只适用于以上实施例，也可以如下进行变形或扩充。
蚀刻用气体，除了实施方式中例示的以外，只要是属于同一系列的气体即可适用。而且，可适宜地设定其混合比或流量比来达到所期望的目的。
不只局限于快闪存储器，适用于所有的非易失性存储器。而且即使是非易失性存储器以外的，只要是采用在形成多个不同深宽比槽的同时用绝缘膜填充槽内部的结构的半导体器件，本发明就都适用。

Claims (6)

1.一种半导体器件，其特征在于具有：
半导体衬底；
高深宽比的槽，形成在该半导体衬底的表面，侧壁部分相对于底面部分的倾斜角度在底面部分一侧成为接近直角的第一倾斜角度，而在开口部分一侧则成为小于第一倾斜角度的第二倾斜角度；以及，
低深宽比的槽，以低于上述高深宽比的槽的低深宽比形成，其侧壁部分相对于底面部分的倾斜角度成为从底面部分一侧到开口部分一侧几乎一致、且接近上述第二倾斜角度的第三倾斜角度。
2.如权利要求1所述的半导体器件，其特征在于：
上述高深宽比的槽是作为形成存储单元的区域的元件隔离区域而形成的；
上述低深宽比的槽是作为形成周边电路的区域的元件隔离区域而形成的。
3.如权利要求2所述的半导体器件，其特征在于：
在形成上述多个槽的半导体衬底上，形成有栅绝缘膜和栅电极。
4.一种半导体器件的制造方法，包括：
在半导体衬底的表面对蚀刻掩模材料构图，以开口高深宽比和低深宽比的槽形成部分的工序；
利用在卤族气体中混有碳氟化合物类气体和氧气的蚀刻气体对上述已对蚀刻掩模材料构图的上述半导体衬底进行蚀刻处理的工序，
其特征在于：利用上述蚀刻工序同时形成高深宽比和低深宽比的槽。
5.如权利要求4所述的半导体器件的制造方法，其特征在于：
在上述蚀刻工序之前，设置在半导体衬底上层叠栅绝缘膜和栅电极材料的工序。
6.一种半导体器件的制造方法，包括：
形成多晶硅膜的工序；
形成氮化硅膜的工序；
形成氧化硅膜的工序；
以抗蚀剂为掩模，将形成在上述半导体衬底上的氧化硅膜、氮化硅膜、多晶硅膜以及栅绝缘膜蚀刻成与高深宽比的槽和低深宽比的槽相对应的图形的工序；
以通过该蚀刻工序被构图了的上述氧化硅膜作为掩模，用在卤族气体中混合了碳氟化合物类气体和氧气的蚀刻气体，把上述半导体衬底蚀刻到规定深度以形成槽的工序；以及，
在上述槽内填充形成绝缘膜的工序。
CNB2005100560678A 2004-03-23 2005-03-23 半导体器件及其制造方法 Active CN100377332C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004085051A JP4564272B2 (ja) 2004-03-23 2004-03-23 半導体装置およびその製造方法
JP2004085051 2004-03-23

Publications (2)

Publication Number Publication Date
CN1674248A true CN1674248A (zh) 2005-09-28
CN100377332C CN100377332C (zh) 2008-03-26

Family

ID=35046651

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100560678A Active CN100377332C (zh) 2004-03-23 2005-03-23 半导体器件及其制造方法

Country Status (4)

Country Link
US (2) US20050221579A1 (zh)
JP (1) JP4564272B2 (zh)
KR (1) KR100707899B1 (zh)
CN (1) CN100377332C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217985A (zh) * 2013-05-31 2014-12-17 中芯国际集成电路制造(上海)有限公司 半导体器件和浅沟槽的制作方法
CN105336696A (zh) * 2014-06-18 2016-02-17 上海华力微电子有限公司 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法
CN105470201A (zh) * 2014-06-18 2016-04-06 上海华力微电子有限公司 一种同时改善STI和FG Poly填充空洞的闪存器件工艺方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4564272B2 (ja) 2004-03-23 2010-10-20 株式会社東芝 半導体装置およびその製造方法
JP4533358B2 (ja) 2005-10-18 2010-09-01 キヤノン株式会社 インプリント方法、インプリント装置およびチップの製造方法
US8936995B2 (en) * 2006-03-01 2015-01-20 Infineon Technologies Ag Methods of fabricating isolation regions of semiconductor devices and structures thereof
KR100801062B1 (ko) * 2006-07-07 2008-02-04 삼성전자주식회사 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법
KR100800379B1 (ko) * 2006-08-29 2008-02-01 삼성전자주식회사 비휘발성 메모리 소자의 게이트 제조방법
KR100913004B1 (ko) * 2006-09-06 2009-08-20 주식회사 하이닉스반도체 반도체 소자의 트랜치 형성 방법
JP4389229B2 (ja) * 2006-12-20 2009-12-24 エルピーダメモリ株式会社 半導体装置の製造方法
US20080197378A1 (en) * 2007-02-20 2008-08-21 Hua-Shuang Kong Group III Nitride Diodes on Low Index Carrier Substrates
JP2009049230A (ja) * 2007-08-21 2009-03-05 Panasonic Corp 半導体記憶装置及びその製造方法
JP2010272758A (ja) * 2009-05-22 2010-12-02 Hitachi High-Technologies Corp 被エッチング材のプラズマエッチング方法
US8138093B2 (en) * 2009-08-12 2012-03-20 International Business Machines Corporation Method for forming trenches having different widths and the same depth
KR101666645B1 (ko) * 2010-08-05 2016-10-17 삼성전자주식회사 다양한 소자 분리 영역들을 갖는 반도체 소자의 제조 방법
WO2013177576A1 (en) * 2012-05-25 2013-11-28 The Regents Of The University Of California Method for fabrication of high aspect ratio trenches and formation of nanoscale features therefrom
FR2999335B1 (fr) * 2012-12-06 2016-03-11 Commissariat Energie Atomique Procede ameliore de realisation d'un composant a structure suspendue et d'un transistor co-integres sur un meme substrat.
MX2018002975A (es) * 2015-10-16 2018-06-11 Ford Global Tech Llc Sistema y metodo para asistencia de seudonavegacion en un vehículo.
JP6591291B2 (ja) 2016-01-07 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US10896803B2 (en) 2016-08-19 2021-01-19 The Regents Of The University Of California Ion beam mill etch depth monitoring with nanometer-scale resolution
US10593678B1 (en) * 2018-08-24 2020-03-17 Micron Technology, Inc. Methods of forming semiconductor devices using aspect ratio dependent etching effects, and related semiconductor devices

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03196624A (ja) * 1989-12-26 1991-08-28 Sony Corp ドライエッチング方法
JP3229058B2 (ja) 1993-02-05 2001-11-12 株式会社リコー 充填溝分離領域を有する半導体装置の製造方法
JP3309620B2 (ja) * 1995-01-27 2002-07-29 富士電機株式会社 ドライエッチングによる部品の製造方法
KR0176153B1 (ko) * 1995-05-30 1999-04-15 김광호 반도체 장치의 소자분리막 및 그 형성방법
KR19980030859U (ko) * 1996-11-29 1998-08-17 진호선 남자용 팬티
KR100192178B1 (ko) * 1996-01-11 1999-06-15 김영환 반도체 소자의 아이솔레이션 방법
JPH09289313A (ja) * 1996-04-19 1997-11-04 Sony Corp 半導体装置におけるしきい値電圧の設定方法
JPH11307627A (ja) * 1997-08-01 1999-11-05 Nippon Steel Corp 半導体装置及びその製造方法
US6242788B1 (en) * 1997-08-01 2001-06-05 Nippon Steel Corporation Semiconductor device and a method of manufacturing the same
US6303460B1 (en) * 2000-02-07 2001-10-16 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and method for manufacturing the same
KR19990055775A (ko) * 1997-12-27 1999-07-15 김영환 트랜치를 이용한 반도체 소자의 소자분리 방법
US6060370A (en) * 1998-06-16 2000-05-09 Lsi Logic Corporation Method for shallow trench isolations with chemical-mechanical polishing
US6159801A (en) * 1999-04-26 2000-12-12 Taiwan Semiconductor Manufacturing Company Method to increase coupling ratio of source to floating gate in split-gate flash
JP4666700B2 (ja) * 1999-08-30 2011-04-06 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100555490B1 (ko) * 1999-10-15 2006-03-03 삼성전자주식회사 반도체소자의 트렌치 아이솔레이션 형성 방법
JP3485081B2 (ja) * 1999-10-28 2004-01-13 株式会社デンソー 半導体基板の製造方法
US6303447B1 (en) * 2000-02-11 2001-10-16 Chartered Semiconductor Manufacturing Ltd. Method for forming an extended metal gate using a damascene process
JP4200626B2 (ja) * 2000-02-28 2008-12-24 株式会社デンソー 絶縁ゲート型パワー素子の製造方法
JP2002043413A (ja) 2000-07-25 2002-02-08 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP3601439B2 (ja) * 2000-10-31 2004-12-15 セイコーエプソン株式会社 画像表示装置
US6667223B2 (en) * 2001-07-13 2003-12-23 Infineon Technologies Ag High aspect ratio high density plasma (HDP) oxide gapfill method in a lines and space pattern
JP2003060024A (ja) * 2001-08-13 2003-02-28 Mitsubishi Electric Corp 半導体装置の製造方法および半導体装置
JP4129189B2 (ja) * 2002-02-07 2008-08-06 東京エレクトロン株式会社 エッチング方法
US7018929B2 (en) * 2002-07-02 2006-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Method for reducing a low volatility byproduct from a wafer surface following an etching process
KR100466196B1 (ko) * 2002-07-18 2005-01-13 주식회사 하이닉스반도체 플래시 메모리 제조방법
KR100443126B1 (ko) * 2002-08-19 2004-08-04 삼성전자주식회사 트렌치 구조물 및 이의 형성 방법
JP2004087843A (ja) * 2002-08-27 2004-03-18 Toshiba Corp 半導体装置
JP2004095886A (ja) * 2002-08-30 2004-03-25 Fujitsu Ltd 半導体装置及びその製造方法
KR100481558B1 (ko) * 2002-09-09 2005-04-08 동부아남반도체 주식회사 에어 갭 특성을 이용한 반도체 ｓｔｉ 형성 방법
US6576558B1 (en) * 2002-10-02 2003-06-10 Taiwan Semiconductor Manufacturing Company High aspect ratio shallow trench using silicon implanted oxide
US7482178B2 (en) * 2003-08-06 2009-01-27 Applied Materials, Inc. Chamber stability monitoring using an integrated metrology tool
JP4564272B2 (ja) 2004-03-23 2010-10-20 株式会社東芝 半導体装置およびその製造方法
US20080166854A1 (en) * 2005-09-09 2008-07-10 Dong-Suk Shin Semiconductor devices including trench isolation structures and methods of forming the same
KR100772704B1 (ko) * 2005-09-29 2007-11-02 주식회사 하이닉스반도체 테이퍼형태의 트렌치를 갖는 반도체소자의 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217985A (zh) * 2013-05-31 2014-12-17 中芯国际集成电路制造(上海)有限公司 半导体器件和浅沟槽的制作方法
CN105336696A (zh) * 2014-06-18 2016-02-17 上海华力微电子有限公司 一种同时改善STI和FG Poly填充孔洞工艺窗口的方法
CN105470201A (zh) * 2014-06-18 2016-04-06 上海华力微电子有限公司 一种同时改善STI和FG Poly填充空洞的闪存器件工艺方法

Also Published As

Publication number Publication date
KR20060044527A (ko) 2006-05-16
US20070082458A1 (en) 2007-04-12
JP4564272B2 (ja) 2010-10-20
CN100377332C (zh) 2008-03-26
KR100707899B1 (ko) 2007-04-16
US7781293B2 (en) 2010-08-24
US20050221579A1 (en) 2005-10-06
JP2005276930A (ja) 2005-10-06

Similar Documents

Publication Publication Date Title
CN1674248A (zh) 半导体器件及其制造方法
US11588032B2 (en) Three-dimensional semiconductor memory devices and methods of fabricating the same
KR102416028B1 (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
US7550363B2 (en) Method of fabricating a semiconductor device having first and second trenches using non-concurrently formed hard mask patterns
US7999304B2 (en) Semiconductor device
KR20190125811A (ko) 3차원 반도체 메모리 장치
US10734403B2 (en) Nonvolatile memory devices comprising a conductive line comprising portions having different profiles and methods of fabricating the same
CN107611129B (zh) 三维非易失性存储器及其制造方法
CN1897255A (zh) 具有垂直沟道的半导体器件及其制造方法
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
CN1812107A (zh) 半导体器件和半导体器件的制造方法
CN1518089A (zh) 具有多栅极绝缘层的半导体装置及其制造方法
CN108962973B (zh) 包括形成有鳍结构的多栅极晶体管的半导体器件
US20110129992A1 (en) Method for fabricating vertical channel type non-volatile memory device
CN101047119A (zh) 具有球形凹陷栅极的半导体器件的制造方法
CN1873957A (zh) 分离栅极快闪元件与其制造方法
TWI404195B (zh) 非揮發性記憶體
JP2008098281A (ja) 半導体装置の製造方法
CN1941386A (zh) 半导体器件
CN112687524B (zh) 一种晶圆弯曲度调整方法
US20060094181A1 (en) Method for fabricating semiconductor device having a trench structure
KR102522161B1 (ko) 반도체 소자 및 이의 제조 방법
KR20120041523A (ko) 3차원 반도체 기억 소자의 형성 방법
CN101064284A (zh) 非易失性存储器的制造方法
KR20120028147A (ko) 3차원 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170728

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

TR01 Transfer of patent right
CP01 Change in the name or title of a patent holder

Address after: Tokyo

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20211119

Address after: Tokyo

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right