JP4274533B2 - 固体撮像装置及びその駆動方法 - Google Patents

Description

本発明は固体撮像装置及びその駆動方法に係わり、特に画素部にソースフォロワアンプを設けた増幅型固体撮像装置及びその駆動方法に関する。

図１３は従来の固体撮像装置の模式図であり、４画素のリニアセンサを例にとったものである。１（１−１〜１−４）はフォトダイオードなどの光電変換素子、２（２−１〜２−４）はリセットMOSトランジスタ、３（３−１〜３−４）はソースフォロワの入力MOSトランジスタ、４（４−１〜４−４）はソースフォロワの定電流源、入力MOSトランジスタ３（３−１〜３−４）とソースフォロワの定電流源４（４−１〜４−４）をそれぞれあわせてソースフォロワアンプ５（５−１〜５−４）を形成する。図１３では一例としてPMOSを用いたソースフォロワアンプを示している。６（６−１〜６−４）は第１の信号転送トランジスタ、７（７−１〜７−４）は保持容量（以下、その容量値をＣtとする）、８は走査回路、９（９−１〜９−４）は走査回路からの信号で駆動される第２の信号転送トランジスタ、１０は第２の信号転送トランジスタ９の一端が共通接続された共通出力線、１１は出力アンプを形成するための演算増幅器であり、共通出力線１０は演算増幅器１１の入力端子の一方に接続する。１２は演算増幅器１１のもう一方の入力端子に接続する基準電圧源、１３はアンプの帰還容量（以下その容量値をＣfとする）、１４は演算増幅器１１をバッファ状態にするためのスイッチである。１５は光電変換素子１の一端をリセットMOSトランジスタ２を介してリセットするためのリセット電源である。１６は演算増幅器１１の出力端子である。このような回路構成の固体撮像装置の一例としては、例えば特許文献１などに開示されている。

図１４に本回路の動作を説明する動作タイミング図を示す。本回路の動作を同図を用いて簡単に述べる。

同図において、PRESはリセットMOSトランジスタ２のゲートに入力されるリセットパルス、PTは第１の信号転送トランジスタ６のゲートに入力される転送パルス、PSR1〜PSR4は第２の信号転送トランジスタ９を駆動するために走査回路８から順次出力される走査パルス、PRES2はスイッチ１４に入力されるパルスである。

先ず、リセットパルスPRESによりリセットMOSトランジスタ２をオンして光電変換素子１をリセット電源１５で定まる電圧にリセットする。リセットトランジスタ２をオフした後、光電変換素子１４は光信号の蓄積動作にはいり入射した光の量に応じて信号電荷を発生させる。発生した信号電荷は、図示していないが光電変換素子１と入力MOSトランジスタ３が接続された部分に存在する容量によって信号電圧へと変換される。容量は一般にフォトダイオードの接合容量、リセットMOSトランジスタのドレイン接合容量、入力MOSトランジスタのゲート容量、配線間容量等が相当する。また意図的に付加した容量素子の場合もある。蓄積時間終了後、上記信号電圧はソースフォロワアンプ５で増幅され、増幅された信号はPTにより第１の転送トランジスタ６をオンして保持容量７に読み出される。ここで保持容量７に読み出された信号電圧をＶctとする。次にPRES2をオンにする。オンすることで演算増幅器１１はバッファアンプとなり、共通出力線１０は基準電圧源１２で決まる電圧にリセットされる。ここでその電圧をＶref1とする。次に走査パルスPSR1により第２の転送トランジスタ９−１がオンすると保持容量７−１に蓄積された信号は共通出力線１０に読み出される。読み出された信号に応じて演算増幅器１１の出力端には以下の式で表される電圧が出力される。
Ｖout＝−（Ｃt／Ｃf）・（Ｖct−Ｖref1）＋Ｖref1
Ｖoutは走査パルスPSR1がオンしている期間の演算増幅器１１の出力端子電圧である。

以下、図１４のように走査パルスPSR2〜PSR４とPRES2を順次オンすることで４画素リニアセンサの信号を連続して読み出す。このような回路構成の場合、アンプ部の帰還容量１３と信号保持容量７の容量比でゲインが決定されるので、走査回路８の駆動の仕方を変えてたとえば同時に二つの保持容量から信号を読み出すことでゲインを２倍にして読み出すことができる。

上記演算増幅器１１の入力電圧と出力電圧の関係を模式的に表した図を図１５に示す。縦軸を演算増幅器の入力電圧（Ｖct）または演算増幅器の出力電圧（Ｖout）、横軸を容量Ｃtと容量Ｃfの大きさとすると、同図のようにあるＶctに対して得られるＶoutはＶref1を支点としたシーソーで模式的に表すことができる。シーソーの長さの比はＣtとＣfの比に相当する。図１５では説明を容易にするために、センサが暗状態の時にＶct＝Ｖref1であったと仮定している。その時図１３のアノードがソースフォロワの入力端子に接続した光電変換素子の場合、受光した光の量に応じてフォトダイオードの端子電圧はグラウンド側から電源側へと上昇していく。結果として保持容量Ｃt上に読み出される信号は暗状態の電圧(Ｖref1)より高い電圧となる。その結果アンプの出力は、暗状態の時にはＶref1、光を受光した時にはＶref1より低い電圧になるものである。
特開２００２−３３０２５８号

図１３で示したようなソースフォロワ回路５の場合、入力MOSトランジスタ３のゲートが入力端子、ソースが出力端子となる。入力端子電圧と出力端子電圧間には入力MOSトランジスタ３の閾値電圧や移動度、ゲート長、ゲート幅などによって決まるオフセット電圧が生じる。MOSトランジスタの閾値電圧や移動度、ゲート長、ゲート幅は製造プロセスの条件変動により変化するものでありしたがってこのオフセット電圧は製造プロセスの変動によりどうしても変動してしまうものであった。オフセット電圧が当初設定値から変化すると、保持容量７上の電圧も設定値からずれてしまう。その様子を図１６の模式図に示す。図１６では説明をわかりやすくするために下記のようにある容量比、電圧を仮定した。
容量比（Ｃt／Ｃf）＝１．５
暗時電圧（変動前）＝１Ｖ
基準電圧＝１Ｖ
上記条件の場合を考えると、
Ｖout＝−１．５×（１−１）＋１＝１Ｖ
であるが、保持容量Ｃt上の電圧が１Ｖから１．２Ｖにずれたとすると、
Ｖout＝−１．５×（１．２−１）＋１＝０．７Ｖ
と、アンプ出力で−０．３Ｖの変動が生じてしまう。仮に光照射時のＣt上の電圧が１．６Ｖであったとすると、Ｖout ＝０．１Ｖとなるが、暗時電圧が上述のように０．２Ｖずれたとすると光照射時のＣt上の電圧も平行して１．８Ｖにシフトし、結果としてＶout ＜０Ｖとなる。そのためグラウンド電圧もしくはアンプ出力の出力可能下限値に律速されて正常な出力が得られなくなってしまう。結果として飽和電圧が低下する、信号の直線性が損なわれる、といった問題が生じていた。またＣt上の電圧がグラウンド側にずれた場合、暗時電圧がＶoutで電源電圧もしくはアンプ出力の出力可能上限値に律速されておなじく正常な出力が得られず結果として信号直線性が損なわれるといった問題が生じていた。

上記課題を解決するために、本発明の固体撮像装置は、光電変換素子と、
該光電変換素子からの信号を受ける信号増幅手段と、
基準電圧を供給する基準電圧回路と、
前記信号増幅手段からの信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する信号増幅アンプと、を有する固体撮像装置において、
前記基準電圧回路は前記信号増幅手段と同等の回路構成を含み、
前記基準電圧回路と前記第２の入力端子との間にゲインアンプを有し、
前記信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする。

また本発明の固体撮像装置は、光電変換素子と、
該光電変換素子からの信号を受ける第１のソースフォロワアンプと、
基準電圧を供給する基準電圧回路と、
前記第１のソースフォロワアンプから出力された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する信号増幅アンプと、を有する固体撮像装置において、
前記第１のソースフォロワアンプは一導電型の入力トランジスタと負荷手段とからなり、
前記基準電圧回路は前記第１のソースフォロワアンプと同じ導電型の入力トランジスタと負荷手段とからなる第２のソースフォロワアンプを含み、
前記基準電圧回路と前記第２の入力端子との間にゲインアンプを有し、
前記信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする。

また本発明の固体撮像装置は、光電変換素子と、
該光電変換素子からの信号を受ける第１のソースフォロワアンプと、
該第１のソースフォロワアンプから出力された信号を第１の転送トランジスタを介して受ける第１の保持容量と、
該第１の保持容量に入力端子が接続した第２のソースフォロワアンプと、
該第２のソースフォロワアンプから出力される信号を第２の転送トランジスタを介して受ける第２の保持容量と、
前記第２のソースフォロワアンプから出力される信号を第３の転送トランジスタを介して受ける第３の保持容量と、
基準電圧を供給する基準電圧回路と、
前記第２保持容量に保持された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子を有する第１の信号増幅アンプと、
前記第３保持容量に保持された信号を受ける第３の入力端子と前記基準電圧を入力する第４の入力端子を有する第２の信号増幅アンプと、を有する固体撮像装置において、
前記第１及び第２のソースフォロワアンプの少なくとも一方は一導電型の入力トランジスタと負荷手段とからなり、
前記基準電圧回路は前記第１及び第２のソースフォロワアンプの少なくとも一方と同じ導電型の入力トランジスタと負荷手段とからなる第３のソースフォロワアンプを含み、
前記基準電圧回路と前記第２及び第４の入力端子との間にゲインアンプを有し、
前記第１及び第２の信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする。
また本発明の固体撮像装置は、光電変換素子と、
該光電変換素子からの信号を受ける第１の信号増幅手段と、
該第１の信号増幅手段から出力された信号を第１の転送トランジスタを介して受ける第１の保持容量と、
該第１の保持容量に入力端子が接続した第２の信号増幅手段と、
該第２の信号増幅手段から出力される信号を第２の転送トランジスタを介して受ける第２の保持容量と、
基準電圧を供給する基準電圧回路と、
前記第２保持容量に保持された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する第１の信号増幅アンプと、
を有する固体撮像装置において、
前記基準電圧回路は、少なくとも前記第１の信号増幅手段あるいは前記第２の信号増幅手段と同等の回路構成を有し、
前記基準電圧回路と、前記第２の入力端子との間にゲインアンプを有し、
前記第１の信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする。

本発明は、前記第１や第２のソースフォロワアンプで生じるオフセット電圧が製造プロセス条件の変動により変化しても前記信号増幅アンプの出力端での電位変動を抑えることができるようにしたものである。

以上のように本発明によれば、製造プロセスの変動があっても信号の直線性が損なわれたり信号の飽和電圧が低下したりという問題の生じない高品質な固体撮像装置を安定して実現できる。

また本発明によれば、電源電圧に変動があっても同様に信号の品質が低下することのない高品質な固体撮像装置を安定して実現できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。

（第１の実施形態）
図１は本発明の第１の実施形態を示した模式図である。図１３と同一部材は同一番号を記載し、詳細な説明を省略する。

図１において、５０１はソースフォロワアンプ５と同一の構成の第２のソースフォロワアンプ、５０２は第２の基準電圧源、５０３はゲインアンプであり、図１３の基準電圧源１２の代わりに、第２のソースフォロワアンプ５０１、第２の基準電圧源５０２、ゲインアンプ５０３が設けられている。

ゲインアンプ５０３の入力には第２の基準電圧源５０２で設定された電圧に第２のソースフォロワ回路５０１で生じるオフセット電圧が加わった電圧が入力される。第２のソースフォロワ回路５０１で生じるオフセット電圧はソースフォロワ回路５で生じるオフセット電圧とほぼ同程度になるようMOSトランジスタのサイズ等を調整したものである。たとえばソースフォロワ回路５と同じゲート長、ゲート幅のMOSトランジスタを用い、同じ電流を流して使用することで上記条件を達成することができる。またゲート長、またはゲート幅は異なっていてもその差に応じて流す電流量を調節したMOSトランジスタを用いることでもソースフォロワ回路５と同程度のオフセット電圧を有する第２のソースフォロワ回路５０１を実現することができる。ゲインアンプ５０３が次式（数１）で表される入出力特性を有する。

ここでVinは第２のソースフォロワ５０１の出力電圧でありすなわちゲインアンプ５０３の入力電圧である。Vref1はゲインアンプ５０３の出力電圧であり演算増幅器１１の基準電圧である。Vref2はゲインアンプ５０３が有する基準電圧である。
前述したようにソースフォロワ回路のオフセット電圧は製造プロセス条件の変動により変化するものであるが、本実施形態はその変化量に応じて演算増幅器１１の基準電圧も変化させることでアンプ出力での電位変動をなくして、センサの飽和電圧が低下する、直線性がそこなわれる、といった問題が生じないようにしたものである。ここで述べている演算増幅器１１の基準電圧とは従来例で基準電圧源１２が接続していた端子の電圧を指している。

従来例で説明した出力アンプの入出力特性の式に上式を代入すると下記のようになる。

なお、信号増幅アンプのゲインGaは、上記数式２中の−Ct／Cｆである。そのため、Ga／（Ga−1）＝（Cｔ／Cf）／（1+Cｔ／Cｆ）となり、これは上述した数式１の中のゲインアップ503のゲインに相当する。これは後述する実施形態２〜４も同様である。
上式からわかるように、製造プロセスが変動してもＶctとＶinの変化量がおおよそ同じになるようにソースフォロワ回路５と５０１のトランジスタサイズを選ぶことで、ＶctとＶinの値が変化してもＶoutは変動しないようにできる。

本回路の動作を図２を用いてより詳細に説明する。説明をわかりやすくするために下記のようにある容量比、電圧を仮定した。
容量比 （Ｃt／Ｃf）＝１．５
保持容量Ｃt上の電圧＝１Ｖ
第２のソースフォロワ５０１の出力電圧 ＝１Ｖ
Ｖref＝１Ｖ
第２の基準電圧源５０２で設定する電圧は第２のソースフォロワ５０１の出力電圧が上記電圧になるように選ぶものである。このとき演算増幅器１１の基準電圧は上式より
（１．５／（１＋１．５））×（１−１）＋１＝１Ｖ
となる。

ここで製造プロセス条件の変動等により、ソースフォロワ５および第２のソースフォロワ５０１で発生するオフセット電圧が０．２Ｖ変化したとすると、
保持容量Ｃt上の電圧＝１．２Ｖ
ゲインアンプの入力電圧＝１．２Ｖ
となる。そこから上記式より
（１．５／（１＋１．５））×（１．２−１）＋１＝１．１２Ｖ
となる。この電圧が演算増幅器１１の基準電圧となるので、演算増幅器１１の出力電圧は
Ｖout＝−１．５×（１．２−１．１２）＋１．１２＝１Ｖ
となる。上記のように、信号を増幅するアンプのゲインを
−Ｃt／Ｃf
とした時に、電圧源として信号読み出し用のソースフォロワ回路５とおおよそ同じオフセット電圧変化を示すソースフォロワ回路５０１を有し、そのオフセット電圧の変化量を（Ｃt／Ｃｆ）／（１＋（Ｃt／Ｃf））倍にして演算増幅器１１の基準電圧シフトさせることで、製造プロセス上ソースフォロワ回路のオフセット電圧が変化しても演算増幅器１１の出力電圧変動を十分に抑えることができる。結果として製造プロセス条件に変動があっても安定した飽和電圧、信号直線性を有する固体撮像装置を実現できる。

（第２の実施形態）
図３は本発明の第２の実施形態を示した模式図である。図１３、図１と同一部材は同一番号を記載している。図３において、７０１はソースフォロワの入力MOSトランジスタ、７０２は抵抗素子、入力MOSトランジスタ７０１と抵抗素子７０２を合わせて抵抗負荷型のソースフォロワアンプ７０３を形成している。入力MOSトランジスタ７０１のON抵抗値をＲon、抵抗素子７０２の抵抗値をＲとすると、ソースフォロワアンプ７０３のゲインは
Ｒ／（Ｒon＋Ｒ）となる。
Ｒ／（Ｒon＋Ｒ）＝（Ｃt／Ｃｆ）／（１＋（Ｃt／Ｃf））
となるように入力MOSトランジスタ７０１のサイズおよび抵抗素子７０２の抵抗値を選ぶことで、本実施形態でも実施形態１と同様の効果が得られる。

本実施形態では実施形態１に比べ、少ない素子数で同様の効果が得られるため、より小型で低コストな固体撮像装置を実現することができる。

本実施形態をソースフォロワ回路５が抵抗負荷型ソースフォロワである場合に適用した場合、上述の通り抵抗負荷型ソースフォロワはMOSトランジスタのON抵抗と抵抗素子の抵抗値の比で決まる１以下のゲインを有するので、ソースフォロワ回路５のゲインをＧsfとした時に
Ｒ／（Ｒon＋Ｒ）＝Ｇsf×｛（Ｃt／Ｃｆ）／（１＋（Ｃt／Ｃf））｝
となるように入力MOSトランジスタ７０１のサイズおよび抵抗素子７０２の抵抗値を選ぶことで、同様の効果を得ることができる。

（第３の実施形態）
図４は本発明の第３の実施形態を示した模式説明図である。図１３、図１と同一部材は同一番号を記載している。図４において、８０１はソースフォロワの入力MOSトランジスタ、８０２は負荷MOSトランジスタ、入力MOSトランジスタ８０１と負荷MOSトランジスタ８０２を合わせてMOS負荷型ソースフォロワアンプ８０３を形成している。入力MOSトランジスタ８０１のON抵抗値をRon1、負荷MOSトランジスタ８０２のON抵抗値をRon2とするとソースフォロワアンプのゲインは
Ｒon2／（Ｒon1＋Ｒon2）
となる。
Ｒon2／（Ｒon1＋Ｒon2）＝Ｃt／（Ｃt＋Ｃf）
となるように入力MOSトランジスタ８０１のサイズおよび負荷MOSトランジスタ８０２のサイズを選ぶことで実施形態１と同様の効果が得られる。一般にMOSトランジスタを用いた抵抗は半導体拡散層を用いた抵抗素子よりも小さな占有面積で同じ抵抗値を実現できるのでより小型な固体撮像装置が実現できる。

（第４の実施形態）
図５は本発明の第４の実施形態を示した模式説明図である。図１３、図１と同一部材は同一番号を記載している。図５において、９０１，９０２は第２、第３の演算増幅器、９０３〜９０６は抵抗素子である。演算増幅器９０１と抵抗素子９０３，９０４で第１の反転増幅器を構成している。また演算増幅器９０２と抵抗素子９０５，９０６で第２の反転増幅器を構成している。９０７は第１の反転増幅器の基準電圧源、９０８は第２の反転増幅器の基準電圧源である。同図において、抵抗素子９０３〜９０６の抵抗値をそれぞれR1〜R4、基準電圧源９０７、９０８の基準電圧をそれぞれVref3、Vref4とし、第１の反転増幅器の入力をVin、第２の反転増幅器の出力をVoutとすると、その入出力特性は下記の式のようになる。

この回路のゲインを
（Ｒ2・Ｒ4）／（Ｒ1・Ｒ3）＝（Ｃt／Ｃf）／（１＋（Ｃt／Ｃf））
となるように抵抗素子の値を選ぶことで、同様な効果が得られるものである。

本実施形態のように演算増幅器を用いて基準電圧回路を構成すると、上記式からわかるように抵抗素子の抵抗値そのものではなく抵抗値の比でそのゲインを決定することができるので、製造プロセスの変動があって抵抗素子の抵抗値の絶対値に変動があった場合でもゲインの変動を少なく抑えることができる。そのため本来の目的であるソースフォロワ回路部のオフセット電圧変動を精度良く補正することができる。

（第５の実施形態）
図６は本発明の第５の実施形態を示した模式説明図である。図１３、図１と同一部材は同一番号を記載している。本実施形態は信号読み出し用の出力アンプ回路を演算増幅器と抵抗素子を用いて構成した例である。

同図において、１００１は第１の演算増幅器、１００２は第２の演算増幅器、１００３，１００４は抵抗素子である。第１の演算増幅器１００１は出力端子を入力端子の一端に接続することでゲイン１倍のバッファ回路として機能する。第２の演算増幅器１００２は、抵抗素子１００３を第１の演算増幅器１００１，第２の演算増幅器１００２間に接続し（演算増幅器１００１からなるバッファアンプの出力は抵抗１００３を介して演算増幅器１００２の一方の入力に接続する）、抵抗素子１００４を第２の演算増幅器１００２の入出力端子間に接続することで反転増幅器を構成している。演算増幅器１００２のもう一方の入力端子にはゲインアンプ５０３の出力が接続する。抵抗素子１００３、１００４の抵抗値をそれぞれＲ5、Ｒ6、演算増幅器１００２のもう一方の入力端子の端子電圧をＶrefとすると、共通出力線１０の電位をＶin、出力端子１００５の電位をＶoutとした時の入出力特性は以下の式のようになる。
Ｖout＝−（Ｒ6／Ｒ5）・（Ｖin−Ｖref）＋Ｖref
なお、信号増幅アンプのゲインGaは―R6／R5である。
ここで、基準電圧源のゲインアンプ５０３のゲインを
Ｒ6／（Ｒ5＋Ｒ6）
に設定することで、出力アンプが演算増幅器と抵抗素子で構成する反転増幅器の場合でも同様の効果が得られる。

(第６の実施形態)
図７は本発明の第６の実施形態を示した模式説明図である。図１３、図１と同一部材は同一番号を記載している。図７において、１１０１はリセットMOSトランジスタ２とおおよそ同じ大きさのドレイン容量を有する第２のリセットMOSトランジスタ、１１０２は光電変換素子１と同様の第２の光電変換素子である。前述したように、光電変換素子１の一端はリセットMOSトランジスタ２をオンすることにより光電変換素子１をリセット電圧源１５で定まる電圧にリセットされる。しかし詳細には光電変換素子１とソースフォロワ入力MOSトランジスタ３の接続された部分とリセットMOSトランジスタ２のゲートとの間には、図示していないがカップリング容量が存在する。このカップリング容量はリセットMOSトランジスタ２のゲート・ドレイン間の重なり容量が主因である。そのためリセットMOSトランジスタ２がオフする時に上記カップリング容量に起因するふられにより上記接続部分に電位変動が生じていた。この電位変動量はカップリング容量と前述した上記接続点に存在する容量の比、およびリセットパルスPRESの振幅で変化するものである。

そこで本実施形態では基準電源回路部においても第２の基準電圧源５０２とソースフォロワ回路５０１の間にリセットMOSトランジスタ２とおおよそ同じドレイン接合容量とゲート・ドレイン間重なり容量を有する第２のリセットMOSトランジスタ１１０１と光電変換素子１とおおよそ同じ接合容量を有する光電変換素子１１０２を配置することで、より正確に基準電圧をあわせることができるようにしたものである。光電変換素子１１０２は遮光手段により十分に遮光することが望ましい。

図７では第２のリセットMOSトランジスタ１１０１と光電変換素子１１０２の両方を配置した例を示したが、全体の容量に対して光電変換素子１１０２で生じる容量が小さい場合は光電変換素子１１０２を省いても良い。

第２のリセットトランジスタを開閉するタイミングは演算増幅器１１の入力端子に信号が読み出される前であればいずれでも良い。本実施形態の場合、好ましくは水平走査回路８が動作する少し前に開閉することが望ましい。

(第７の実施形態)
図８は本発明の第７の実施形態を示す模式説明図である。図１３、図１と同一部材は同一番号を記載している。同図において、１２０１（１２０１−１〜１２０１−４）は第２の保持容量への転送MOSトランジスタ、１２０２（１２０２−１〜１２０２−４）は第２の保持容量、１２０３（１２０３−１〜１２０３−４）、１２０６、１２０８はソースフォロワの入力MOSトランジスタ、１２０４（１２０４−１〜１２０４−４）、１２０７、１２０９はソースフォロワの定電流源、入力MOSトランジスタ１２０３と定電流源１２０４をあわせて第２のソースフォロワアンプ１２０５（１２０５−１〜１２０５−４）を形成する。入力MOSトランジスタ１２０６と定電流源１２０７をあわせて第３のソースフォロワアンプ１２１０を形成する。入力MOSトランジスタ１２０８と定電流源１２０９をあわせて第４のソースフォロワアンプ１２１１を形成する。６−１１〜６−１４は保持容量７−１１〜７−１４に暗時信号を転送するための転送トランジスタ、６−２１〜６−２４は保持容量７−２１〜７−２４に光信号を転送するための転送トランジスタである。１２１２は差動増幅器、５０３はゲインアンプ、１０−１，１０−２は共通出力線、１１−１，１１−２は演算増幅器（アンプ）、１３−１，１３−２はアンプの帰還容量、１４−１，１４−２はスイッチである。

本実施形態の動作タイミング図を図９に示す。同図において、PRESはリセットMOSトランジスタ２に入力されるリセットパルス、PTMは転送MOSトランジスタ１２０１に入力される転送パルス、PTNは転送MOSトランジスタ６−１１〜６−１４に入力される転送パルス、PTSは転送MOSトランジスタ６−２１〜６−２４に入力される転送パルスである。

先ず、リセットパルスPRESによりリセットMOSトランジスタ２をオンすることにより光電変換素子１を所望のリセット電圧にリセットする。次に転送パルスPTMにより転送MOSトランジスタ１２０１をオンしてリセット直後の暗時電圧をソースフォロワ回路５で増幅して第２の保持容量１２０２に書き込む。その後光電変換素子１は光信号の蓄積動作にはいり照射された光の量に応じて電荷を発生させる。発生した電荷は図示していないが光電変換素子１と入力MOSトランジスタ３が接続した部分に存在する容量によって電圧に変換される。そのため受光した光の量に応じて光電変換素子１の端子電圧は変化するものである。蓄積時間終了後、転送パルスPTNにより転送MOSトランジスタ６−１１〜６−１４をオンして、リセット直後の暗時電圧を第２の保持容量１２０２上の電圧に応じて第２のソースフォロワ回路１２０５で増幅して保持容量７−１１〜７−１４に出力する。次に再度転送パルスPTMにより転送MOSトランジスタ１２０１をオンして受光した光の量に応じて変化した光電変換素子１の端子電圧をソースフォロワ回路５で増幅して保持容量１２０２に読み出す。続いて転送パルスPTSにより転送MOSトランジスタ６−２１〜６−２２をオンしてこの光信号電圧を第２の保持容量１２０２上の電圧に応じて第２のソースフォロワ回路１２０５で増幅して保持容量７−２１〜７−２４に読み出す。次にパルスPRES2をオンにすることで演算増幅器１１−１，１１−２をバッファ状態にする。バッファ状態にすることで共通出力線１０−１，１０−２はＶref1にリセットされる。次に走査パルスPSR1により第２の転送トランジスタ９−１がオンすると、保持容量７−１１、７−２１に蓄積された信号電荷が共通出力線１０−１、１０−２にそれぞれ読み出される。従来例で説明したように、読み出された信号電荷に応じた信号を演算増幅器１１−１、１１−２はそれぞれ出力し、差動増幅器１２１２によってふたつの信号の差動をとって出力する。以下、走査パルスPSR2〜PSR４を順次オンすることで信号を連続して読み出す。
一般に、フォトダイオードなどの光電変換素子をリセットした時にはリセット後の電位の量子的なゆらぎによりリセットノイズが発生する。本従来例のような回路でリセット直後の信号と、それに光による信号が重畳された信号との差分を出力する回路構成をとることで、リセットノイズを低減したS／N比の良い信号が得られる。

本実施形態ではソースフォロワ回路５と第２のソースフォロワ回路１２０５の両方でオフセット電圧の変動が生じるため、その両方の変化量に応じて基準電圧源１２の基準電圧を変化させることが有効である。そのために、第３のソースフォロワ１２１０と第４のソースフォロワ１２１１を設け、そこで生じた電圧にゲインアンプ５０３で所望のゲインをかけた信号を演算増幅器１１の基準電圧とすることでアンプ出力での電位変動をなくした。

本実施形態では定電流負荷型のソースフォロワ回路で形成した基準電源回路を示したがこれにこれに限るものではなく、抵抗負荷型、MOS抵抗負荷型のソースフォロワ回路で構成しても同様の効果が得られることはいうまでもない。また演算増幅器を用いた形式で構成しても同様の効果が得られることはいうまでもない。

また本実施形態では基準電圧源部に第３のソースフォロワ１２１０と第４のソースフォロワ１２１１のふたつを設けたがこれに限るものではない。たとえば一般に同一導電型のMOSトランジスタの閾値電圧の変動は同一傾向を示すので、ソースフォロワ回路５と第２のソースフォロワ回路１２０５が同一導電型のMOSトランジスタで構成されている場合、それと同一導電型の一組のソースフォロワ回路を基準としてその出力に所定のゲインを乗じることでも同様の効果を得ることができる。

(第８の実施形態)
図１０は本発明の第８の実施形態を示す模式説明図である。図１３、図１と同一部材は同一番号を記載している。図１０において、１４０１，１４０２，１４０５，１４０６は抵抗素子、１４０３は第２の演算増幅器、１４０４は第２の基準電圧源である。演算増幅器１１と抵抗素子１４０１、１４０２とで第１の正転増幅器を構成している。演算増幅器１４０３と抵抗素子１４０５、１４０６とで第２の正転増幅器を構成している。第１の正転増幅器の正転入力には共通出力線１０が接続され、反転入力には抵抗素子１４０２を介して第２の正転増幅器の出力が接続される。第２の正転増幅器の正転入力には第２のソースフォロワ回路５０１の出力が接続され、反転入力には抵抗素子１４０５を介して第３の基準電源１４０４が接続する。 抵抗素子１４０１、１４０２、１４０５、１４０６の抵抗値をそれぞれＲ1〜Ｒ4とすると、第１の正転増幅器の入出力特性は下記のようになる。
Ｖout＝（（Ｒ１＋Ｒ２）／Ｒ２）Ｖin−（Ｒ１／Ｒ２）Ｖref
ここでＶrefは第２の正転増幅器の出力電圧である。
また第２の正転増幅器の入出力特性は下記のようになる。
Ｖref＝（（Ｒ3＋Ｒ4）／Ｒ4）Ｖin2−（Ｒ3／Ｒ4）Ｖref2
ここでVin2は第２のソースフォロワ回路５０１の出力電圧、Ｖref2は第二の基準電源１４０４の基準電圧である。上式を整理すると以下のようになる。

前述の実施形態と同様に、

であるように第２のソースフォロワ回路５０１のトランジスタサイズを選んだ時に、Ｖinが変動してもＶoutの変動を抑えるためには上式を微分して

を満たすような抵抗値Ｒ1〜Ｒ4を選べばよい。このように正転増幅器の場合も同様の効果が得られるものである。本実施形態では基準電圧源も演算増幅器を用いた正転増幅器を例にとって説明したがこれに限るものではなく、第１のソースフォロワ回路５と同程度のオフセット変動を有する第２のソースフォロワ回路５０１の出力をMOS反転アンプを介して上式を満たすゲインをかけた信号を第１の正転増幅器の基準電圧とすることで、より小規模な回路で同様の効果を得ることができる。

（第９の実施形態）
図１１は本発明の第９の実施形態を示す模式説明図である。図１３、図１と同一部材は同一番号を記載している。本実施形態は第１実施形態のゲインアンプ５０３を用いずに直接ソースフォロワ回路５０１の出力を演算増幅器１１の基準電圧としたものである。再度示すが図１３の従来例の出力アンプの入出力特性は下記の式になる。
Ｖout＝−（Ｃt／Ｃf）・（Ｖin−Ｖref1）＋Ｖref1
基準電圧Vref1が一定値の場合、Vinの変動に対するVoutの変動は

であった。本実施形態のように製造プロセスの変動に対するVinの変動量とVref1の変動量がおおよそ同じになるように選ぶことで

とすることができる。本来の信号に対する出力アンプのゲイン(＝−Ｃt／Ｃf)が１より大きい場合は本実施形態のような簡便な回路を用いても暗時電圧の変動による出力アンプの出力電圧変動を低減することができ、信号直線性の悪化や飽和電圧の低下といった問題をなくす効果が得られる。

（第１０の実施形態）
図１２は本発明の第１０の実施形態を示す模式説明図である。図１３、図１と同一部材は同一番号を記載している。同図において、１６０１〜１６０４は抵抗素子、１６０５は容量素子である。抵抗素子１６０３と１６０４とで電源電圧を抵抗分割することでリセット電圧源１５を構成している。抵抗素子１６０１と１６０２とで電源電圧を抵抗分割することで第２のソースフォロワ回路５０１の第２の基準電圧源５０２を構成している。リセット電圧源１５を抵抗分割で構成すると電源電圧の変動により光電変換素子のリセット電圧が変動し、実効的に上述の従来例と同じように保持容量Ｃt上の暗時電圧変動が生じるが、このように第２の基準電圧源５０２も電源電圧の変動に連動して変化するように構成し、その電圧に対して本実施形態よりなる所定のゲインをかけた信号を出力アンプの基準電圧にすることにより、電源電圧の変動に対しても同様の効果が得られる。

また、同図のように容量素子１６０５を接続して同接続点の周波数帯域を制限することで第２の基準電圧源で発生するランダムノイズを低減してよりS／N比の良い固体撮像装置を実現することができる。

上述の実施形態ではいずれもPMOS型ソースフォロワ回路を例にとり説明したがこれに限るものではなく、NMOS型ソースフォロワ回路においても同様の効果が得られる。また本実施形態では定電流負荷型のソースフォロワ回路を用いて説明したが、これに限るものではなく抵抗負荷型ソースフォロワ回路においても有効であることはいうまでもない。
また上述の実施形態では４画素のリニアセンサを例にとり説明したが勿論センサの画素数、画素配置等に限らず同様の効果が得られる。

また上述の実施形態はアノードをソースフォロワの入力MOSトランジスタに接続したフォトダイオードを例にとって説明したが、これに限るものではなくカソードを接続したフォトダイオードやフォトトランジスタなどを用いても同様の効果が得られることはいうまでもない。

また上述の実施形態では光電変換素子に直接リセットMOSトランジスタが接続する回路構成を例にとって説明したがこれに限るものではない。完全空乏化型のフォトダイオードとフローティングディフージョン部を有しその間に転送スイッチを設けフローティングディフージョン部にリセットトランジスタを設けた回路構成の光電変換素子においても本発明の効果がなんら損なわれるものではないことはいうまでもない。
また上述の実施形態の動作タイミング図では信号蓄積動作と保持容量からの信号読み出し動作が順次行なう場合を例に説明したが、これに限るものではなく保持容量から信号の読み出しを行なっている期間にも蓄積を行なうタイミングで動作をさせることも可能でありその場合も本発明の効果が同様に得られることはいうまでもない。

また上述の出力アンプのゲインを切り替えて使用する場合があるが、その場合も本発明よりなる基準電圧源のゲインを合わせて切り替えることで同様の効果が得られることはいうまでもない。

また本発明は上述した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変形して実施できる。各実施形態に開示された構成を組み合わせることも可能である（例えば図８の構成を図７に示す実施形態等の他の実施形態の構成と組み合わせる事が可能である。）。

本発明は画素部にソースフォロワアンプ等の信号増幅手段を設けた増幅型固体撮像装置に用いることができ、特に製造プロセスの変動があっても信号の直線性が損なわれたり信号の飽和電圧が低下したりという問題の生じない高品質な固体撮像装置の用途に用いることができる。

本発明の第１の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第１の実施形態に係わる固体撮像装置の動作点を説明する模式説明図である。 本発明の第２の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第３の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第４の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第５の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第６の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第７の実施形態に係わる固体撮像装置を示す回路構成図である。 図８の固体撮像装置のタイミングチャートである。 本発明の第８の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第９の実施形態に係わる固体撮像装置を示す回路構成図である。 本発明の第１０の実施形態に係わる固体撮像装置を示す回路構成図である。 従来の固体撮像装置の回路の一例を示す図である。 図１３の固体撮像装置のタイミングチャートである。 従来の固体撮像装置の動作点を説明する模式説明図である。 従来の固体撮像装置の問題点を説明する模式説明図である。

符号の説明

１−１〜１−４ 光電変換素子
２−１〜２−４ リセットMOSトランジスタ
３−１〜３−４ ソースフォロワの入力MOSトランジスタ
４−１〜４−４ ソースフォロワの定電流源
５−１〜５−４ ソースフォロワアンプ
６−１〜６−４ 第1の信号転送トランジスタ
７−１〜７−４ 保持容量
８ 走査回路
９−１〜９−４ 第２の信号転送トランジスタ
１０，１０−１，１０−２ 共通出力線
１１，１１−１，１１−２ 演算増幅器
１３，１３−１，１３−２ 帰還容量
１４，１４−１，１４−２ スイッチトランジスタ
１５ リセット電源
５０１ 第２のソースフォロワアンプ
５０２ 第２の基準電圧源
５０３ ゲインアンプ

Claims (13)

1. 光電変換素子と、
   該光電変換素子からの信号を受ける信号増幅手段と、
   基準電圧を供給する基準電圧回路と、
   前記信号増幅手段からの信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する信号増幅アンプと、を有する固体撮像装置において、
   前記基準電圧回路は前記信号増幅手段と同等の回路構成を含み、
   前記基準電圧回路と前記第２の入力端子との間にゲインアンプを有し、
   前記信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする固体撮像装置。
2. 光電変換素子と、
   該光電変換素子からの信号を受ける第１のソースフォロワアンプと、
   基準電圧を供給する基準電圧回路と、
   前記第１のソースフォロワアンプから出力された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する信号増幅アンプと、を有する固体撮像装置において、
   前記第１のソースフォロワアンプは一導電型の入力トランジスタと負荷手段とからなり、
   前記基準電圧回路は前記第１のソースフォロワアンプと同じ導電型の入力トランジスタと負荷手段とからなる第２のソースフォロワアンプを含み、
   前記基準電圧回路と前記第２の入力端子との間にゲインアンプを有し、
   前記信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする固体撮像装置。
3. 光電変換素子と、
   該光電変換素子からの信号を受ける第１のソースフォロワアンプと、
   該第１のソースフォロワアンプから出力された信号を第１の転送トランジスタを介して受ける第１の保持容量と、
   該第１の保持容量に入力端子が接続した第２のソースフォロワアンプと、
   該第２のソースフォロワアンプから出力される信号を第２の転送トランジスタを介して受ける第２の保持容量と、
   前記第２のソースフォロワアンプから出力される信号を第３の転送トランジスタを介して受ける第３の保持容量と、
   基準電圧を供給する基準電圧回路と、
   前記第２保持容量に保持された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子を有する第１の信号増幅アンプと、
   前記第３保持容量に保持された信号を受ける第３の入力端子と前記基準電圧を入力する第４の入力端子を有する第２の信号増幅アンプと、を有する固体撮像装置において、
   前記第１及び第２のソースフォロワアンプの少なくとも一方は一導電型の入力トランジスタと負荷手段とからなり、
   前記基準電圧回路は前記第１及び第２のソースフォロワアンプの少なくとも一方と同じ導電型の入力トランジスタと負荷手段とからなる第３のソースフォロワアンプを含み、
   前記基準電圧回路と前記第２及び第４の入力端子との間にゲインアンプを有し、
   前記第１及び第２の信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする固体撮像装置。
4. 前記第２のソースフォロワアンプの入力端子に定電圧源が接続されていることを特徴とする請求項２に記載の固体撮像装置。
5. 前記光電変換素子をリセットするための、前記第１のソースフォロワアンプの入力端子に接続する第１のリセットトランジスタと、該第１のリセットトランジスタのソースあるいはドレインに接続する第１のリセット電源とを有し、
   前記第２のソースフォロワアンプの入力端子に接続する、前記第１のリセットトランジスタと同一導電型の第２のリセットトランジスタと、該第２のリセットトランジスタのソースあるいはドレインに接続する第２のリセット電源とを有することを特徴とする請求項２に記載の固体撮像装置。
6. 前記第３のソースフォロワアンプの入力端子に定電圧源が接続されていることを特徴とする請求項３に記載の固体撮像装置。
7. 前記光電変換素子をリセットするための第１のリセットトランジスタと、該第１のリセットトランジスタのソースあるいはドレインに接続された第１のリセット電源とを有し、
   前記第３のソースフォロワアンプの入力端子に接続する、前記第１のリセットトランジスタと同一導電型の第２のリセットトランジスタと、該第２のリセットトランジスタのソースあるいはドレインに接続する第２のリセット電源とを有することを特徴とする請求項３に記載の固体撮像装置。
8. 前記第１のリセット電源と前記第２のリセット電源を共に電源電圧を抵抗分割することで形成したことを特徴とする請求項５又は７に記載の固体撮像装置。
9. 光電変換素子と、
   該光電変換素子からの信号を受ける第１の信号増幅手段と、
   該第１の信号増幅手段から出力された信号を第１の転送トランジスタを介して受ける第１の保持容量と、
   該第１の保持容量に入力端子が接続した第２の信号増幅手段と、
   該第２の信号増幅手段から出力される信号を第２の転送トランジスタを介して受ける第２の保持容量と、
   基準電圧を供給する基準電圧回路と、
   前記第２保持容量に保持された信号を受ける第１の入力端子と前記基準電圧を入力する第２の入力端子とを有する第１の信号増幅アンプと、
   を有する固体撮像装置において、
   前記基準電圧回路は、少なくとも前記第１の信号増幅手段あるいは前記第２の信号増幅手段と同等の回路構成を有し、
   前記基準電圧回路と、前記第２の入力端子との間にゲインアンプを有し、
   前記第１の信号増幅アンプのゲインをＧａとしたときに前記ゲインアンプのゲインがＧａ／（Ｇａ−１）となることを特徴とする固体撮像装置。
10. 前記第２の信号増幅手段から出力される信号を第３の転送トランジスタを介して受ける第３の保持容量と、
    前記第３保持容量に保持された信号を受ける第３の入力端子と前記基準電圧を入力する第４の入力端子とを有する第２の信号増幅アンプと、を有し、
    前記ゲインアンプは、前記基準電圧回路と前記第４の入力端子との間に配されることを特徴とする請求項９に記載の固体撮像装置。
11. 前記ゲインアンプが演算増幅器を含むことを特徴とする請求項１乃至１０のいずれか１項に記載の固体撮像装置。
12. 請求項５に記載の固体撮像装置の駆動方法であって、
    前記第２のリセットトランジスタを前記第２のソースフォロワアンプから前記信号増幅アンプに信号を読み出す前に開閉する固体撮像装置の駆動方法。
13. 請求項７に記載の固体撮像装置の駆動方法であって、
    前記第２のリセットトランジスタを前記第３のソースフォロワアンプから前記信号増幅アンプに信号を読み出す前に開閉する固体撮像装置の駆動方法。

Images