JP2002330258A - 信号差分処理装置及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 寄生容量の大きさに依存しない精度よい出力
を得る。 【解決手段】 それぞれ光電変換素子を含む複数の画素
と、光照射による画素からの信号を蓄積する蓄積容量Ｃ
TSと、暗状態による画素からの信号を蓄積する蓄積容量
ＣTNと、蓄積容量ＣTSからの信号が読み出される第１出
力線と、蓄積容量ＣTNからの信号が読み出される第２の
出力線と、蓄積容量ＣTSの信号を第１の出力線に読み出
す転送スイッチＴSR1と、蓄積容量ＣTNの信号を第２の
出力線に読み出す転送スイッチＴSR2と、第１の出力線
に接続された、入力部と出力部の間に容量を接続したア
ンプ７１と、第２の出力線に接続された、入力部と出力
部の間に容量を接続したアンプ７２と、アンプ７１から
の信号とアンプ７２からの信号を差分する差分回路と、
を有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は信号差分処理装置及
び撮像装置に係わり、例えばファクシミリ、イメージス
キャナ、複写機などの画像読取装置の画像読み取りを行
う１次元の密着型イメージセンサの信号読み出し回路に
用いられる信号差分処理装置及び撮像装置に関するもの
である。

【０００２】

【従来の技術】１次元の撮像装置の分野においては、原
稿からの反射光を光学系を用いて縮小し、ＣＣＤ上に投
影して画像を読み取るタイプと、複数の半導体光センサ
チップを直線状に配置したマルチチップ型のタイプとが
ある。ＣＣＤでは縮小光学系がある分スペースをとる必
要があるが、その点マルチチップの密着型イメージセン
サは装置全体を小型化しやすいため、近年、開発が積極
的に行われている。このイメージセンサを原稿の幅に対
応して並べ、密着型のマルチチップ化したものは図６の
ようになる。

【０００３】さらに、図６のマルチチップの密着型イメ
ージセンサを用いたマルチチップの密着型イメージセン
サユニットの構成図を図５に示す。

【０００４】図５に示すように、筺体１０４の上面に、
原稿面に接する透明ガラス板１０５を取り付け、出射光
１１１が透明ガラス板１０５の上面に接する原稿面で反
射されるような所定の角度で、ＬＥＤ光源１０９が基板
１１０に取り付けられた状態で筺体１０４内に設けられ
ている。またマルチチップ型イメージセンサの光電変換
チップ１００を実装基板１０１に複数個配列したマルチ
チップ型イメージセンサ、および原稿からの反射光１１
２を集光し、光電変換チップ１００上で結像されるレン
ズアレイ１０８を筺体１０４内に具備している。

【０００５】光電変換チップ１００は実装基板１０１上
において保護膜１０３で覆われ、金属細線１０２によっ
て実装基板１０１の所望の回路に電気的に接続されてい
る。また実装基板１０１は筺体１０４内に結合された底
板１０６にゴム板１０７を介して支えられている。また
筺体１０４にはスキャナ本体などの外部に接続するため
の電源、制御信号などの入出力用のコネクターが設けら
れている。

【０００６】カラー画像を読み取るイメージセンサユニ
ットの場合にはＬＥＤ光源１０９を、例えば赤、青、緑
の３色のＬＥＤで構成する。この場合には赤のＬＥＤが
発光しているときはイメージセンサは赤色情報を、同様
に青、緑のＬＥＤが発光しているときはそれぞれ青、緑
色情報を読み取っていく。最後にこれらの情報を組み合
わせることによってカラー原稿のカラー画像読み取りが
可能になる。

【０００７】図７は、図６のアレイ上に並んだチップの
一つ（図６中のＡ部）を拡大したものである。Ｎ個のチ
ャンネル数に応じた単位３１の中は、フォトダイオード
（ＰＤ）３２、ソースフォロア（ＳＦ）３３が２段、光
照射時および暗時の信号をそれぞれ蓄積する容量（ＣT
S）３４、容量（ＣTN）３５で構成されている。

【０００８】各チャンネルの蓄積容量に蓄えられていた
信号は、シフトレジスタ３６によって順次読み出され、
暗時の信号読み出しＮ系の配線３７がＮ系の演算増幅器
(ＡＭＰ)４０に、光照射時の信号読み出しＳ系の配線３
８がＳ系の演算増幅器(ＡＭＰ)３９につながり、さらに
その先で減算回路(ＡＭＰ)４１につながって、出力され
ていく。図８は図７の等価回路図である。図８の内、１
チャネル分だけを取り出した等価回路図を図９に、その
タイミングチャートを図１０に示す。

【０００９】図７〜図９のレイアウトを見ると、Ｓ系と
Ｎ系の蓄積容量ＣTS３４、CTN３５の先には、シフトレ
ジスタ３６からの信号φSR４２，φSR４３によって開閉
する転送MOSスイッチＴSR1，ＴSR2とＮ個のチャネルに
渡って伸びる配線がつながっている。この転送スイッチ
ＴSR1，ＴSR2であるMOSの接合容量やゲート−ソース重
なり容量、および配線容量などが、信号の転送系におい
て、寄生容量としてぶら下がることになり、それを等価
回路を示す図９において寄生容量ＣHS５７、ＣHN５８で
示す。例えば６００ｄｐｉ、チップ長２０ｍｍのイメー
ジセンサのチップにおいて、この寄生容量の値は約３ｐ
Ｆになる。これは後で説明するが、信号を容量分割して
転送する際の容量素子としても働くことになる。

【００１０】図９を用いて回路動作を説明する。基本的
には図９で示すように、大きく分けて光電変換回路部と
読み出し用回路部とから成る。さらに読み出し用回路部
は光照射時の信号を読み出す信号系（Ｓ系）と暗状態で
の信号を読み出すノイズ系（Ｎ系）の２系統を有し、後
段に付いている減算増幅器で差動（Ｓ−Ｎ）を取って出
力を得る。この減算の際、同時にフォトダイオードのリ
セットノイズや光電変換部のソースフォロアで発生する
しきい値ばらつきによる固定パターンノイズ（ＦＰＮ）
を補正している。

【００１１】図１０のタイミングチャートで示すように
まず、信号ΦRES５１によりフォトダイオード（ＰＤ）
のアノード側を初期化しておく。この時点で信号ΦTM５
２をハイレベルにして転送用トランジスタＴTMをオンし
て暗状態での信号ＶNをソースフォロアを介して読み出
し、信号ΦTN５４をハイレベルとしてトランジスタＴTN
のゲートを開けてこの信号を容量CTN３５に蓄えてお
く。

【００１２】次に光を照射し、同様に信号ΦTM５２をハ
イレベルにして転送用トランジスタＴTMをオンして、フ
ォトダイオード（ＰＤ）に発生した信号ＶSをソースフ
ォロアを介して、今度は信号ΦTS５３をハイレベルとし
てトランジスタＴTSのゲートを開けて、容量CTS３４に
蓄える。

【００１３】次に信号ΦCHR５６をハイレベルとして、
トランジスタＴCH1，ＴCH2をオンし寄生容量CHS５７、C
HN５８を初期化しておく。その後続いて、シフトレジス
タ３６からの信号ΦSR４２，４３をハイレベルとしてＳ
側の転送スイッチＴSR1，Ｎ側の転送スイッチＴSR2を同
時に開いてやると、蓄積容量ＣTS３４と蓄積容量ＣTN３
５に蓄えられていた信号がそれぞれの寄生容量ＣHS５７
と寄生容量ＣHN５８との間で容量分割されて、次段のバ
ッファへと信号が転送されていく。このとき、Ｓ系、Ｎ
系それぞれの１段目のアンプ（Ａｍｐ）３９，４０の出
力は、 ＶSOUT=（ＣTS／ＣTS+ＣHS）・ＶS ＶNOUT=（ＣTN／ＣTN+ＣHN）・ＶN となる。

【００１４】次にＳ側、Ｎ側からの信号ＶSOUT、ＶNOUT
は減算アンプ４１に入力し、そこでＳ系とＮ系の信号の
減算と、所望の出力を得るのに必要な増倍が行われ、そ
の結果Ｖout=Ｒ2／Ｒ1(ＶSOUT−ＶNOUT)の出力を得る
（Ｒ1,Ｒ2は抵抗値を示す。）。その後、オフセットを
キャンセルするためのクランプ回路などを経て最終的な
出力となる。

【００１５】

【発明が解決しようとする課題】このように蓄積容量Ｃ
T（ＣTS、ＣTN）と寄生容量ＣH（ＣHS、ＣHN）の間で行
われる容量分割方式においては、まず、信号が容量分割
されることでその分、後段での増倍が必要になる。また
寄生容量自身は、チャネル全体に渡って伸びている長い
配線と、それにつながれているシフトレジスタのMOSス
イッチの接合容量やゲート−ソース重なり容量のチャネ
ル数分の合計となるため、解像度の増加に伴ってチャネ
ル数が増えるに従いさらに増加する。

【００１６】このように、チャネル数が増加した場合、
寄生容量が増えれば分割比が大きくなって、その分、後
段で信号にゲイン（Ｇａｉｎ）をかけることになり、Ｓ
／Ｎの低下につながる。また後段アンプ（Ａｍｐ）の設
計が再度必要になる。

【００１７】一方、分割比を落とさないためには、寄生
容量の増加に伴って蓄積容量も大きくしてやればいい
が、その場合、所望の出力を得るための、蓄積容量ＣT
の設計、見積もりが再度必要になってしまう。

【００１８】またＳ系とＮ系の信号系は独立していて、
その２つの寄生容量を全く等しく作りこむことはプロセ
スのばらつきを考えると困難であり、そのためそれぞれ
の寄生容量にばらつきが存在する。従って、後段でＳ系
とＮ系の信号の減算を行った時に、このばらつきに起因
する信号誤差が発生することになる。

【００１９】本発明は、寄生容量ＣHに拠らない信号伝
達を行うことで、精度の高い信号出力が得られ、また画
素側の設計変更に拠らず用いることのできる汎用性の高
い信号読み出し回路部を有する撮像装置を提供すること
を目的とする。

【００２０】

【課題を解決するための手段および作用】上記目的を達
成するため、本発明の信号差分処理装置は、第１及び第
２の信号を出力する信号源と、前記第１の信号を蓄積す
る第１の蓄積容量と、前記第２の信号を蓄積する第２の
蓄積容量と、前記第１の蓄積容量からの前記第１の信号
が読み出される第１の出力線と、前記第２の蓄積容量か
らの前記第２の信号が読み出される第２の出力線と、前
記第１の蓄積容量の前記第１の信号を前記第１の出力線
に読み出す第１の転送スイッチと、前記第２の蓄積容量
の前記第２の信号を前記第２の出力線に読み出す第２の
転送スイッチと、前記第１の出力線に接続された、入力
部と出力部の間に容量を接続した第１のアンプと、前記
第２の出力線に接続された、入力部と出力部の間に容量
を接続した第２のアンプと、前記第１のアンプからの信
号と前記第２のアンプからの信号を差分する差分回路
と、を有することを特徴とする。

【００２１】また本発明の撮像装置は、上記本発明の信
号差分処理装置を用いたものである。

【００２２】

【発明の実施の形態】以下、本発明の実施の形態につい
て説明する。なお本発明の信号差分処理装置は撮像装置
に好適に用いられるが特に撮像装置に用途が限定される
ものではなく信号差分処理が必要な装置に用いることが
できる。

【００２３】（第１の実施形態）図１は本発明の第１の
実施形態を示す撮像装置の読み出し部の回路図である。
図９の従来の読み出し回路との違いは、寄生容量から第
１のアンプ（演算増幅器）に至る配線が、従来はアンプ
の非反転入力端子につながっていたのに対し、本実施例
の回路ではアンプの反転入力側に接続されていて、一方
の非反転入力端子は基準電位Vref７６に固定されている
点にある。図２にこの回路のタイミングチャートを示
す。

【００２４】次に図１を参照して信号読み出し回路の動
作説明を行う。図２のタイミングチャートに示すよう
に、各スイッチのタイミングとアンプからの出力は１周
期 t1(sec)内で以下に述べるように動作する。また第
１のアンプ（Ａｍｐ）７１，７２はＳ側、Ｎ側共に、容
量値が等しくなるように設定された積分容量Ｃ1s７３，
Ｃ1n７４とＭＯＳスイッチ７５1，７５2とをそれぞれ備
えている。このＭＯＳスイッチ７５1，７５2に入力され
る信号ΦCHRESでアンプ７１，７２を「リセット時のバ
ッファ状態」と「積分容量が有効になる読み出し状態」
とに切り替える。さらに蓄積容量ＣTS３４と蓄積容量Ｃ
TN３５とは容量値が等しくなるように設計しておく。

【００２５】信号ΦCHRESをハイレベルとしてＭＯＳス
イッチ７５1，７５2をオンすることによって第１のアン
プ７１，７２は初期状態にあり、Ｓ系とＮ系の信号はそ
れぞれ蓄積容量ＣTS３４と蓄積容量ＣTN３５とに蓄積さ
れている状態にある。

【００２６】次に信号ΦCHRESをロウレベルとしてＭＯ
Ｓスイッチ７５1，７５2をオフすると、第１のアンプ７
１は初期状態から積分容量Ｃ1sが有効な読み出し状態に
変化する。シフトレジスタにより信号ΦSR４２がハイレ
ベルとなり転送スイッチＴSR1 がオンするとＳ側の信号
が蓄積容量ＣTS３４相当の電荷として第１のアンプ（Ａ
ｍｐ）７１の積分容量Ｃ1s７３へ転送され、第１段目の
アンプ（Ａｍｐ）７１の増倍率をＭ＝ＣTS／Ｃ1sとする
と、Ｓ側の第１段目のアンプ（Ａｍｐ）７１の出力点
で、 ＶSOUT= −ＶS・Ｍ ＋ Ｖref の出力を得る。

【００２７】一方、同様にシフトレジスタにより信号Φ
SR４３がハイレベルとなり転送スイッチＴSR2 がオンす
るとＮ側の信号は蓄積容量ＣTN３５相当の電荷として第
１のアンプ（Ａｍｐ）７２の積分容量Ｃ1７４へ転送さ
れ、第１段目のアンプ（Ａｍｐ）７２の増倍率をＭ＝Ｃ
TN／Ｃ1nとすると、Ｎ側の第１段目のアンプ（Ａｍｐ）
７２の出力点で、 ＶNOUT = −ＶN・Ｍ ＋ Ｖref の出力を得ることになる。

【００２８】ここで従来回路との違いは、寄生容量ＣHS
５７，ＣHN５８の電位がアンプ（Ａｍｐ）のイマジナリ
ーショートで固定されているため、この間の電荷移動に
は寄生容量ＣH(ＣHS，ＣHN)が寄与しないことである。
つまり寄生容量ＣHに無関係にＳ側、Ｎ側の信号の転送
が行われているのである。その後、Ｓ系統、Ｎ系統から
出てきたそれぞれの出力ＶSOUT、ＶNOUTは次段の減算ア
ンプ（Ａｍｐ）７７を通って差分が所定のゲインＮ（＝
Ｒ2／Ｒ1）倍増倍され、クランプ回路などを経て出力さ
れることになる。

【００２９】上記構成において、並列な信号配線は、ア
ンプ７１，７２の反転入力端子に接続されているので、
その電位はアンプ（演算増幅器）のイマジナリーショー
トにより非反転入力端子電圧に等しくなる。従って光電
変換素子で変換された信号電荷はシフトレジスタがオン
することにより、アンプ（演算増幅器）の反転入力端子
と出力端子との間に接続された積分コンデンサに転送さ
れ、出力電圧は信号電荷量と積分コンデンサの容量値で
一義的に決まる。よって、アンプの出力電圧は並列な信
号配線に付く寄生容量の大小には依存しないので、配線
が複数存在した場合も、その寄生容量CHS５７、CHN５８
間のばらつきが出力に影響することはない。さらに、高
解像度化に伴って画素数が増加した場合、寄生容量は増
大するが、信号の転送ゲイン（Ｇａｉｎ）には影響しな
いため、読み出し用回路部の設計変更の必要がない。

【００３０】以上述べたように、本実施形態におけるよ
うな信号転送方式を用いれば、配線にのる寄生容量に関
係なく、信号電荷を積分コンデンサに転送できるので、
複数の信号転送線を有した読み出し回路部であっても、
出力にはそのばらつきが現れることはない。

【００３１】さらに、光電変換部の画素数の変更などで
寄生容量が変わっても、同じように用いることのできる
汎用性の高い読み出し回路部として適用することができ
る。

【００３２】（第２の実施形態）第１の実施形態で説明
したように、第１のアンプ（演算増幅器）７１，７２は
ＭＯＳスイッチ７５1，７５2で「リセット時の初期状
態」と増倍率Ｍ＞１の「積分容量が有効になる読み出し
状態」との２状態を切り替えている。

【００３３】ここで第１のアンプ７１，７２は、読み出
し時にゲイン（Ｇａｉｎ）が蓄積容量と積分容量の比、
ＣT／Ｃ1で、リセット時にゲインが１となるようスイッ
チを切り替えて使用している。このためリセット時には
アンプ（演算増幅器）の動作が不安定になりやすい。こ
の対策として一般に用いられているようにアンプの内部
で位相補償容量を増やすと、こんどは信号の伝達速度が
遅くなってしまう。そこで本実施形態では、アンプ（演
算増幅器）の特性としてスピードを優先したいため、次
のような方法を用いた。

【００３４】図３は第２の実施形態を示す等価回路図で
ある。基本的な信号転送の原理は第１の実施形態と同様
である。但し、図３のように第１のアンプ（演算増幅
器）７１，７２の出力に位相補償容量９１、９２と、そ
の容量のリセットスイッチＴc2，Ｔc1を接続しておく。
リセットスイッチＴc2，Ｔc1は信号ΦCCPS９３，９４に
より制御される。

【００３５】そして図４で示すタイミングで、信号ΦCH
RESによってＭＯＳスイッチ７５1，７５2がオン状態と
なって、このアンプ（演算増幅器）７１，７２が初期状
態にあるときには、信号ΦCCPS９３，９４によってリセ
ットスイッチＴc2，Ｔc1がオンし位相補償容量９１，９
２が有効状態になっていて、このときの演算増幅器７
１，７２の安定した動作を保証する。一方、第１のアン
プ（演算増幅器）がＭ＞１で使用されている状態では、
リセットスイッチＴc2，Ｔc1がオフし、この位相補償容
量９２，９１はアンプ（演算増幅器）７１，７２につな
がらない状態にあり、無効になっている。

【００３６】上記のような構成をすることで、演算増幅
器の高速性を損なわずに安定動作を保証することができ
る読み出し回路部を実現できた。

【００３７】

【発明の効果】以上説明したように、本発明によれば、
読み出し用回路部の信号出力電圧は、配線に付く寄生容
量の大きさに依存しないので、Ｓ系統とＮ系統を含む複
数の配線間のばらつきに影響しない精度よい出力が得ら
れる。加えて配線の寄生容量が変更されても、信号蓄積
容量や後ろにつづくアンプ部の設計変更を必要とせず、
汎用性の高い読み出し回路を持つ撮像装置の提供が可能
になる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態の読み出し用回路部を
示す図である。

【図２】本発明の第１の実施形態の読み出し用回路のタ
イミングチャートである。

【図３】本発明の第２の実施形態の読み出し用回路部を
示す図である。

【図４】本発明の第２の実施形態の読み出し用回路のタ
イミングチャートである。

【図５】密着型イメージセンサのユニット図である。

【図６】アレイ状に並んだコンタクトセンサを示す図で
ある。

【図７】撮像装置１チップあたりのレイアウト図であ
る。

【図８】従来の撮像装置の複数チャネル分を示す等価回
路図である。

【図９】従来の撮像装置の１チャネル分を示す等価回路
図である。

【図１０】従来の撮像装置のタイミングチャートであ
る。

【符号の説明】

１００ 光電変換チップ、 １０１ 実装基板、 １０
２ 金属細線、 １０３ 保護膜、 １０４ 筐体、
１０５ 透明ガラス板、 １０６ 底板、 １０７ ゴ
ム板、 １０８ レンズアレイ、 １０９ ＬＥＤ光
源、 １１０ 基板、 １１１ 出射光、 １１２ 反
射光、３１ チャネル1個の単位、 ３２フォトダイオ
ード、 ３３ ソースフォロア、 ３４ S側の蓄積容
量、 ３５ N側の蓄積容量、 ３６ シフトレジス
タ、 ３７ N側の信号線、 ３８S側の信号線、 ３９
S側の第1段目の演算増幅器、 ４０ N側の第1段目の
演算増幅器、 ４１ 減算器、 ４２，４３ シフトレ
ジスタ、５１ リセットスイッチ、 ５２，５３，５４
スイッチ、 ５６ リセットスイッチ、 ５７S側の
寄生容量、 ５８ N側の寄生容量、７１ S側の第1段
目の演算増幅器、７２ N側の第1段目の演算増幅器、
７３，７４ 積分容量、 ７５ リセットスイッチ、
７６ 基準電位、 ７７ 減算器、９１，９２ 位相補
償容量、９３，９４ スイッチ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA01 AB04 BB02 CB05 DB10 5C024 CX06 CX31 EX01 GX03 HX29 5C051 AA01 BA02 DA03 DB01 DB14 DB15 DC03 DC07 DE13 FA01

Claims (4)

【特許請求の範囲】
1. 【請求項１】 第１及び第２の信号を出力する信号源
   と、 前記第１の信号を蓄積する第１の蓄積容量と、 前記第２の信号を蓄積する第２の蓄積容量と、 前記第１の蓄積容量からの前記第１の信号が読み出され
   る第１の出力線と、 前記第２の蓄積容量からの前記第２の信号が読み出され
   る第２の出力線と、 前記第１の蓄積容量の前記第１の信号を前記第１の出力
   線に読み出す第１の転送スイッチと、 前記第２の蓄積容量の前記第２の信号を前記第２の出力
   線に読み出す第２の転送スイッチと、 前記第１の出力線に接続された、入力部と出力部の間に
   容量を接続した第１のアンプと、 前記第２の出力線に接続された、入力部と出力部の間に
   容量を接続した第２のアンプと、 前記第１のアンプからの信号と前記第２のアンプからの
   信号を差分する差分回路と、 を有する信号差分処理装置。
2. 【請求項２】 請求項１に記載の信号差分処理装置にお
   いて、前記第１及び第２のアンプの入力部は反転入力端
   子であって、 前記第１のアンプの前記容量に並列に第１のリセットス
   イッチを接続し、前記第２のアンプの前記容量に並列に
   第２のリセットスイッチを接続してなり、 前記第１及び第２のアンプの非反転入力端子に基準電圧
   を印加してなる信号差分処理装置。
3. 【請求項３】 請求項２に記載の信号差分処理装置にお
   いて、前記第１及び第２のアンプの出力部は第３のリセ
   ットスイッチを介して容量と接続されてなり、前記第１
   及び第２のリセットスイッチの導通状態において該第３
   のスイッチを導通状態としてなる信号差分処理装置。
4. 【請求項４】 請求項１から３のいずれか１項に記載の
   前記信号差分処理装置を用いた撮像装置であって、前記
   信号源は光電変換素子を含む画素である撮像装置。