JP4315133B2 - 固体撮像装置 - Google Patents

Description

本発明は、ローリングシャッタモード及びフレームシャッタモードの両モードを備えたものに好適な固体撮像装置に関する。

携帯電話、デジタルカメラ等に搭載される固体撮像装置として、ＣＣＤ（電荷結合素子）型のイメージセンサ（以下、ＣＣＤセンサという）と、ＣＭＯＳ型のイメージセンサ（以下、ＣＭＯＳセンサという）と、がある。さらに、高画質と低消費電力とを共に兼ね備えた閾値電圧変調方式のＭＯＳ型固体撮像装置（以下、基板変調型センサという）も提案されている。ＣＭＯＳセンサや基板変調型センサ（以下、ＣＭＯＳセンサ等という）は、ＣＣＤセンサよりも消費電力が少なく、プロセスコストが低いという利点から、近年開発が進んでいる。

ＣＭＯＳセンサ等においては、画像信号を１ラインずつ読み出すローリングシャッタモードを採用する場合と、２次元的に配列された多数の受光素子について、同時に光発生電荷を蓄積するフレームシャッタモードを採用する場合とがある。

ところで、ＣＭＯＳセンサ等においては、ノイズ成分を除去するために、フォトダイオードによる受光後の画素出力と画素のクリア（リセット）後の画素出力とを夫々求め、両者の差分をとる２重サンプリング処理が行われている。

４トランジスタ構成のＣＭＯＳ−ＡＰＳ（Active Pixel Sensor）タイプを例に、ローリングシャッタモードにおけるＣＭＯＳセンサの２重サンプリング処理を簡単に説明する。先ず、ノイズ成分読み出しのために、電荷蓄積領域であるフローティングディフュージョンがリセットされる。次に、フローティングディフュージョンに残存した光発生電荷に基づく電位が出力される（ノイズ成分読み出し）。その後、フォトダイオードによって発生した光発生電荷が、フローティングディフュージョンに転送される。次に、フローティングディフュージョンに転送された光発生電荷に基づく電位が出力される（信号成分読み出し）。これらの読み出されたノイズ成分と信号成分との電位の差分を取ることによって、ノイズ成分が除去される。

このようにＣＭＯＳセンサ等においては、読み出し動作はライン毎に行われ、ノイズ読み出しもライン毎に行われる。即ち、画素のリセット（クリア）もライン毎に行われる。ローリングシャッタモードでは、フォトダイオードによって発生した光発生電荷のフローティングディフュージョンへの転送もライン毎に行われており、上述したように、信号成分の読み出しに先立ってノイズ成分の先行読み出しが可能である。

一方、フレームシャッタモードにおいては、全画素について光発生電荷を一括してフローティングディフュージョンに転送するので、信号成分の読み出しに先立ってノイズ成分を先行読み出しすることはできない。即ち、ＣＭＯＳセンサ等においてフレームシャッタモードを採用した場合には、光発生電荷をフローティングディフュージョンに全画素分転送した後に、１ラインの信号読出しを行い、読出しを行ったラインの画素をリセットしてノイズ読み出しを行う動作を、１ラインずつ繰返す必要がある。

このように、ＣＭＯＳセンサ等においては、ローリングシャッタモードを採用した場合と、フレームシャッタモードを採用した場合とで、ノイズ読出しと信号成分の読み出しとの順番が逆になる。
特許第２９６５７７７号

ところで、ノイズ成分と信号成分との差は、読出しを行う信号線毎に設けた回路によって求められる。例えば、特許文献１においては、垂直信号線ＶＬに設けたＦＰＮ抑圧回路によって、ノイズ成分の除去を行っている。

ＦＰＮ抑圧回路は、複数の容量素子と、反転アンプとによって構成されて、ノイズ成分と信号成分との差をとることでノイズを除去して出力する。このようなＦＰＮ抑圧回路は、反転アンプを用いていることから、反転アンプの閾値を基準として、入力信号の変化の方向を打ち消す向きにレベルが大きくなる出力が出力される。

例えば、ノイズ読み出しに基づく成分Ｖｏの方が信号読み出しに基づく成分Ｖｐｓよりもレベルが高いものとすると、ローリングシャッタモードにおいては、ノイズ先行読み出しであるので、ＦＰＮ抑圧回路に入力される信号は高いレベルから低いレベルに変化する。そうすると、ＦＰＮ抑圧回路の出力は入力される信号のレベルの低下に応じてレベルが高くなる出力となる。

一方、フレームシャッタモードにおいては、信号成分先行読み出しであるので、ＦＰＮ抑圧回路に入力される信号は低いレベルから高いレベルに変化する。そうすると、ＦＰＮ抑圧回路の出力は入力される信号のレベルの上昇に応じてレベルが低くなる出力となる。

即ち、ローリングシャッタモードでは、反転アンプの閾値を基準として、ＦＰＮ抑圧回路の出力は正側に大きくなり、フレームシャッタモードでは、反転アンプの閾値を基準として、ＦＰＮ抑圧回路の出力は負側に大きくなる。

従って、ＣＭＯＳセンサ等においてローリングシャッタモードとフレームシャッタモードとの両モードを実現する装置を構成しようとした場合には、ＦＰＮ抑圧回路の出力がそのダイナミックレンジを超えてしまう虞がある。

なお、特許文献１のＦＰＮ抑圧回路においては、反転アンプに与える閾値電圧を変えることで、ＦＰＮ抑圧回路のダイナミックレンジを各モードに応じたダイナミックレンジに設定することが可能である。しかしながら、この場合には、複数の閾値電圧を用意して切換える必要があり、回路規模が大きくなってしまう。

本発明はかかる問題点に鑑みてなされたものであって、１つの閾値電圧を用いた場合でも、ローリングシャッタモードとフレームシャッタモードとの各モードの出力がダイナミックレンジを超えることを防止することができる固体撮像装置を提供することを目的とする。

本発明の一態様の固体撮像装置は、マトリクス状に配置されている複数の画素と、前記複数の画素のいずれか１つから出力される画素信号を転送する信号線と、前記信号線に電気的に接続された増幅器と、を含み、前記信号線及び前記増幅器は第１の方向へ複数個配列され、前記増幅器は、前記画素信号が一端に入力される第１の容量と、前記第１の容量の他端に入力端が接続された反転アンプと、前記入力端と前記反転アンプの出力端との間に接続された第２の容量と、前記入力端と前記出力端との間に接続されたスイッチと、一端が前記入力端に接続された第３の容量と、を含み、第１の期間には前記第３の容量の他端に第１の電位が印加され、前記画素信号のレベルは第１のレベルであり、前記第１の期間の後の第２の期間には前記第３の容量の他端に第２の電位が印加され、前記画像信号のレベルは第１のレベルであり、前記第２の期間の後の第３の期間には前記第３の容量の他端に前記第２の電位が印加され、前記画素信号のレベルは第２のレベルであり、前記第１の電位は前記第２の電位より高く、前記第１のレベルは前記第２のレベルより低いことを特徴とする。
また、本発明の別の態様の固体撮像装置は、マトリクス状に配置されている複数の画素と、前記複数の画素のいずれか１つから出力される画素信号を転送する信号線と、前記信号線に電気的に接続された増幅器と、を含み、前記信号線及び前記増幅器は第１の方向へ複数個配列され、前記増幅器は、一端に前記画素信号が入力される第１の容量と、前記第１の容量の他端に入力端が接続された反転アンプと、前記入力端と前記反転アンプの出力端との間に接続された第２の容量と、前記入力端と前記出力端との間に接続されたスイッチと、一端が前記入力端に接続された第３の容量と、を含み、第１の期間には前記第３の容量の他端に第１の電位が印加され、前記画素信号のレベルは第１のレベルであり、前記第１の期間の後の第２の期間には前記第３の容量の他端に第２の電位が印加され、前記画素信号のレベルは第１のレベルであり、前記第２の期間の後の第３の期間には前記第３の容量の他端に前記第２の電位が印加され、前記画素信号のレベルは第２のレベルであり、 前記第１の電位は前記第２の電位より低く、前記第１のレベルは前記第２のレベルより高いことを特徴とする。
また、上記の本発明に係る固体撮像装置において、前記画素信号は、ノイズ成分を読み出した第１の信号と、入射光に基づく信号成分を読み出した第２の信号と、を含むことを特徴とする。
また、本発明の実施形態に係る固体撮像装置は、基板上に設けられたセンサセルアレイであって、前記センサセルアレイは複数のセンサセルがマトリクス状に配置されている前記センサセルアレイと、前記センサセルから出力される画像信号を転送する複数の信号線と、前記複数の信号線の少なくともいずれか一つに接続される複数の増幅器であって、前記複数の増幅器の各々は、前記信号線に一端が接続された第１の容量と、前記第１の容量の他端に入力端が接続された反転アンプと、前記反転アンプの入力端と出力端との間に接続された第２の容量と、前記反転アンプの入力端と出力端との間に接続され、前記第２の容量をリセットするスイッチと、一端が制御線に接続され他端が前記反転アンプの入力端に接続された第３の容量と、を含む、前記増幅器と、前記制御線に第１及び第２のいずれかの電圧を供給する制御電圧供給回路と、を含む。

上記の本発明の実施の形態によれば、センサセルからの画像信号に基づいて第１及び第２の容量に電荷が保持される。スイッチは、反転アンプの入力端と出力端との間に接続されて、第２の容量をリセットする。反転アンプの入力端は、略反転アンプの閾値電圧に近い値であり、センサセルから２回の画像信号が入力されると、第２の容量には、１回目の画像信号と２回目の画像信号との差分に基づく電圧が保持される。第３の容量に供給される第１又は第２の電圧によって、１回目の画像信号と２回目の画像信号との差分に基づく電圧とは逆極性の電圧成分が、第２の容量に保持される。即ち、第２の容量に保持される電圧は、１回目の画像信号と２回目の画像信号との差分に基づく電圧であって、この差分の電圧の極性とは逆向きにシフトしたものとなる。これにより、増幅器の出力がそのダイナミックレンジを超えることを防止することができる。

また、前記増幅器は、前記信号線毎に設けられ、
前記制御電圧供給回路は、全増幅器に対して１つだけ設けられる。

本発明の実施の形態によれば、制御電圧供給回路が、全増幅器に対して１つだけ設けられるので、面積の増大を抑制することができる。

また、前記センサセルは、レベルが異なる２回の画素信号を出力する。

また、前記センサセルは、入射光に基づく光発生電荷が転送される電荷蓄積領域を有し、該電荷蓄積領域に蓄積されている光発生電荷に基づく画素信号を出力するものであって、
前記センサセルは、前記電荷蓄積領域の光発生電荷をリセットした後の画素信号と前記電荷蓄積領域に蓄積された光発生電荷に基づく画素信号とを出力する。

本発明の実施の形態によれば、センサセルは電荷蓄積領域のリセット後の画素信号、即ち、ノイズ成分と、光量に基づく画素信号とを出力する。増幅器は、これらの差分、即ち、ノイズ成分を除去した画素信号を出力することができる。

前記センサセルは、ＣＭＯＳセンサ又は基板変調型センサである。

本発明の実施の形態によれば、ＣＭＯＳセンサ又は基板変調型センサにおけるローリングシャッタモード及びフレームシャッタモードにおける画素信号に対して、増幅器はノイズを除去した画素信号を出力することができる。この場合において、ローリングシャッタモードでもフレームシャッタモードのいずれにおいても、ダイナミックレンジを超えない画素信号を出力することができる。

また、前記制御電圧供給回路は、前記第１の電圧として０Ｖを与え、前記第２の電圧として電源電圧を与える。

本発明の実施の形態によれば、電源電圧と第３の容量の容量値とに基づく電圧成分が第２の容量に加えられる。

また、前記制御電圧供給回路は、インバータによって構成される。

本発明の実施の形態によれば、簡単な構成で、０Ｖと電源電圧とを選択的に制御入力端に加えることができる。

また、前記制御電圧供給回路は、前記第２の容量のリセットに合わせて前記第１又は第２の電圧を切換える。

本発明の実施の形態によれば、電源電圧と第３の容量の容量値とに基づく電圧成分が第２の容量に加えることができる。

また、前記反転アンプは、演算増幅器によって構成される。

本発明の実施の形態によれば、反転アンプの入力端を、略反転アンプの閾値電圧に近い値にすることができ、第２の容量に、１回目の画像信号と２回目の画像信号との差分に基づく電圧を保持させることができる。

また、前記反転アンプは、ソース接地のトランジスタによって構成される。

本発明の実施の形態によれば、簡単な回路で反転アンプを構成することができる。

また、前記センサセルは、レベルが異なる２回の画素信号を出力するものであって、
前記制御電圧供給回路は、レベルが低い画素信号の後にレベルが高い画素信号が入力され場合には、前記第１及び第２の電圧のうちの一方のみを与える。

本発明の実施の形態によれば、ローリングシャッタモードとフレームシャッタモードとのいずれかのモードにおいてのみ、第３の容量を用いたダイナミックレンジのシフト制御をすればよい。

また、前記反転アンプは、インバータによって構成される。

本発明の実施の形態によれば、簡単な回路で反転アンプを構成することができる。

また、前記センサセルは、レベルが異なる２回の画素信号を出力するものであって、
前記制御電圧供給回路は、レベルが高い画素信号の後にレベルが低い画素信号が入力され場合には、前記第１及び第２の電圧のうちの一方のみを与える。

本発明の実施の形態によれば、ローリングシャッタモードとフレームシャッタモードとのいずれかのモードにおいてのみ、第３の容量を用いたダイナミックレンジのシフト制御をすればよい。

また、前記第３の容量は、前記センサセルアレイの形成領域を含む容量形成領域のうち周辺領域の容量で構成される。

本発明の実施の形態によれば、チップ面積を増大を抑制することができる。

以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の第１の実施の形態に係る固体撮像装置を示すブロック図である。また、図２は図１の回路構成を示す回路図である。図３は画素アレイを構成するセンサセルの一例を示す回路図であり、図４は図３のセンサセルの出力を説明するための波形図である。また、図５はカラムアンプ群中の１つのカラムアンプ及び制御電圧供給回路の具体的構成を示す回路図であり、図６はカラムアンプ中の反転アンプの特性を示すグラフである。

図１において、固体撮像装置１は、マトリクス状にセンサセルが配列された画素アレイ２を有する。画素アレイ２を構成する各センサセルとしては、例えば、ＣＭＯＳセンサセルや、閾値変調型のセンサセルを採用することができる。

画素アレイ２は、複数のゲート線と複数のカラム線との交差に対応して画素（センサセル）が構成される。画素アレイ２は、例えば、６４０×４８０のセンサセルと、オプティカルブラック（ＯＢ）のための領域（ＯＢ領域）を含む。ＯＢ領域を含めると、画素アレイ２は例えば７１２×５００のセンサセルで構成される。画素アレイ２は、後述する各種駆動信号が与えられて、各センサセルの受光した光量に応じた画素信号を出力する。

垂直走査回路３は、読み出しラインとクリアラインを選択するための回路である。垂直走査回路３は各ゲート線に読み出しライン及びクリアラインを選択するための選択信号を供給する。垂直走査回路３が読み出しラインに設定した画素アレイ２のゲート線に対応するセンサセルから、光量に応じた画素信号が各カラム線に出力されるようになっている。また、垂直走査回路３がクリアラインに設定した画素アレイ２のラインは、対応するセンサセルに残存する電荷が排出されるようになっている。

各カラム線はカラムアンプ群４の各カラムアンプ１１に接続される。カラムアンプ群４は、後述するように、各カラムアンプ１１及びラインメモリ１２等によって構成されており、制御電圧供給回路７から制御電圧が与えられて、各カラム線を介して転送された画素信号を増幅すると共に、画素信号に含まれるノイズ成分を除去して出力するようになっている。水平走査回路６は各カラム線に接続された各カラムアンプ５を制御して、画素アレイ２からの画素信号をライン毎に出力回路６に出力するようになっている。出力回路６は各ライン毎の画素信号を画像信号出力として順次出力するようになっている。

図３は図１の画素アレイに採用されるセンサセルの一例であるＣＭＯＳセンサセルを示している。

図３のセンサセル２ａは、フォトダイオードＰＤに対応して電荷蓄積領域であるフローティングディフュージョンＦＤを有している。フォトダイオードＰＤとフローティングディフュージョンＦＤとの間には、フォトダイオードＰＤからフローティングディフュージョンＦＤに光発生電荷を転送するための転送ゲートＴ２１が設けられている。

フォトダイオードＰＤは入射光に応じた光発生電荷を発生する。発生した光発生電荷は転送ゲートＴ２１を介してフローティングディフュージョンＦＤに転送されて保持されるようになっている。

フローティングディフュージョンＦＤと固定電位点との間にはリセットトランジスタＴ２２が接続されている。リセットトランジスタＴ２２はリセット期間にオンとなって、フローティングディフュージョンＦＤに残存する電荷を固定電位点に排出させる。

フローティングディフュージョンＦＤには増幅トランジスタＴ２３のゲートが接続されている。増幅トランジスタＴ２３のソースは電源端子に接続され、ドレインは選択トランジスタＴ２４のソース・ドレイン路を介して出力端に接続されている。

フローティングディフュージョンＦＤに蓄積された光発生電荷に基づく電位は、出力部を構成する増幅トランジスタＴ２３及び選択トランジスタＴ２４を介して出力端に出力されるようになっている。

図４は出力端に現れる出力を示している。図４（ａ）はローリングシャッタモード時の出力を示し、図４（ｂ）はフレームシャッタモード時の出力を示している。

ローリングシャッタモード時においては、先ずリセット期間が設定される。図３のセンサセル２ａは、ノイズ成分読み出しのために、リセットトランジスタＴ２２がオンとなって、フローティングディフュージョンＦＤがリセットされる。そして、フローティングディフュージョンに残存した光発生電荷に基づく電位が出力される（ノイズ成分読み出し）。即ち、リセット期間には、出力は電源電圧に基づく高いレベルの出力Ｖｏとなる（図４（ａ））。

次に、フォトダイオードＰＤによって発生した光発生電荷が、転送ゲートＴ２１を介してフローティングディフュージョンＦＤに転送される。次に、フローティングディフュージョンＦＤに転送された光発生電荷に基づく電位が出力される（信号成分読み出し）。即ち、信号成分の読み出し期間には、電源電圧から光発生電荷に基づく電圧だけ低下した電圧に基づく出力Ｖｏ−Ｖｐｓが出力される。

即ち、図４（ａ）に示すように、ローリングシャッタモード時においては、各画素の画素信号は高いレベルから低いレベルに変化する。逆に、フレームシャッタモード時においては、上述したように、ノイズ成分に先だって、信号成分を先行読み出しするので、図４（ｂ）に示すように、各画素の画素信号は低いレベルから高いレベルに変化する。

なお、図４（ａ），（ｂ）は図３の回路の場合に成立する。電源電圧の与え方等によっては、ローリングシャッタモード時において、各画素の画素信号が低いレベルから高いレベルに変化し、フレームシャッタモード時において、各画素の画素信号が高いレベルから低いレベルに変化することもある。

図２の四角枠は各画素を構成するセンサセル２ａを示している。図３のセンサセル２ａの出力端が信号線としてのカラム線に接続されるようになっている。各行のセンサセル２ａは、各ラインのゲート線に接続されている。垂直走査回路３から各ゲート線に選択信号が供給される。この選択信号によって読み出しラインに指定されたゲート線に接続されたセンサセル２ａは、フローティングディフュージョンＦＤの電荷に基づく電位を画素信号（ノイズ成分を含む）として出力する。この読み出し前のリセット動作によってフローティングディフュージョンＦＤの電荷がクリアされていれば、画素信号はノイズ成分となる。

カラムアンプ群４の各カラムアンプ１１は、各カラム線毎に設けられており、相互に同一構成である。増幅器としてのカラムアンプ１１は、コンデンサＣ１〜Ｃ３、反転アンプ１１ｂ及びスイッチ１１ｃによって構成されている。画素からの出力はカラム線に接続されたコンデンサＣ１を介して反転アンプ１１ｂの入力端に供給される。反転アンプ１１ｂの出力端と入力端との間には、コンデンサＣ２が接続される。また、コンデンサＣ２の両端にはスイッチ１１ｃが接続されている。

本実施の形態においては、反転アンプ１１ｂの入力端には、コンデンサＣ３の一端が接続されている。コンデンサＣ３の他端には制御線を介して第１又は第２の制御電圧が印加されるようになっている。第１又は第２の制御電圧は、制御電圧供給回路７によって与えられるようになっている。

図５は１つのカラムアンプ１１及び制御電圧供給回路７を示す回路図である。図５は制御電圧供給回路７を電源端子と基準電位点との間に接続されたトランジスタＴ７１，Ｔ７２によって構成した例を示している。

電源端子と基準電位点との間には、Ｐ型トランジスタＴ７１のソース・ドレイン路及びＮ型トランジスタＴ７２のソース・ドレイン路が直列接続されている。Ｐ型トランジスタＴ７１及びＮ型トランジスタＴ７２のゲートは共通接続されて、制御信号φｃｌｐが供給されるようになっている。

制御信号φｃｌｐがハイレベル（以下、“Ｈ”という）の場合には、トランジスタＴ７１，Ｔ７２同士の接続点の出力端には基準電位点の電位が現れる。一方、制御信号φｃｌｐがローレベル（以下、“Ｌ”という）の場合には、トランジスタＴ７１，Ｔ７２同士の接続点の出力端には電源電圧が現れる。制御電圧供給回路７の出力は制御線（図２参照）を介してカラムアンプ１１の制御入力端１１ａに供給される。制御入力端１１ａと反転アンプ１１ｂの入力端との間にコンデンサＣ３が接続されている。

なお、スイッチ１１ｃは制御信号φｃｌｐの“Ｌ”期間にオンし、“Ｈ”期間にオフするようになっている。

図６は反転アンプ１１ｂの入出力特性を示すグラフである。図６に示すように、反転アンプ１１ｂは入力信号を−Ｇの利得で増幅して出力する。Ｇが十分に大きい場合には、反転アンプ１１ｂの入力端の電位Ｖａは略閾値電圧Ｖｔｈ近傍の値となる。なお、反転アンプ１１ｂは演算増幅器によって構成することができる。

次に、このように構成されたカラムアンプ１１の動作について説明する。なお、リセット後の画素信号と転送された光発生電荷に基づく画素信号の２回の画素信号のうち先に出力される画素信号を先画素信号といい、後に出力される画素信号を後画素信号というものとする。また、説明を簡単にするために、先画素信号がリセット後の画素信号であるノイズ先行読み出しについて説明する。

カラム線を介して画素から取り出された画素信号Ｖｉｎは、カラムアンプ１１のコンデンサＣ１を介して反転アンプ１１ｂの入力端に供給される。いま、説明を簡略化するために、コンデンサＣ３が接続されていないものとする。

先ず、画素信号Ｖｉｎとして、カラム線からノイズ成分Ｖｏが入力されるものとする。このノイズ成分ＶｏはコンデンサＣ１に保持されると共に、コンデンサＣ２にも伝えられる。しかし、スイッチ１１ｃをオンにすることで、コンデンサＣ２の電荷は放電され、ノイズ成分ＶｏはコンデンサＣ１のみに保持されている。

次に、カラム線を介して画素信号成分Ｖps＋Ｖｏが出力される。この出力は、コンデンサＣ１を介してコンデンサＣ２に伝えられる。この場合には、反転アンプ１１ｂの入力端の電位が略固定されるので、結果的に、リセット後にコンデンサＣ１に保持されている電圧Ｖｏと画素信号成分Ｖps＋Ｖｏとの差分に基づく電圧が、コンデンサＣ２に伝えられる。

コンデンサＣ２に伝えられる電圧は、コンデンサＣ１，Ｃ２の容量比に応じたものとなる。こうして、出力端１１ｄには、レベルがＶｐｓ・Ｃ１／Ｃ２の出力が出力される。即ち、カラムアンプ１１を用いることで、ノイズ成分Ｖｏが除去された出力を得ることができる。

更に、本実施の形態においては、コンデンサＣ３が反転アンプ１１ｂの入力端に接続されている。従って、制御信号φｃｌｐが“Ｌ”の期間、即ち、スイッチ１１ｃがオンとなる期間には、制御電圧として電源電圧Ｖｄｄが制御入力端１１ａに印加される。そして、コンデンサＣ３／Ｃ２の容量比と電源電圧Ｖｄｄとに基づく電圧が出力に加えられることとなる。後述するように、この電圧成分は、上述したＣ１／Ｃ２の容量比に基づく出力とは逆極性であり、閾値電圧を基準とした出力の変化の逆方向に付加される電圧である。

これにより、カラムアンプ１１に入力される画素信号Ｖｉｎが高いレベルから低いレベルに変化する場合でも、逆に、低いレベルから高いレベルに変化する場合でも、出力を振幅のピーク方向とは逆向きにシフトすることになり、出力がダイナミックレンジを超えてしまうことを防止することができる。

図２において、カラムアンプ１１の出力端１１ｄ（図５参照）は２つに分岐され、夫々スイッチ１２ａ，１２ｂを介してラインメモリ１２に接続される。ラインメモリ１２は各カラム線毎に２つのコンデンサＣ１２ａ，Ｃ１２ｂを有しており、スイッチ１２ａ，１２ｂを介して入力されたカラムアンプ１１の出力をコンデンサＣ１２ａ，Ｃ１２ｂに保持するようになっている。

スイッチ１２ａ，１２ｂは、例えば夫々カラムアンプ１１の出力が先画素信号又は後画素信号の場合にオンとなる。これにより、コンデンサＣ１２ａには先画素信号に基づくカラムアンプ１１の出力が保持され、コンデンサＣ１２ｂには後画素信号に基づくカラムアンプ１１の出力が保持される。

各カラム線に対応する各コンデンサＣ１２ａは、夫々アンプＡ１２ａ及びコンデンサＣ１２ｃを介して正極性信号線１２ｅに接続され、各カラム線に対応する各コンデンサＣ１２ｂは、夫々アンプＡ１２ｂ及びコンデンサＣ１２ｄを介して負極性信号線１２ｆに接続される。信号線１２ｅ，１２ｆは夫々差分増幅器６ａの正極性入力端又は負極性入力端に接続される。差分増幅器６ａは２入力の差に基づく出力を画像信号出力として出力するようになっている。

次に、このように構成された実施の形態の動作について図７及び図８を参照して説明する。図７は先画素信号のレベルが低く、後画素信号のレベルが高い場合の例であり、図８は先画素信号のレベルが高く、後画素信号のレベルが低い場合の例である。なお、上述したように、図７及び図８のいずれの例においても、先画素信号がリセット後の画素信号である場合には、後画素信号は転送された光発生電荷に基づく画素信号（ノイズを含む）であり、逆に、先画素信号が転送された光発生電荷に基づく画素信号（ノイズを含む）である場合には、後画素信号はリセット後の画素信号である。

図７（ａ）及び図８（ａ）はスイッチ１１ｃのオンオフを示し、図７（ｂ）及び図８（ｂ）は制御信号φｃｌｐを示し、図７（ｃ）及び図８（ｃ）は画素信号Ｖｉｎを示し、図７（ｄ）及び図８（ｄ）はカラムアンプ１１の出力Ｖｏｕｔを示している。

いま、図７に示すように、先画素信号のレベルが低く、後画素信号のレベルが高いものとする。

図７のｔ１期間はカラムアンプ１１のリセット期間であり、スイッチ１１ｃはオンである。また、制御信号φｃｌｐは“Ｌ”であり、端子１１ａは電源電圧Ｖｄｄである。

従って、ｔ１期間には、コンデンサＣ１〜Ｃ３に保持される電荷Ｑ１〜Ｑ３は以下の通りとなる。なお、Ｃ１〜Ｃ３はコンデンサＣ１〜Ｃ３の容量値であり、Ｖａは反転アンプ１１ｂの入力端の電圧であり、Ｖｉｎｌは先画素信号のレベルであり、Ｖｔｈは反転アンプ１１ｂの閾値電圧であり、Ｖｄｄは電源電圧である。

＜ｔ１期間＞
Ｑ１＝Ｃ１・（Ｖａ − Ｖｉｎｌ） ＝ Ｃ１・（Ｖｔｈ − Ｖｉｎｌ）
Ｑ２＝０
Ｑ３＝Ｃ３・（Ｖａ − Ｖｄｄ） ＝ Ｃ３・（Ｖｔｈ − Ｖｄｄ）
ｔ２期間は、カラムアンプのリセットが終了し、先画素信号がコンデンサＣ１に入力されている状態を示している。この期間においてコンデンサＣ１〜Ｃ３に保持される電荷Ｑ１’〜Ｑ３’は以下の通りとなる。なお、反転アンプ１１ｂの入力端の電圧はＶａ’となっている。この電圧Ｖａ’は、反転アンプ１１ｂの出力の差分ΔＶの利得分の１（１／Ｇ）だけＶａ（＝Ｖｔｈ）が変化したものである。

＜ｔ２期間＞
Ｑ１'＝Ｃ１・（Ｖａ'− Ｖｉｎｌ）
＝Ｃ１・｛（Ｖｔｈ − ΔＶ/Ｇ） − Ｖｉｎｌ｝
Ｑ２'＝Ｃ２・（Ｖａ' − Ｖｏ）
＝Ｃ２・｛（Ｖｔｈ − ΔＶ/Ｇ） − （Ｖｔｈ + ΔＶ）｝
Ｑ３'＝Ｃ３・（Ｖａ' − ０）＝Ｃ３・（Ｖｔｈ − ΔＶ/Ｇ）
Ｑ１＋Ｑ２＋Ｑ３＝Ｑ１'＋Ｑ２'＋Ｑ３'であるので、
ΔＶ＝Ｃ３・Ｖｄｄ/｛Ｃ１/Ｇ ＋ （１＋１/Ｇ）・Ｃ２ ＋ Ｃ３/Ｇ｝
が得られる。

利得が十分に大きく、Ｇ>>１のとき
ΔＶ＝Ｃ３/Ｃ２・Ｖｄｄ
となる。従って、期間ｔ２におけるカラムアンプ１１の出力Ｖｏｕｔ１は、下記（１）式で与えられる。

Ｖｏｕｔ１ ＝Ｖｔｈ ＋ Ｃ３/Ｃ２・Ｖｄｄ …（１）
ｔ３期間は、後画素信号の入力期間である。この期間においてコンデンサＣ１〜Ｃ３に保持される電荷Ｑ１”〜Ｑ３”は以下の通りとなる。なお、この場合の反転アンプ１１ｂの入力端の電圧はＶａ”は、反転アンプ１１ｂの出力の差分ΔＶ’の利得分の１（１／Ｇ）だけＶｔｈが変化したものである。

＜ｔ３期間＞
Ｑ１"＝Ｃ１・｛Ｖａ"− Ｖｉｎｈ｝ ＝ Ｃ１・｛（Ｖｔｈ − ΔＶ'/Ｇ） − Ｖｉｎｈ｝
Ｑ２"＝Ｃ２・（Ｖａ"− Ｖｏｕｔ２） ＝ Ｃ２・｛（Ｖｔｈ − ΔＶ'/Ｇ） − （Ｖｔｈ ＋ ΔＶ'）
Ｑ３"＝Ｃ３・（Ｖａ"− ０） ＝ Ｃ３・（Ｖｔｈ − ΔＶ'/Ｇ）
Ｑ１＋Ｑ２＋Ｑ３＝Ｑ１"＋Ｑ２"＋Ｑ３"であり、また、Ｇ>>１とすると、
ΔＶ'＝Ｃ３/Ｃ２・Ｖｄｄ − Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ）
となる。従って、期間ｔ３におけるカラムアンプ１１の出力Ｖｏｕｔ２は、下記（２）式で与えられる。

Ｖｏｕｔ２ ＝ Ｖｔｈ ＋ Ｃ３/Ｃ２・Ｖｄｄ − Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ） …（２）
上記（２）式の第３項は、先画素信号と後画素信号との差分であり、転送された光発生電荷に基づく画素信号からノイズ成分が除去された信号に相当する。

光量に応じた信号である右辺第３項は、負電圧方向に振れるが、右辺第２項の成分によって出力Ｖｏｕｔ２の電圧は正方向にシフトする。これにより、Ｖｏｕｔ２が反転アンプ１１ｂのダイナミックレンジを超えることが防止される。

カラムアンプ１１のＶｔｈや容量値等のばらつき成分を除去するために、カラムアンプ１１の出力を差分増幅器６ａに与えてＶｏｕｔ１とＶｏｕｔ２との差分を求める。即ち、期間ｔ２におけるカラムアンプ１１の出力Ｖｏｕｔ１は、ラインメモリ１２の一方のコンデンサＣ１２ａに保持され、期間ｔ３におけるカラムアンプ１１の出力Ｖｏｕｔ２は、ラインメモリ１２の例えば他方のコンデンサＣ１２ｂに保持される。ラインメモリ１２のコンデンサＣ１２ａ，Ｃ１２ｂに保持されたカラムアンプ１１の出力は、カラム毎に出力されて差分増幅器６ａに供給される。差分増幅器６ａは、Ｖｏｕｔ１−Ｖｏｕｔ２の演算を行って、画像信号を得る。即ち、差分増幅器６ａからは各カラム毎に、出力Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ）が得られる。

次に、図８に示すように、先画素信号のレベルが高く、後画素信号のレベルが低いものとする。

図７の例と同様にして、図８のｔ２，ｔ３期間のカラムアンプ１１の出力Ｖｏｕｔ１，Ｖｏｕｔ２を求めると、下記（３），（４）式が得られる。

Ｖｏｕｔ１ ＝ Ｖｔｈ − Ｃ３/Ｃ２・Ｖｄｄ …（３）
Ｖｏｕｔ２ ＝ Ｖｔｈ − Ｃ３/Ｃ２・Ｖｄｄ ＋ Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ） …（４）
上記（４）式においても、第３項は、先画素信号と後画素信号との差分であり、転送された光発生電荷に基づく画素信号からノイズ成分が除去された信号に相当する。この右辺第３項は、正電圧方向に振れるが、右辺第２項の成分によって出力Ｖｏｕｔ２の電圧は負方向にシフトする。これにより、Ｖｏｕｔ２が反転アンプ１１ｂのダイナミックレンジを超えることが防止される。

なお、図３に示した一般的なＣＭＯＳセンサの場合には、画素リセット時の信号が高く、光量に応じた信号が低い電圧となる。画素リセット時の電圧をＶｉｎｈ ＝ Ｖｏ、光量に応じた信号をＶｉｎｌ ＝ Ｖｏ−Ｖｐｓと（光量が大きいほとＶｐｓが大きい）して、Ｖｏｕｔ１とＶｏｕｔ２に代入すると、Ｖｏｕｔ１とＶｏｕｔ２の差分は、Ｃ１/Ｃ２・Ｖｐｓとなる。即ち、カラムアンプ１１からは、光量に応じた信号成分がＣ１/Ｃ２倍に増幅された電圧が得られることが分かる。また、上記（２）式と（４）式との比較から明らかなように、ＶｉｎｈとＶｉｎｌの順番が入れ替わっても所望の信号が得られる。

なお、上記（２）式及び（４）式の第２項の値と第３項の値とを一致させた場合には、最もダイナミックレンジを有効に利用することができることとなる。

また、図５では制御電圧供給回路７として、インバータ回路を採用した例を説明したが、第１，第２の電圧を供給可能であれば、どのような構成でもよいことは明らかである。また、カラムアンプ１１の制御入力端１１ａに第１，第２の電圧を供給可能であれば、制御電圧供給回路７は、固体撮像装置に１つ設ければよい。

このように本実施の形態においては、反転アンプの入力端にコンデンサを接続し、コンデンサに印加する電圧を第１，第２の電圧に切換えることによって、反転アンプの出力をシフトして、ダイナミックレンジから外れることを防止している。これにより、先画素信号が高いレベルで、後画素信号が低いレベルの画素信号又は先画素信号が低いレベルで、後画素信号が高いレベルの画素信号のいずれが得られる場合でも、即ち、ローリングシャッタモード又はフレームシャッタモードのいずれの場合でも、カラムアンプの出力がダイナミックレンジを超えてしまうことを防止することができる。

なお、本実施の形態は、リセット後の画素信号のレベルと転送された光発生電荷に基づく画素信号のレベルとのいずれが高い場合でも適用することができ、また、先画素信号と後画素信号のいずれのレベルが高い場合でも適用可能である。従って、ノイズ先行読み出しの場合でも、ノイズ成分を後で読み出す場合でも、同様に適用することができる。

また、上述した特許文献１と異なり、バイアス回路を必要としないので、バイアス回路分の面積を削減することができる。

図９は本発明の第２の実施の形態に採用されるカラムアンプを示す回路図である。図９において図５と同一の構成要素には同一符号を付して説明を省略する。

本実施の形態は反転アンプ１１ｂに代えて反転アンプ２１を採用すると共に、制御信号φｃｌｐによる制御の仕方が第１の実施の形態と異なる。

反転アンプ２１は、Ｎ型ＭＯＳトランジスタＴ２１ａとＰ型ＭＯＳトランジスタＴ２１ｂとによって構成されている。トランジスタＴ２１ａのゲートが反転アンプ２１の入力端であり、コンデンサＣ１〜Ｃ３の接続点に接続される。トランジスタＴ２１ａのソースは出力端子１１ｄに接続され、ドレインは基準電位点に接続される。トランジスタＴ２１ｂはソースが電源端子に接続され、ドレインがトランジスタＴ２１ａのソースに接続され、ゲートにバイアス電圧が印加されて、定電流源として機能する。

このように、反転アンプ２１は、ソース接地回路のトランジスタＴ２１ａを用いて反転増幅を行う。この場合には、反転アンプ２１の閾値電圧Ｖｔｈは、１Ｖ以下の小電圧（例えば０．８Ｖ）となる。従って、反転アンプ２１を用いたカラムアンプの出力は、比較的負側にシフトしたものとなる。

このため、図９の回路において、先画素信号が低いレベルで、後画素信号が高いレベルの入力があった場合、即ち、図８に相当する場合には、ｔ２期間においてカラムアンプの出力Ｖｏｕｔ１の出力が下がりすぎて、反転アンプ２１のダイナミックレンジを外れてしまう虞がある。

そこで、本実施の形態においては、先画素信号が高いレベルで、後画素信号が低いレベルの入力がある場合には、図７と同様に、制御信号φｃｌｐによる制御を行う一方、先画素信号が低いレベルで、後画素信号が高いレベルの入力がある場合には、制御信号φｃｌｐを“Ｈ”に固定して、ダイナミックレンジをシフトさせる制御を行わないようになっている。

次に、このように構成された実施の形態の動作について図１０を参照して説明する。図１０（ａ），（ｂ）は夫々図７又は図８に対応した動作波形を示している。

図１０（ａ）は画素入力Ｖｉｎとして、先画素信号が高いレベルで、後画素信号が低いレベルの画素信号が入力された場合を示している。この場合の制御は、図７と同様である。即ち、この場合には、期間ｔ２，ｔ３における出力Ｖｏｕｔ１，Ｖｏｕｔ２として、上記（１）式及び（２）式に示す出力が得られる。

図１０（ｂ）は画素入力Ｖｉｎとして、先画素信号が低いレベルで、後画素信号が高いレベルの画素信号が入力された場合を示している。本実施の形態においては、この場合には、図１０（ｂ）に示すように、制御信号φｃｌｐを“Ｈ”に固定する。

従って、期間ｔ２，ｔ３における出力Ｖｏｕｔ１，Ｖｏｕｔ２は、上記（３）式及び（４）式の第２項を削除した下記（５）式，（６）式にて与えられる。

Ｖｏｕｔ１ ＝ Ｖｔｈ …（５）
Ｖｏｕｔ２ ＝ Ｖｔｈ ＋ Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ） …（６）
なお、この場合でも、Ｖｏｕｔ１とＶｏｕｔ２との差分は、Ｃ１/Ｃ２・（Ｖｉｎｈ − Ｖｉｎｌ）となり、ノイズ成分が除去された出力が得られることが分かる。

このように本実施の形態においては、反転アンプとしてソース接地のＮ型トランジスタを採用していることから、低い閾値電圧Ｖｔｈを得ることができ、先画素信号が低いレベルで、後画素信号が高いレベルの画素信号が入力される場合にはダイナミックレンジのシフト制御を省略することができる。

例えば、図３の例のようにノイズ出力のレベルが高く、信号レベルの出力が低い場合で、先画素信号が高いレベルで、後画素信号が低いレベルの場合、つまり、図３の例におけるフレームシャッタモードの場合には、制御信号φｃｌｐを制御する。一方、図３の例のようにノイズ出力のレベルが高く、信号レベルの出力が低い場合で、先画素信号が低いレベルで、後画素信号が高いレベルの場合、つまり、図３の例におけるローリングシャッタモードの場合には、制御信号φｃｌｐによる切換えを行わずに、φｃｌｐを“Ｈ”固定とすることができる。

図１１は図９の第２の実施の形態の変形例を示す回路図である。図１１において図９と同一の構成要素には同一符号を付して説明を省略する。

図１１の例は反転アンプ２１に代えて反転アンプ３１を採用した例である。反転アンプ３１は、Ｎ型ＭＯＳトランジスタＴ３１ａとＰ型ＭＯＳトランジスタＴ３１ｂとによって構成されている。トランジスタＴ３１ａ，Ｔ３１ｂのゲートは共通接続されて反転アンプ３１の入力端となる。トランジスタＴ３１ａのソースは出力端子１１ｄに接続され、ドレインは基準電位点に接続される。トランジスタＴ３１ｂはソースが電源端子に接続され、ドレインがトランジスタＴ３１ａのソースに接続される。

この構成によれば、反転アンプ３１の閾値電圧Ｖｔｈは、Ｖｄｄ／２であり、比較的大きい電圧となる。従って、反転アンプ３１を用いたカラムアンプの出力は、比較的正側にシフトしたものとなる。

このため、図１１の回路において、先画素信号が高いレベルで、後画素信号が低いレベルの入力があった場合、即ち、図７に相当する場合には、ｔ２期間においてカラムアンプの出力Ｖｏｕｔ１の出力が上がりすぎて、反転アンプ３１のダイナミックレンジを外れてしまう虞がある。

そこで、図１１の例では、図９とは逆の制御を行う。即ち、先画素信号が高いレベルで、後画素信号が低いレベルの入力がある場合には、制御信号φｃｌｐを“Ｈ”固定にしてダイナミックレンジのシフト制御を行わない一方、先画素信号が低いレベルで、後画素信号が高いレベルの入力がある場合には、制御信号φｃｌｐを変化させて、ダイナミックレンジのシフト制御を行う。

これにより、上記（１）式，（２）式における第２項による電圧の上昇分がなくなり、ダイナミックレンジ内での動作が可能となる。

他の作用及び効果は図９の第２の実施の形態と同様である。

図１２は第３の実施の形態に採用されるチップレイアウトを示す説明図である。図１２はカラムアンプを構成する３つのコンデンサのレイアウトを示すものである。

図１２の容量形成領域４０は図１の画素アレイ２の形成領域に相当する。容量形成領域４０のうち周辺はダミー容量が形成されるダミー容量形成領域４４である。一般的には、容量値のばらつきを小さくするために、容量を配置する場合はその周りにダミーの容量を配置する。ダミー容量はこのようなばらつきを低減するためのものである。

本実施の形態においては、カラムアンプを構成するコンデンサＣ１，Ｃ２については、容量形成領域４０の中央の領域に形成する。即ち、容量形成領域４１は、各カラム毎に形成されて、複数ライン分の面積を有する。この容量形成領域４１に形成された容量をコンデンサＣ１とする。また、同様に、容量形成領域４２も、各カラム毎に形成されて、複数ライン分の面積を有する。この容量形成領域４２に形成された容量をコンデンサＣ２とする。

容量形成領域４０中央の容量形成領域４１，４２における容量値の精度は高く、各カラムアンプ毎に高精度のコンデンサＣ１，Ｃ２を形成可能である。

一方、容量形成領域４０の周辺のダミー容量形成領域４４のダミー容量は比較的容量値の精度が低い。しかしながら、容量値Ｃ３を含む上記（１）乃至（４）式の第２項は、上述したように、画素信号Ｖｏｕｔ１，Ｖｏｕｔ２同士の差分を求めると、消去される。従って、コンデンサＣ３の容量値の精度はそれほど高くする必要ない。この理由から、本実施の形態においては、本来用いられることがないダミー容量形成領域４４のダミー容量をコンデンサＣ３として用いるようになっている。即ち、各カラムのダミー容量４３を、各カラムのカラムアンプ中のコンデンサＣ３として用いている。

このように、本実施の形態においては、新たに付加したコンデンサＣ３については、本来用いられることがないダミー容量を利用している。従って、本実施の形態においては、チップ面積の増大を抑制することができる。

上記各実施の形態において従来から付加された素子は、コンデンサＣ３と制御電圧供給回路７である。制御電圧供給回路７は、装置全体で１つ設ければよく、これによる面積の増加はわずかである。また、第３の実施の形態を適用することで、コンデンサＣ３による面積の増大も僅かである。しかも、上記各実施の形態においては、特許文献１とは異なりバイアス回路は不要である。従って、チップ面積を殆ど増大させることなく、ダイナミックレンジのシフト制御が可能である。

なお、本発明は、上述した実施の形態に限定されるものではなく、本発明の要旨を変えない範囲において、種々の変更、改変等が可能である。

本発明の第１の実施の形態に係る固体撮像装置を示すブロック図。 図１の回路構成を示す回路図。 画素アレイを構成するセンサセルの一例を示す回路図。 図３のセンサセルの出力を説明するための波形図。 カラムアンプ群中の１つのカラムアンプ及び制御電圧供給回路の具体的構成を示す回路図。 カラムアンプ中の反転アンプの特性を示すグラフ。 第１の実施の形態の動作を説明するための波形図。 第１の実施の形態の動作を説明するための波形図。 本発明の第２の実施の形態に採用されるカラムアンプを示す回路図。 第２の実施の形態の動作を説明するための説明図。 第２の実施の形態の変形例を示す回路図。 本発明の第３の実施の形態に採用されるチップレイアウトを示す説明図。

符号の説明

２…画素アレイ、４…カラムアンプ群、５…水平走査回路、６…出力回路、７…制御電圧供給回路、１１…カラムアンプ、１１ｂ…反転アンプ、Ｃ１〜Ｃ３…コンデンサ。

Claims (3)

1. マトリクス状に配置されている複数の画素と、
   前記複数の画素のいずれか１つから出力される画素信号を転送する信号線と、
   前記信号線に電気的に接続された増幅器と、
   を含み、
   前記信号線及び前記増幅器は第１の方向へ複数個配列され、
   前記増幅器は、
   前記画素信号が一端に入力される第１の容量と、
   前記第１の容量の他端に入力端が接続された反転アンプと、
   前記入力端と前記反転アンプの出力端との間に接続された第２の容量と、
   前記入力端と前記出力端との間に接続されたスイッチと、
   一端が前記入力端に接続された第３の容量と、
   を含み、
   第１の期間には前記第３の容量の他端に第１の電位が印加され、前記画素信号のレベルは第１のレベルであり、
   前記第１の期間の後の第２の期間には前記第３の容量の他端に第２の電位が印加され、前記画像信号のレベルは第１のレベルであり、
   前記第２の期間の後の第３の期間には前記第３の容量の他端に前記第２の電位が印加され、前記画素信号のレベルは第２のレベルであり、
   前記第１の電位は前記第２の電位より高く、前記第１のレベルは前記第２のレベルより低いことを特徴とする固体撮像装置。
2. マトリクス状に配置されている複数の画素と、
   前記複数の画素のいずれか１つから出力される画素信号を転送する信号線と、
   前記信号線に電気的に接続された増幅器と、
   を含み、
   前記信号線及び前記増幅器は第１の方向へ複数個配列され、
   前記増幅器は、
   一端に前記画素信号が入力される第１の容量と、
   前記第１の容量の他端に入力端が接続された反転アンプと、
   前記入力端と前記反転アンプの出力端との間に接続された第２の容量と、
   前記入力端と前記出力端との間に接続されたスイッチと、
   一端が前記入力端に接続された第３の容量と、
   を含み、
   第１の期間には前記第３の容量の他端に第１の電位が印加され、前記画素信号のレベルは第１のレベルであり、
   前記第１の期間の後の第２の期間には前記第３の容量の他端に第２の電位が印加され、前記画素信号のレベルは第１のレベルであり、
   前記第２の期間の後の第３の期間には前記第３の容量の他端に前記第２の電位が印加され、前記画素信号のレベルは第２のレベルであり、
   前記第１の電位は前記第２の電位より低く、前記第１のレベルは前記第２のレベルより高いことを特徴とする固体撮像装置。
3. 前記画素信号は、ノイズ成分を読み出した第１の信号と、入射光に基づく信号成分を読み出した第２の信号と、を含むことを特徴とする請求項１または２に記載の固体撮像装置。

Images