JPH07236091A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】 【目的】 増幅型の固体撮像装置において、信号出力の
高速化且つ低雑音化を図る。 【構成】 複数の画素ＭＯＳトランジスタ１と、この画
素ＭＯＳトランジスタ１とでソースフォロア回路を構成
する負荷ＭＯＳトランジスタ１２と、ソースフォロア回
路からの信号電圧を保持するサンプルホールド回路１３
と、サンプルホールド回路１３の出力信号電圧を電流に
変換する電流電圧変換手段である水平駆動ＭＯＳトラン
ジスタ１４とを備えて成る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、固体撮像装置、特に増
幅型の固体撮像装置に関する。

【０００２】

【従来の技術】固体撮像素子の高解像度化の要求に従っ
て、画素毎に光信号電荷を増幅する内部増幅型の固体撮
像素子の開発が進められている。この内部増幅型固体撮
像素子の主なものとしては、静電誘導トランジスタ（Ｓ
ＩＴ）、増幅型ＭＯＳイメージャ（ＡＭＩ）、電荷変調
デバイス（ＣＭＤ）、バイポーラトランジスタを画素に
用いたＢＡＳＩＳ等の各種撮像デバイス構造が知られて
いる。

【０００３】一方、次のような増幅型固体撮像素子も、
その１つである。この増幅型固体撮像素子では、光電変
換により得られたホール（信号電荷）をｎチャネルＭＯ
Ｓトランジスタ（画素ＭＯＳトランジスタ）のｐ型ポテ
ンシャル井戸に蓄積しておき、このｐ型ポテンシャル井
戸における電位変動（すなわち、バックゲートの電位変
化）に基づくチャネル電流の変化を画素信号として出力
するようにしている。

【０００４】図８は、従来の増幅型固体撮像装置の一例
を示す。この増幅型固体撮像装置１０は、同図に示すよ
うに、複数の画素トランジスタ、例えば画素ＭＯＳトラ
ンジスタ〔単位画素（セル）〕１が行列状に配列され、
各画素ＭＯＳトランジスタ１のゲートがシフトレジスタ
等から構成される垂直走査回路２にて選択される垂直選
択線３に接続され、そのドレインが電源Ｖ_DDに接続さ
れ、そのソースが垂直信号線４に接続される。各垂直信
号線４は水平ＭＯＳスイッチ５を介して水平信号線６に
接続される。７は、シフトレジスタ等から構成される水
平走査回路で、この水平走査回路７からの走査信号φ_H
〔φ_H1, ‥‥φ_Hn, φ_Hn+1, ‥‥〕が順次水平ＭＯＳス
イッチ５のゲートに供給されるようになされる。水平走
査回路７、水平ＭＯＳスイッチ５、水平信号線６にて水
平走査出力回路９が構成される。

【０００５】この増幅型固体撮像装置１０では、単位画
素即ち画素ＭＯＳトランジスタ１が垂直走査回路２から
の走査信号φ_V 〔φ_V1, ‥‥φ_Vi, φ_Vi+1, ‥‥〕によ
り垂直選択線３を通じて選択され、水平走査回路７に接
続した水平ＭＯＳスイッチ５を順次オンすることで、画
素ＭＯＳトランジスタ１にて電流変換した電流信号が垂
直信号線４を通じて水平信号線６にそのまま出力され
る。

【０００６】増幅型固体撮像装置における水平走査出力
回路９の他の例としては、図示せざるも容量負荷動作方
式があり、電圧信号を電荷として水平信号線に出力する
方式のものもある。

【０００７】

【発明が解決しようとする課題】ところで、上述の固体
撮像装置１０では、各画素に増幅作用を持たせた増幅型
固体撮像装置特有の固定パターンノイズ（ＦＰＮ）を発
生する。即ち例えば画素ＭＯＳトランジスタの場合、各
画素のＶｔｈのバラツキで固定パターンノイズが発生す
る。この固定パターンノイズを除去するのにフレームメ
モリ等の画像記憶装置を必要としていた。

【０００８】一方、固体撮像装置では、高画素化、チッ
プサイズ縮小化の流れにあり、増幅型画素トランジスタ
のサイズが小型化されてきている。その結果、画素トラ
ンジスタのコンダクタンスも小さくならざるを得ない状
況にある。

【０００９】上述した図６の固体撮像装置１０では、画
素ＭＯＳトランジスタ１にて電流変換した電流信号を垂
直信号線４を通して水平信号線６にそのまま出力してい
るので、画素ＭＯＳトランジスタ１の小型化に伴いその
コンダクタンスが小さくなると、信号電流量が小さくな
り、ＳＮが悪くなる。また、垂直信号線４と水平信号線
６とが結線されているため、垂直信号線４のもつ容量と
水平信号線６のもつ容量によって寄生容量が大きくな
り、画素信号の読み出し速度が遅くなる。

【００１０】又、容量負荷動作方式で電圧信号を水平信
号線に出力するようにした増幅型固体撮像装置の場合に
は、出力回路が高インピーダンスのＭＯＳ系トランジス
タで構成されるため、画素信号の読み出し速度が遅くな
る。負荷抵抗を小にすれば速度は上がるも、ＳＮが悪く
なる。

【００１１】本発明は、上述の点に鑑み、画素信号を高
速で、しかも低雑音で出力できるようにした固体撮像装
置を提供するものである。

【００１２】また、本発明は、固定パターンノイズを除
去できるようにした固体撮像装置を提供するものであ
る。

【００１３】

【課題を解決するための手段】第１の発明に係る固体撮
像装置は、複数の受光素子１と、この受光素子１で発生
した電荷を電圧に変換する電圧発生手段（１，１２）
と、この電圧を信号電流に変換して出力信号線１６に出
力する電圧電流変換手段１４と、信号電流を信号電圧に
復調する復調手段１８を備え、受光素子１が第１の電源
Ｖ_DDと垂直信号線４との間に接続された第１のＭＯＳト
ランジスタを有し、垂直信号線４が負荷素子１２を介し
て接地され、電圧電流変換手段１４が第１の電源または
第２の電源と出力信号線１６との間に接続された第２の
ＭＯＳトランジスタを有してなり、第２のＭＯＳトラン
ジスタのゲート電圧が電圧発生手段（１，１２）に接続
され、第２のＭＯＳトランジスタ１４の相互コンダクタ
ンスが第１のＭＯＳトランジスタ１の相互コンダクタン
スよりも大に設定されるように構成する。

【００１４】第２の発明は、上記第１の発明の固体撮像
装置において、復調手段１８をバイポーラトランジスタ
１９を含んで構成する。

【００１５】第３の発明は、上記第１又は第２の発明の
固体撮像装置において、第２のＭＯＳトランジスタ１４
のチャンネル幅を第１のＭＯＳトランジスタ１のチャン
ネル幅よりも大に設定する。

【００１６】第４の発明に係る固体撮像装置は、複数の
受光素子１と、受光素子１で発生した電荷を電圧に変換
する電圧発生手段（１，１２）と、各受光素子１に対応
する第１及び第２のサンプルホールド回路１３Ａ及び１
３Ｂと、第１及び第２のサンプルホールド回路１３Ａ及
び１３Ｂに夫々保持された画素信号出力電圧及び画素リ
セット後の画素信号出力電圧を夫々電流に変換して第１
及び第２の出力信号線１６Ａ及び１６Ｂに出力する第１
及び第２の電圧電流変換手段１４Ａ及び１４Ｂと、第１
及び第２の電圧電流変換手段１４Ａ及び１４Ｂからの夫
々の信号電流を、信号電圧に復調する第１及び第２の復
調手段１８Ａ（又は３２Ａ）及び１８Ｂ（又は３２Ｂ）
と、第１の復調手段１８Ａ（又は３２Ａ）で復調された
画素信号出力電圧から第２の復調手段１８Ｂ（又は３２
Ｂ）で復調された画素リセット後の画素信号出力電圧を
減算する減算回路２６を備えて構成する。

【００１７】

【作用】第１の発明においては、画素となる受光素子１
で発生した電荷を電圧発生手段（１，１２）にて信号電
圧に変換し、この信号電圧を電圧電流変換手段１４で信
号電流に変換して出力信号線１６に出力することによ
り、画素信号を高速でしかも低雑音で出力できる。即
ち、出力端子ｔ₁ から見た撮像装置内部の容量は出力信
号線１６の容量だけになり、より高速に動作することが
できる。電圧電流変換手段１４としてコンダクタンスの
大きいトランジスタを使用することで出力信号線１６の
信号電流量が増加し、ノイズが低減しＳＮの良い信号出
力が得られる。また、復調手段１８を備えることによ
り、出力信号線１６に流れる信号電流が信号電圧として
復調されて出力される。

【００１８】受光素子１を第１のＭＯＳトランジスタで
構成することができる。そして、垂直信号線４を負荷素
子１２を介して接地し、第１のＭＯＳトランジスタ１と
負荷素子１２とで電圧発生手段を構成することにより、
受光素子１の電荷を電圧に変換することができる。

【００１９】電圧電流変換手段１４を、第１の電源また
は第２の電源と出力信号線１６との間に接続した第２の
ＭＯＳトランジスタで構成し、そのゲート電極を電圧発
生手段（１，１２）に接続することにより、電圧発生手
段（１，１２）からの信号電圧が第２のＭＯＳトランジ
スタ１４において信号電流に変換することができる。

【００２０】電圧電流変換手段である第２のＭＯＳトラ
ンジスタ１４の相互コンダクタンスを受光素子である第
１のＭＯＳトランジスタ１の相互コンダクタンスよりも
大にすることにより、信号電流量を大きくすることがで
き、よりノイズを低減することができる。即ち、信号電
流から復調手段１８で信号電圧に復調する際の負荷抵抗
もノイズ発生源となるが、電流量が大となることによっ
て、負荷抵抗を小さくすることができ、ノイズの低減が
図れる。

【００２１】第２の発明においては、上記第１の発明の
固体撮像装置において、バイポーラトランジスタ１９を
含む復調手段１８を用いることにより、即ちバイポーラ
トランジスタ１９によるベース接地回路を用いることに
より、低入力インピーダンス／高出力インピーダンスの
特性を持ち、電流を電圧に変換する回路として最適とな
る。

【００２２】第３の発明においては、上記第１又は第２
の発明の固体撮像装置において、電圧電流変換手段であ
る第２のＭＯＳトランジスタ１４のチャネル幅を、受光
素子である第１のＭＯＳトランジスタ１のチャネル幅よ
りも大にすることにより、単位電圧当りの電流量が大き
くなり、即ち相互コンダクタンスが大きくなり、よりノ
イズを低減することができる。

【００２３】第４の発明においては、受光素子１におけ
る画素信号電圧（正規の信号成分とＦＰＮ（固定パター
ンノイズ）成分を含む画素信号電圧）が第１のサンプル
ホールド回路１３Ａに保持され、画素リセット後の画素
信号電圧、即ちＦＰＮ成分電圧が第２のサンプルホール
ド回路１３Ｂに保持される。

【００２４】この画素信号電圧及び画素リセット後のＦ
ＰＮ成分電圧が夫々第１及び第２の電圧電流変換手段１
４Ａ及び１４Ｂによって電流に変換され、その夫々の信
号電流が第１及び第２の復調手段１８Ａ（又は３２Ａ）
及び１８Ｂ（又は３２Ｂ）で復調する。

【００２５】この第１の復調手段１８Ａ（又は３２Ａ）
で復調された画素信号出力電圧と、第２の復調手段１８
Ｂ（又は３２Ｂ）で復調されたＦＰＮ成分電圧が減算回
路２６に供給されることにより、この減算回路２６から
ＦＰＮ成分が除去された画素出力信号、即ち正規の信号
成分を取り出すことができる。

【００２６】

【実施例】以下、図面を参照して本発明の実施例を説明
する。

【００２７】図１は本発明に係る増幅型固体撮像装置の
一実施例を示す。同図において、１は単位画素（セル）
を構成する受光素子、例えば画素トランジスタ、本例で
は画素ＭＯＳトランジスタを示し、複数の画素ＭＯＳト
ランジスタ１が行列状に配列される。２はシフトレジス
タ等から構成された垂直走査回路、３は各行毎の画素Ｍ
ＯＳトランジスタ１のゲートに接続される垂直選択線
で、垂直走査回路２に接続され、垂直走査信号、即ち垂
直走査パルスφ_V 〔φ_V1, ‥‥φ_Vi, φ_Vi+1，‥‥〕が
順次与えられる。

【００２８】画素ＭＯＳトランジスタ１のソースは垂直
信号線４に接続され、そのドレインが電源Ｖ_DDに接続さ
れる。各垂直信号線４と接地間に負荷ＭＯＳトランジス
タ１２が接続され、負荷ＭＯＳトランジスタ１２のゲー
トにバイアス電圧Ｖ_GBが印加される。

【００２９】各垂直信号線４には、更に信号電圧を保持
するサンプルホールド回路１３が接続され、このサンプ
ルホールド回路１３の出力端が、信号電圧を信号電流に
変換する電圧電流変換手段、例えばＭＯＳトランジス
タ、即ち水平駆動ＭＯＳトランジスタ１４のゲートに接
続される。

【００３０】水平駆動ＭＯＳトランジスタ１４のドレイ
ンは上記電源Ｖ_DD（又は他の電源）に接続され、そのソ
ースが水平ＭＯＳスイッチ１５を介して水平信号線１６
に接続される。７はシフトレジスタ等から構成された水
平走査回路を示し、この水平走査回路７からの水平走査
信号、即ち水平走査パルスφ_H 〔φ_H1, ‥‥φ_Hn, φ
_Hn+1, ‥‥〕が順次水平ＭＯＳスイッチのゲートに与え
られるようになされる。

【００３１】ここで、水平駆動ＭＯＳトランジスタ１４
はそのチャネル幅が画素ＭＯＳトランジスタのチャネル
幅より大になるように構成される。これによって、水平
駆動ＭＯＳトランジスタ１４の相互コンダクタンスが画
素ＭＯＳトランジスタ１の相互コンダクタンスより大に
なる。

【００３２】負荷ＭＯＳトランジスタ１２、サンプルホ
ールド回路１３、水平駆動ＭＯＳトランジスタ１４、水
平ＭＯＳスイッチ１５、水平走査回路７により水平走査
出力回路１７が構成される。

【００３３】水平信号線の出力端ｔ₁ は、信号電流を信
号電圧に変換する電流電圧変換回路（即ち復調回路）１
８が接続される。この電流電圧変換回路１８は、例えば
図２Ａに示すように、バイポーラトランジスタ１９を用
いたベース接地回路で構成することができる。例えば水
平駆動ＭＯＳトランジスタ１４がｎチャネルＭＯＳトラ
ンジスタで構成される場合は、ｐｎｐバイポーラトラン
ジスタを用いたベース接地回路を構成する。

【００３４】即ちｐｎｐバイポーラトランジスタ１９の
エミッタに水平信号線１６の出力端ｔ₁ が接続され、そ
のベースがバイアス電源Ｖ_B を介して接地され、そのコ
レクタに負荷抵抗Ｒが接続され、負荷抵抗Ｒの接続点か
ら出力端子ｔ_out が導出される。ベースに与えるバイア
ス電位Ｖ_B は水平信号線１６の動作電位を決定するもの
であり、画素ＭＯＳトランジスタ１の出力電圧範囲より
１〜２Ｖ低い電圧にしておく。

【００３５】電流電圧変換回路１８としては、図２Ａの
バイポーラトランジスタを用いたベース接地回路の他、
図２Ｂに示す演算増幅器２３を用いて電流電圧変換回路
を構成することができる。即ち、演算増幅器２３の反転
入力端子に水平信号線１６が接続され、非反転入力端子
に水平信号線１６の動作電位を決定するためバイアス電
源Ｖ_B が接続され、反転入力端子と出力端子間に抵抗Ｒ
₀ が接続されて成る。

【００３６】勿論、電流電圧変換回路１８は他の回路で
構成することも可能である。

【００３７】図７は、単位画素（即ち画素ＭＯＳトラン
ジスタ）１の半導体構造を示す断面図である。この図に
おいて、３１は第１導電型例えばｐ型の半導体基板、３
２は光電変換された信号電荷、本例ではホール３３を蓄
積するｐ型ウエル領域、３４は第２導電型即ちｎ型のウ
エル領域である。ｐ型ウエル領域３２にｎ型のソース領
域３５及びドレイン領域３６が形成され、両領域３５及
び３６間のｐ型ウエル領域３２上にゲート絶縁膜を介し
て例えば光を透過し得る薄膜の多結晶シリコンからなる
ゲート電極３７が形成される。このゲート電極３７は垂
直選択線３に接続される。３８はソース電極で垂直信号
線４に接続され、３９はドレイン電極で電源Ｖ_DDに接続
される。ゲート電極３７直下のｐ型ウエル領域３２に光
電変換によって蓄積されたホール３３は、読み出し動作
時におけるチャネル電流（ドレイン電流）を制御し、そ
のチャネル電流の変化量が信号出力となる。

【００３８】次に、かかる増幅型固体撮像装置２１の動
作を説明する。

【００３９】まず、各行の垂直選択線３に順次垂直走査
回路２からの垂直走査パルスφ_v 〔φ_V1, ‥‥φ_Vi，φ
_Vi+1, ‥‥〕が印加され、各行の画素ＭＯＳトランジス
タ１が順次動作状態となる。即ち、水平ブランキング期
間中に、例えばｉ行の選択線３の選択パルスφ_Viが高レ
ベルになり、ｉ行目の画素ＭＯＳトランジスタ１が動作
状態となる。

【００４０】そして、この動作状態の画素ＭＯＳトラン
ジスタ１と、垂直信号線４に接続された負荷ＭＯＳトラ
ンジスタ１２とから構成されるソースフォロア回路で得
られる信号電圧がサンプルホールドパルスφ_SHでサンプ
ルホールド回路１３に保持される。サンプルホールド回
路１３に保持された信号電圧は、水平駆動ＭＯＳトラン
ジスタ１４のゲートに印加され、水平駆動ＭＯＳトラン
ジスタ１４で信号電圧が信号電流に変換される。即ち、
水平走査期間中に、水平走査回路７からの水平走査パル
スφ_H 〔φ_H1, ‥‥φ_Hn, φ_Hn+1, ‥‥〕により水平Ｍ
ＯＳスイッチ１５が順次オンし、サンプルホールド回路
１３からの信号電圧に応じて決まる水平駆動ＭＯＳトラ
ンジスタ１４のソース電流が夫々水平ＭＯＳスイッチ１
５を通して水平信号線１６に流れる。

【００４１】水平信号線１６に出力された出力信号電流
は電流電圧変換回路１８によって、電圧に復調されて、
この復調信号電圧が信号出力として出力される。

【００４２】上述した増幅型固体撮像装置２１によれ
ば、画素ＭＯＳトランジスタ１と負荷ＭＯＳトランジス
タ１２とのソースフォロア動作で得られる画素ＭＯＳト
ランジスタ１からの出力信号電圧をサンプルホールド回
路１２に保持し、水平駆動ＭＯＳトランジスタ１５で信
号電流に変換して、水平信号線１６に出力するので、画
素信号を高速で且つ低雑音で出力することができる。

【００４３】即ち、水平駆動ＭＯＳトランジスタ１４を
そのチャネル幅が画素ＭＯＳトランジスタ１のチャネル
幅より大になるように、従って相互コンダクタンスが画
素ＭＯＳトランジスタ１のそれより大になるように構成
することにより、水平信号線１８の信号電流が増加す
る。従って、電流電圧変換回路１８の変換利得が下げら
れ、即ちノイズ発生源となる負荷抵抗を小さくすること
ができ、ノイズを低減することができる。

【００４４】また、垂直信号源４と水平信号線１６が水
平駆動ＭＯＳトランジスタ１４により結線されていない
ので、出力端子ｔ₁ から見た撮像素子内部の容量が水平
信号線１６の容量だけとなり寄生容量が小さくなり、そ
の結果、画素信号を高速で出力することができる。

【００４５】図３〜図５は、固定パターンノイズ（ＦＰ
Ｎ）の除去を可能にした本発明に係る増幅型固体撮像装
置の他の実施例である。

【００４６】図３において、１は単位画素（セル）を構
成する受光素子、例えば画素トランジスタ、本例では画
素ＭＯＳトランジスタを示し、複数の画素ＭＯＳトラン
ジスタ１が行列状に配列される。２はシフトレジスタ等
から構成された垂直走査回路、３は各行毎の画素ＭＯＳ
トランジスタ１のゲートに接続される垂直選択線で、垂
直走査回路２に接続され、垂直走査信号、即ち垂直走査
パルスφ_v 〔φ_V1, ‥‥φ_Vi，φ_Vi+1, ‥‥〕が順次与
えられる。

【００４７】画素ＭＯＳトランジスタ１のソースは垂直
信号線４に接続され、そのドレインが電源Ｖ_DDに接続さ
れる。各垂直信号線４と接地間に負荷ＭＯＳトランジス
タ１２が接続され、負荷ＭＯＳトランジスタ１２のゲー
トにバイアス電圧Ｖ_GBが印加される。

【００４８】各垂直信号線４には、信号電圧を保持する
第１のサンプルホールド回路１３Ａが接続され、このサ
ンプルホールド回路１３Ａの出力端が、信号電圧を信号
電流に変換する第１の電圧電流変換手段、例えばＭＯＳ
トランジスタ、即ち第１の水平駆動ＭＯＳトランジスタ
１４Ａのゲートに接続される。

【００４９】第１の水平駆動ＭＯＳトランジスタ１４Ａ
のドレインは上記電源Ｖ_DD（又は他の電源）に接続さ
れ、そのソースは第１の水平ＭＯＳスイッチ１５Ａを介
して第１の水平信号線１６Ａに接続される。

【００５０】各垂直信号線４には、更に上記第１のサン
プルホールド回路１３Ａ、第１の水平駆動ＭＯＳトラン
ジスタ１４Ａ及び第１の水平ＭＯＳスイッチ１５Ａの接
続回路に並列に、同様の接続回路構成を有する第２のサ
ンプルホールド回路１３Ｂ、第２の水平駆動ＭＯＳトラ
ンジスタ１４Ｂ及び第２の水平ＭＯＳスイッチ１５Ｂが
接続される。

【００５１】即ち、信号電圧を保持する第２のサンプル
ホールド回路１３Ｂが垂直信号線４に接続され、第２の
サンプルホールド回路１３Ｂの出力端が信号電圧を信号
電流に変換する第２の電圧電流変換手段、例えばＭＯＳ
トランジスタ、即ち第２の水平駆動ＭＯＳトランジスタ
１４Ｂのゲートに接続される。第２の水平駆動ＭＯＳト
ランジスタ１４Ｂのドレインは電源Ｖ_DD（又は他の電
源）に接続され、そのソースは第２の水平ＭＯＳスイッ
チ１５Ｂを介して第２の水平信号線１６Ｂに接続され
る。

【００５２】後述するように、第１のサンプルホールド
回路１３Ａは画素ＭＯＳトランジスタ１の画素信号出力
（即ち信号成分とＦＰＮ成分を含む信号出力）を保持
し、第２のサンプルホールド回路１３Ｂは画素リセット
後のＦＰＮ成分のみの画素信号出力を保持する。

【００５３】各第１及び第２の水平ＭＯＳスイッチ１５
Ａ及び１５Ｂのゲートは共通接続されて、シフトレジス
タ等からなる水平走査回路７に接続される。

【００５４】ここで、水平駆動ＭＯＳトランジスタ１４
Ａ，１４Ｂはそのチャネル幅が画素ＭＯＳトランジスタ
１のチャネル幅より大になるように構成される。これに
よって、水平駆動ＭＯＳトランジスタ１４Ａ，１４Ｂの
相互コンダクタンスが画素ＭＯＳトランジスタ１の相互
コンダクタンスより大になる。

【００５５】第１及び第２の水平信号線１６Ａ及び１６
Ｂの出力端ｔ_A1及びｔ_B1は、水平信号線１６Ａ，１６Ｂ
から夫々出力される信号電流を信号電圧に復調してＦＰ
Ｎ成分を除去するためのノイズ除去回路２５に接続され
る。このノイズ除去回路２５は、第１及び第２の電流電
圧変換回路（即ち復調回路）、例えば図４に示すよう
に、バイポーラトランジスタを用いた第１及び第２のベ
ース接地回路１８Ａ及び１８Ｂと、第１及び第２のベー
ス接地回路１８Ａ及び１８Ｂに接続された減算回路２６
とを有して構成される。

【００５６】即ち、第１及び第２の水平信号線１６Ａ及
び１６Ｂの各出力端ｔ_A1及びｔ_B1が、第１及び第２ベー
ス接地回路１８Ａ及び１８Ｂを構成する夫々のバイポー
ラトランジスタ１９Ａ及び１９Ｂのエミッタに接続さ
れ、そのベースが共通のバイアス電源２７を介して接地
され、そのコレクタが夫々負荷抵抗２０Ａ及び２０Ｂを
介して所定の電源Ｖ_EEに接続される。そして、各バイポ
ーラトランジスタ１９Ａ，１９Ｂのコレクタと負荷抵抗
２０Ａ，２０Ｂの接続点ａ，ｂが夫々減算回路、例えば
差動増幅器２６の入力端に接続される。

【００５７】上例と同様に、バイポーラトランジスタ１
９Ａ，１９Ｂを用いたベース接地回路１８Ａ，１８Ｂ
は、低入力インピーダンス／高出力インピーダンスの特
性を持つため、電流を電圧に変換する回路として最適で
ある。水平駆動ＭＯＳトランジスタ１４Ａ，１４Ｂがｎ
チャネルＭＯＳトランジスタの場合は、ｐｎｐバイポー
ラトランジスタ１９Ａ，１９Ｂを用いたベース接地回路
で出力信号電流を電圧に復調することが可能である。バ
イアス電源２７は、水平信号線１６Ａ，１６Ｂの動作電
位を決定するものであり、画素ＭＯＳトランジスタ１の
出力電圧範囲より１〜２Ｖ低い電圧にして置く。

【００５８】次に、かかる図３の増幅型固体撮像装置２
４の動作を、図６のタイミングチャートを参照して説明
する。

【００５９】まず、各行の垂直選択線３に順次垂直走査
回路２からの垂直走査パルスφ_v 〔φ_V1, ‥‥φ_Vi，φ
_Vi+1, ‥‥〕が印加され、各行の画素ＭＯＳトランジス
タ１が順次動作状態となる。即ち、水平ブランキング期
間ＨＢＫの前半の読み出期間Ｔ_A で例えばｉ行の選択線
３の選択パルスφ_Viが高レベルＭとなり、ｉ行の画素Ｍ
ＯＳトランジスタ１が動作状態となる。そして、この動
作状態の画素ＭＯＳトランジスタ１と負荷ＭＯＳトラン
ジスタ１２とから構成されるソースフォロア回路で得ら
れた画素信号電圧（正規の信号成分とＦＰＮ成分を含む
画素信号電圧）がサンプルホールドパルスφ_SH1 で第１
のサンプルホールド回路１３Ａに保持される。第１のサ
ンプルホールド回路１３Ａに保持された画素信号電圧は
第１の水平駆動ＭＯＳトランジスタ１４Ａのゲートに入
る。

【００６０】次いで、水平ブランキング期間ＨＢＫ中の
画素リセット期間Ｔ_B で、例えば選択線３の選択パルス
φ_Viが高々レベルＨになり、読み出後の画素ＭＯＳトラ
ンジスタ１のゲートにリセット電位が印加されて蓄積さ
れていた信号電荷（ホール）が基板側に排除され、画素
ＭＯＳトランジスタ１がリセットされる。

【００６１】次いで、水平ブランキング期間ＨＢＫの後
半の期間、即ち画素リセット後の読み出期間Ｔ_C で、再
び選択線３の選択パルスφ_Viが高レベルＭとなり、画素
ＭＯＳトランジスタ１が動作状態となり、負荷ＭＯＳト
ランジスタ１２とでソースフォロア動作をし、画素リセ
ット後の画素信号電圧、即ちＦＰＮ成分電圧がサンプル
ホールドパルスφ_SH2 で第２のサンプルホールド回路１
３Ｂに保持される。第２のサンプルホールド回路１３Ｂ
で保持されたＦＰＮ成分電圧は第２の水平駆動ＭＯＳト
ランジスタ１４Ｂのゲートに入る。

【００６２】そして、水平走査期間中に、水平走査回路
７からの水平走査パルスφ_H 〔φ_{H1 ,} ‥‥φ_Hn, φ
_Hn+1, ‥‥〕により、第１及び第２の水平ＭＯＳスイッ
チ１５Ａ及び１５Ｂが同時にオンし、各信号電圧が第１
及び第２の水平駆動ＭＯＳトランジスタ１４Ａ，１４Ｂ
で電流に変換され、即ち、夫々の画素信号電圧及びＦＰ
Ｎ成分電圧に従って決まる第１及び第２の水平駆動ＭＯ
Ｓトランジスタ１４Ａ，１４Ｂのソース電流が水平ＭＯ
Ｓスイッチ１５Ａ，１５Ｂを通って夫々第１及び第２の
水平信号線１６Ａ，１６Ｂに流れる。

【００６３】即ち、本実施例では、画素ＭＯＳトランジ
スタ１の画素信号と画素リセット後のＦＰＮ成分を、夫
々水平ブランキング期間ＨＢＬ中に、画素リセット期間
Ｔ_Bを間に置いてその前半及び後半で２回読み出し動作
を行うようにしている。

【００６４】そして、第１の水平信号線１６Ａから出力
された画素信号電流と、第２の水平信号線１６Ｂから出
力されたＦＰＮ成分電流は、夫々ノイズ除去回路２５の
電流電圧変換回路であるベース接地回路１８Ａ，１８Ｂ
に入力され電圧に変換され、この変換さた復調画素信号
電圧Ｖ_det1及び復調ＦＰＮ成分電圧Ｖ_det2が減算回路２
６に入力される。これによって、減算回路２６の出力端
子ｔ_out からＦＰＮ成分が除去された信号出力Ｖ_out が
出力される。

【００６５】ベース接地回路１８Ａ，１８Ｂの負荷抵抗
２０Ａ，２０ＢをＲとすると、画素ＭＯＳトランジスタ
１からの信号電圧の振幅をΔＶ_pxl 、電流電圧変換後の
復調信号電圧振幅ΔＶ_det の関数は

【００６６】

【数１】ΔＶ_det ＝Ｒ×ｇｍ×ΔＶ_pxl

【００６７】で近似できる。ただし、ｇｍは水平駆動Ｍ
ＯＳトランジスタ１４Ａ，１４Ｂの相互コンダクタンス
である。

【００６８】最終的に、ＦＰＮ成分が除去される様子
は、以下の式で現わされる。

【００６９】

【数２】 Ｖ_det1＝Ｒ×ｇｍ×（Ｖ_pxl ＋Ｖ_fpn −Ｖ_th）＋Ｖ_OS （画素信号：ただしＶ_fpn −Ｖ_th＞０） Ｖ_det2＝Ｒ×ｇｍ×（Ｖ_fpn −Ｖ_th）Ｖ_OS （リセット後の画素信号：ＦＰＮ成分） Ｖ_out ＝Ｖ_det1−Ｖ_det2 ＝Ｒ×ｇｍ×Ｖ_pxl

【００７０】ただし、Ｖ_det1, Ｖ_det2は、図４の接続点
ａ，ｂのベース接地出力（復調信号電圧）、Ｖ_pxl ＋Ｖ
_fpn は画素ＭＯＳトランジスタ１の出力信号電圧、Ｖ
_fpn はリセット後の画素ＭＯＳトランジスタ１の出力信
号電圧、Ｖ_thは水平駆動ＭＯＳトランジスタ１４Ａ，１
４Ｂのスレッショルド電圧、Ｖ_OSはベース接地回路１８
Ａ，１８Ｂで発生するオフセット電圧である。

【００７１】この結果、画素ＭＯＳトランジスタ１から
発生するＦＰＮ成分Ｖ_fpn を除去した信号出力Ｖ_out が
得られる。

【００７２】図５は、ノイズ除去回路２５の他の例を示
す。この例では、電流電圧変換回路を、高帯域差動増幅
器等の演算増幅器３１Ａ，３１Ｂを用いた電流電圧変換
回路（復調回路）３２Ａ，３２Ｂに置き換えて構成した
場合である。即ち、第１の演算増幅器３１Ａの反転入力
端子に第１の水平信号線１６Ａが接続され、反転入力端
子と出力端子間に抵抗３３Ａが接続され、また、第２の
演算増幅器３１Ｂの反転入力端子に第２の水平信号線１
６Ｂが接続され、反転入力端子と出力端子間に抵抗３３
Ｂが接続され、第１及び第２の演算増幅器３１Ａ，３１
Ｂの非反転入力端子に共通の水平信号線１６Ａ，１６Ｂ
の動作電位を決定するためのバイアス電源３４が接続さ
れて成る。そして、第１及び第２の演算増幅器３１Ａ，
３１Ｂの出力端子が減算回路２６の入力端に接続され
る。勿論、電流電圧変換回路は他の回路で構成すること
も可能である。

【００７３】図３〜図５の実施例に係る増幅型固体撮像
装置２４によれば、第１及び第２のサンプルホールド回
路１３Ａ，１３Ｂで夫々保持された画素信号出力電圧と
画素リセット後の画素信号出力電圧を、夫々第１及び第
２の水平駆動ＭＯＳトランジスタ１４Ａ，１４Ｂのゲー
トに入力して電流に変換して、夫々の第１及び第２の水
平信号線１６Ａ，１６Ｂに信号電流として出力し、この
信号電流を夫々電流電圧変換回路１８Ａ，１８Ｂ（又は
３２Ａ，３２Ｂ）で信号電圧に復調し、減算回路２６を
通して、この復調された画素信号電圧から画素リセット
後のＦＰＮ成分電圧を減算することにより、固定パター
ンノイズ（ＦＰＮ）の除去された映像信号が得られる。

【００７４】本実施例では、サンプルホールド回路１３
〔１３Ａ，１３Ｂ〕で一旦画素信号電圧を保持するの
で、ＦＰＮ除去に必要なＦＰＮ成分信号の読み出しが可
能となり、撮像素子外部に簡単な減算回路２６を追加す
ることで、ＦＰＮ成分の除去が可能となる。

【００７５】そして、この固体撮像装置２４において
も、前述の実施例と同様に、水平駆動ＭＯＳトランジス
タ１４Ａ，１４Ｂのチャネル幅を画素ＭＯＳトランジス
タ１のチャネル幅より広くとることにより、水平信号線
１６Ａ，１６Ｂの信号電流が増加し、電流電圧変換回路
１８Ａ，１８Ｂ（又は３２Ａ，３２Ｂ）の変換利得を下
げることができ、ノイズを低減することができる。

【００７６】出力端子ｔ_A1，ｔ_B1から見た撮像素子内部
の夫々の容量は、水平信号線１６Ａ，１６Ｂの容量だけ
になり、より高速に動作させることができる。従って、
画素信号を高速でしかも低雑音に出力することができ
る。

【００７７】なお、前述の画素ＭＯＳトランジスタ１で
は、ｐ型基板上に形成した例を挙げたが、これに限定さ
れることなく、不純物ｎ型／ｐ型を反転させた画素構造
のものについても適用可能である。これらの場合、印加
電圧の極性を反転させるだけで同様に適応できる。

【００７８】

【発明の効果】第１の発明に係る固体撮像装置によれ
ば、画素信号を高速で、しかも低雑音で出力することが
できる。

【００７９】第２の発明に係る固体撮像装置によれば、
バイポーラトランジスタを含む復調手段を用いることに
より、低入力インピーダンス／高出力インピーダンスの
特性を持ち、電流を電圧に変換する場合に最適ならしめ
る。

【００８０】第３の発明に係る固体撮像装置によれば、
より雑音の低減化を図ることができる。

【００８１】第４の発明に係る固体撮像装置によれば、
固定パターンノイズ（ＦＰＮ）が除去された画素出力信
号を得ることができる。

【図面の簡単な説明】

【図１】本発明に係る固体撮像装置の一例を示す構成図
である。

【図２】Ａ 図１の固体撮像装置の水平信号線に接続さ
れる電流電圧変換回路の一例を示す回路図である。 Ｂ 図１の固体撮像装置の水平信号線に接続される電流
電圧変換回路の他の例を示す回路図である。

【図３】本発明に係る固体撮像装置の他の例を示す構成
図である。

【図４】図３の固体撮像装置の水平信号線に接続される
ノイズ除去回路の一例を示す回路図である。

【図５】図３の固体撮像装置の水平信号線に接続される
ノイズ除去回路の他の例を示す回路図である。

【図６】図３及び図４の固体撮像装置の動作説明に供す
るタイミングチャートである。

【図７】画素ＭＯＳトランジスタの半導体構造の断面図
である。

【図８】従来の固体撮像装置の一例を示す構成図であ
る。

【符号の説明】 １ 画素ＭＯＳトランジスタ ２ 垂直走査回路 ３ 垂直選択線 ４ 垂直信号線 ７ 水平走査回路 １２ 負荷ＭＯＳトランジスタ １３，１３Ａ，１３Ｂ サンプルホールド回路 １４，１４Ａ，１４Ｂ 水平駆動ＭＯＳトランジスタ １５，１５Ａ，１５Ｂ 水平ＭＯＳスイッチ １６，１６Ａ，１６Ｂ 水平信号線 １８，１８Ａ，１８Ｂ，３２Ａ，３２Ｂ 電流電圧変換
回路 １９Ａ，１９Ｂ バイポーラトランジスタ ２６ 減算回路 ３１Ａ，３１Ｂ 演算増幅器

Claims (4)

【特許請求の範囲】
1. 【請求項１】 複数の受光素子と、該受光素子で発生し
   た電荷を電圧に変換する電圧発生手段と、該電圧を信号
   電流に変換して出力信号線に出力する電圧電流変換手段
   と、上記信号電流を信号電圧に復調する復調手段を備
   え、 上記受光素子は第１の電源と垂直信号線との間に接続さ
   れた第１のＭＯＳトランジスタを有し、 上記垂直信号線は負荷素子を介して接地され、上記第１
   のＭＯＳトランジスタと上記負荷素子とで上記電圧発生
   手段を構成し、 上記電圧電流変換手段は上記第１の電源又は第２の電源
   と上記出力信号線との間に接続された第２のＭＯＳトラ
   ンジスタを有し、 該第２のＭＯＳトランジスタのゲート電極が上記電圧発
   生手段に接続され、 上記第２のＭＯＳトランジスタの相互コンダクタンスが
   上記第１のＭＯＳトランジスタの相互コンダクタンスよ
   りも大きいことを特徴とする固体撮像装置。
2. 【請求項２】 上記復調手段はバイポーラトランジスタ
   を含む請求項１に記載の固体撮像装置。
3. 【請求項３】 上記第２のＭＯＳトランジスタのチャネ
   ル幅が上記第１のＭＯＳトランジスタのチャネル幅より
   も大きい請求項１又は２に記載の固体撮像装置。
4. 【請求項４】 複数の受光素子と、 該受光素子で発生した電荷を電圧に変換する電圧発生手
   段と、 各受光素子に対応する第１及び第２のサンプルホールド
   回路と、 上記第１及び第２のサンプルホールド回路に夫々保持さ
   れた画素信号出力電圧及び画素リセット後の画素信号出
   力電圧を夫々電流に変換して第１及び第２の出力信号線
   に出力する第１及び第２の電圧電流変換手段と、 上記第１及び第２の電圧電流変換手段からの夫々の信号
   電流を、信号電圧に復調する第１及び第２の復調手段
   と、 上記第１の復調手段で復調された画素信号出力電圧から
   上記第２の復調手段で復調された画素リセット後の画素
   信号出力電圧を減算する減算回路とを備えている固体撮
   像装置。