JPH10243301A - 電荷電圧変換回路 - Google Patents
電荷電圧変換回路Info
- Publication number
- JPH10243301A JPH10243301A JP9043371A JP4337197A JPH10243301A JP H10243301 A JPH10243301 A JP H10243301A JP 9043371 A JP9043371 A JP 9043371A JP 4337197 A JP4337197 A JP 4337197A JP H10243301 A JPH10243301 A JP H10243301A
- Authority
- JP
- Japan
- Prior art keywords
- charge
- signal
- voltage
- transistor
- clamp
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】
【課題】 リセットパルスの振幅を抑え、変換効率を向
上させた電荷電圧変換回路を提供することを目的とす
る。 【解決手段】 電荷電圧変換部１は、信号電荷を電圧信
号に変換する。クランプトランジスタ２は、電圧信号を
受けて外部からのクランプパルスによって一定電圧レベ
ルにクランプしたクランプ信号を生成する。リセットト
ランジスタ３は、クランプ信号の供給を受けて、電荷電
圧変換部１を外部のリセットパルスによって１画素毎に
一定電圧レベルにリセットする。画像信号出力部４は、
電圧信号のインピーダンス変換を行って画像信号として
出力する。
上させた電荷電圧変換回路を提供することを目的とす
る。 【解決手段】 電荷電圧変換部１は、信号電荷を電圧信
号に変換する。クランプトランジスタ２は、電圧信号を
受けて外部からのクランプパルスによって一定電圧レベ
ルにクランプしたクランプ信号を生成する。リセットト
ランジスタ３は、クランプ信号の供給を受けて、電荷電
圧変換部１を外部のリセットパルスによって１画素毎に
一定電圧レベルにリセットする。画像信号出力部４は、
電圧信号のインピーダンス変換を行って画像信号として
出力する。
Description
【０００１】
【発明の属する技術分野】本発明は電荷電圧変換回路に
関し、特にＣＣＤを用いた撮像素子内で信号電荷を電圧
信号に変換し、画像信号として出力する電荷電圧変換回
路に関する。
関し、特にＣＣＤを用いた撮像素子内で信号電荷を電圧
信号に変換し、画像信号として出力する電荷電圧変換回
路に関する。
【０００２】
【従来の技術】固体撮像素子であるＣＣＤ（電荷結合素
子：Charge Coupled Device)は、光学的な画像を電気信
号に変換する変換器としてテレビカメラやビデオカメラ
などに広く用いられている。
子：Charge Coupled Device)は、光学的な画像を電気信
号に変換する変換器としてテレビカメラやビデオカメラ
などに広く用いられている。
【０００３】ＣＣＤは、ｐ型半導体の基板の上にシリコ
ンの酸化膜を介して多数の電極が順に並べられた構造を
している。そして、各電極に加える電圧の値を順に移動
させ、電極の下に蓄えられている入射光の値に比例した
大きさの信号電荷を蓄積、転送を繰り返し行わせて信号
電荷を移動させる。その後、この信号電荷は電荷電圧変
換回路に送られて電荷電圧変換され、画像信号として出
力される。
ンの酸化膜を介して多数の電極が順に並べられた構造を
している。そして、各電極に加える電圧の値を順に移動
させ、電極の下に蓄えられている入射光の値に比例した
大きさの信号電荷を蓄積、転送を繰り返し行わせて信号
電荷を移動させる。その後、この信号電荷は電荷電圧変
換回路に送られて電荷電圧変換され、画像信号として出
力される。
【０００４】図１０は、従来のフローティング・ディフ
ュージョン・アンプ（ＦＤＡ）構成の電荷電圧変換回路
の構成図である。水平ＣＣＤ（Ｈ−ＣＣＤ）によって転
送された信号電荷は、出力ゲート（ＨＯＧ）を介してフ
ローティング・ディフュージョン（ＦＤ）１ａに注入さ
れ、ここで電圧信号に変換される。
ュージョン・アンプ（ＦＤＡ）構成の電荷電圧変換回路
の構成図である。水平ＣＣＤ（Ｈ−ＣＣＤ）によって転
送された信号電荷は、出力ゲート（ＨＯＧ）を介してフ
ローティング・ディフュージョン（ＦＤ）１ａに注入さ
れ、ここで電圧信号に変換される。
【０００５】そして、リセットトランジスタＱｒｓによ
り、そのリセットゲートＲＧに印加されるリセットパル
スφＲＧに応答して１画素毎にＦＤ１ａをリセットし、
かつリセットドレインに印加されるリセットドレイン電
圧ＶＲＤ（＝ＶＤＤ）にクランプする。ＦＤ１ａで得ら
れた電圧信号は、出力回路であるソースフォロワ回路４
ａによってインピーダンス変換され、出力信号ＯＵＴと
して導出される。
り、そのリセットゲートＲＧに印加されるリセットパル
スφＲＧに応答して１画素毎にＦＤ１ａをリセットし、
かつリセットドレインに印加されるリセットドレイン電
圧ＶＲＤ（＝ＶＤＤ）にクランプする。ＦＤ１ａで得ら
れた電圧信号は、出力回路であるソースフォロワ回路４
ａによってインピーダンス変換され、出力信号ＯＵＴと
して導出される。
【０００６】ここで上述のＦＤ１ａにはＣｒｄ、Ｃｐ
ｗ、Ｃｏｇ、Ｃｒｇ、Ｃｄｇ、Ｃｇｓ等の寄生容量が付
く。Ｃｒｄは、リセットトランジスタＱｒｓのドレイン
端子とＦＤ１ａとの寄生容量である。また、ソースフォ
ロワ回路４ａの初段ドライブトランジスタＱｄのゲート
端子と、ＦＤ１ａとの接続点をノードＮとすると、Ｃｐ
ｗはノードＮとグランドとの間の寄生容量、Ｃｏｇはノ
ードＮとＨＯＧのゲート端子との間の寄生容量、Ｃｒｇ
はノードＮとリセットトランジスタＱｒｓのゲート端子
との間の寄生容量、Ｃｄｇ、ＣｇｓはノードＮとドライ
ブトランジスタＱｄのドレイン端子、ソース端子との間
の寄生容量である。これらの寄生容量は変換効率を低下
させる要因となる。
ｗ、Ｃｏｇ、Ｃｒｇ、Ｃｄｇ、Ｃｇｓ等の寄生容量が付
く。Ｃｒｄは、リセットトランジスタＱｒｓのドレイン
端子とＦＤ１ａとの寄生容量である。また、ソースフォ
ロワ回路４ａの初段ドライブトランジスタＱｄのゲート
端子と、ＦＤ１ａとの接続点をノードＮとすると、Ｃｐ
ｗはノードＮとグランドとの間の寄生容量、Ｃｏｇはノ
ードＮとＨＯＧのゲート端子との間の寄生容量、Ｃｒｇ
はノードＮとリセットトランジスタＱｒｓのゲート端子
との間の寄生容量、Ｃｄｇ、ＣｇｓはノードＮとドライ
ブトランジスタＱｄのドレイン端子、ソース端子との間
の寄生容量である。これらの寄生容量は変換効率を低下
させる要因となる。
【０００７】したがって、従来は電荷電圧変換回路の変
換効率を上げるために、リセットトランジスタＱｒｓの
サイズを縮小して、ＦＤ１ａに付加される寄生容量を低
減し、変換効率の向上を図っていた。
換効率を上げるために、リセットトランジスタＱｒｓの
サイズを縮小して、ＦＤ１ａに付加される寄生容量を低
減し、変換効率の向上を図っていた。
【０００８】
【発明が解決しようとする課題】しかし、上記のように
リセットトランジスタＱｒｓのサイズを縮小した場合、
ショートチャンネル効果やナローチャンネル効果が発生
し、ＦＤ１ａのリセット動作のダイナミックレンジを確
保するためには、リセットパルス振幅を大きくしなけれ
ばならないといった問題があった。
リセットトランジスタＱｒｓのサイズを縮小した場合、
ショートチャンネル効果やナローチャンネル効果が発生
し、ＦＤ１ａのリセット動作のダイナミックレンジを確
保するためには、リセットパルス振幅を大きくしなけれ
ばならないといった問題があった。
【０００９】例えばＣＣＤ出力信号振幅の最大値が０．
６ＶだとするとリセットトランジスタＱｒｓのゲート端
子にショートチャンネル効果やナローチャンネル効果の
発生がなく、ゲインも約１であれば必要なリセットパル
ス振幅は０．６Ｖ＋バラツキ成分となる。ところが、実
際には必要なリセットパルス振幅はショートチャンネル
効果やナローチャンネル効果の影響で２Ｖ以上にもなっ
ている。
６ＶだとするとリセットトランジスタＱｒｓのゲート端
子にショートチャンネル効果やナローチャンネル効果の
発生がなく、ゲインも約１であれば必要なリセットパル
ス振幅は０．６Ｖ＋バラツキ成分となる。ところが、実
際には必要なリセットパルス振幅はショートチャンネル
効果やナローチャンネル効果の影響で２Ｖ以上にもなっ
ている。
【００１０】また、リセットドレイン信号がＤＣバイア
スの場合、ＦＤ１ａとリセットドレイン端子間の寄生容
量（＝Ｃｒｄ）が変換効率向上の妨げにもなるといった
問題があった。
スの場合、ＦＤ１ａとリセットドレイン端子間の寄生容
量（＝Ｃｒｄ）が変換効率向上の妨げにもなるといった
問題があった。
【００１１】本発明はこのような点に鑑みてなされたも
のであり、ショートチャンネル効果やナローチャンネル
効果を抑制して、リセットパルス振幅の低減を図る電荷
電圧変換回路を提供することを目的とする。
のであり、ショートチャンネル効果やナローチャンネル
効果を抑制して、リセットパルス振幅の低減を図る電荷
電圧変換回路を提供することを目的とする。
【００１２】また、本発明の他の目的は、ＦＤとリセッ
トドレイン間の寄生容量を低減させて変換効率を向上さ
せる電荷電圧変換回路を提供することにある。
トドレイン間の寄生容量を低減させて変換効率を向上さ
せる電荷電圧変換回路を提供することにある。
【００１３】
【課題を解決するための手段】本発明では上記課題を解
決するために、ＣＣＤを用いた撮像素子内で信号電荷を
電圧信号に変換し、画像信号として出力する電荷電圧変
換回路において、前記信号電荷を前記電圧信号に変換す
る電荷電圧変換部と、フィードバックさせた前記電圧信
号の供給を受けて、外部からのクランプパルスによって
一定電圧レベルにクランプしたクランプ信号を生成する
クランプトランジスタと、前記クランプ信号の供給を受
けて、前記電荷電圧変換部を外部からのリセットパルス
によって１画素毎に前記一定電圧レベルにリセットする
リセットトランジスタと、前記電圧信号のインピーダン
ス変換を行って前記画像信号として出力する画像信号出
力部と、を有することを特徴とする電荷電圧変換回路が
提供される。
決するために、ＣＣＤを用いた撮像素子内で信号電荷を
電圧信号に変換し、画像信号として出力する電荷電圧変
換回路において、前記信号電荷を前記電圧信号に変換す
る電荷電圧変換部と、フィードバックさせた前記電圧信
号の供給を受けて、外部からのクランプパルスによって
一定電圧レベルにクランプしたクランプ信号を生成する
クランプトランジスタと、前記クランプ信号の供給を受
けて、前記電荷電圧変換部を外部からのリセットパルス
によって１画素毎に前記一定電圧レベルにリセットする
リセットトランジスタと、前記電圧信号のインピーダン
ス変換を行って前記画像信号として出力する画像信号出
力部と、を有することを特徴とする電荷電圧変換回路が
提供される。
【００１４】ここで、電荷電圧変換部は、信号電荷を電
圧信号に変換する。クランプトランジスタは、電圧信号
を受けて、外部からのクランプパルスによって一定電圧
レベルにクランプしたクランプ信号を生成する。リセッ
トトランジスタは、クランプ信号の供給を受けて、電荷
電圧変換部を外部からのリセットパルスによって１画素
毎に一定電圧レベルにリセットする。画像信号出力部
は、電圧信号のインピーダンス変換を行って画像信号と
して出力する。
圧信号に変換する。クランプトランジスタは、電圧信号
を受けて、外部からのクランプパルスによって一定電圧
レベルにクランプしたクランプ信号を生成する。リセッ
トトランジスタは、クランプ信号の供給を受けて、電荷
電圧変換部を外部からのリセットパルスによって１画素
毎に一定電圧レベルにリセットする。画像信号出力部
は、電圧信号のインピーダンス変換を行って画像信号と
して出力する。
【００１５】
【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して説明する。図１は、本発明の電荷電圧変換回
路の原理図である。電荷電圧変換部１は、転送されてき
た信号電荷を電圧信号に変換する。クランプトランジス
タ２は、電荷電圧変換部１で生成された電圧信号の供給
をフィードバックで受信する。そして、外部からのクラ
ンプパルスによって一定電圧レベルにクランプしたクラ
ンプ信号を生成する。
を参照して説明する。図１は、本発明の電荷電圧変換回
路の原理図である。電荷電圧変換部１は、転送されてき
た信号電荷を電圧信号に変換する。クランプトランジス
タ２は、電荷電圧変換部１で生成された電圧信号の供給
をフィードバックで受信する。そして、外部からのクラ
ンプパルスによって一定電圧レベルにクランプしたクラ
ンプ信号を生成する。
【００１６】リセットトランジスタ３は、このクランプ
信号の供給を受けて、電荷電圧変換部１を外部からのリ
セットパルスによって１画素毎にクランプ信号と同じ一
定電圧レベルにリセットする。画像信号出力部４は、電
圧信号のインピーダンス変換を行って画像信号として出
力する。
信号の供給を受けて、電荷電圧変換部１を外部からのリ
セットパルスによって１画素毎にクランプ信号と同じ一
定電圧レベルにリセットする。画像信号出力部４は、電
圧信号のインピーダンス変換を行って画像信号として出
力する。
【００１７】次に動作について説明する。図２は、本発
明の電荷電圧変換回路の動作手順を示すフローチャート
である。 〔Ｓ１〕電荷電圧変換部１は、信号電荷を電圧信号に変
換する。 〔Ｓ２〕画像信号出力部４は、電圧信号のインピーダン
ス変換を行って画像信号として出力する。 〔Ｓ３〕クランプトランジスタ２は、電圧信号を受け
て、外部からのクランプパルスによって一定電圧レベル
にクランプしたクランプ信号を生成する。 〔Ｓ４〕リセットトランジスタ３は、クランプ信号の供
給を受けて、電荷電圧変換部１を外部からのリセットパ
ルスによって１画素毎にクランプ信号と同じ一定電圧レ
ベルにリセットする。
明の電荷電圧変換回路の動作手順を示すフローチャート
である。 〔Ｓ１〕電荷電圧変換部１は、信号電荷を電圧信号に変
換する。 〔Ｓ２〕画像信号出力部４は、電圧信号のインピーダン
ス変換を行って画像信号として出力する。 〔Ｓ３〕クランプトランジスタ２は、電圧信号を受け
て、外部からのクランプパルスによって一定電圧レベル
にクランプしたクランプ信号を生成する。 〔Ｓ４〕リセットトランジスタ３は、クランプ信号の供
給を受けて、電荷電圧変換部１を外部からのリセットパ
ルスによって１画素毎にクランプ信号と同じ一定電圧レ
ベルにリセットする。
【００１８】次に本発明の第１の実施例について説明す
る。図３は、第１の実施例の構成図である。水平ＣＣＤ
（Ｈ−ＣＣＤ）によって転送された信号電荷は、出力ゲ
ート（ＨＯＧ）を介してフローティング・ディフュージ
ョン（ＦＤ）１ａに注入され、ここで電圧信号に変換さ
れる。ＦＤ１ａで得られた電圧信号は、画像信号出力部
４であるソースフォロワ回路４ａによってインピーダン
ス変換され、画像信号ＯＵＴとして導出される。また、
クランプトランジスタＱｃとリセットトランジスタＱｒ
とはカスコード接続し、ノードＮでＦＤ１ａと接続す
る。
る。図３は、第１の実施例の構成図である。水平ＣＣＤ
（Ｈ−ＣＣＤ）によって転送された信号電荷は、出力ゲ
ート（ＨＯＧ）を介してフローティング・ディフュージ
ョン（ＦＤ）１ａに注入され、ここで電圧信号に変換さ
れる。ＦＤ１ａで得られた電圧信号は、画像信号出力部
４であるソースフォロワ回路４ａによってインピーダン
ス変換され、画像信号ＯＵＴとして導出される。また、
クランプトランジスタＱｃとリセットトランジスタＱｒ
とはカスコード接続し、ノードＮでＦＤ１ａと接続す
る。
【００１９】リセットドレインＲＤには、ソースフォロ
ワ回路４ａの初段のドライブトランジスタＱｄの出力を
キャパシタＣ１で容量結合した信号が重畳され、ＤＣレ
ベルをクランプトランジスタＱｃとリセットパルスによ
って、電源ＶＤＤにクランプして与える。
ワ回路４ａの初段のドライブトランジスタＱｄの出力を
キャパシタＣ１で容量結合した信号が重畳され、ＤＣレ
ベルをクランプトランジスタＱｃとリセットパルスによ
って、電源ＶＤＤにクランプして与える。
【００２０】クランプパルスとリセットパルスとは、リ
セットゲートＲＧを介して共通なので、ＦＤ１ａは常に
ＶＤＤレベルにリセットされる。リセットパルスがＬレ
ベルのＦＤ１ａの蓄積期間には、クランプトランジスタ
ＱｃもＯＦＦ状態になり、ＦＤ１ａの電位に比例してリ
セットドレインＲＤの電位が変化し、リセットトランジ
スタＱｒのＶｄｓが一定になる。
セットゲートＲＧを介して共通なので、ＦＤ１ａは常に
ＶＤＤレベルにリセットされる。リセットパルスがＬレ
ベルのＦＤ１ａの蓄積期間には、クランプトランジスタ
ＱｃもＯＦＦ状態になり、ＦＤ１ａの電位に比例してリ
セットドレインＲＤの電位が変化し、リセットトランジ
スタＱｒのＶｄｓが一定になる。
【００２１】これにより、リセットゲートＲＧのショー
トチャンネル効果やナローチャンネル効果による実行振
幅の低下がなくなる。クランプトランジスタＱｃはＦＤ
１ａから容量的には分離されているため、低振幅のクラ
ンプパルスでも動作できるようにトランジスタサイズを
大きくとれる。この結果クランプトランジスタＱｃは低
振幅でＯＮ／ＯＦＦ動作ができ、クランプパルスの低振
幅化が可能となる。さらに、リセットトランジスタＱｒ
のＶｄｓが一定になることでリセットドレインＲＤとＦ
Ｄ１ａ間の見かけ上の容量（＝Ｃｒｄ）が低減でき変換
効率が向上する。 次に本発明の第２の実施例について
説明する。図４は、第２の実施例の構成図である。第２
の実施例は、第１の実施例のドライブトランジスタＱｄ
にフィードバックトランジスタＱｆがカスコード接続さ
れ、ドライブトランジスタＱｄの出力をキャパシタＣ１
で容量結合した信号をフィードバックトランジスタＱｆ
のゲートにもかけている。
トチャンネル効果やナローチャンネル効果による実行振
幅の低下がなくなる。クランプトランジスタＱｃはＦＤ
１ａから容量的には分離されているため、低振幅のクラ
ンプパルスでも動作できるようにトランジスタサイズを
大きくとれる。この結果クランプトランジスタＱｃは低
振幅でＯＮ／ＯＦＦ動作ができ、クランプパルスの低振
幅化が可能となる。さらに、リセットトランジスタＱｒ
のＶｄｓが一定になることでリセットドレインＲＤとＦ
Ｄ１ａ間の見かけ上の容量（＝Ｃｒｄ）が低減でき変換
効率が向上する。 次に本発明の第２の実施例について
説明する。図４は、第２の実施例の構成図である。第２
の実施例は、第１の実施例のドライブトランジスタＱｄ
にフィードバックトランジスタＱｆがカスコード接続さ
れ、ドライブトランジスタＱｄの出力をキャパシタＣ１
で容量結合した信号をフィードバックトランジスタＱｆ
のゲートにもかけている。
【００２２】これにより、ドライブトランジスタＱｄの
ドレインゲート間の見かけ上の容量（＝Ｃｄｇ）も低減
でき、飛躍的に変換効率が向上する。また、フィードバ
ックする信号が共用できるためトランジスタ１個の追加
で高性能化が実現できる。
ドレインゲート間の見かけ上の容量（＝Ｃｄｇ）も低減
でき、飛躍的に変換効率が向上する。また、フィードバ
ックする信号が共用できるためトランジスタ１個の追加
で高性能化が実現できる。
【００２３】また、リセットゲートＲＧのＶｄｓ一定化
によるリセットゲートパルス振幅の低減化を図ることが
可能になる。次に本発明の第３の実施例について説明す
る。図５は、第３の実施例の構成図である。上記で説明
した第１及び第２の実施例では、クランプトランジスタ
ＱｃとリセットトランジスタＱｒとのＶｔｈが常に強い
相関がある場合のみ、リセットパルスの振幅が低減でき
るが、相関が弱いとバラツキ分だけリセットパルスの振
幅を増加させる必要がある。
によるリセットゲートパルス振幅の低減化を図ることが
可能になる。次に本発明の第３の実施例について説明す
る。図５は、第３の実施例の構成図である。上記で説明
した第１及び第２の実施例では、クランプトランジスタ
ＱｃとリセットトランジスタＱｒとのＶｔｈが常に強い
相関がある場合のみ、リセットパルスの振幅が低減でき
るが、相関が弱いとバラツキ分だけリセットパルスの振
幅を増加させる必要がある。
【００２４】したがって、第３の実施例では、第２の実
施例に対し、クランプトランジスタＱｃのクランプパル
ス入力端子と、リセットトランジスタＱｒのリセットパ
ルス入力端子とをキャパシタＣ２で容量結合して、クラ
ンプパルス入力端子にバイアス調整回路５ａを追加した
構成とする。
施例に対し、クランプトランジスタＱｃのクランプパル
ス入力端子と、リセットトランジスタＱｒのリセットパ
ルス入力端子とをキャパシタＣ２で容量結合して、クラ
ンプパルス入力端子にバイアス調整回路５ａを追加した
構成とする。
【００２５】これにより、クランプトランジスタＱｃの
Ｖｔｈバラツキを完全に吸収でき、リセットパルスの低
振幅化と、Ｃｒｄ、Ｃｄｇ低減による変換効率向上の両
立を実現する。また、バイアス調整回路５ａの構成はメ
モリ効果を利用したロークランプ回路を用いればよい。
Ｖｔｈバラツキを完全に吸収でき、リセットパルスの低
振幅化と、Ｃｒｄ、Ｃｄｇ低減による変換効率向上の両
立を実現する。また、バイアス調整回路５ａの構成はメ
モリ効果を利用したロークランプ回路を用いればよい。
【００２６】次に本発明の第４の実施例について説明す
る。図６は、第４の実施例の構成図である。第４の実施
例は、第３の実施例に対し、リセットトランジスタＱｒ
のリセットパルス端子とバイアス調整回路５ｂとをキャ
パシタＣ３で容量結合した構成である。これによりリセ
ットゲートＲＧのＶｔｈバラツキにも対応できる。ま
た、リセットゲートＲＧのＶｄｓ一定化によるリセット
ゲートパルス振幅の低減化と、Ｃｒｄ、Ｃｄｇ低減によ
る変換効率向上の両立が可能になる。
る。図６は、第４の実施例の構成図である。第４の実施
例は、第３の実施例に対し、リセットトランジスタＱｒ
のリセットパルス端子とバイアス調整回路５ｂとをキャ
パシタＣ３で容量結合した構成である。これによりリセ
ットゲートＲＧのＶｔｈバラツキにも対応できる。ま
た、リセットゲートＲＧのＶｄｓ一定化によるリセット
ゲートパルス振幅の低減化と、Ｃｒｄ、Ｃｄｇ低減によ
る変換効率向上の両立が可能になる。
【００２７】次に本発明の第５の実施例について説明す
る。図７は、第５の実施例の構成図である。第５の実施
例は、クランプトランジスタＱｃで動作させるのではな
く、メモリ効果を利用した調整機能を持つバイアス回路
を用いる。バイアス回路６は、バッファトランジスタＱ
ｂを含む。バッファトランジスタＱｂのドライブ端子は
ＶＤＤに接続し、負荷抵抗Ｒ１の他端はＧＮＤに接続
し、ソース端子はリセットトランジスタＱｒのリセット
ドレインＲＤに接続する。
る。図７は、第５の実施例の構成図である。第５の実施
例は、クランプトランジスタＱｃで動作させるのではな
く、メモリ効果を利用した調整機能を持つバイアス回路
を用いる。バイアス回路６は、バッファトランジスタＱ
ｂを含む。バッファトランジスタＱｂのドライブ端子は
ＶＤＤに接続し、負荷抵抗Ｒ１の他端はＧＮＤに接続
し、ソース端子はリセットトランジスタＱｒのリセット
ドレインＲＤに接続する。
【００２８】ここで負荷抵抗Ｒ１のかわりに定電流源６
ｂを用いてもよい。定電流源６ｂの方がより入出力特性
のリニアリティが良くなる。そして、リセットドレイン
バイアス回路（ＲＤｉ）６ａにより、特定ゲートバイア
スが印加されるようにバッファトランジスタＱｂのゲー
ト端子が抵抗Ｒ２を介してドレイン端子に接続する。
ｂを用いてもよい。定電流源６ｂの方がより入出力特性
のリニアリティが良くなる。そして、リセットドレイン
バイアス回路（ＲＤｉ）６ａにより、特定ゲートバイア
スが印加されるようにバッファトランジスタＱｂのゲー
ト端子が抵抗Ｒ２を介してドレイン端子に接続する。
【００２９】これにより、ＲＧのＶｔｈバラツキを調整
によってキャンセルできるため、リセットパルスの低振
幅化が可能になる。また、リセットゲートＲＧのＶｄｓ
一定化によるリセットゲートパルス振幅の低減化と、Ｃ
ｒｄ、Ｃｄｇ低減による変換効率向上の両立が可能にな
る。
によってキャンセルできるため、リセットパルスの低振
幅化が可能になる。また、リセットゲートＲＧのＶｄｓ
一定化によるリセットゲートパルス振幅の低減化と、Ｃ
ｒｄ、Ｃｄｇ低減による変換効率向上の両立が可能にな
る。
【００３０】さらに、ＶＤＤに平均値クランプしている
ためクランプトランジスタＱｃのダイナミックレンジの
心配がいらなくなる。次に本発明の第６の実施例につい
て説明する。図８は、第６の実施例の構成図である。第
６の実施例は、バッファトランジスタＱｂをフィードバ
ックトランジスタＱｆと兼用したバイアス回路６−１を
用いた構成になっている。これにより回路規模を縮小し
ながら高変換効率化とリセットパルス低振幅化と調整作
業の負担防止とを実現している。
ためクランプトランジスタＱｃのダイナミックレンジの
心配がいらなくなる。次に本発明の第６の実施例につい
て説明する。図８は、第６の実施例の構成図である。第
６の実施例は、バッファトランジスタＱｂをフィードバ
ックトランジスタＱｆと兼用したバイアス回路６−１を
用いた構成になっている。これにより回路規模を縮小し
ながら高変換効率化とリセットパルス低振幅化と調整作
業の負担防止とを実現している。
【００３１】また、ＲＧのＶｔｈバラツキを調整によっ
てキャンセルできるため、リセットパルスの低振幅化が
可能になる。さらに、リセットゲートＲＧのＶｄｓ一定
化によるリセットパルス振幅の低減化と、Ｃｒｄ、Ｃｄ
ｇ低減による変換効率向上の両立が可能になる。
てキャンセルできるため、リセットパルスの低振幅化が
可能になる。さらに、リセットゲートＲＧのＶｄｓ一定
化によるリセットパルス振幅の低減化と、Ｃｒｄ、Ｃｄ
ｇ低減による変換効率向上の両立が可能になる。
【００３２】さらにまた、ＶＤＤに平均値クランプして
いるためクランプトランジスタＱｃのダイナミックレン
ジの心配がいらなくなる。次に本発明の電荷電圧変換回
路の適用例としてＣＣＤエリアセンサについて説明す
る。図９は、ＣＣＤエリアセンサ１０の構成図である。
撮像エリア１１は、センサ部１２と垂直ＣＣＤ（Ｖ−Ｃ
ＣＤ）１３とからなる。センサ部１２は、行列状に配列
されて入射光をその光量に応じた電荷量の信号電荷に変
換する。Ｖ−ＣＣＤ１３は、センサ部１２の間に垂直列
に設けられ、かつ各センサ部１２から読みだされた信号
電荷を垂直転送する。
いるためクランプトランジスタＱｃのダイナミックレン
ジの心配がいらなくなる。次に本発明の電荷電圧変換回
路の適用例としてＣＣＤエリアセンサについて説明す
る。図９は、ＣＣＤエリアセンサ１０の構成図である。
撮像エリア１１は、センサ部１２と垂直ＣＣＤ（Ｖ−Ｃ
ＣＤ）１３とからなる。センサ部１２は、行列状に配列
されて入射光をその光量に応じた電荷量の信号電荷に変
換する。Ｖ−ＣＣＤ１３は、センサ部１２の間に垂直列
に設けられ、かつ各センサ部１２から読みだされた信号
電荷を垂直転送する。
【００３３】水平ＣＣＤ（Ｈ−ＣＣＤ）１４は、複数本
のＶ−ＣＣＤ１３からライン単位で移される信号電荷を
順に水平転送する。Ｈ−ＣＣＤ１４の転送先側の端部に
は出力ゲート（ＯＧ）を介して、本発明である電荷電圧
変換回路２０が設けられている。電荷電圧変換によって
得られた電圧信号は、ソースフォロワ回路４ａでインピ
ーダンス変換し、出力信号ＯＵＴとして導出される。
のＶ−ＣＣＤ１３からライン単位で移される信号電荷を
順に水平転送する。Ｈ−ＣＣＤ１４の転送先側の端部に
は出力ゲート（ＯＧ）を介して、本発明である電荷電圧
変換回路２０が設けられている。電荷電圧変換によって
得られた電圧信号は、ソースフォロワ回路４ａでインピ
ーダンス変換し、出力信号ＯＵＴとして導出される。
【００３４】
【発明の効果】以上説明したように、本発明の電荷電圧
変換回路は、電荷電圧変換部で信号電荷から変換された
電圧信号をフィードバックさせて、一定電圧レベルにク
ランプしたクランプ信号を生成し、このクランプ信号を
もとに電荷電圧変換部を一定電圧レベルにリセットする
構成とした。
変換回路は、電荷電圧変換部で信号電荷から変換された
電圧信号をフィードバックさせて、一定電圧レベルにク
ランプしたクランプ信号を生成し、このクランプ信号を
もとに電荷電圧変換部を一定電圧レベルにリセットする
構成とした。
【００３５】これによりリセットトランジスタのゲート
端子にショートチャンネル効果やナローチャンネル効果
の発生が抑制されるので、入力されるリセットパルスの
振幅の低減を図ることが可能になる。また、電荷電圧変
換部とリセットトランジスタのドレイン端子との間の寄
生容量が低減するので、変換効率を向上させることが可
能になる。
端子にショートチャンネル効果やナローチャンネル効果
の発生が抑制されるので、入力されるリセットパルスの
振幅の低減を図ることが可能になる。また、電荷電圧変
換部とリセットトランジスタのドレイン端子との間の寄
生容量が低減するので、変換効率を向上させることが可
能になる。
【図面の簡単な説明】
【図１】本発明の電荷電圧変換回路の原理図である。
【図２】本発明の電荷電圧変換回路の動作手順を示すフ
ローチャートである。
ローチャートである。
【図３】第１の実施例の構成図である。
【図４】第２の実施例の構成図である。
【図５】第３の実施例の構成図である。
【図６】第４の実施例の構成図である。
【図７】第５の実施例の構成図である。
【図８】第６の実施例の構成図である。
【図９】ＣＣＤエリアセンサの構成図である。
【図１０】従来のＦＤＡ構成の電荷電圧変換回路の構成
図である。
図である。
１……電荷電圧変換部、２……クランプトランジスタ、
３……リセットトランジスタ、４……画像信号出力部。
３……リセットトランジスタ、４……画像信号出力部。
Claims (9)
- 【請求項１】 ＣＣＤを用いた撮像素子内で信号電荷を
電圧信号に変換し、画像信号として出力する電荷電圧変
換回路において、 前記信号電荷を前記電圧信号に変換する電荷電圧変換部
と、 フィードバックさせた前記電圧信号の供給を受けて、外
部からのクランプパルスによって一定電圧レベルにクラ
ンプしたクランプ信号を生成するクランプトランジスタ
と、 前記クランプ信号の供給を受けて、前記電荷電圧変換部
を外部からのリセットパルスによって１画素毎に前記一
定電圧レベルにリセットするリセットトランジスタと、 前記電圧信号のインピーダンス変換を行って前記画像信
号として出力する画像信号出力部と、 を有することを特徴とする電荷電圧変換回路。 - 【請求項２】 前記クランプトランジスタに入力する前
記クランプパルスと前記リセットトランジスタに入力す
る前記リセットパルスとは、供給源が共通であることを
特徴とする請求項１記載の電荷電圧変換回路。 - 【請求項３】 前記クランプトランジスタのゲート端子
と前記リセットトランジスタのゲート端子とは、それぞ
れ異なる直流バイアスが与えられることを特徴とする請
求項１記載の電荷電圧変換回路。 - 【請求項４】 前記クランプトランジスタの前記ゲート
端子に前記直流バイアスを与えるバイアス調整回路は、
直流バイアス調整機能を持つことを特徴とする請求項３
記載の電荷電圧変換回路。 - 【請求項５】 前記バイアス調整回路は、メモリ効果を
利用した前記直流バイアス調整機能を持つことを特徴と
する請求項４記載の電荷電圧変換回路。 - 【請求項６】 前記クランプトランジスタは、前記リセ
ットトランジスタよりもサイズが大きいことを特徴とす
る請求項１記載の電荷電圧変換回路。 - 【請求項７】 前記電圧信号をバイアス回路を介して前
記クランプトランジスタのリセットドレイン信号に重畳
させることを特徴とする請求項１記載の電荷電圧変換回
路。 - 【請求項８】 前記バイアス回路は、メモリ効果を利用
した直流バイアス調整機能を有することを特徴とする請
求項７記載の電荷電圧変換回路。 - 【請求項９】 前記リセットトランジスタのドレイン端
子と、前記電荷電圧変換部に接続されたドライブトラン
ジスタの電源端子と、を接続することを特徴とする請求
項１記載の電荷電圧変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9043371A JPH10243301A (ja) | 1997-02-27 | 1997-02-27 | 電荷電圧変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9043371A JPH10243301A (ja) | 1997-02-27 | 1997-02-27 | 電荷電圧変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10243301A true JPH10243301A (ja) | 1998-09-11 |
Family
ID=12661993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9043371A Pending JPH10243301A (ja) | 1997-02-27 | 1997-02-27 | 電荷電圧変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10243301A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339272A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置、固体撮像素子、ドライバｉｃ、および固体撮像素子の駆動方法 |
| JP2009105954A (ja) * | 2009-01-26 | 2009-05-14 | Sony Corp | 固体撮像装置の駆動方法および固体撮像装置 |
-
1997
- 1997-02-27 JP JP9043371A patent/JPH10243301A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339272A (ja) * | 2005-05-31 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 固体撮像装置、固体撮像素子、ドライバｉｃ、および固体撮像素子の駆動方法 |
| JP2009105954A (ja) * | 2009-01-26 | 2009-05-14 | Sony Corp | 固体撮像装置の駆動方法および固体撮像装置 |
| JP4645743B2 (ja) * | 2009-01-26 | 2011-03-09 | ソニー株式会社 | 固体撮像装置の駆動方法および固体撮像装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7576788B2 (en) | Image pickup apparatus including a plurality of pixels, each having a photoelectric conversion element and an amplifier whose output is prevented from falling below a predetermined level | |
| US7511275B2 (en) | Semiconductor device, and control method and device for driving unit component of semiconductor device | |
| US6627474B2 (en) | Increasing pixel conversion gain in CMOS image sensors | |
| US7476837B2 (en) | Amplifying-type solid-state imaging device | |
| JPH05207220A (ja) | 固体撮像装置及びその駆動方式 | |
| JPH04290081A (ja) | 固体撮像装置 | |
| JP2000244818A (ja) | 増幅型固体撮像装置 | |
| US20050168251A1 (en) | Ramp signal generation circuit | |
| US6498332B2 (en) | Solid-state image sensing device | |
| KR20030007139A (ko) | 촬상장치 | |
| JP2000050163A (ja) | 広い動的範囲を有するイメ―ジセンサ | |
| US6734907B1 (en) | Solid-state image pickup device with integration and amplification | |
| JP2003009003A (ja) | 撮像装置および撮像システム | |
| JPH0730714A (ja) | 固体撮像素子 | |
| US5220587A (en) | Output circuit for a CCD with a D.C. restoration circuit integrated together with the CCD in a monolithic semiconductor chip | |
| US6731336B1 (en) | Solid-state imaging apparatus with self-compensating voltage supply circuit | |
| JPH10243301A (ja) | 電荷電圧変換回路 | |
| JPH1023336A (ja) | 固体撮像装置 | |
| JP2973650B2 (ja) | 電荷転送装置の出力回路 | |
| US7030915B2 (en) | Signal processing apparatus | |
| JP3500761B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH05284428A (ja) | 固体撮像装置 | |
| JP2867679B2 (ja) | 固体撮像装置 | |
| JPH08251488A (ja) | 固体撮像装置 | |
| JP3658266B2 (ja) | 信号転送方法と該信号転送方法を用いた固体撮像装置の信号転送方法、信号転送装置及び該信号転送装置を用いた固体撮像装置 |