JPH11135562A - Ｂｇａ半導体パッケージ - Google Patents

Ｂｇａ半導体パッケージ

Info

Publication number
JPH11135562A
JPH11135562A JP9296680A JP29668097A JPH11135562A JP H11135562 A JPH11135562 A JP H11135562A JP 9296680 A JP9296680 A JP 9296680A JP 29668097 A JP29668097 A JP 29668097A JP H11135562 A JPH11135562 A JP H11135562A
Authority
JP
Japan
Prior art keywords
tape
solder
opening
bump
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP9296680A
Other languages
English (en)
Inventor
Ryoichi Kajiwara
良一 梶原
Masahiro Koizumi
正博 小泉
Toshiaki Morita
俊章 守田
Kazuya Takahashi
和弥 高橋
Asao Nishimura
朝雄 西村
Kunihiro Tsubosaki
邦宏 坪崎
Yukiharu Akiyama
雪治 秋山
Ryosuke Kimoto
良輔 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP9296680A priority Critical patent/JPH11135562A/ja
Publication of JPH11135562A publication Critical patent/JPH11135562A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】半田ボール搭載によるバンプ形成法では、バン
プピッチが狭くなって開口径が小さくなると、半田ボー
ルと開口部底部の配線導体面の接触が保てなくなりバン
プ形成が困難となる。 【解決手段】開口部底部の配線導体を開口部内に押出し
加工してパッケージ基板の裏面近くまで開口部底部を盛
り上げ、必ず半田ボールが開口部内の配線導体に接触で
きる構造とする。このとき、配線導体には半田が濡れ広
がる必要があるため最表面にＡｕめっきを施した。 【効果】狭バンプピッチ・小開口径のμＢＧＡパッケー
ジを、片面配線テープ基板を用いて製造可能なため、低
価格化可能である。また、半田ボールサイズを開口径に
関係なく大きな径もの使用できるため半田バンプ高さを
高くでき、また配線導体と半田の接合界面の面積を増加
できるため、半田バンプの実装信頼性を向上できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子装置の部品と
して半田接合されるＢＧＡタイプの半導体パッケージの
構造にかかり、特に超多ピンＬＳＩパッケージや超高速
ＬＳＩパッケージ，チップスケールパッケージの半田ボ
ール外部接続端子を搭載する導体ランドの構造に関す
る。
【０００２】
【従来の技術】従来のＢＧＡ半導体パッケージとして、
テープ基板を用いたワイヤボンディング方式のテープＢ
ＧＡパッケージや、インナーリードボンディング方式の
テープＢＧＡパッケージが知られている。
【０００３】図１６に、従来のワイヤボンディング方式
のＢＧＡパッケージの断面構造を示す。図において、テ
ープ基板は、半田バンプ形成位置に開口部を設けたポリ
イミドテープ１７４と、ポリイミドテープに接着された
Ｃｕ箔の導体パターン１７５，１７７と、Ａｕめっき膜
１７６と、めっきレジスト１７８から構成されている。
テープ基板の導体層が形成された側の中央部にチップ１
７０が接着され、チップのＡｌパッド１７１とテープ基
板のＡｕめっきされたボンディングパッドがボールボン
ディングされたＡｕワイヤ１７２で結線されている。チ
ップが搭載された片側全面にはチップとＡｕワイヤと接
合部と導体パターンを保護するために封止樹脂１８０が
モールドされ、その反対側のテープ開口部には半田ボー
ルバンプ１７９が形成されている。半田ボールバンプの
形成方法は、テープ開口部底面の導体面にフラックスを
塗布し、その上に半田ボールを搭載して全体を加熱し、
半田ボールを溶融させて半田用パッドに接合してバンプ
に形成している。ポリイミドテープの厚さは、チップを
接着したときのテープの変形を押さえるために通常は５
０〜１５０μｍ厚さのテープ、多くは７５〜１００μｍ
厚さのテープを使用している。
【０００４】図１７に、従来のワイヤボンディング方式
の他のＢＧＡパッケージの断面構造例を示す。図におい
て、テープ基板は半田バンプ形成位置に開口部を設けた
ポリイミドテープ１８４と、ポリイミドテープに接着さ
れたＣｕ箔の導体パターン１８７,１８９,１９１と、開
口部にめっきで形成されたスルーホール導体１９０と、
Ａｕめっき膜１８６と、めっきレジスト１８５，１９２
から構成されている。テープ基板の導体層が形成された
側の中央部にチップ１８１が接着され、チップのＡｌパ
ッド１８２とテープ基板のＡｕめっきされたボンディン
グパッド188がボールボンディングされたＡｕワイヤ１
８３で結線されている。チップが搭載された片側全面に
はチップとＡｕワイヤと接合部と導体パターンを保護す
るために封止樹脂１９５がモールドされ、その反対側の
テープ開口部には半田ボールバンプ１９４が形成されて
いる。チップ搭載側にボンディングパッド面が形成さ
れ、その裏面には半田ボール搭載用の半田用パッドが形
成されている。ボンディング用パッドと半田用パッド間
は、接着されてエッチングによりパターニングされた配
線導体とめっきにより形成されたスルーホール部の導体
を介して電気的に接続されている。
【０００５】図１６は、インナーボンディングがワイヤ
ボンディングで接続されているが、インナーボンディン
グがテープ基板と一体で形成されたインナーリードをチ
ップのＡｌパッドに直接あるいはＡｌパッド上に形成さ
れたバンプを介して接合されたテープＢＧＡパッケージ
も知られている。
【０００６】
【発明が解決しようとする課題】従来の構造において、
テープ厚さに比べてテープ開口径が十分大きい場合に
は、半田ボールを搭載する工程で半田ボールとテープ開
口部底部の金属導体面が物理的に接触する状態となるた
め、フラックスを用いれば半田溶融温度以上に加熱した
段階で半田が導体面に濡れ広がって半田バンプが形成さ
れる。しかし、図１４に示すように、テープ開口径が小
さくなって半田ボールとテープ開口部底部の金属導体面
とが接触できない状態になると、半田ボールサイズが１
mm以下のように小さい場合には、半田自身の表面張力が
勝って溶融しても球状を保つために開口部内に半田が入
らず、バンプの形成が困難となる。図１５に、開口部に
半田ボールを配置した時の断面形状の寸法関係を示す。
図は、ポリイミドテープ150,Ｃｕランド１５１，めっき
膜１５２，半田ボール１５３，テープ開口部１５４から
構成される。ここで開口半径をｒ，半田ボール半径を
Ｒ，接着剤を含むテープ厚さをＴ，めっき厚さをｔ，テ
ープ面から開口部内への半田ボールの突出し高さをＨｄ
とすると、半田ボール下端とめっき上面の距離Ｇは、 Ｇ＝(Ｔ−ｔ)−Ｈｂ＝(Ｔ−ｔ)−Ｒ(１−(１−ｒ2／Ｒ2)1/2） …（１） の式で表される。例えば、バンプピッチが１.２７mmの
場合では、開口直径が0.6mm，半田ボール直径０.７５〜
０.８mmが採用されているが、半田ボールの開口部への
突出し高さＨｄは０.７５mmで１５０μｍ，０.８mmで約
１３５μｍである。バンプピッチが１.０mmの場合で
は、開口直径が０.４５mm，半田ボール直径0.6mmが採用
されているが、半田ボールの開口部への突出し高さＨｄ
は約１０２μｍである。従って、テープ基板厚さ１００
μｍ以下の場合には、半田ボールとテープ開口部底面の
半田用パッドが接触するため、半田ボール搭載が問題と
はならない。
【０００７】一方、テープ面から上方に突き出る半田バ
ンプ高さＨｂは、半田の自重による半田ボールバンプの
歪を無視してバンプが真球の球形であると仮定しても、
テープ開口部を半田で埋める必要があるため、初期の半
田ボール径より半田バンプの直径が小さくなり、半田ボ
ール搭載状態より低くなる。このときの関係は、半田バ
ンプの半径をＸ，半田バンプ高さをＨｂとすると、 ２Ｘ2＋３Ｘ2(Ｘ2−ｒ2)1/2−(Ｘ2−ｒ2)1/2＝４Ｒ3−３ｒ2ｄ …（２） Ｈｂ＝Ｘ＋(Ｘ2−ｒ2)1/2 …（３） で表される。例えば、バンプピッチ１.２７mm，テープ
開口直径０.６mm，半田ボールの直径０.８mm ，開口部
の深さｄ＝１００μｍの場合で、バンプ高さＨｂは約
０.７０mm となり、半田ボールの体積に比べて開口部の
容積が約１／１０と小さいため、初期に半田ボールを搭
載した状態に近いバンプ高さが得られる。また、バンプ
ピッチ１.０mm，テープ開口直径０.４５mm，半田ボール
直径０.６mm，開口部の深さｄ＝１００μｍの場合で、
バンプ高さＨｂは約０.４８mm となる。μＢＧＡや超多
ピンＢＧＡのように半田バンプピッチが従来の１.０mm
から０.７５〜０.５mmと狭くなった場合、テープ開口径
も必然的に小さくなり同時に搭載される半田ボール径も
小さくなる。テープ厚さすなわち開口部深さｄは変わら
ないため、相対的にテープ開口径に対する開口部深さの
比率（アスペクト比）が増し、テープ開口部内に突き出
る半田ボール高さが小さくなって半田ボールがテープ開
口部底部の金属導体面に接触できなくなる。この状態で
半田溶融温度以上に加熱しても、半田自身の表面張力に
よって半田ボールが球形状態を維持するため、溶融半田
が導体面に濡れることがなく、半田バンプの形成が困難
となる。例えばバンプピッチ０.７５mm，テープ開口直
径０.３mm，テープ開口部深さ0.1mm，半田ボール直径
０.３５，０.４，０.４５mmの場合では、開口部への半
田ボール突出し高さＨｄが８５，６８，５７μｍ、半田
バンプ高さＨｂが０.２２，０.３１，０.３７mmとな
り、バンプピッチ０.５mm，テープ開口直径０.２５mm，
テープ開口部深さ０.１mm，半田ボールの直径０.３，
０.３５，０.４mmの場合は、開口部への半田ボール突出
し高さＨｄが６７，５２，４４μｍ，半田バンプ高さＨ
ｂが０.１９，０.２６，０.３４mm となる。パッケージ
の半田バンプ高さばらつきは、テープ基板の変形や樹脂
封止後のそり変形等に起因して生じるが、そのばらつき
を±１５μｍ程度に抑えたとしても、実装時にバンプ高
さばらつきを吸収して確実に全バンプ接合するために
は、半田溶融時に最も高いバンプが少なくともその差だ
け沈み込む必要があり、そのためには沈み込み量の約１
０倍近いバンプ高さが望ましい。また、実際の半田バン
プは、自重によって少し扁平な形状に変形しているた
め、実際のバンプ高さは上記計算値よりも小さい。これ
らの点を考慮すると、真球のバンプと仮定して計算した
初期バンプ高さとして０.３mm程度以上が望ましいと考
えられる。
【０００８】上記において、バンプ高さ０.３mm 以上が
得られる条件での半田ボール搭載可能な開口部深さｄ
は、バンプピッチ０.７５mm で６８，５７μｍ、バンプ
ピッチ０.５mm では４４μｍとなり、テープ基板のポリ
イミド厚さ７５μｍ以上では解がない。この場合には、
予め半田ボールを搭載する前に開口部に半田ペーストを
印刷充填し、その上に半田ボールを搭載してリフローす
れば半田バンプの形成が可能である。しかし実際には、
半田ペーストの半田とフラックスが混在する部分が溶融
したときに、溶融半田中にフラックスや気泡の巻き込み
を生じ、ボイドが多数発生して健全な半田バンプの形成
が困難であるという問題がある。また、半田ペーストの
印刷工程が必要となるため、製造コストの上昇や印刷工
程に起因したプロセス不良の増加が起こり、結果的に製
品コストが高くなるという問題がある。
【０００９】また、図１７に示す２層配線テープを使用
する場合は、スルーホールの導体部に温度サイクルによ
る熱ストレスが加わり断線が生じるといった信頼性低下
の問題や、また、テープ基板コストが１層配線テープよ
り高価になるという経済上の問題がある。
【００１０】また、インナーボンディングをワイヤボン
ディングではなくリードボンディングで組み立てるＢＧ
Ａパッケージにおいても、図１８や図１９と同様の問題
がある。
【００１１】本発明の目的は、低コストの片面配線テー
プ基板を用いた狭バンプピッチのＢＧＡ半導体パッケー
ジにおいて、半田ボールを確実に搭載できる半田用パッ
ドの構造を提供し、安価で信頼性の高いＢＧＡパッケー
ジを提供することである。本発明の他の目的は、低コス
トの片面配線テープ基板を用いた狭バンプピッチのＢＧ
Ａ半導体パッケージにおいて、同一の半田ボールを搭載
した場合の半田バンプ高さをできるだけ高くすることが
可能な半田用パッド構造を提供し、配線基板搭載時の温
度サイクル信頼性を向上した半導体パッケージを提供す
ることである。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明においては、半田用バンプとなるＣｕランド
を、テープ開口部側に押し込み加工し、テープ裏側の表
面から開口部底面の半田用パッド面までの深さを小さく
し、開口径が小さい場合でも、半田ボール搭載時に確実
に半田ボールが半田用パッド面と接触する構造とした。
【００１３】図１２は、Ｃｕランドを加工した場合にお
いて、開口部に半田ボールを配置した時の断面形状を模
式的に示す。図は、ポリイミドテープ１６０，Ｃｕラン
ド１６１，めっき膜１６２，半田ボール１６３，テープ
開口部１６４から構成される。図において、半田ボール
を搭載するパッドはテープに設けられた開口部の底面に
形成されている。ここで開口半径をｒ，半田ボール半径
をＲ，接着剤を含むテープ厚さをＴ，めっき厚さをｔ，
Ｃｕランドの突出し加工高さをＨｕｐとすると、半田ボ
ール下端とめっき上面の距離Ｇは、 Ｇ＝(Ｔ−ｔ−Ｈｕｐ)−Ｒ(１−(１−ｒ2／Ｒ2)1/2） …（４） の式で表される。Ｃｕランド加工後のテープ開口部深さ
はｄ＝Ｔ−ｔ−Ｈｕｐとなり、突出し加工高さＨｕｐを
制御することで、テープ開口径がどんなに小さい場合で
も任意の直径を持つ半田ボールを確実に半田用バンプに
接触させることが可能となるのである。また、テープ開
口部の容積を十分小さくすることができるので、テープ
開口部に充填される半田量が少なくなり、供給した半田
のほとんどはテープ上面のバンプ形成に有効に使われ、
Ｃｕランドを加工しない場合に比べて、バンプ高さを高
くすることができるのである。
【００１４】このときのＣｕランドの加工形状に制約は
なく、少なくともＣｕランドの一部が半田ボールと接触
する状態であれば良い。図１３に、Ｃｕランドの突出し
加工形状が鋭角的な場合の断面形状を模式的に示す。図
において、左側は半田ボール搭載時のリフロー工程前の
状態で、右側はリフロー工程後の状態を示す。図は、ポ
リイミドテープ１４０，Ｃｕランド１４１，Ａｕめっき
膜１４２，封止樹脂１４３，開口部１４４，半田ボール
１４５，フラックス１４６，フラックス残渣１４７，半
田バンプ１４８から構成される。半田の一部がＡｕめっ
きされた半田用バンプに接触しかつフラックスがその領
域に供給されていると、半田ボールが溶融したときにフ
ラックスの作用によって半田ボールの酸化皮膜が除去さ
れて溶融半田金属がＡｕめっき面に接触し、Ａｕと半田
の界面エネルギーが低いために溶融半田が半田用バンプ
全面に濡れ広がり、その後半田自身の表面張力によって
開口部内にフラックスを押出しつつ半田が引き込まれ
て、開口部全体が半田で埋められ、内部にボイド等のな
い半田バンプが形成されるのである。
【００１５】
【発明の実施の形態】以下、本発明の実施例を図面を用
いて詳細に説明する。
【００１６】図１は、本発明によるテープＢＧＡパッケ
ージの一実施例を示す。図において、テープ基板は、開
口部を有するポリイミドテープ５と、ポリイミドテープ
に接着された後にエッチングによりパターニングされた
Ｃｕ配線導体７と、開口部に位置するＣｕ導体が押出し
加工された半田用ランド６と、半田用ランドの半田ボー
ル搭載面とワイヤボンディングされる配線導体に部分め
っきを施すためのめっきレジスト膜９とから構成されて
いる。テープ基板の配線導体側の面の中央部にＬＳＩチ
ップ１が接着剤４によって接着され、チップのＡｌパッ
ド２とテープ基板のボンディングパッド間がワイヤボン
ディングによって形成されたＡｕワイヤ３で結線されて
いる。チップが搭載された片側全面にはチップとＡｕワ
イヤと接合部とテープ基板上の配線導体を保護するため
に封止樹脂１１がモールドされ、その反対側のテープ開
口部には共晶組成の半田ボールバンプ１０が形成されて
いる。バンプピッチは０.５mmで、開口径は０.２５mm、
ボールバンプの径は0.35mmである。ポリイミドテープの
厚さは、チップをテープに接着して接着剤を加熱硬化し
た後のテープの変形を小さくする目的で、１５０μｍ厚
さのテープを用いた。その理由は、変形の原因がチップ
とポリイミドテープの熱膨張差によるものであリ、テー
プを厚くして剛性を増すことによりチップや接着剤層に
歪を分散させ、テープの歪すなわち変形を小さくできる
ためである。なお、チップのサイズが小さい場合や接着
剤の硬化温度を１２０℃以下に小さくできる場合には７
５〜１００μｍ厚さのものを用いた。半田用ランドとボ
ンディング面への部分めっきには、厚さ１μｍ程度のＡ
ｕの電気めっき法を選択した。選択の理由は、電気めっ
き法はめっき膜中の欠陥が少ないため、Ｃｕ配線に直接
Ａｕめっきした場合でも接着時の加熱によるＡｕ表面へ
のＣｕの拡散が少なく、厚さ１μｍのＡｕめっき膜で十
分なワイヤボンディング性が確保されるためである。
【００１７】図２は、図１のパッケージの組立てフロー
の一実施例を示す。テープ基板の主原材料は、ポリイミ
ドテープとＣｕ箔である。まず、ベタのポリイミドテー
プに、半田バンプ用の開口部とパッケージ組立て後の切
断を容易にする切断用開口部とテープ搬送用開口部を打
ち抜き加工で形成する。次に、このテープに１０〜３０
μｍ厚さのＣｕ箔を接着する。接着剤を用いて接着する
方式とポリイミドテープが接着性を有するタイプのテー
プを用いて直接接着する方式があるがいずれを選択して
も良い。次に、半田バンプ用テープ開口部に位置合わせ
したピン状ツールで、Ｃｕ箔側からテープ開口部に向か
って押し出し加工を行う。この時、加熱を行いながら加
工を行うとＣｕ箔の伸びが良く、加工率が高い場合でも
Ｃｕ箔に亀裂が発生することがなく、良好な加工が可能
である。次に、ベタのＣｕ箔をフォトエッチングによっ
てパターニングする。次に、パターニングしたＣｕ箔に
感光性のめっきレジストを塗布・感光・洗浄処理し、め
っきしたい部分のみ開口させてＡｕの電気めっきを行
う。めっきする領域はワイヤボンディング用パッド部と
開口部底面の半田用パッド部である。Ａｕめっき厚さ
は、パッケージ組立て時の良好なワイヤボンディング性
を確保できかつ経済性の良い厚さとするが、通常は０.
５〜２.０μｍまでの間で選択される。ここで、テープ
基板が完成する。次に、パッケージの組立てに入る。ま
ず、パッケージングするＬＳＩチップを、テープに予め
印刷で形成した接着剤層の上に貼り付ける。貼り付け時
及び接着剤の硬化時には加熱を加えている。加熱温度と
時間は接着剤によって異なるが、過大な条件は、Ｃｕ下
地材のＡｕ表面への拡散析出を促してボンディング性を
劣化させるので、避ける必要がある。次に、チップのＡ
ｌパッドとテープ上のボンディングパッド間をＡｕワイ
ヤのボールボンディングによって結線し、その後、テー
プ基板のチップ搭載面に樹脂をモールドする。次に、半
田バンプ形成工程に入る。半田ボールバンプの形成方法
は、樹脂封止を行ったパッケージをテープ基板が上向き
になるように搬送治具上に配置し、予め下側にフラック
スを塗布した半田ボールを、Ａｕめっきされた開口部底
面の半田用パッド面に機械的に搭載し、その後に赤外線
リフロー炉を通して全体を加熱し、半田ボールを溶融さ
せて半田用パッドに接合してバンプ形成を行う。この
時、Ｃｕ箔上のＡｕめっき膜は半田中に溶解拡散し、リ
フロー後には接合界面から消失して半田とＣｕの界面が
形成されて接合された状態となる。最後に、テープ上に
連なったパッケージを、切断分離してパッケージとして
完成する。
【００１８】本実施例によれば、半田バンプピッチが
０.５mmと狭い場合でしかもテープ基板のポリイミドテ
ープ厚さが１５０μｍと厚いにもかかわらず、片面配線
のテープ基板に対してフラックスと半田ボールのみを使
用する半田ボール搭載法により確実で半田ボール搭載不
良の少ない半田バンプ形成が可能となる。このため、バ
ンプ高さばらつきが少ない実装性にすぐれた低コストの
ＢＧＡパッケージを提供できる。さらに、テープ厚さが
厚いため、半田バンプが形成されたパッケージ裏面の熱
膨張率が実装用のプリント配線基板に近くなり、しかも
テープ開口径よりかなり大きい半田ボールを搭載可能な
ためバンプ高さを高くできるため、半田バンプ部の実装
信頼性の高いＢＧＡパッケージを提供できる。
【００１９】また、パッドと半田の接合面積が広くな
り、しかもバンプに剪断力が発生しても最も強度が弱い
接合界面の形状が曲率の小さい曲面であるため一部の接
合界面では圧縮応力に変わり、接合界面で剥離する不良
モードの発生がなくなる。このため、取扱い時の半田バ
ンプ欠落や、実装後のプリント基板装着時に生じる基板
変形に起因したバンプ断線不良の発生がなくなり、パッ
ケージや実装基板取扱い時の信頼性を向上できるという
効果もある。
【００２０】また、本実施例ではＣｕランドに直接１μ
ｍ程度のＡｕめっきを施して共晶半田ボールを搭載して
いるため、パッケージの高温放置試験においてＣｕと半
田の界面にＣｕ−Ａｕ−Ｓｎ化合物が形成されて、強度
低下の原因となるＡｕＳｎ化合物の形成がないため、高
温信頼性を高くできるという効果もある。
【００２１】また、半田用バンプの押出し加工を、ベタ
Ｃｕ箔の段階で行うため、Ｃｕ箔とポリイミドテープの
接着力が弱くてもＣｕ箔が開口部にずれ落ちることがな
く、工程上の技術的困難さがないという利点がある。こ
のため、歩留まり良くＣｕランド加工済のテープ基板を
製造でき、低コストの基板を提供できる。
【００２２】図３は、本発明によるテープＢＧＡパッケ
ージの他の一実施例を示す。図において、テープ基板
は、開口部を有するポリイミドテープ１９と、ポリイミ
ドテープに接着された後にエッチングによりパターニン
グされたＣｕ配線導体２０と、開口部に位置するＣｕ導
体が押出し加工された半田用ランド２１と、導体部全域
に形成されたＡｕめっき膜２２から構成されている。テ
ープ基板の配線導体側の面の中央部にＬＳＩチップ１５
が接着剤１８によって接着され、チップのＡｌパッド１
６とテープ基板のボンディングパッド間がワイヤボンデ
ィングされたＡｕワイヤ１７で結線されている。チップ
が搭載された片側全面にはチップとＡｕワイヤと接合部
とテープ基板上の配線導体を保護するために封止樹脂２
４がモールドされ、その反対側のテープ開口部には共晶
組成の半田ボールバンプ２３が形成されている。バンプ
ピッチは０.５mmで、開口径は０.２５mm、ボールバンプ
の径は０.３mm である。ポリイミドテープの厚さは、チ
ップをテープに接着して接着剤を加熱硬化した後のテー
プの変形を小さくする目的で、１００μｍ厚さのテープ
を用いた。Ｃｕ箔の半田用バンプとボンディング面への
めっきは、電気めっき法によりＡｕのみを厚さ１μｍ程
度形成している。ただし半田用バンプ面のＡｕめっき
は、半田ボール搭載時のリフロー工程で全て半田中に溶
解拡散してしまうため、パッケージ完成の段階ではＣｕ
ランドと半田の接合界面に存在しない。
【００２３】本実施例によれば、図１と同様に片面配線
のテープ基板を用いて低コストで実装性及び実装信頼性
の高いＢＧＡパッケージを提供できる。また、図１に比
べて、テープ基板のめっきレジスト形成工程が省略でき
るため生産性に優れ、高温高湿環境下での吸湿特性の高
いレジスト膜を使用していないため、同環境下での長期
パッケージ信頼性の高いＢＧＡパッケージを提供でき
る。
【００２４】図４は、チップサイズＢＧＡパッケージに
本発明を適用した場合の実施例をす。図において、テー
プ基板は開口部が設けられたポリイミドテープ３２と、
Ｃｕ箔がポリイミドテープに接着されてエッチングによ
りパターニングされてさらに表面にＡｕめっきされた配
線導体３５と、インナーリード３４と、さらに押出し加
工が加えられた半田用パッド３３から構成されている。
ＬＳＩチップ３０とテープ基板は、互いに配線面を合わ
せる向きで低弾性樹脂３７を介して接着されている。チ
ップ上のＡｌパッドとインナーリードは超音波熱圧着に
より直接接合されている。インナーボンディング部周辺
は、外気から保護するために封止樹脂３８でおおわれて
いる。半田用パッドにはテープ開口部側から半田ボール
が供給されて半田バンプ３６が形成されている。バンプ
ピッチは０.４mm 、テープ開口径は０.２mm、テープ厚
さは０.０５mm、搭載した半田ボール径は０.３mm であ
る。
【００２５】本実施例によれば、半田バンプピッチが
０.４mmと非常に狭い場合でも、片面配線のテープ基板
に対してフラックスと半田ボールのみを使用するより確
実で半田ボール搭載不良の少ない半田バンプ形成が可能
となる。このため、バンプ高さばらつきが少ない実装性
にすぐれた低コストのＢＧＡパッケージを提供できる。
さらに、テープ厚さが厚いため、半田バンプが形成され
たパッケージ裏面の熱膨張率が実装用のプリント配線基
板に近くなり、しかもテープ開口径よりかなり大きい半
田ボールを搭載可能なためバンプ高さを高くできるた
め、半田バンプ部の実装信頼性の高いＢＧＡパッケージ
を提供できる。
【００２６】また、パッドと半田の接合面積が広くな
り、しかもバンプに剪断力が発生しても最も強度が弱い
接合界面の形状が曲率の小さい曲面であるため一部の接
合界面では圧縮応力に変わり、接合界面で剥離する不良
モードの発生がなくなる。このため、取扱い時の半田バ
ンプ欠落や、実装後のプリント基板装着時に生じる基板
変形に起因したバンプ断線不良の発生がなくなり、パッ
ケージや実装基板取扱い時の信頼性を向上できるという
効果もある。
【００２７】また、本実施例ではＣｕランドに直接１μ
ｍ程度のＡｕめっきを施して共晶半田ボールを搭載して
いるため、パッケージの高温放置試験においてＣｕと半
田の界面にＣｕ−Ａｕ−Ｓｎ化合物が形成されて、強度
低下の原因となるＡｕＳｎ化合物の形成がないため、高
温信頼性を高くできるという効果もある。
【００２８】また、半田用バンプの押出し加工を、ベタ
Ｃｕ箔の段階で行うため、Ｃｕ箔とポリイミドテープの
接着力が弱くてもＣｕ箔が開口部にずれ落ちることがな
く、工程上の技術的困難さがないという利点がある。こ
のため、歩留まり良くＣｕランド加工済のテープ基板を
製造でき、低コストの基板を提供できる。
【００２９】図３は、本発明によるテープＢＧＡパッケ
ージの他の一実施例を示す。図において、テープ基板
は、開口部を有するポリイミドテープ１９と、ポリイミ
ドテープに接着された後にエッチングによりパターニン
グされたＣｕ配線導体２０と、開口部に位置するＣｕ導
体が押出し加工された半田用ランド２１と、導体部全域
に形成されたＡｕめっき膜２２から構成されている。テ
ープ基板の配線導体側の面の中央部にＬＳＩチップ１５
が接着剤１８によって接着され、チップのＡｌパッド１
６とテープ基板のボンディングパッド間がワイヤボンデ
ィングされたＡｕワイヤ１７で結線されている。チップ
が搭載された片側全面にはチップとＡｕワイヤと接合部
とテープ基板上の配線導体を保護するために封止樹脂２
４がモールドされ、その反対側のテープ開口部には共晶
組成の半田ボールバンプ２３が形成されている。バンプ
ピッチは０.５mmで、開口径は０.２５mm、ボールバンプ
の径は０.３mm である。ポリイミドテープの厚さは、チ
ップをテープに接着して接着剤を加熱硬化した後のテー
プの変形を小さくする目的で、１００μｍ厚さのテープ
を用いた。Ｃｕ箔の半田用バンプとボンディング面への
めっきは、電気めっき法によりＡｕのみを厚さ１μｍ程
度形成している。ただし半田用バンプ面のＡｕめっき
は、半田ボール搭載時のリフロー工程で全て半田中に溶
解拡散してしまうため、パッケージ完成の段階ではＣｕ
ランドと半田の接合界面に存在しない。
【００３０】本実施例によれば、図１と同様に片面配線
のテープ基板を用いて低コストで実装性及び実装信頼性
の高いＢＧＡパッケージを提供できる。また、図１に比
べて、テープ基板のめっきレジスト形成工程が省略でき
るため生産性に優れ、高温高湿環境下での吸湿特性の高
いレジスト膜を使用していないため、同環境下での長期
パッケージ信頼性の高いＢＧＡパッケージを提供でき
る。
【００３１】図４は、チップサイズＢＧＡパッケージに
本発明を適用した場合の実施例を示す。図において、テ
ープ基板は開口部が設けられたポリイミドテープ３２
と、Ｃｕ箔がポリイミドテープに接着されてエッチング
によりパターニングされてさらに表面にＡｕめっきされ
た配線導体３５と、インナーリード３４と、さらに押出
し加工が加えられた半田用パッド３３から構成されてい
る。ＬＳＩチップ３０とテープ基板は、互いに配線面を
合わせる向きで低弾性樹脂３７を介して接着されてい
る。チップ上のＡｌパッドとインナーリードは超音波熱
圧着により直接接合されている。インナーボンディング
部周辺は、外気から保護するために封止樹脂３８でおお
われている。半田用パッドにはテープ開口部側から半田
ボールが供給されて半田バンプ３６が形成されている。
バンプピッチは０.４mm 、テープ開口径は０.２mm、テ
ープ厚さは０.０５mm、搭載した半田ボール径は０.３mm
である。
【００３２】本実施例によれば、半田バンプピッチが
０.４mm と非常に狭い場合でも、片面配線のテープ基板
に対してフラックスと半田ボールのみを使用する半田ボ
ール搭載法により半田ボール搭載不良の少ない半田バン
プ形成が可能となる。このため、サイズが大きく一定の
半田ボールを使用することで高さばらつきが小さく高さ
の高いバンプを容易に得られるため、配線基板への実装
性にすぐれた低コストのチップサイズＢＧＡパッケージ
を提供できる。また、パッドと半田の接合面積が広くな
り、しかもバンプに剪断力が発生しても最も強度が弱い
接合界面の形状が曲率の小さい曲面であるため一部の接
合界面では圧縮応力に変わり、接合界面で剥離する不良
モードの発生がなくなる。このため、取扱い時の半田バ
ンプ欠落や、実装後のプリント基板装着時に生じる基板
変形に起因したバンプ断線不良の発生がなくなり、信頼
性を向上できるという効果もある。
【００３３】図５は、インナーリードボンディング構造
のファンアウトタイプＢＧＡパッケージに本発明を適用
した場合の実施例を示す。図において、テープ基板は開
口部が設けられたポリイミドテープ４２と、Ｃｕ箔がポ
リイミドテープに接着されてエッチングによりパターニ
ングされて形成されたインナーリード４４及び半田用パ
ッド４３と、パターニングされた配線導体の上のめっき
レジスト４５から構成される。インナーリードと半田用
パッド面には厚さ０.３μｍ のＡｕめっきが施されてい
る。テープ基板は接着剤４６を介して金属板のスティフ
ナー４７に接着されている。ＬＳＩチップ４０上のＡｌ
パッド４１にはＡｕボールバンプ４９がボールボンディ
ング法により形成されている。インナーリードとボール
バンプの接合は、５００℃に加熱したツールによるＡｕ
／Ａｕの加圧接合である。インナーリード部周辺は、チ
ップとテープ基板及びスティフナーとの固定と、Ａｌパ
ッド及び接合部及びインナーリード部の保護と補強の目
的で封止樹脂５０が充填されている。テープの開口部に
盛り上がった半田用パッドには半田ボールバンプ４８が
形成されている。ポリイミドテープの厚さは０.０５mm
、バンプピッチは０.５mm、テープ開口径は０.２mm、
搭載した半田ボール径は０.３mm である。
【００３４】本実施例によれば、半田バンプピッチが
０.５mm と非常に狭い場合でも、片面配線のテープ基板
に対してフラックスと半田ボールのみを使用する半田ボ
ール搭載法により半田ボール搭載不良の少ない半田バン
プ形成が可能となる。このため、サイズが大きく一定の
半田ボールを使用することで高さばらつきが小さく高さ
の高いバンプを容易に得られるため、配線基板への実装
性にすぐれた低コストで実装信頼性の高いチップサイズ
ＢＧＡパッケージを提供できる。
【００３５】図６は、本発明によるテープＢＧＡパッケ
ージの他の一実施例を示す。図において、テープ基板
は、半田バンプ用の開口部６３とチップ／テープ間の熱
歪を緩衝するための開口部６４を有するポリイミドテー
プ５４と、ポリイミドテープに接着された後にエッチン
グによりパターニングされたＣｕ配線導体５７と、開口
部に位置するＣｕ導体が押出し加工された半田用ランド
５８と、Ｃｕ導体の表面に形成されたＡｕめっき膜５９
とから構成されている。ＬＳＩチップ５１とテープ基板
の固着は、応力緩衝開口部の中央に残され４角の吊り部
５６で支えられたテープのタブ部５５に接着剤６１で接
着・固定されている。チップ上のＡｌパッド５２とＣｕ
導体上にＡｕめっきされたボンディングパッド間は、ワ
イヤボンディングされたＡｕワイヤで結線されている。
チップが搭載された片側全面にはチップとＡｕワイヤと
接合部とテープ基板上の配線導体を保護するために封止
樹脂６２がモールドされ、その反対側の半田バンプ用テ
ープ開口部には共晶組成の半田ボールバンプ６０が形成
されている。チップ下面のコーナーはテープ基板の中央
側端部に押しつけられて接触しており、モールド時に樹
脂が流れ出さないように工夫している。この時タブ部
は、接着剤の厚さだけテープ基板面から下がった状態で
パッケージが完成される。
【００３６】図７は、図６のパッケージ組立てにおける
ワイヤボンディング方法を示す図で、図において、チッ
プ６５の下には周囲より高いチップ用ヒートステージ７
７が配置され、その周囲に位置するテープ基板のボンデ
ィングパッド７４下にはチップ用ヒートステージより低
い基板用ヒートステージ７６，７８が配置されている。
チップ用ヒートステージの上面には、テープ基板のタブ
部及ぶ吊り部に合わせて凹みが形成され、チップ裏面が
ヒートステージ上面に接するように加工されている。各
ステージには吸引孔８２，８３，８４が形成され、パッ
ケージ装着時には吸引孔から排気して孔内部を負圧に
し、チップ及びテープ基板を吸着・固定する。チップ及
び基板用ヒートステージにはそれぞれ内部にヒーター７
９，８０，８１が内蔵されており、それぞれ独立して温
度調節可能な装置となっている。加熱条件は、チップ側
のＡｌパッド温度が２３０℃，基板側のボンディングパ
ッド温度が２００℃となるようにヒートステージ温度を
調整してＡｕワイヤのボールボンディングを行った。
【００３７】図８は、図７のワイヤボンディング時の上
方からみたパッケージの平面図である。なお上方からの
平面図では、チップ下のテープ基板が隠されて見えない
が、図では点線で表した。図において、テープ基板のポ
リイミドテープ８８上には半田パッド用ランド９３，ボ
ンディングパッド９１，両者を繋ぐ配線９２が形成され
ている。これらの表面には無電解のＡｕめっきが施され
ている。ボンディングパッドはチップに近い内周部に配
列されている。従って、内周の半田バンプ用ランド間に
は、バンプ列の数より１つ少ない本数の配線が形成され
る。ボンディングパッドに結線されていない半田パッド
用ランドは、調整用のダミーランド９４である。タブ部
８９は、チップサイズに比べて小さく、Ａｌパッド８６
下は開口部９６となっており、開口部にヒートステージ
が突き出してチップに接触し固定する構造である。
【００３８】本実施例によれば、図１と同様にバンプピ
ッチが狭くしかもテープ基板のポリイミドテープ厚さが
厚い場合でも、片面配線のテープ基板を用いて、フラッ
クスと半田ボールのみを使用する半田ボール搭載法によ
り確実で半田ボール搭載不良の少ない半田バンプ形成が
可能となる。このため、バンプ高さばらつきが少ない実
装性にすぐれた低コストのＢＧＡパッケージを提供でき
る。また、テープ厚さが厚いため半田バンプが形成され
たパッケージ裏面の熱膨張率が実装用のプリント配線基
板に近くなり、さらにチップが接着されたダイ部と半田
バンプが形成されたテープ基板部とが開口部で切り離さ
れているため、プリント配線基板に実装した状態で半田
バンプに発生する熱応力が小さくなり、半田バンプ部の
実装信頼性の高いＢＧＡパッケージを提供できる。ま
た、パッドと半田の接合面積が広くなり、しかもバンプ
に剪断力が発生しても最も強度が弱い接合界面の形状が
曲率の小さい曲面であるため一部の接合界面では圧縮応
力に変わり、接合界面で剥離する不良モードの発生がな
くなる。このため、取扱い時の半田バンプ欠落や、実装
後のプリント基板装着時に生じる基板変形に起因したバ
ンプ断線不良の発生がなくなり、パッケージや実装基板
取扱い時の信頼性を向上できるという効果もある。
【００３９】また、ワイヤボンディング工程において、
チップを直接ヒートステージに接触させて固定している
ため、基板のタブ／チップ間につかわれている接着剤の
軟化の影響を受けずにチップをしっかりと固定でき、さ
らに直接Ｓｉチップをヒートステージからの熱伝導で加
熱できるため周辺の風の流れや雰囲気温度に影響されず
にチップ温度を常に一定にできるため、ボンディング不
良を発生しない確実な１ｓｔボンディングが可能とな
る。一方、テープ基板側の２ｎｄボンディングにおいて
は、テープに熱的損傷のないボンディング温度あるいは
Ａｕめっき表面に下地材のＣｕが拡散析出しない低いボ
ンディング温度に設定してボンディングを行うことが可
能となり、テープダメージがなくボンディング不良を発
生しない２ｎｄボンディングが可能となる。その結果、
パッケージ組立てプロセスで歩留まり低下の要因となる
ワイヤボンディング工程の不良発生を大幅に低減するこ
とができ、生産コストを下げることができる。さらに
は、耐熱性の低い安価なテープ材質でパッケージを製造
することが可能となり、パッケージのコストを下げるこ
ともできる。
【００４０】図９は、ボンディングパッドと半田用パッ
ドがＣｕランドの表裏に形成されている場合のパッケー
ジ組立てにおけるワイヤボンディング方法を示す。図１
０は、図９のワイヤボンディング工程後のパッケージの
平面図である。図９において、テープ基板は、半田バン
プ用の開口部を設けたポリイミドテープ１０３と、開口
部と同じ位置に設けられたＣｕランド１０５とその表面
のＡｕめっき１０６から構成されている。ボンディング
前の基板側パッド１１２には、加工が加えられてなく平
坦である。ＬＳＩチップ１００は、接着剤１０９によっ
てテープ基板の中央に固着されている。ボンディング用
治具のヒートステージ１１１には、テープを吸着・固定
するための吸引孔１１０，１０４が複数形成されてい
る。ワイヤボンディングはＡｕワイヤのボールボンディ
ングで、Ａｌパッド１０１側に１stボンディングを行
い、２ｎｄボンディングはテープ開口部上の基板側パッ
ド上に行う。このときボンディング用のキャピラリツー
ルの荷重と超音波振動で基板側パッドの押出し加工とＡ
ｕワイヤの２ｎｄボンディングを同時に行う。テープ開
口部が位置するヒートステージには、Ａｕめっきされた
パッドが繰返し押しつけられるため、ヒートステージの
表面はＡｕが凝着することのないセラミック製としてい
る。図１１は、図９のパッケージの組立てフローを示
す。原材料及び基本的な組立てフローは図２の場合と同
じであるが、本実施例では、開口部内へのＣｕランドの
押出し加工工程を、ワイヤボンディング工程で行ってい
る点が大きく異なる。
【００４１】本実施例によれば、半導体パッケージに関
して図１と同様の効果が得られる。その他に、ランド間
配線がないためバンプ配列数の制約がないという利点が
ある。また、ランドサイズやテープ開口径をバンプピッ
チに近いサイズまで大きくすることができるため大きい
半田ボールを使用でき、バンプ高さを高くしてしかも半
田接合面積を広くすることができるため、半田バンプ部
の実装信頼性を向上することができる。また、ランド加
工を従来のボンディング装置でワイヤボンディング工程
時に一括して行えるため、設備コストがかからず工程数
も増えないため、製造コストを従来と同じ程度に押さえ
て本発明のパッケージを製造可能となる。
【００４２】
【発明の効果】以上詳述したように、本発明によれば、
低コストの片面配線有機絶縁基板や片面配線テープ基板
を用いた狭バンプピッチのＢＧＡ半導体パッケージにお
いて、半田用パッドを絶縁板やテープの開口部内に押し
出し加工したことにより、開口径に比べて十分大きい半
田ボールであっても確実に半田用パッドに搭載できるた
め、安価でバンプサイズが一定した信頼性の高いＢＧＡ
パッケージを提供することができる。
【００４３】また、基板の開口径が同じでも開口部の容
積を小さくすることができるので、同一径の半田ボール
を搭載した場合の半田バンプ高さを高くすることがで
き、同時に半田バンプに剪断力が加わったときに半田と
ランドの接合界面に加わる応力を一部分で圧縮力に変え
ることができるので、プリント配線基板に搭載した時の
半田バンプの温度サイクル信頼性を大幅に向上すること
ができるのである。
【図面の簡単な説明】
【図１】本発明のワイヤボンディング式ＢＧＡパッケー
ジに関する一実施例。
【図２】図１のＢＧＡパッケージを組立てるプロセスフ
ローの一実施例。
【図３】本発明のワイヤボンディング式ＢＧＡパッケー
ジに関する他の一実施例。
【図４】本発明のチップスケールＢＧＡパッケージに関
する一実施例。
【図５】本発明のＴＡＢ方式ＢＧＡパッケージに関する
一実施例。
【図６】本発明のワイヤボンディング式ＢＧＡパッケー
ジに関する他の一実施例。
【図７】図６のパッケージのワイヤボンディング方法。
【図８】図６のパッケージのワイヤボンディング時の平
面図。
【図９】本発明による他のＢＧＡパッケージのワイヤボ
ンディング方法。
【図１０】図９のＢＧＡパッケージのワイヤボンディン
グ工程後の平面図。
【図１１】図９のＢＧＡパッケージを組み立てるプロセ
スフローの一実施例。
【図１２】本発明の半田用パッドの断面構造を説明する
図。
【図１３】本発明の半田用パッドの構造の効果を説明す
る図。
【図１４】従来の半田用パッドの断面構造を説明する
図。
【図１５】従来の半田用パッドの構造の問題点を説明す
る図。
【図１６】従来のＢＧＡパッケージの断面構造例。
【図１７】従来のＢＧＡパッケージの他の断面構造例。
【符号の説明】
１，１５，３０，４０，５１，６５，８５，１００，１
７０…ＬＳＩチップ、２，１６，３１，４１，５２，６
６，８６，１０１，１７１，１８２…Ａｌパッド、３，
１７，５３，６８，８７，１０２，１７２，１８３…Ａ
ｕワイヤ、４，１８，４６，６１，７５，１０９，１７
３，１９３…接着剤、５，１９，３２，４２，５４，６
９，８８，１０３，１２０，１４０，１５０，１６０，
１７４，１８４…ポリイミドテープ、６，２１…半田用
ランド、７，２０，５７，７１…Ｃｕ配線導体、８，１
０６，１４２，１６２，１７６，１８６…Ａｕめっき、
９…めっきレジスト膜、１０，２３，４８，６０，１４
８，１９４…半田ボールバンプ、１１，２４，３８，５
０，６２，１２３，１４３,１８０,１９５…封止樹脂、
２２，５９，７２…Ａｕめっき膜、３３，４３，７３，
１０８…半田用パッド、３４，４４…インナーリード、
３５…配線導体、３６…半田バンプ、３７…低弾性樹
脂、４５，１７８…めっきレジスト、４７…スティフナ
ー、４９…Ａｕボールバンプ、５５，７０，８９…タブ
部、５６，９０…吊り部、５８…半田用バンプ、６３，
１０７…半田バンプ用開口部、６４…応力緩衝用開口
部、６７…Ａｕボール、７４，９１，１８８…ボンディ
ングパッド、７６，７７，７８，１１１…ヒートステー
ジ、７９，８０，８１…ヒーター、８２，８３，８４，
１０４，１１０…吸引孔、９２…配線、９３…半田パッ
ド用ランド、９４…ダミーランド、９５，９６，１２
４，１４４，１５４，１６４…開口部、１０５，１２
１，１４１，１５１，１６１…Ｃｕランド、１１２…基
板側パッド、１２２，１５２…めっき膜、１２５，１４
５，１５３，１６３…半田ボール、１２６，１４６…フ
ラックス、１２７…気泡、１４７…フラックス残渣、１
７５，１７７，１８７，１８９，１９１…導体パター
ン、１８１…チップ、１８５，１９２…レジスト膜、１
９０…スルーホール導体。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小泉 正博 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 守田 俊章 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 高橋 和弥 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 西村 朝雄 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 坪崎 邦宏 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 秋山 雪治 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 木本 良輔 東京都小平市上水本町五丁目22番１号 株 式会社日立マイコンシステム内

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】半導体チップと有機絶縁基板とを含み、外
    部接続端子が半田バンプで構成される半導体パッケージ
    において、有機絶縁基板に半田バンプ形成用の導体ラン
    ドが形成され、ランドの裏側に位置する有機絶縁基板に
    開口部が形成され、開口部内に盛り上がる形状で導体部
    が形成されていることを特徴とするＢＧＡ半導体パッケ
    ージ。
  2. 【請求項２】半導体チップとテープ基板とを含み、外部
    接続端子が半田バンプで構成される半導体パッケージに
    おいて、導体配線面が片面であり、チップが搭載される
    側に配線面が位置し、絶縁テープに穴が開口されて導体
    面が底部に位置し、その導体面が開口部側に盛り上がる
    形状に整形され、その開口部に半田が充填され、かつテ
    ープ面から突き出す形状で半田バンプが形成されている
    ことを特徴とするBGA半導体パッケージ。
  3. 【請求項３】有機テープにＣｕ箔が接着されてエッチン
    グによりパターニングされたテープ基板において、パタ
    ーニングされたＣｕ箔下のテープ開口部にＣｕ箔が押し
    込まれていることを特徴とするテープ基板。
  4. 【請求項４】テープＢＧＡパッケージの絶縁テープ厚さ
    Ｔと、半田バンプ用のテープ開口半径ｒと、搭載する球
    状半田ボールの半径Ｒとの関係が、次式を満たす場合に
    おい ｔ＞Ｒ(１−√(１−ｒ2／Ｒ2)) て、片面に形成された導体パターンの一部が上記テープ
    開口部内に押し込まれ、テープ裏側の表面から開口部底
    面までの深さｄが、次式を満たす形状となってい ｄ≦Ｒ(１−√(１−ｒ2／Ｒ2)) …（２） ることを特徴とするＢＧＡ半導体パッケージ。
JP9296680A 1997-10-29 1997-10-29 Ｂｇａ半導体パッケージ Withdrawn JPH11135562A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9296680A JPH11135562A (ja) 1997-10-29 1997-10-29 Ｂｇａ半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9296680A JPH11135562A (ja) 1997-10-29 1997-10-29 Ｂｇａ半導体パッケージ

Publications (1)

Publication Number Publication Date
JPH11135562A true JPH11135562A (ja) 1999-05-21

Family

ID=17836696

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9296680A Withdrawn JPH11135562A (ja) 1997-10-29 1997-10-29 Ｂｇａ半導体パッケージ

Country Status (1)

Country Link
JP (1) JPH11135562A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
JP2010135825A (ja) * 2010-02-02 2010-06-17 Rohm Co Ltd 半導体装置
JP2010251795A (ja) * 2010-07-06 2010-11-04 Hitachi Chem Co Ltd 半導体パッケージ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7642635B2 (en) 2003-02-28 2010-01-05 Elpida Memory, Inc. Stacked semiconductor package
JP2010135825A (ja) * 2010-02-02 2010-06-17 Rohm Co Ltd 半導体装置
JP2010251795A (ja) * 2010-07-06 2010-11-04 Hitachi Chem Co Ltd 半導体パッケージ

Similar Documents

Publication Publication Date Title
JP3310617B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP3875077B2 (ja) 電子デバイス及びデバイス接続方法
JP2891607B2 (ja) 半導体集積回路装置の製造方法
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
US20040241907A1 (en) Method of manufacturing a semiconductor device
JPH07307410A (ja) 半導体装置
JPH07321248A (ja) ボールグリッドアレイ半導体装置およびその製造方法
JP2003068931A (ja) 半導体パッケージ及びその製造方法
JPH11330352A (ja) 超高集積回路のパッケ―ジングされた半導体製品及びその製造方法
JP2010135501A (ja) 半導体装置の製造方法
JPH11135562A (ja) Ｂｇａ半導体パッケージ
JP2891426B2 (ja) 半導体装置
JP3686047B2 (ja) 半導体装置の製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
TWI234213B (en) Chip package structure and process for fabricating the same
KR101008534B1 (ko) 전력용 반도체모듈패키지 및 그 제조방법
JPH11186440A (ja) 半導体装置
JP3563170B2 (ja) 半導体装置の製造方法
JPH0974149A (ja) 小型パッケージ及びその製造方法
JPH10261735A (ja) 半導体装置およびその製造方法
JPH11274360A (ja) 半導体装置及びその製造方法
JP4175339B2 (ja) 半導体装置の製造方法
JPH1084055A (ja) 半導体装置及びその製造方法
JP2001185642A (ja) 半導体実装用パッケージ基板
JP4260766B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050104