JP2001217388A - 電子装置およびその製造方法 - Google Patents
電子装置およびその製造方法Info
- Publication number
- JP2001217388A JP2001217388A JP2000028950A JP2000028950A JP2001217388A JP 2001217388 A JP2001217388 A JP 2001217388A JP 2000028950 A JP2000028950 A JP 2000028950A JP 2000028950 A JP2000028950 A JP 2000028950A JP 2001217388 A JP2001217388 A JP 2001217388A
- Authority
- JP
- Japan
- Prior art keywords
- flexible substrate
- electronic device
- substrate
- folded
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/3201—Structure
- H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/32013—Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00013—Fully indexed content
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Wire Bonding (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Mounting Of Printed Circuit Boards And The Like (AREA)
Abstract
(57)【要約】
【課題】マルチチップモジュールのように複数の電子素
子が基板に高密度に実装された電子装置において、装置
の占有する面積の縮小化が可能な電子装置およびその製
造方法を提供する。 【解決手段】折り重ねられた可撓性を有するフレキシブ
ル基板2と、フレキシブル基板2の表面に搭載された半
導体チップ3と、折り重ねられたフレキシブル基板2の
対向する対向面間に充填され、当該対向面間を固定する
絶縁性材料からなる接着剤Rとを備える。
子が基板に高密度に実装された電子装置において、装置
の占有する面積の縮小化が可能な電子装置およびその製
造方法を提供する。 【解決手段】折り重ねられた可撓性を有するフレキシブ
ル基板2と、フレキシブル基板2の表面に搭載された半
導体チップ3と、折り重ねられたフレキシブル基板2の
対向する対向面間に充填され、当該対向面間を固定する
絶縁性材料からなる接着剤Rとを備える。
Description
【0001】
【発明の属する技術分野】本発明は、電子装置および電
子装置の製造方法に関する。
子装置の製造方法に関する。
【0002】
【従来の技術】近年、電子機器のディジタル化および信
号の高速化等の変化に伴い、電子機器へのノイズの抑制
や電子機器の軽薄短小化の要請が強い。また、近年の電
子機器では、多数の電子素子等の電子部品を搭載してお
り、チップ間の信号遅延を抑制する必要もある。このよ
うな要請に応えるために、たとえば、複数のチップを基
板上に互いに近づけて配置し、高密度に実装し、チップ
間の信号遅延を抑制することが行われている。上述のよ
うな高密度実装を実現する技術として、具体的には、フ
レキシブル基板等のプリント配線板に複数のベアチップ
を搭載して一つの部品とし、これをベース基板に実装す
るいわゆるマルチチップモジュール(Multi-Chip Modul
e:MCM)が知られている。
号の高速化等の変化に伴い、電子機器へのノイズの抑制
や電子機器の軽薄短小化の要請が強い。また、近年の電
子機器では、多数の電子素子等の電子部品を搭載してお
り、チップ間の信号遅延を抑制する必要もある。このよ
うな要請に応えるために、たとえば、複数のチップを基
板上に互いに近づけて配置し、高密度に実装し、チップ
間の信号遅延を抑制することが行われている。上述のよ
うな高密度実装を実現する技術として、具体的には、フ
レキシブル基板等のプリント配線板に複数のベアチップ
を搭載して一つの部品とし、これをベース基板に実装す
るいわゆるマルチチップモジュール(Multi-Chip Modul
e:MCM)が知られている。
【0003】図15は、マルチチップモジュールの構造
の一例を示す断面図である。図15に示すマルチチップ
モジュールは、複数個のチップ102を配線パターンが
形成されたモジュール基板101に高密度に実装してお
り、これによりチップ102間の信号遅延を低減させて
いる。また、モジュール基板101のチップ102の非
搭載側面には、複数の接続ランドが形成されており、各
接続ランドは、たとえば、はんだバンプ等の接続材料1
06を介してベース基板105側の対応する接続ランド
に電気的に接続されている。さらに、モジュール基板1
01およびベース基板105に形成されている接続ラン
ドは、モジュール基板101とベース基板105との接
続強度を強化するために、エリアアレイ配置を採用して
いる。
の一例を示す断面図である。図15に示すマルチチップ
モジュールは、複数個のチップ102を配線パターンが
形成されたモジュール基板101に高密度に実装してお
り、これによりチップ102間の信号遅延を低減させて
いる。また、モジュール基板101のチップ102の非
搭載側面には、複数の接続ランドが形成されており、各
接続ランドは、たとえば、はんだバンプ等の接続材料1
06を介してベース基板105側の対応する接続ランド
に電気的に接続されている。さらに、モジュール基板1
01およびベース基板105に形成されている接続ラン
ドは、モジュール基板101とベース基板105との接
続強度を強化するために、エリアアレイ配置を採用して
いる。
【0004】上記のようなマルチチップモジュールで
は、チップ102のモジュール基板101への実装方法
は、たとえば、チップ102のパッドとモジュール基板
のランドとを金線ワイヤ等の接続部材で結線したワイヤ
ボンディング方式や、テープキャリア上に形成したCu
等の材料からなる薄膜パターンのインナーリードと電子
素子のパッドとをインナーリードボンディングするTA
B方式や、チップのパッド上に金等からなるバンプを形
成した後、チップの能動素子面を基板に向けて直接接続
するフリップチップ接続等の方法が知られている。これ
らの接続方法を用いてベアチップをチップサイズのまま
モジュール基板に実装することで、高密度実装を行って
いる。
は、チップ102のモジュール基板101への実装方法
は、たとえば、チップ102のパッドとモジュール基板
のランドとを金線ワイヤ等の接続部材で結線したワイヤ
ボンディング方式や、テープキャリア上に形成したCu
等の材料からなる薄膜パターンのインナーリードと電子
素子のパッドとをインナーリードボンディングするTA
B方式や、チップのパッド上に金等からなるバンプを形
成した後、チップの能動素子面を基板に向けて直接接続
するフリップチップ接続等の方法が知られている。これ
らの接続方法を用いてベアチップをチップサイズのまま
モジュール基板に実装することで、高密度実装を行って
いる。
【0005】
【発明が解決しようとする課題】ところで、上述したよ
うに高密度実装を実現するためにベアチップを平面的に
搭載するマルチチップモジュールにおいては、搭載する
チップが、たとえば、2個から4個に増えた場合に、モ
ジュール基板の実装に必要な面積も略2倍に増加してし
まう。このように、従来においては、搭載するチップの
面積、個数の増加に対しては、モジュール基板の面積を
拡大させる必要がある。モジュール基板の面積を拡大さ
せると、結果として、マルチチップモジュールが適用さ
れる電子機器の小型化(面積の縮小化)が困難になると
いう不利益が存在する。
うに高密度実装を実現するためにベアチップを平面的に
搭載するマルチチップモジュールにおいては、搭載する
チップが、たとえば、2個から4個に増えた場合に、モ
ジュール基板の実装に必要な面積も略2倍に増加してし
まう。このように、従来においては、搭載するチップの
面積、個数の増加に対しては、モジュール基板の面積を
拡大させる必要がある。モジュール基板の面積を拡大さ
せると、結果として、マルチチップモジュールが適用さ
れる電子機器の小型化(面積の縮小化)が困難になると
いう不利益が存在する。
【0006】本発明は、マルチチップモジュールのよう
に複数の電子素子が基板に高密度に実装された電子装置
において、装置の占有する面積の縮小化が可能な電子装
置およびその製造方法を提供することを目的とする。
に複数の電子素子が基板に高密度に実装された電子装置
において、装置の占有する面積の縮小化が可能な電子装
置およびその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】本発明の電子装置は、折
り重ねられた可撓性を有するフレキシブル基板と、前記
フレキシブル基板の表面に搭載された電子素子と、前記
折り重ねられたフレキシブル基板の対向する対向面間に
充填され、当該対向する対向面間を固定する絶縁性材料
からなる接着剤とを備える。
り重ねられた可撓性を有するフレキシブル基板と、前記
フレキシブル基板の表面に搭載された電子素子と、前記
折り重ねられたフレキシブル基板の対向する対向面間に
充填され、当該対向する対向面間を固定する絶縁性材料
からなる接着剤とを備える。
【0008】好適には、前記電子素子は、前記フレキシ
ブル基板の折り曲げ部以外の領域に搭載されている。
ブル基板の折り曲げ部以外の領域に搭載されている。
【0009】好適には、前記電子素子は、前記折り重ね
られたフレキシブル基板の互いに対向する面に搭載され
ている。
られたフレキシブル基板の互いに対向する面に搭載され
ている。
【0010】好適には、前記接着剤は、前記フレキシブ
ル基板の対向面に搭載された電子素子を覆うように充填
されている。
ル基板の対向面に搭載された電子素子を覆うように充填
されている。
【0011】本発明の電子装置の製造方法は、可撓性を
有するフレキシブル基板の表面に電子素子を搭載する工
程と、前記フレキシブル基板を折り重ねた際に互いに対
向する対向面となる領域に絶縁性材料からなる接着剤を
塗布する工程と、前記フレキシブル基板を折り重ね、前
記対向面間を接合する工程とを有する。
有するフレキシブル基板の表面に電子素子を搭載する工
程と、前記フレキシブル基板を折り重ねた際に互いに対
向する対向面となる領域に絶縁性材料からなる接着剤を
塗布する工程と、前記フレキシブル基板を折り重ね、前
記対向面間を接合する工程とを有する。
【0012】また、本発明の電子装置の製造方法は、可
撓性を有するフレキシブル基板の表面に電子素子を搭載
する工程と、前記フレキシブル基板を折り重ねた際に互
いに対向する対向面となる領域に絶縁性材料からなる接
着剤を塗布する工程と、前記フレキシブル基板を折り重
ね、前記対向面間を接合する工程と、接合された前記フ
レキシブル基板をベース基板に搭載する工程とを有す
る。
撓性を有するフレキシブル基板の表面に電子素子を搭載
する工程と、前記フレキシブル基板を折り重ねた際に互
いに対向する対向面となる領域に絶縁性材料からなる接
着剤を塗布する工程と、前記フレキシブル基板を折り重
ね、前記対向面間を接合する工程と、接合された前記フ
レキシブル基板をベース基板に搭載する工程とを有す
る。
【0013】本発明では、電子素子が搭載されたフレキ
シブル基板を折り重ね、折り曲げたフレキシブル基板の
対向面間に接着剤を充填して固定する。すなわち、電子
素子が搭載されたフレキシブル基板は、平面的に展開す
ると、比較的広い面積を有するが、フレキシブル基板を
折り重ね、電子素子が積層された構造とすることで、電
子装置の占める面積を縮小化できる。言い換えれば、電
子装置の占める面積を縮小化できる分、電子素子の高密
度実装が可能となる。また、折り重ねたフレキシブル基
板の対向面間に絶縁性の接着剤を充填して可撓性を有す
るフレキシブル基板を固定することで、新たにパッケー
ジ等に電子素子が搭載されたフレキシブル基板を収容す
る必要がない。
シブル基板を折り重ね、折り曲げたフレキシブル基板の
対向面間に接着剤を充填して固定する。すなわち、電子
素子が搭載されたフレキシブル基板は、平面的に展開す
ると、比較的広い面積を有するが、フレキシブル基板を
折り重ね、電子素子が積層された構造とすることで、電
子装置の占める面積を縮小化できる。言い換えれば、電
子装置の占める面積を縮小化できる分、電子素子の高密
度実装が可能となる。また、折り重ねたフレキシブル基
板の対向面間に絶縁性の接着剤を充填して可撓性を有す
るフレキシブル基板を固定することで、新たにパッケー
ジ等に電子素子が搭載されたフレキシブル基板を収容す
る必要がない。
【0014】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。図1は、本発明の電子装置
の一実施形態に係るマルチチップモジュールの構造を示
す断面図である。図1において、マルチチップモジュー
ル1は、折り重ねられたフレキシブル基板2と、フレキ
シブル基板2の表面に搭載された本発明の電子素子とし
ての複数の半導体チップ3と、折り重ねられたフレキシ
ブル基板2の対向する各対向面間に充填された接着剤R
とを備えている。このマルチチップモジュール1は、リ
ジッドなベース基板6上に搭載されている。
て図面を参照して説明する。図1は、本発明の電子装置
の一実施形態に係るマルチチップモジュールの構造を示
す断面図である。図1において、マルチチップモジュー
ル1は、折り重ねられたフレキシブル基板2と、フレキ
シブル基板2の表面に搭載された本発明の電子素子とし
ての複数の半導体チップ3と、折り重ねられたフレキシ
ブル基板2の対向する各対向面間に充填された接着剤R
とを備えている。このマルチチップモジュール1は、リ
ジッドなベース基板6上に搭載されている。
【0015】ベース基板6は、柔軟性のない硬質性の基
板に、たとえば、Cu等の導電材料で導電配線パターン
を形成したものである。具体的には、ガラス布を基材と
しエポキシ樹脂やイミド樹脂等の樹脂を含浸して固めた
絶縁性の基板に導電性の配線パターンをプリントしたリ
ジッドプリント配線板である。
板に、たとえば、Cu等の導電材料で導電配線パターン
を形成したものである。具体的には、ガラス布を基材と
しエポキシ樹脂やイミド樹脂等の樹脂を含浸して固めた
絶縁性の基板に導電性の配線パターンをプリントしたリ
ジッドプリント配線板である。
【0016】フレキシブル基板2は、たとえば、可撓
性、絶縁性を有するベースフィルムに、導電性の配線パ
ターンを形成し、この配線パターンをカバーフィルムで
被覆した基板である。たとえば、ポリエステルやポリイ
ミド等の樹脂から成形したベースフィルムに、プリント
技術によって導電性の配線パターンを形成し、この配線
パターンカバーフィルムで覆っている。フレキシブル基
板2の厚さは、たとえば、30μm程度である。
性、絶縁性を有するベースフィルムに、導電性の配線パ
ターンを形成し、この配線パターンをカバーフィルムで
被覆した基板である。たとえば、ポリエステルやポリイ
ミド等の樹脂から成形したベースフィルムに、プリント
技術によって導電性の配線パターンを形成し、この配線
パターンカバーフィルムで覆っている。フレキシブル基
板2の厚さは、たとえば、30μm程度である。
【0017】このフレキシブル基板2は、所定幅の連続
する一枚の基板からなっており、フレキシブル基板2の
長手方向に沿った3つの折曲部2a、2bおよび2cで
折り曲げられることによって、4層に折り重なってい
る。
する一枚の基板からなっており、フレキシブル基板2の
長手方向に沿った3つの折曲部2a、2bおよび2cで
折り曲げられることによって、4層に折り重なってい
る。
【0018】半導体チップ3は、いわゆるベアチップの
状態でフレキシブル基板2の両面の所定の位置に金等の
導電性材料からなるバンプ8および異方性導電材料9を
介して実装されている。これにより、半導体チップ3に
形成された電子回路はフレキシブル基板2に形成された
導電配線パターンと電気的に接続されている。また、こ
れら複数の半導体チップ3は、4層に折り重なっている
フレキシブル基板2のうちベース基板6側から順に第1
層〜第4層とすると、フレキシブル基板2の各層の平坦
部に搭載されている。すなわち、半導体チップ3は、第
1層と第2層の対向面にそれぞれ実装されており、これ
ら第1層と第2層の対向面に実装された半導体チップ3
は非実装面が互いに対向している。フレキシブル基板2
の第2層と第3層の互いに対向する各対向面にも、それ
ぞれ半導体チップ3が搭載されており、これら第2層と
第3層の対向面に実装された半導体チップ3は非実装面
が互いに対向している。
状態でフレキシブル基板2の両面の所定の位置に金等の
導電性材料からなるバンプ8および異方性導電材料9を
介して実装されている。これにより、半導体チップ3に
形成された電子回路はフレキシブル基板2に形成された
導電配線パターンと電気的に接続されている。また、こ
れら複数の半導体チップ3は、4層に折り重なっている
フレキシブル基板2のうちベース基板6側から順に第1
層〜第4層とすると、フレキシブル基板2の各層の平坦
部に搭載されている。すなわち、半導体チップ3は、第
1層と第2層の対向面にそれぞれ実装されており、これ
ら第1層と第2層の対向面に実装された半導体チップ3
は非実装面が互いに対向している。フレキシブル基板2
の第2層と第3層の互いに対向する各対向面にも、それ
ぞれ半導体チップ3が搭載されており、これら第2層と
第3層の対向面に実装された半導体チップ3は非実装面
が互いに対向している。
【0019】フレキシブル基板2の第3層と第4層の互
いに対向する対向面のうち第3層側の対向面にのみ半導
体チップ3が搭載されており、第4層側の対向面には半
導体チップ3が搭載されていない。代わりに、フレキシ
ブル基板2の第4層の外側面には半導体チップ3が搭載
されている。
いに対向する対向面のうち第3層側の対向面にのみ半導
体チップ3が搭載されており、第4層側の対向面には半
導体チップ3が搭載されていない。代わりに、フレキシ
ブル基板2の第4層の外側面には半導体チップ3が搭載
されている。
【0020】さらに、フレキシブル基板2の第1層のベ
ース基板6に対向する面には、金等の導電性材料からな
る複数のバンプ7と接続される図示しない接続ランドが
形成されている。すなわち、フレキシブル基板2の一端
部には、複数の接続ランドが形成されている。このフレ
キシブル基板2の一端部に形成された複数の接続ランド
は、フレキシブル基板2とベース基板6との接続を強固
にするため、格子状に配列されている。すなわち、フレ
キシブル基板2の一端部に形成された複数の接続ランド
は、縦横に所定のピッチで等間隔に配列されている。フ
レキシブル基板2の一端部に形成された複数の接続ラン
ドは、バンプ7を介してベース基板6に対応して格子状
に形成された接続ランドと接続されている。これによっ
て、フレキシブル基板2とベース基板6とは電気的に接
続されている。
ース基板6に対向する面には、金等の導電性材料からな
る複数のバンプ7と接続される図示しない接続ランドが
形成されている。すなわち、フレキシブル基板2の一端
部には、複数の接続ランドが形成されている。このフレ
キシブル基板2の一端部に形成された複数の接続ランド
は、フレキシブル基板2とベース基板6との接続を強固
にするため、格子状に配列されている。すなわち、フレ
キシブル基板2の一端部に形成された複数の接続ランド
は、縦横に所定のピッチで等間隔に配列されている。フ
レキシブル基板2の一端部に形成された複数の接続ラン
ドは、バンプ7を介してベース基板6に対応して格子状
に形成された接続ランドと接続されている。これによっ
て、フレキシブル基板2とベース基板6とは電気的に接
続されている。
【0021】接着剤Rは、絶縁性材料からなり、フレキ
シブル基板2の第1層と第2層との間、第2層と第3層
との間および第3層と第4層との間にそれぞれ充填され
て固化している。この接着剤Rは、第1層〜第4層の各
対向面に搭載された半導体チップ3を覆うようにそれぞ
れ充填されており、フレキシブル基板2の第1層〜第4
層の相対位置を固定するとともに、対向する半導体チッ
プ3同士が接触するのを防ぐ役割を果たしている。
シブル基板2の第1層と第2層との間、第2層と第3層
との間および第3層と第4層との間にそれぞれ充填され
て固化している。この接着剤Rは、第1層〜第4層の各
対向面に搭載された半導体チップ3を覆うようにそれぞ
れ充填されており、フレキシブル基板2の第1層〜第4
層の相対位置を固定するとともに、対向する半導体チッ
プ3同士が接触するのを防ぐ役割を果たしている。
【0022】次に、本発明の半導体装置の製造方法につ
いて説明する。まず、図2および図3に示すように、フ
レキシブル基板2の一方面2dの所定の位置に半導体チ
ップ3を実装する。半導体チップ3の実装は、たとえ
ば、フリップチップ実装によって行う。なお、図3は図
2の平面図である。また、フレキシブル基板2の一方面
2dの一端部には格子状に複数の接続ランド7が形成さ
れている。
いて説明する。まず、図2および図3に示すように、フ
レキシブル基板2の一方面2dの所定の位置に半導体チ
ップ3を実装する。半導体チップ3の実装は、たとえ
ば、フリップチップ実装によって行う。なお、図3は図
2の平面図である。また、フレキシブル基板2の一方面
2dの一端部には格子状に複数の接続ランド7が形成さ
れている。
【0023】ここで、図9〜図14を参照して、半導体
チップ3のフレキシブル基板2への実装方法の一例につ
いて説明する。図9は、フリップチップ実装によってフ
レキシブル基板2に実装された半導体チップ3の実装構
造を示す断面図である。図9において、フレキシブル基
板2に形成された接続ランド2fは、半導体チップ3の
各接続パッドと、バンプ8および異方性導電性材料9に
よって接続されている。
チップ3のフレキシブル基板2への実装方法の一例につ
いて説明する。図9は、フリップチップ実装によってフ
レキシブル基板2に実装された半導体チップ3の実装構
造を示す断面図である。図9において、フレキシブル基
板2に形成された接続ランド2fは、半導体チップ3の
各接続パッドと、バンプ8および異方性導電性材料9に
よって接続されている。
【0024】図9に示す実装構造は、まず、図10に示
すように、半導体チップ3の各接続パッドに、たとえ
ば、金等の導電性材料からなるバンプ8をボンディング
して形成する。
すように、半導体チップ3の各接続パッドに、たとえ
ば、金等の導電性材料からなるバンプ8をボンディング
して形成する。
【0025】次いで、図11に示すように、フレキシブ
ル基板2の表面に異方性導電性材料9をフィルム状にし
てカバーテープ12aに保持した異方性導電性フィルム
12を貼着する。この異方性導電性材料9は、たとえ
ば、エポキシ樹脂等の樹脂中に銀等の導電性粒子を練り
込んでおき、圧力が加えられた方向にのみ電気的に導通
し、他方向に対しては絶縁材となる材料である。図12
に示すように、異方性導電性フィルム12の異方性導電
性材料9をフレキシブル基板2の表面に貼着したのち、
カバーテープ12aを引き剥がす。
ル基板2の表面に異方性導電性材料9をフィルム状にし
てカバーテープ12aに保持した異方性導電性フィルム
12を貼着する。この異方性導電性材料9は、たとえ
ば、エポキシ樹脂等の樹脂中に銀等の導電性粒子を練り
込んでおき、圧力が加えられた方向にのみ電気的に導通
し、他方向に対しては絶縁材となる材料である。図12
に示すように、異方性導電性フィルム12の異方性導電
性材料9をフレキシブル基板2の表面に貼着したのち、
カバーテープ12aを引き剥がす。
【0026】次いで、図13に示すように、バンプ8が
形成された半導体チップ3を異方性導電性材料9が貼着
されたフレキシブル基板2に対してアライメントする。
形成された半導体チップ3を異方性導電性材料9が貼着
されたフレキシブル基板2に対してアライメントする。
【0027】次いで、図14に示すように、フレキシブ
ル基板2に対して半導体チップ3がアライメントされた
状態で、図示しない圧着ヘッドを用いて、半導体チップ
3とフレキシブル基板2とを加熱しながら押し付ける。
このときの加熱および加圧条件は、たとえば、温度:1
60〜190℃、圧力:20〜60kgf/cm2 、時
間:20s〜30sである。
ル基板2に対して半導体チップ3がアライメントされた
状態で、図示しない圧着ヘッドを用いて、半導体チップ
3とフレキシブル基板2とを加熱しながら押し付ける。
このときの加熱および加圧条件は、たとえば、温度:1
60〜190℃、圧力:20〜60kgf/cm2 、時
間:20s〜30sである。
【0028】この加熱および加圧によって、異方性導電
性材料9に含まれる銀等の導電性粒子は、バンプ8とフ
レキシブル基板2に形成された接続ランド2fとの間を
電気的に接続する。以上のような工程を経て半導体チッ
プ3のフレキシブル基板2へのフリップチップ実装が完
了する。
性材料9に含まれる銀等の導電性粒子は、バンプ8とフ
レキシブル基板2に形成された接続ランド2fとの間を
電気的に接続する。以上のような工程を経て半導体チッ
プ3のフレキシブル基板2へのフリップチップ実装が完
了する。
【0029】半導体チップ3のフレキシブル基板2の一
方面2dへのフリップチップ実装が完了すると、図4に
示すように、同様に、フレキシブル基板2の他方面2e
にも半導体チップ3をフリップチップ実装する。また、
半導体チップ3は、フレキシブル基板2の長手方向に沿
って略等間隔に実装する。
方面2dへのフリップチップ実装が完了すると、図4に
示すように、同様に、フレキシブル基板2の他方面2e
にも半導体チップ3をフリップチップ実装する。また、
半導体チップ3は、フレキシブル基板2の長手方向に沿
って略等間隔に実装する。
【0030】次いで、図5に示すように、フレキシブル
基板2の両面に半導体チップ3を実装した状態で、フレ
キシブル基板2の一端部に形成されたバンプ7の裏面2
e側の半導体チップ3上に絶縁性の接着剤Rを塗布す
る。このとき、接着剤Rは、ディスペンサ31を用い
て、半導体チップ3を覆うように適量を塗布する。
基板2の両面に半導体チップ3を実装した状態で、フレ
キシブル基板2の一端部に形成されたバンプ7の裏面2
e側の半導体チップ3上に絶縁性の接着剤Rを塗布す
る。このとき、接着剤Rは、ディスペンサ31を用い
て、半導体チップ3を覆うように適量を塗布する。
【0031】次いで、図6に示すように、接着剤Rを塗
布した半導体チップ3とこれに隣接する半導体チップ3
とが対向するようにフレキシブル基板2をU字状に折り
曲げ、フレキシブル基板2を折り重ねる。フレキシブル
基板2を折り重ねると、フレキシブル基板2の一方面2
eに実装された2つの半導体チップ3は接着剤Rを介し
て対向した状態となる。すなわち、接着剤Rが塗布され
ていなかった半導体チップ3は、フレキシブル基板2の
折り重ねにより、接着剤Rによって被覆された状態にな
る。このようなフレキシブル基板2を折り重ねた状態か
ら、接着剤Rを硬化させると、図6に示すようなフレキ
シブル基板2の折り曲げ部2aが折り曲げられた状態に
固定される。
布した半導体チップ3とこれに隣接する半導体チップ3
とが対向するようにフレキシブル基板2をU字状に折り
曲げ、フレキシブル基板2を折り重ねる。フレキシブル
基板2を折り重ねると、フレキシブル基板2の一方面2
eに実装された2つの半導体チップ3は接着剤Rを介し
て対向した状態となる。すなわち、接着剤Rが塗布され
ていなかった半導体チップ3は、フレキシブル基板2の
折り重ねにより、接着剤Rによって被覆された状態にな
る。このようなフレキシブル基板2を折り重ねた状態か
ら、接着剤Rを硬化させると、図6に示すようなフレキ
シブル基板2の折り曲げ部2aが折り曲げられた状態に
固定される。
【0032】次いで、U字状に折り曲げられた状態にあ
るフレキシブル基板2に実装された対向した状態にある
2つの半導体チップ3の上方に位置するフレキシブル基
板2の他方面2dに実装された半導体チップ3上に接着
剤Rを塗布する。上述したと同様に、接着剤Rは半導体
チップ3を覆うように適量を塗布する。
るフレキシブル基板2に実装された対向した状態にある
2つの半導体チップ3の上方に位置するフレキシブル基
板2の他方面2dに実装された半導体チップ3上に接着
剤Rを塗布する。上述したと同様に、接着剤Rは半導体
チップ3を覆うように適量を塗布する。
【0033】次いで、フレキシブル基板2の他方面2d
に実装された半導体チップ3に接着剤Rが塗布された状
態で、フレキシブル基板2がS字状になるように折り曲
げ、フレキシブル基板2の他方面2dに搭載された接着
剤Rを塗布した半導体チップ3と接着剤Rが塗布されて
いない状態にある半導体チップ3とを接着剤Rを介して
対向させる。このフレキシブル基板2の他方面2dに搭
載され接着剤Rが塗布されていない状態にあった半導体
チップ3は、フレキシブル基板2の折り曲げ部2bの折
り曲げによる折り重ねにより、接着剤Rによって被覆さ
れた状態になる。接着剤Rの硬化により、フレキシブル
基板2はS字状に折り重なった状態に固定される。
に実装された半導体チップ3に接着剤Rが塗布された状
態で、フレキシブル基板2がS字状になるように折り曲
げ、フレキシブル基板2の他方面2dに搭載された接着
剤Rを塗布した半導体チップ3と接着剤Rが塗布されて
いない状態にある半導体チップ3とを接着剤Rを介して
対向させる。このフレキシブル基板2の他方面2dに搭
載され接着剤Rが塗布されていない状態にあった半導体
チップ3は、フレキシブル基板2の折り曲げ部2bの折
り曲げによる折り重ねにより、接着剤Rによって被覆さ
れた状態になる。接着剤Rの硬化により、フレキシブル
基板2はS字状に折り重なった状態に固定される。
【0034】フレキシブル基板2がS字状になるように
折り重ねることにより、フレキシブル基板2は3層構造
となり、最下層の外側面には、接続ランド7が配置さ
れ、最下層と第2層の対向面にはそれぞれ半導体チップ
3が対向した状態で配置され、第2層と最上層の対向面
にもそれぞれ半導体チップ3が対向した状態で配置さ
れ、最上層の外側面にも半導体チップ3が搭載された状
態のマルチチップモジュールとなる。なお、図1に示し
た4層構造のマルチチップモジュールを構成しようとす
る場合には、フレキシブル基板2への半導体チップ3の
搭載位置を適宜変更し、かつ、フレキシブル基板2の折
り曲げ箇所を3箇所にする必要があるが、基本的な製造
方法は同様である。
折り重ねることにより、フレキシブル基板2は3層構造
となり、最下層の外側面には、接続ランド7が配置さ
れ、最下層と第2層の対向面にはそれぞれ半導体チップ
3が対向した状態で配置され、第2層と最上層の対向面
にもそれぞれ半導体チップ3が対向した状態で配置さ
れ、最上層の外側面にも半導体チップ3が搭載された状
態のマルチチップモジュールとなる。なお、図1に示し
た4層構造のマルチチップモジュールを構成しようとす
る場合には、フレキシブル基板2への半導体チップ3の
搭載位置を適宜変更し、かつ、フレキシブル基板2の折
り曲げ箇所を3箇所にする必要があるが、基本的な製造
方法は同様である。
【0035】次いで、図8に示すように、上記のような
工程を経て完成したマルチチップモジュールをベース基
板6に実装する。ベース基板6への実装は、たとえば、
ベース基板6の所定の位置に形成された接続ランドに、
はんだペースト等の接続材料を塗布し、この接続材料が
塗布された位置にフレキシブル基板2の接続ランド7を
実装することにより行う。
工程を経て完成したマルチチップモジュールをベース基
板6に実装する。ベース基板6への実装は、たとえば、
ベース基板6の所定の位置に形成された接続ランドに、
はんだペースト等の接続材料を塗布し、この接続材料が
塗布された位置にフレキシブル基板2の接続ランド7を
実装することにより行う。
【0036】以上のように、本実施形態によれば、複数
の半導体チップ3がフレキシブル基板2を介して配置さ
れるので、半導体チップ3間の信号遅延を短縮でき、マ
ルチチップモジュールを適用したシステム全体の高速
化、高性能化を図ることができる。また、本実施形態に
よれば、フレキシブル基板2を折り重ねて半導体チップ
3を空間的に積層して高密度実装を実現するため、限ら
れた実装空間を最大限に利用できる。
の半導体チップ3がフレキシブル基板2を介して配置さ
れるので、半導体チップ3間の信号遅延を短縮でき、マ
ルチチップモジュールを適用したシステム全体の高速
化、高性能化を図ることができる。また、本実施形態に
よれば、フレキシブル基板2を折り重ねて半導体チップ
3を空間的に積層して高密度実装を実現するため、限ら
れた実装空間を最大限に利用できる。
【0037】また、本実施形態によれば、半導体チップ
3の面積や個数の増加に対応すべくフレキシブル基板2
の面積(長さ)を拡大しても、フレキシブル基板2を折
り重ねるため、最終的なフレキシブル基板2の占める面
積が拡大することがない。さらに、半導体チップ3の面
積や個数が増加しても、フレキシブル基板2の面積の拡
大を抑えることができるので、結果的に、マルチチップ
モジュールを搭載するベース基板6の実装のための面積
も抑制することができる。
3の面積や個数の増加に対応すべくフレキシブル基板2
の面積(長さ)を拡大しても、フレキシブル基板2を折
り重ねるため、最終的なフレキシブル基板2の占める面
積が拡大することがない。さらに、半導体チップ3の面
積や個数が増加しても、フレキシブル基板2の面積の拡
大を抑えることができるので、結果的に、マルチチップ
モジュールを搭載するベース基板6の実装のための面積
も抑制することができる。
【0038】また、本実施形態によれば、折り重さなっ
たフレキシブル基板2の間に絶縁性の接着剤Rを充填し
て固定し、かつ、接着剤Rで半導体チップ3を被覆して
保護するため、折り重さなったフレキシブル基板2を新
たにパッケージで包む必要がなく、マルチチップモジュ
ールの製造工程を簡素化できる。すなわち、本実施形態
では、接着剤Rは折り重さなったフレキシブル基板2を
固定するとともに、実装された半導体チップ3を封止す
る機能を兼ねているので、マルチチップモジュールの構
造を簡素化でき、また、信頼性を高めるとおが可能であ
る。
たフレキシブル基板2の間に絶縁性の接着剤Rを充填し
て固定し、かつ、接着剤Rで半導体チップ3を被覆して
保護するため、折り重さなったフレキシブル基板2を新
たにパッケージで包む必要がなく、マルチチップモジュ
ールの製造工程を簡素化できる。すなわち、本実施形態
では、接着剤Rは折り重さなったフレキシブル基板2を
固定するとともに、実装された半導体チップ3を封止す
る機能を兼ねているので、マルチチップモジュールの構
造を簡素化でき、また、信頼性を高めるとおが可能であ
る。
【0039】また、本実施形態によれば、マルチチップ
モジュール内の部品の数に変更が生じても、マルチチッ
プモジュール内での再配置が可能であるので、ベース基
板6上の部品レイアウトを変更する必要がない。また、
このような変更の際には、フレキシブル基板2の階層を
増減したり、折り曲げ位置の変更等によって容易に対応
することができる。
モジュール内の部品の数に変更が生じても、マルチチッ
プモジュール内での再配置が可能であるので、ベース基
板6上の部品レイアウトを変更する必要がない。また、
このような変更の際には、フレキシブル基板2の階層を
増減したり、折り曲げ位置の変更等によって容易に対応
することができる。
【0040】本発明は、上述した実施形態に限定されな
い。上述した実施形態では、フレキシブル基板2の折り
曲げ箇所を2または3にしているが、折り曲げ箇所の数
については特に限定されず、さらに多くに階層にするこ
とも可能である。また、折り重ねた後のフレキシブル基
板2の各層の表面および裏面に単数の半導体チップ3が
設けられている場合について説明したが、さらに多くの
半導体チップ3が設けられていてもよく、また、半導体
チップ3以外にも他の電子部品が搭載されている構成と
することも可能である。
い。上述した実施形態では、フレキシブル基板2の折り
曲げ箇所を2または3にしているが、折り曲げ箇所の数
については特に限定されず、さらに多くに階層にするこ
とも可能である。また、折り重ねた後のフレキシブル基
板2の各層の表面および裏面に単数の半導体チップ3が
設けられている場合について説明したが、さらに多くの
半導体チップ3が設けられていてもよく、また、半導体
チップ3以外にも他の電子部品が搭載されている構成と
することも可能である。
【0041】
【発明の効果】本発明によれば、マルチチップモジュー
ルのように複数の電子素子が基板に高密度に実装された
電子装置において、装置の占有する面積の縮小化が可能
となり、また、装置の占有する面積の拡大を抑えつつ高
密度実装が可能になる。 また、本発明によれば、絶縁
性の接着剤で折り重ねたフレキシブル基板の固定をする
とともに、フレキシブル基板に実装された電子素子を封
止するので、新たにパッケージを設ける必要がなく、構
造を簡素化でき、かつ、信頼性を高めることができる。
ルのように複数の電子素子が基板に高密度に実装された
電子装置において、装置の占有する面積の縮小化が可能
となり、また、装置の占有する面積の拡大を抑えつつ高
密度実装が可能になる。 また、本発明によれば、絶縁
性の接着剤で折り重ねたフレキシブル基板の固定をする
とともに、フレキシブル基板に実装された電子素子を封
止するので、新たにパッケージを設ける必要がなく、構
造を簡素化でき、かつ、信頼性を高めることができる。
【図面の簡単な説明】
【図1】本発明の電子装置の一実施形態に係るマルチチ
ップモジュールの構造を示す断面図である。
ップモジュールの構造を示す断面図である。
【図2】図1に示すマルチチップモジュールの製造工程
を説明するための断面図である。
を説明するための断面図である。
【図3】図2に示すフレキシブル基板の平面図である。
【図4】図2に続く製造工程を説明するための断面図で
ある。
ある。
【図5】図4に続く製造工程を説明するための断面図で
ある。
ある。
【図6】図5に続く製造工程を説明するための断面図で
ある。
ある。
【図7】図6に続く製造工程を説明するための断面図で
ある。
ある。
【図8】図7に続く製造工程を説明するための断面図で
ある。
ある。
【図9】フリップチップ実装されたマルチチップモジュ
ールの構造の一例を示す断面図である。
ールの構造の一例を示す断面図である。
【図10】フリップチップ実装の実装工程の一例を説明
するための図である。
するための図である。
【図11】図10に続く実装工程を説明するための図で
ある。
ある。
【図12】図11に続く実装工程を説明するための図で
ある。
ある。
【図13】図12に続く実装工程を説明するための図で
ある。
ある。
【図14】図13に続く実装工程を説明するための図で
ある。
ある。
【図15】マルチチップモジュールの構造の一例を示す
断面図である。
断面図である。
1…マルチチップモジュール、2…フレキシブル基板、
3…半導体チップ、8…バンプ、R…接着剤。
3…半導体チップ、8…バンプ、R…接着剤。
Claims (14)
- 【請求項1】折り重ねられた可撓性を有するフレキシブ
ル基板と、 前記フレキシブル基板の表面に搭載された電子素子と、 前記折り重ねられたフレキシブル基板の対向する対向面
間に充填され、当該対向する対向面間を固定する絶縁性
材料からなる接着剤とを備える電子装置。 - 【請求項2】前記電子素子は、前記フレキシブル基板の
折り曲げ部以外の領域に搭載されている請求項1に記載
の電子装置。 - 【請求項3】前記フレキシブル基板は、3層以上に折り
重ねられている請求項1に記載の電子装置。 - 【請求項4】前記電子素子は、前記折り重ねられたフレ
キシブル基板の互いに対向する面に搭載されている請求
項1に記載の電子装置。 - 【請求項5】前記フレキシブル基板は、前記電子装置が
搭載されるベース基板に接続される接続ランドを当該フ
レキシブル基板の長手方向の一端部に備えている請求項
1に記載の電子装置。 - 【請求項6】前記接続ランドは、格子状に配列されてい
る請求項5に記載の電子装置。 - 【請求項7】前記電子素子は、前記フレキシブル基板に
フリップチップ実装されている請求項1に記載の電子装
置。 - 【請求項8】前記電子素子は、ベアチップの状態で前記
フレキシブル基板に搭載されている請求項1に記載の電
子装置。 - 【請求項9】前記接着剤は、前記フレキシブル基板の対
向面に搭載された電子素子を覆うように充填されている
請求項1に記載の電子装置。 - 【請求項10】可撓性を有するフレキシブル基板の表面
に電子素子を搭載する工程と、 前記フレキシブル基板を折り重ねた際に互いに対向する
対向面となる領域に絶縁性材料からなる接着剤を塗布す
る工程と、 前記フレキシブル基板を折り重ね、前記対向面間を接合
する工程とを有する電子装置の製造方法。 - 【請求項11】前記電子素子を搭載する工程は、前記フ
レキシブル基板を折り重ねた際に互いに対向する対向面
となる領域に前記電子素子を搭載する請求項10に記載
の電子装置の製造方法。 - 【請求項12】前記接着剤を塗布する工程は、前記接着
剤を前記対向面に搭載された電子素子を覆うように塗布
する請求項11に記載の電子装置の製造方法。 - 【請求項13】前記電子素子を搭載する工程は、前記電
子素子をフリップチップ実装する請求項10に記載の電
子装置の製造方法。 - 【請求項14】可撓性を有するフレキシブル基板の表面
に電子素子を搭載する工程と、 前記フレキシブル基板を折り重ねた際に互いに対向する
対向面となる領域に絶縁性材料からなる接着剤を塗布す
る工程と、 前記フレキシブル基板を折り重ね、前記対向面間を接合
する工程と、 接合された前記フレキシブル基板をベース基板に搭載す
る工程とを有する電子装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028950A JP2001217388A (ja) | 2000-02-01 | 2000-02-01 | 電子装置およびその製造方法 |
KR1020010004108A KR20010078136A (ko) | 2000-02-01 | 2001-01-29 | 전자 장치 및 그 제조 방법 |
US09/772,985 US20010040793A1 (en) | 2000-02-01 | 2001-01-31 | Electronic device and method of producing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000028950A JP2001217388A (ja) | 2000-02-01 | 2000-02-01 | 電子装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001217388A true JP2001217388A (ja) | 2001-08-10 |
Family
ID=18554281
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000028950A Pending JP2001217388A (ja) | 2000-02-01 | 2000-02-01 | 電子装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20010040793A1 (ja) |
JP (1) | JP2001217388A (ja) |
KR (1) | KR20010078136A (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004282072A (ja) * | 2003-03-14 | 2004-10-07 | General Electric Co <Ge> | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 |
KR100497997B1 (ko) * | 2001-10-29 | 2005-07-01 | 미쓰비시덴키 가부시키가이샤 | 반도체 모듈 |
WO2006027981A1 (ja) * | 2004-09-08 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 立体的電子回路装置とそれを用いた電子機器およびその製造方法 |
KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
KR100713930B1 (ko) | 2006-03-03 | 2007-05-07 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
JP2008535229A (ja) * | 2005-04-01 | 2008-08-28 | トロワデー、プリュ | 接続ボールが設けられた電子パッケージの積重ねを含む薄厚電子モジュール |
KR100893653B1 (ko) * | 2003-09-22 | 2009-04-17 | 인텔 코오퍼레이션 | 접힌 유연성 기판을 포함하는 전자 패키지 및 전자패키지를 제조하는 방법 |
US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
US7652375B2 (en) | 2006-04-26 | 2010-01-26 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7875974B2 (en) | 2007-12-27 | 2011-01-25 | Panasonic Corporation | Laminated mounting structure and memory card |
WO2011142582A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론㈜ | 적층형 반도체 패키지 |
US8729688B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked seminconductor package |
Families Citing this family (53)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7026708B2 (en) * | 2001-10-26 | 2006-04-11 | Staktek Group L.P. | Low profile chip scale stacking system and method |
US6956284B2 (en) | 2001-10-26 | 2005-10-18 | Staktek Group L.P. | Integrated circuit stacking system and method |
US20030234443A1 (en) * | 2001-10-26 | 2003-12-25 | Staktek Group, L.P. | Low profile stacking system and method |
US7202555B2 (en) * | 2001-10-26 | 2007-04-10 | Staktek Group L.P. | Pitch change and chip scale stacking system and method |
US7656678B2 (en) | 2001-10-26 | 2010-02-02 | Entorian Technologies, Lp | Stacked module systems |
US7485951B2 (en) * | 2001-10-26 | 2009-02-03 | Entorian Technologies, Lp | Modularized die stacking system and method |
US20060255446A1 (en) | 2001-10-26 | 2006-11-16 | Staktek Group, L.P. | Stacked modules and method |
US6914324B2 (en) * | 2001-10-26 | 2005-07-05 | Staktek Group L.P. | Memory expansion and chip scale stacking system and method |
US6635970B2 (en) * | 2002-02-06 | 2003-10-21 | International Business Machines Corporation | Power distribution design method for stacked flip-chip packages |
US6600222B1 (en) * | 2002-07-17 | 2003-07-29 | Intel Corporation | Stacked microelectronic packages |
US7089984B2 (en) * | 2002-09-30 | 2006-08-15 | Intel Corporation | Forming folded-stack packaged device using progressive folding tool |
US6992376B2 (en) * | 2003-07-17 | 2006-01-31 | Intel Corporation | Electronic package having a folded package substrate |
JP2005203674A (ja) * | 2004-01-19 | 2005-07-28 | Nitto Denko Corp | 電子部品内蔵基板の製造方法 |
US7258549B2 (en) * | 2004-02-20 | 2007-08-21 | Matsushita Electric Industrial Co., Ltd. | Connection member and mount assembly and production method of the same |
US20060043558A1 (en) * | 2004-09-01 | 2006-03-02 | Staktek Group L.P. | Stacked integrated circuit cascade signaling system and method |
US7760513B2 (en) | 2004-09-03 | 2010-07-20 | Entorian Technologies Lp | Modified core for circuit module system and method |
US7446410B2 (en) * | 2004-09-03 | 2008-11-04 | Entorian Technologies, Lp | Circuit module with thermal casing systems |
US7443023B2 (en) | 2004-09-03 | 2008-10-28 | Entorian Technologies, Lp | High capacity thin module system |
US7423885B2 (en) | 2004-09-03 | 2008-09-09 | Entorian Technologies, Lp | Die module system |
JP2006100302A (ja) * | 2004-09-28 | 2006-04-13 | Sharp Corp | 高周波モジュールおよびその製造方法 |
US8072058B2 (en) * | 2004-10-25 | 2011-12-06 | Amkor Technology, Inc. | Semiconductor package having a plurality input/output members |
JP4602208B2 (ja) * | 2004-12-15 | 2010-12-22 | 新光電気工業株式会社 | 電子部品実装構造体及びその製造方法 |
US20080203552A1 (en) * | 2005-02-15 | 2008-08-28 | Unisemicon Co., Ltd. | Stacked Package and Method of Fabricating the Same |
US7408253B2 (en) * | 2005-03-30 | 2008-08-05 | Lin Paul T | Chip-embedded support-frame board wrapped by folded flexible circuit for multiplying packing density |
US7033861B1 (en) * | 2005-05-18 | 2006-04-25 | Staktek Group L.P. | Stacked module systems and method |
US7278608B2 (en) * | 2005-06-27 | 2007-10-09 | Johns Manville | Reinforced insulation product and system suitable for use in an aircraft |
US7374132B2 (en) * | 2005-08-23 | 2008-05-20 | Johns Manville | Insulation product and system suitable for use in an aircraft |
US7367527B2 (en) * | 2005-08-23 | 2008-05-06 | Johns Manville | Reinforced insulation product and system suitable for use in an aircraft |
JP2007266240A (ja) * | 2006-03-28 | 2007-10-11 | Fujitsu Ltd | 電子装置及びそれを有する電子機器 |
US7888185B2 (en) * | 2006-08-17 | 2011-02-15 | Micron Technology, Inc. | Semiconductor device assemblies and systems including at least one conductive pathway extending around a side of at least one semiconductor device |
US7417310B2 (en) | 2006-11-02 | 2008-08-26 | Entorian Technologies, Lp | Circuit module having force resistant construction |
JP4561729B2 (ja) * | 2006-11-06 | 2010-10-13 | エプソンイメージングデバイス株式会社 | 電気光学装置及び電子機器 |
JP5018117B2 (ja) * | 2007-02-15 | 2012-09-05 | 富士通セミコンダクター株式会社 | 電子部品の実装方法 |
US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
JP5115269B2 (ja) * | 2008-03-26 | 2013-01-09 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
JP5012612B2 (ja) * | 2008-03-26 | 2012-08-29 | 日本電気株式会社 | 半導体デバイスの実装構造体及び実装構造体を用いた電子機器 |
KR101429722B1 (ko) * | 2008-07-28 | 2014-09-25 | 삼성전자주식회사 | 적층된 칩들을 갖는 전자 장치 형성 방법 |
JP5269532B2 (ja) * | 2008-09-22 | 2013-08-21 | オリンパスメディカルシステムズ株式会社 | カプセル型医療装置 |
WO2010067765A1 (ja) * | 2008-12-09 | 2010-06-17 | オリンパスメディカルシステムズ株式会社 | カプセル型医療装置およびその製造方法 |
US8670588B2 (en) * | 2009-09-08 | 2014-03-11 | Apple Inc. | Handheld device assembly |
JP5626892B2 (ja) * | 2011-01-17 | 2014-11-19 | 日本電気株式会社 | 3次元実装型半導体装置、および電子機器 |
US20120282787A1 (en) * | 2011-05-04 | 2012-11-08 | Honeywell International Inc. | At least partially redundant interconnects between component and printed board |
CN102254898A (zh) * | 2011-07-01 | 2011-11-23 | 中国科学院微电子研究所 | 一种基于柔性基板封装的屏蔽结构及其制作工艺 |
CN103094256B (zh) * | 2011-11-08 | 2015-12-02 | 华进半导体封装先导技术研发中心有限公司 | 一种封装*** |
US20130335931A1 (en) * | 2012-06-15 | 2013-12-19 | Delphi Technologies, Inc. | Surface mount interconnection system for modular circuit board and method |
US9781825B2 (en) * | 2013-02-18 | 2017-10-03 | Dell Products L.P. | Flex circuit, an information handling system, and a method of manufacturing a flexible circuit |
CN103400813B (zh) * | 2013-08-02 | 2015-10-28 | 华进半导体封装先导技术研发中心有限公司 | 柔性基板封装结构及其封灌方法 |
WO2017111903A1 (en) * | 2015-12-21 | 2017-06-29 | Intel Corporation | Integrating system in package (sip) with input/output (io) board for platform miniaturization |
US10080282B2 (en) * | 2016-02-16 | 2018-09-18 | Kabushiki Kaisha Toshiba | Flexible printed circuit and electronic apparatus |
JP6799518B2 (ja) * | 2017-10-12 | 2020-12-16 | 株式会社オートネットワーク技術研究所 | センサユニット |
KR102625725B1 (ko) * | 2017-12-12 | 2024-01-16 | 엘지디스플레이 주식회사 | 표시장치 |
US10733136B1 (en) * | 2019-03-01 | 2020-08-04 | Western Digital Technologies, Inc. | Vertical surface mount type C USB connector |
RU2755530C1 (ru) * | 2020-11-10 | 2021-09-17 | Юрий Борисович Соколов | Трехмерный электронный модуль с высокой плотностью размещения компонентов |
-
2000
- 2000-02-01 JP JP2000028950A patent/JP2001217388A/ja active Pending
-
2001
- 2001-01-29 KR KR1020010004108A patent/KR20010078136A/ko not_active Application Discontinuation
- 2001-01-31 US US09/772,985 patent/US20010040793A1/en not_active Abandoned
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100497997B1 (ko) * | 2001-10-29 | 2005-07-01 | 미쓰비시덴키 가부시키가이샤 | 반도체 모듈 |
US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
JP2004282072A (ja) * | 2003-03-14 | 2004-10-07 | General Electric Co <Ge> | インタポーザ、インタポーザパッケージ、及びそれらを使用したデバイス組立体 |
KR100893653B1 (ko) * | 2003-09-22 | 2009-04-17 | 인텔 코오퍼레이션 | 접힌 유연성 기판을 포함하는 전자 패키지 및 전자패키지를 제조하는 방법 |
US7768795B2 (en) | 2004-09-08 | 2010-08-03 | Panasonic Corporation | Electronic circuit device, electronic device using the same, and method for manufacturing the same |
WO2006027981A1 (ja) * | 2004-09-08 | 2006-03-16 | Matsushita Electric Industrial Co., Ltd. | 立体的電子回路装置とそれを用いた電子機器およびその製造方法 |
JP2008535229A (ja) * | 2005-04-01 | 2008-08-28 | トロワデー、プリュ | 接続ボールが設けられた電子パッケージの積重ねを含む薄厚電子モジュール |
KR100660900B1 (ko) | 2005-12-21 | 2006-12-26 | 삼성전자주식회사 | 폴드형 칩 스택 패키지 및 그 패키지의 형성방법 |
KR100713930B1 (ko) | 2006-03-03 | 2007-05-07 | 주식회사 하이닉스반도체 | 칩 스택 패키지 |
US7652375B2 (en) | 2006-04-26 | 2010-01-26 | Nec Electronics Corporation | Semiconductor device and method of manufacturing the same |
US8030201B2 (en) | 2006-04-26 | 2011-10-04 | Renesas Electronics Corporation | Semiconductor device and method of manufacturing the same |
US7875974B2 (en) | 2007-12-27 | 2011-01-25 | Panasonic Corporation | Laminated mounting structure and memory card |
WO2011142582A2 (ko) * | 2010-05-10 | 2011-11-17 | 하나마이크론㈜ | 적층형 반도체 패키지 |
WO2011142582A3 (ko) * | 2010-05-10 | 2012-03-01 | 하나마이크론㈜ | 적층형 반도체 패키지 |
US8729688B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked seminconductor package |
US8729689B2 (en) | 2010-05-10 | 2014-05-20 | Hana Micron Inc. | Stacked semiconductor package |
Also Published As
Publication number | Publication date |
---|---|
US20010040793A1 (en) | 2001-11-15 |
KR20010078136A (ko) | 2001-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001217388A (ja) | 電子装置およびその製造方法 | |
JP4808408B2 (ja) | マルチチップパッケージ、これに使われる半導体装置及びその製造方法 | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
US6462412B2 (en) | Foldable, flexible laminate type semiconductor apparatus with reinforcing and heat-radiating plates | |
JP3546131B2 (ja) | 半導体チップパッケージ | |
JP5420505B2 (ja) | 半導体装置の製造方法 | |
JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
US20040070083A1 (en) | Stacked flip-chip package | |
KR20050001159A (ko) | 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법 | |
JPH06168980A (ja) | 半導体チップ実装方法および基板構造体 | |
JPH07153903A (ja) | 半導体装置パッケージ | |
US8980692B2 (en) | Semiconductor device manufacturing method | |
JPH11260851A (ja) | 半導体装置及び該半導体装置の製造方法 | |
JP2001077294A (ja) | 半導体装置 | |
US20040070080A1 (en) | Low cost, high performance flip chip package structure | |
JPH0831868A (ja) | Bga型半導体装置 | |
JP2000349228A (ja) | 積層型半導体パッケージ | |
JP2001307555A (ja) | 異方性導電フィルム及びこれを用いた実装方法ならびに配線用の基板 | |
JPH08330355A (ja) | 半導体装置 | |
JPH04304693A (ja) | チップ実装体と複合チップ実装体 | |
JPH0637233A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08330356A (ja) | 導体層付異方性導電シートおよびこれを用いた配線基板 | |
JP2007150346A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
KR100401019B1 (ko) | 반도체패키지 및 그 제조방법 | |
JP3457547B2 (ja) | 半導体装置およびその製造方法ならびにフィルムキャリア |