JP6033110B2 - 固体撮像装置および撮像装置 - Google Patents
固体撮像装置および撮像装置 Download PDFInfo
- Publication number
- JP6033110B2 JP6033110B2 JP2013026814A JP2013026814A JP6033110B2 JP 6033110 B2 JP6033110 B2 JP 6033110B2 JP 2013026814 A JP2013026814 A JP 2013026814A JP 2013026814 A JP2013026814 A JP 2013026814A JP 6033110 B2 JP6033110 B2 JP 6033110B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- imaging device
- column
- solid
- state imaging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 58
- 238000012545 processing Methods 0.000 claims description 59
- 239000000758 substrate Substances 0.000 claims description 44
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 description 34
- 238000012546 transfer Methods 0.000 description 19
- 230000003321 amplification Effects 0.000 description 13
- 238000003199 nucleic acid amplification method Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 239000012212 insulator Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000013144 data compression Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14634—Assemblies, i.e. Hybrid structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
本発明は、固体撮像装置および撮像装置に関する。
近年、ビデオカメラや電子スチルカメラが広く一般に普及している。このカメラには、CCD型やCMOS型の固体撮像装置(固体撮像素子)が使用されている。固体撮像装置は、二次元の行列状に配置された複数の画素を有し、各画素に配置される光電変換部が入射光に応じた電荷を生成し、蓄積する。
特許文献1では、光電変換部が形成された第1の基板と、複数のMOSトランジスタが形成された第2の基板とを貼り合わせ、第1の基板と第2の基板とを、接続電極によって電気的に接続している固体撮像装置が開示されている。上記固体撮像装置では、入射光量に応じた信号電荷を第1の基板に形成された光電変換部が蓄積する。蓄積した信号電荷は、第2の基板に接続電極を介して入力される。第2の基板に入力された信号電荷は、第2の基板に形成された処理回路により所定の信号処理を行う。
特許文献1が開示している固体撮像装置は、2枚の基板を接続する垂直信号線について、シェーディングを抑圧する方法を示しているが、接続電極の配置方法については、接続電極の径と第2の基板の処理回路の幅に応じてジグザグに配置すればよいといったこと以外には、何等開示していない。
特許文献1の方法では、接続電極を画素部内の一部に集中して配置することになり、基板同士を接合する際に圧力が集中するため、接合部周辺のデバイス特性に悪影響を与え、歩留りも悪くなる。そのため、ある程度以上の間隔をあけて、接続電極を分布して配置する必要である。しかし、間隔を置いて接続電極を配置することで、光電変換部から処理回路までの配線長が列毎に異なってしまい、列毎の配線抵抗による電圧降下のばらつきに起因する縦筋ノイズが発生し、画質が劣化してしまう。
本発明は、上記課題に鑑みてなされたものであって、列毎の配線抵抗のばらつきに起因する縦筋ノイズを抑制し、画質の劣化を抑制することができる固体撮像装置を提供することを目的とする。
本発明は、上記の課題を解決するためになされたもので、第1の基板と第2の基板とが積層され、接続部によって電気的に接続された固体撮像装置であって、前記第1の基板は、
行列状に配置され、入射光量に応じた信号を出力する画素部と、前記画素部と、前記接続部を接続する第1の配線部と、を備え、前記第2の基板は、前記画素部で発生した信号を処理する処理回路と、前記接続部と、前記処理回路を接続する第2の配線部と、を備え、
前記第1の配線の配線抵抗と前記第2の配線の配線抵抗との和は、列毎に略等しいことを特徴とする固体撮像装置である。
行列状に配置され、入射光量に応じた信号を出力する画素部と、前記画素部と、前記接続部を接続する第1の配線部と、を備え、前記第2の基板は、前記画素部で発生した信号を処理する処理回路と、前記接続部と、前記処理回路を接続する第2の配線部と、を備え、
前記第1の配線の配線抵抗と前記第2の配線の配線抵抗との和は、列毎に略等しいことを特徴とする固体撮像装置である。
また、本発明は、上記固体撮像装置を備える撮像装置である。
本発明によれば、列毎の配線抵抗のばらつきに起因する縦筋ノイズを抑制することができ、画質劣化を抑制することができる。
(第1の実施形態)
以下、図面を参照し、本発明の第1の実施形態について説明する。図1は、本実施形態における固体撮像装置の概略図である。
以下、図面を参照し、本発明の第1の実施形態について説明する。図1は、本実施形態における固体撮像装置の概略図である。
図1に示す固体撮像装置1は、第1の基板10と、第2の基板20と、接続部30とを備えている。
第1の基板は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。第1の基板を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。
第2の基板は、第1の基板と同様に、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。
接続部30は、第1の基板と第2の基板を電気的に接続するもので、金やはんだ等のバンプで構成される。
図2は、本実施形態の固体撮像装置1が備える第1の基板10の概略図である。第1の基板は、画素部11と、垂直走査回路12と、制御信号線13、垂直信号線14とを備える。
画素部11は、入射光量に応じた信号(画素信号)を発生させるものであり、第1の基板に行列状に複数配列されている。図2では、4行×4列の16個の画素部11が配列されているが、図2に示す画素の配列は、一例であり、行数および列数は2以上であればよい。
垂直走査回路12は、例えばシフトレジスタで構成されており、行単位で画素部11の駆動制御を行う。この駆動制御には、画素部11のリセット動作、蓄積動作、信号読み出し動作等が含まれる。この駆動制御を行うため、垂直走査回路12は、行毎に設けられている制御信号線13を介して、それぞれの画素部11へ制御信号(制御パルス)を出力し、画素部11を行毎に制御する。垂直走査回路12が駆動制御を行うことによって、列毎に設けられている垂直信号線14へ画素部11から画素信号が出力される。垂直信号線14に出力された画素信号は、接続部30を介して、第2の基板に入力される。
図3は、本実施形態の固体撮像装置1が備える第2の基板20の概略図である。第2の基板は、列処理回路21と、水平走査回路22とを備える。
列処理回路21は、接続部30を介して列毎の垂直信号線14に接続されており、画素部11から出力された画素信号に対して、アナログデジタル変換(A/D変換)を含む信号処理を行う。
水平走査回路22は、例えばシフトレジスタで構成されており、画素信号を読み出す画素列を選択して、選択した画素列に係わる列処理回路21を順次選択し、列処理回路21画素信号を順次出力する。なお、図3では、水平走査回路21が1つの例を示しているが、
図4に示すように、水平走査回路21を列処理回路を2つ配置してもよい。この場合、例えば、奇数列の列処理回路21における画素信号の読み出しを一方の水平走査回路21で行い、偶数列の列処理回路21における画素信号の読み出しを他方の水平走査回路21で行う。
図4に示すように、水平走査回路21を列処理回路を2つ配置してもよい。この場合、例えば、奇数列の列処理回路21における画素信号の読み出しを一方の水平走査回路21で行い、偶数列の列処理回路21における画素信号の読み出しを他方の水平走査回路21で行う。
図5は、本実施形態の固体撮像装置が備える画素部11の回路構成を示す図である。画素部11は、光電変換素子101と、転送トランジスタ102と、FD(フローティングディフュージョン)103、リセットトランジスタ104と、増幅トランジスタ105と、電流源106、選択トランジスタ107とを備える。
光電変換素子101の一端は、接地されている。転送トランジスタ102のドレイン端子は、光電変換素子101の他端に接続されている。転送トランジスタ102のゲート端子は、垂直走査回路12に接続されており、転送パルスΦTX1が供給される。
FD103の一端は、転送トランジスタのソース端子に接続されている。FD103の他端は、接地されている。
リセットトランジスタ104のソース端子は、転送トランジスタ102のソース端子に接続されている。リセットトランジスタ104のドレイン端子は、電源電圧VDDに接続されている。リセットトランジスタ104のゲート端子は、垂直走査回路12に接続されており、リセットパルスΦRSTが供給される。
増幅トランジスタ105のドレイン端子は、電源電圧VDDに接続されている。増幅トランジスタ105の入力部であるゲート端子は、転送トランジスタ102のソース端子に接続されている。電流源106の一端は、増幅トランジスタ105のソース端子に接続されており、電流源106の他端は、接地されている。
選択トランジスタ107のドレイン端子は、増幅トランジスタ105のソース端子に接続されており、選択トランジスタ107のソース端子は、列処理回路21に接続されている。選択トランジスタ107のゲート端子は、垂直走査回路12に接続されており、選択パルスΦSELが供給される。
光電変換素子101は、例えば、フォトダイオードであり、入射した光に基づく信号電荷を生成(発生)し、生成(発生)した信号電荷を保持し、蓄積する。
転送トランジスタ102は、光電変換素子101に蓄積された信号電荷をFD103に転送するトランジスタである。転送トランジスタ102のオン/オフは、垂直走査回路12からの転送パルスΦTXによって制御される。
FD103は、光電変換素子101から転送された信号電荷を一時的に保持し、蓄積する容量である。
リセットトランジスタ104は、FD103をリセットするトランジスタである。リセットトランジスタ104のオン/オフは、垂直走査回路12からのリセットパルスΦRSTによって制御される。リセットトランジスタ104と転送トランジスタ102を同時にオンすることによって、光電変換素子101をリセットすることも可能である。FD103や光電変換素子101のリセットは、FD103や光電変換素子の状態(電位)を基準状態(基準電圧、リセットレベル)に設定することである。
増幅トランジスタ105は、ゲート端子に入力され、FD103に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。
電流源106は、増幅トランジスタ105の負荷として機能し、増幅トランジスタ105を駆動する電流を増幅トランジスタに供給する。増幅トランジスタ105と電流源106は、ソースフォロア回路を構成する。
選択トランジスタ107は、画素部11を選択し、増幅トランジスタ105の出力信号を垂直信号線14に伝えるトランジスタである。選択トランジスタ107のオン/オフは、垂直走査回路12からの選択パルスΦSELによって制御される。
第1の基板10に配置された増幅トランジスタ105から出力された増幅信号は、接続部30を介して、第2の基板20に出力され、列処理回路21に入力される。
図6は、垂直走査回路12から行毎に画素部11に供給される制御信号を示している。以下では、図6に示す期間T1〜T3おける画素部11の動作を説明する。
[期間T1の動作]
まず、転送パルスΦTXが、L(Low)レベルからH(High)レベルに変化することで、転送トランジスタ102がオン状態となる。同時に、リセットパルスΦRSTが、LレベルからHレベルに変化することで、リセットトランジスタ104がオン状態となる。これによって、光電変換素子101がリセットされる。
まず、転送パルスΦTXが、L(Low)レベルからH(High)レベルに変化することで、転送トランジスタ102がオン状態となる。同時に、リセットパルスΦRSTが、LレベルからHレベルに変化することで、リセットトランジスタ104がオン状態となる。これによって、光電変換素子101がリセットされる。
続いて、転送パルスΦTXおよびリセットパルスΦRSTが、HレベルからLレベルに変化することで、転送トランジスタ102およびリセットトランジスタ104がオフ状態となる。これによって、全画素部の光電変換素子101のリセットが終了し、露光(信号電荷の蓄積)開始される。
[期間T2の動作]
露光開始から一定期間が経過した後に、リセットパルスΦRSTが、Hレベル、Lレベルとパルス状に変化することで、リセットトランジスタ102がオン状態、オフ状態と変化する。これにより、全画素部のFD103がリセットされる。リセットパルスΦRSTが、LレベルからHレベルに変化すると同時に、選択パルスΦSELが、LレベルからHレベルに変化することで、選択トランジスタ107がオン状態となる。これにより、リセットされたFD103の信号が垂直信号線14に出力される。
露光開始から一定期間が経過した後に、リセットパルスΦRSTが、Hレベル、Lレベルとパルス状に変化することで、リセットトランジスタ102がオン状態、オフ状態と変化する。これにより、全画素部のFD103がリセットされる。リセットパルスΦRSTが、LレベルからHレベルに変化すると同時に、選択パルスΦSELが、LレベルからHレベルに変化することで、選択トランジスタ107がオン状態となる。これにより、リセットされたFD103の信号が垂直信号線14に出力される。
[期間T3の動作]
転送パルスΦTXが、LレベルからHレベルに変化することで、転送トランジスタ102が、オン状態になる。ここで、選択パルスΦSELは、Hレベルを維持しているので、選択トランジスタ107は、オン状態を維持している。これにより、光電変換素子101に蓄積した信号電荷が、垂直信号線14に出力される。
転送パルスΦTXが、LレベルからHレベルに変化することで、転送トランジスタ102が、オン状態になる。ここで、選択パルスΦSELは、Hレベルを維持しているので、選択トランジスタ107は、オン状態を維持している。これにより、光電変換素子101に蓄積した信号電荷が、垂直信号線14に出力される。
上記のようにして、垂直信号線14に出力された2つの信号の差分を列処理回路14でとることにより、ノイズを除去した画像信号を得ることができる。ここでは、1行分の光電変換素子101の動作を説明した。同様の動作を、他の光電変換素子101についても行毎に順番に行う。
図7(a)は、本実施形態の固体撮像装置における第M行目の画素部11から列処理部21までの配線を示す図である。
図7(a)に示す第M行目の第1列目における画素部11−1と、第M行目の第2列目における画素部11−2と、第M行目の第3列目における画素部11−3と、第M行目の第4列目における画素部11−4は、第1の配線15を通じて、接続部30に電気的に接続されている。
接続部30は、第2の配線23を通じて、列処理回路21に電気的に接続されている。
画素部11−1、11−2、11−3、11−4の出力信号は、第1の配線15と、接続部30と、第2の配線23と、を介して、列処理回路21に入力される。
列処理回路21は、画素部11−1、11−2、11−3、11−4の出力信号に対して,A/D変換を含む信号処理をする。
水平走査回路22は、列処理回路21で処理された信号を読み出す。
図7(b)は、本実施形態の固体撮像装置における第N行目の画素部11から列処理部21までの配線を示す図である(M≠N)。
図7(b)に示す第N行目の第1列目における画素部11−1´と、第N行目の第2列目における画素部11−2´と、第N行目の第3列目における画素部11−3´と、第N行目の第4列目における画素部11−4´は、第1の配線15´を通じて、接続部30´に電気的に接続されている。
接続部30´は、第2の配線23´を通じて列処理回路21´に電気的に接続されている。
画素部11−1´、11−2´、11−3´、11−4´の出力信号は、第1の配線15´と、接続部30と、第2の配線23´と、を介して、列処理回路21に入力される
列処理回路21´は、画素部11−1´、11−2´、11−3´、11−4´の出力信号に対して、A/D変換を含む信号処理をする。
列処理回路21´は、画素部11−1´、11−2´、11−3´、11−4´の出力信号に対して、A/D変換を含む信号処理をする。
水平走査回路22´は、列処理回路21´で処理された信号を読み出す。
ここで、本実施形態の固体撮像装置は、第1の配線15の配線長と、第2の配線23の配線長との和が、列毎に略等しい。
具体的には、画素部11−1と接続部30を結ぶ第1の配線15−1における配線長l1-1と、接続部30と列処理回路21を結ぶ第2の配線23における配線長l2との和(l1-1+l2)が、画素部11−1´と接続部30´を結ぶ第1の配線15−1´における配線長l1-1´と、接続部30´と列処理回路21´を結ぶ第2の配線23´における配線長l2´との和(l1-1´+l2´)が、略等しい。
同様に、画素部11−2と接続部30を結ぶ第1の配線15−2における配線長l1-2と、接続部30と列処理回路21を結ぶ第2の配線23における配線長l2との和(l1-2+l2)が、画素部11−2´と接続部30´を結ぶ第1の配線15−2´における配線長l1-2´と、接続部30´と列処理回路21´を結ぶ第2の配線23´における配線長l2´との和(l1-2´+l2´)が、略等しい。
同様に、画素部11−3と接続部30を結ぶ第1の配線15−3における配線長l1-3と、接続部30と列処理回路21を結ぶ第2の配線23における配線長l2との和(l1-3+l2)が、画素部11−3´と接続部30´を結ぶ第1の配線15−3´における配線長l1-3´と、接続部30´と列処理回路21´を結ぶ第2の配線23´における配線長l2´との和(l1-3´+l2´)が、略等しい。
同様に、画素部11−4と接続部30を結ぶ第1の配線15−4における配線長l1-4と、接続部30と列処理回路21を結ぶ第2の配線23における配線長l2との和(l1-4+l2)が、画素部11−3´と接続部30´を結ぶ第1の配線15−4´における配線長l1-4´と、接続部30´と列処理回路21´を結ぶ第2の配線23´における配線長l2´との和(l1-4´+l2´)が、略等しい。
画素部からの出力信号は、垂直信号線の配線抵抗による電圧が降下する。このため、列処理回路14への入力信号は、画素毎に異なるオフセットが重畳される。このオフセットの影響は、列処理回路14でリセットされた信号と画像信号との差分をとることで除去されるが、列処理回路14のオフセット抑圧比が無限大ではないため、固定パターンノイズとなって残ってしまう。さらに垂直信号線の配線抵抗が列毎に異なる場合は、列毎のオフセットが異なることになり、固定パターンノイズが縦筋となってあらわれる。配線抵抗の電圧降下に起因する縦筋の発生を抑圧するためには、垂直信号線の配線抵抗を列毎に等しくしなければならない。そのためには、列毎における第1の配線と第2の配線との配線抵抗の和は、列処理回路21で行われる信号処理結果に影響を与えない程度に等しくしなければならない。
ここで、第1の配線と第2の配線との配線抵抗により許容できる電圧降下をΔV、画素
11−1から列処理回路21までの配線抵抗をR1、画素11−1´から列処理回路21´までの配線抵抗をR1´、第1の配線と第2の配線とに流れる電流をiとすると、第1列目では、以下の関係式が成り立つ。
[数1]
ΔV≧i(R1´−R1)
画素11−1から列処理回路21までの配線抵抗をR1は、配線の抵抗率をρ、配線の断面積をSとすると、以下の式で表すことができる。
[数2]
R1=ρ・(l1-1+l2)/S
画素11−1´から列処理回路21´までの配線抵抗をR1´は、配線の抵抗率をρ´、配線の断面積をS´とすると、以下の式で表すことができる。
[数3]
R1´=ρ´・(l1-1´+l2´)/S´
数式2と数式3を、数式1に代入すると、以下の関係式が成り立つ。
[数4]
ρ・(l1-1´+l2´)/S−ρ´・(l1-1+l2)/S´≦ΔV/i
ここで、(l1-1´+l2´)は、第N行目の第1列目における第1の配線と第2の配線の配線長の和であり、(l1-1+l2)は、第M行目の第1行目における第1の配線と第2の配線の配線長の和である。これらの差が、数式4の右辺で示される値以下となればよい。
11−1から列処理回路21までの配線抵抗をR1、画素11−1´から列処理回路21´までの配線抵抗をR1´、第1の配線と第2の配線とに流れる電流をiとすると、第1列目では、以下の関係式が成り立つ。
[数1]
ΔV≧i(R1´−R1)
画素11−1から列処理回路21までの配線抵抗をR1は、配線の抵抗率をρ、配線の断面積をSとすると、以下の式で表すことができる。
[数2]
R1=ρ・(l1-1+l2)/S
画素11−1´から列処理回路21´までの配線抵抗をR1´は、配線の抵抗率をρ´、配線の断面積をS´とすると、以下の式で表すことができる。
[数3]
R1´=ρ´・(l1-1´+l2´)/S´
数式2と数式3を、数式1に代入すると、以下の関係式が成り立つ。
[数4]
ρ・(l1-1´+l2´)/S−ρ´・(l1-1+l2)/S´≦ΔV/i
ここで、(l1-1´+l2´)は、第N行目の第1列目における第1の配線と第2の配線の配線長の和であり、(l1-1+l2)は、第M行目の第1行目における第1の配線と第2の配線の配線長の和である。これらの差が、数式4の右辺で示される値以下となればよい。
例えば、第1の配線と第2の配線との配線抵抗により許容できる電圧降下ΔVを、A/
D変換の分解能を光電変換素子101の出力範囲に換算した値にした場合は、ΔVは、以
下のとおりになる。
[数5]
ΔV=(光電変換素子の出力範囲)/(A/D変換の分解能)
ここで、光電変換素子の出力範囲を1.2[V]、A/D変換の分解能を12ビットとしたとき、数式5は、以下のとおりになる。
[数6]
ΔV=1.2[V]/212
また、第1の配線と第2の配線のいずれもが、アルミで構成され(ρ=ρ´=2.65×10-8[Ω/m])、配線の厚さが、0.25×10-6[m]、配線幅が、0.25×10-6[m](S=S´=0.25×10-6[m]×0.25×10-6[m])、第1の配線と第2の配線に流れる電流iを6.0×10-6[A]とし、ΔVが数式6の値である
場合には、数式4は、以下のとおりになる。
[数7]
(l1-1´+l2´)−(l1-1+l2)≦1.15×10-3[m]
この場合、列毎の第1の配線と第2の配線における配線長の和の差分が、1.15×10-3[m]以下であれば、列毎の第1の配線と第2の配線における配線長は、略等しいことになる。
D変換の分解能を光電変換素子101の出力範囲に換算した値にした場合は、ΔVは、以
下のとおりになる。
[数5]
ΔV=(光電変換素子の出力範囲)/(A/D変換の分解能)
ここで、光電変換素子の出力範囲を1.2[V]、A/D変換の分解能を12ビットとしたとき、数式5は、以下のとおりになる。
[数6]
ΔV=1.2[V]/212
また、第1の配線と第2の配線のいずれもが、アルミで構成され(ρ=ρ´=2.65×10-8[Ω/m])、配線の厚さが、0.25×10-6[m]、配線幅が、0.25×10-6[m](S=S´=0.25×10-6[m]×0.25×10-6[m])、第1の配線と第2の配線に流れる電流iを6.0×10-6[A]とし、ΔVが数式6の値である
場合には、数式4は、以下のとおりになる。
[数7]
(l1-1´+l2´)−(l1-1+l2)≦1.15×10-3[m]
この場合、列毎の第1の配線と第2の配線における配線長の和の差分が、1.15×10-3[m]以下であれば、列毎の第1の配線と第2の配線における配線長は、略等しいことになる。
なお、上記計算では、列毎の第1の配線と第2の配線における配線長が、略等しい例の一例を示したものであり、例えば、第1の配線と第2の配線が、銅で構成される場合には、数式2と数式3における抵抗率ρを、銅の抵抗率(1.68×10-8[Ω/m])にして計算すればよい。
また、上記計算では、第1の配線と第2の配線に流れる電流iを6.0×10-6[A]としたが、第1の配線と第2の配線に流れる電流iが異なる電流値となる場合には、数式4に、その異なる電流値を代入して計算すればよい。
また、上記計算では、光電変換素子の出力範囲を1.2V、A/D変換の分解能を12ビットとして計算したが、これに限らず、光電変換素子の出力範囲や、A/D変換の分解能が異なる場合には、数式5に、適宜異なる値を代入して計算すればよい。
また、上記計算では、配線の断面積Sが同じ場合について、説明したが、これに限らず、列毎に配線幅や配線厚さ等が異なる場合には、数式2と数式3における断面積Sを適宜変更して計算すればよい。
このように、本実施形態における固体撮像装置1は、第1の配線における配線長と、第2の配線長との和が、列毎に略等しいので、画素部11から列処理回路21までの配線抵抗が列毎に略等しい。このため、同じ光量の光を画素部11に入力した場合に、列処理回路21から出力される信号は、列毎に等しくなる。よって、各列における配線抵抗の違いにより発生する電圧降下のばらつきを抑制することができ、電圧降下のばらつきに起因するノイズを抑制することができる。
以上のことから、本実施形態における固体撮像装置1は、高品質な画像信号を生成することができる。
(第2の実施形態)
次に、第1の実施形態の固体撮像装置1を搭載した撮像装置について説明する。図8は、本発明の実施形態による固体撮像装置1を搭載した撮像装置(例えば、デジタル一眼カメラ、内視鏡、顕微鏡等)の概略構成を示したブロック図である。
次に、第1の実施形態の固体撮像装置1を搭載した撮像装置について説明する。図8は、本発明の実施形態による固体撮像装置1を搭載した撮像装置(例えば、デジタル一眼カメラ、内視鏡、顕微鏡等)の概略構成を示したブロック図である。
図8に示した撮像装置7は、レンズユニット部2、固体撮像装置1、画像信号処理装置3、記録装置4、カメラ制御装置5、表示装置6から構成される。
レンズユニット部2は、カメラ制御装置5によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置1に結像させる。
固体撮像装置1は、第1の実施形態の固体撮像装置1である。固体撮像装置1は、カメラ制御装置5によって駆動・制御され、レンズユニット部2を介して固体撮像装置1内に入射した被写体光を電気信号に変換し、入射光量に応じた画像信号を画像信号処理装置3に出力する。
画像信号処理装置3は、固体撮像装置1から入力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置3は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。
記録装置4は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。
カメラ制御装置5は、撮像装置7の全体の制御を行う制御装置である。
表示装置6は、固体撮像装置1に結像され、画像信号処理装置3によって処理された画像データ、または記録装置4から読み出された画像データに基づく画像を表示する液晶などの表示装置である。
上記に述べたように、本実施形態の撮像装置7は、第1の実施形態の固体撮像装置1を搭載する。これにより、本実施形態の撮像装置7に備えた画像信号処理装置3は、列毎の配線抵抗のばらつきに起因するノイズを抑制した画像データを生成することができる。このことより、本実施形態の撮像装置7では、高品質な画像データを出力することができる。
なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。
また、単位画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において単位画素を配置する行方向および列方向の数を変更することができる。
また、本発明の実施形態に係る固体撮像装置は、2枚の基板が接続部により接続されていてもよいし、3枚以上の基板が接続部で接続されていてもよい。3枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの2枚が請求項に係る第1の基板と第2の基板に相当する。
以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。
1・・・固体撮像装置、2・・・レンズユニット部、3・・・画像信号処理装置、4・・・記録装置、5・・・カメラ制御装置、6・・・表示装置、7・・・撮像装置、10・・・第1の基板、11・・・画素部、11−1〜11−4・・・画素部、11−1´〜11−4´・・・画素部、12・・・垂直走査回路、13・・・制御信号線、14・・・垂直信号線、20・・・第2の基板、21・・・列処理回路、21´・・・列処理回路、22・・・水平走査回路、22´・・・水平走査回路、30・・・接続部、30´・・・接続部、101・・・光電変換素子、102・・・転送トランジスタ、103・・・FD(フローティングディフュージョン)、104・・・リセットトランジスタ、105・・・増幅トランジスタ、106・・・電流源、107・・・選択トランジスタ、
Claims (3)
- 第1の基板と第2の基板とが積層され、接続部によって電気的に接続された固体撮像装置であって、
前記第1の基板は、
行列状に配置され、入射光量に応じた信号を出力する画素部と、
前記画素部と、前記接続部を接続する第1の配線部と、
を備え、
前記第2の基板は、
前記画素部で発生した信号を処理する列処理回路と、
前記接続部と、前記処理回路を接続する第2の配線部と、
を備え、
前記第1の配線部の配線抵抗と前記第2の配線部の配線抵抗との和は、列毎に略等しい
ことを特徴とする固体撮像装置。 - 前記第1の配線部の配線長と前記第2の配線部の配線長との和は、列毎に略等しい
ことを特徴とする請求項1に記載の固体撮像装置。 - 請求項1または請求項2に記載の固体撮像装置を備える撮像装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026814A JP6033110B2 (ja) | 2013-02-14 | 2013-02-14 | 固体撮像装置および撮像装置 |
PCT/JP2014/050809 WO2014125871A1 (ja) | 2013-02-14 | 2014-01-17 | 固体撮像装置および撮像装置 |
US14/822,308 US20150349012A1 (en) | 2013-02-14 | 2015-08-10 | Solid-state image pickup device and image pickup device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013026814A JP6033110B2 (ja) | 2013-02-14 | 2013-02-14 | 固体撮像装置および撮像装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014158086A JP2014158086A (ja) | 2014-08-28 |
JP6033110B2 true JP6033110B2 (ja) | 2016-11-30 |
Family
ID=51353881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013026814A Expired - Fee Related JP6033110B2 (ja) | 2013-02-14 | 2013-02-14 | 固体撮像装置および撮像装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20150349012A1 (ja) |
JP (1) | JP6033110B2 (ja) |
WO (1) | WO2014125871A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016151792A1 (ja) * | 2015-03-25 | 2016-09-29 | オリンパス株式会社 | 固体撮像装置 |
JP6953263B2 (ja) * | 2017-10-05 | 2021-10-27 | キヤノン株式会社 | 固体撮像装置および撮像システム |
JP2020078020A (ja) * | 2018-11-09 | 2020-05-21 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
WO2023027011A1 (ja) * | 2021-08-25 | 2023-03-02 | 株式会社ニコン | 撮像素子及び撮像装置 |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5198888A (en) * | 1987-12-28 | 1993-03-30 | Hitachi, Ltd. | Semiconductor stacked device |
US5313096A (en) * | 1992-03-16 | 1994-05-17 | Dense-Pac Microsystems, Inc. | IC chip package having chip attached to and wire bonded within an overlying substrate |
JP2001203319A (ja) * | 2000-01-18 | 2001-07-27 | Sony Corp | 積層型半導体装置 |
US20020074637A1 (en) * | 2000-12-19 | 2002-06-20 | Intel Corporation | Stacked flip chip assemblies |
US6380880B1 (en) * | 2001-03-30 | 2002-04-30 | Pixim, Incorporated | Digital pixel sensor with integrated charge transfer amplifier |
JP2003057350A (ja) * | 2001-08-09 | 2003-02-26 | Canon Inc | 信号転送装置、光電変換装置、放射線検出装置及びシステム |
US7138696B2 (en) * | 2001-10-19 | 2006-11-21 | Canon Kabushiki Kaisha | Image pickup apparatus, radiation image pickup apparatus and radiation image pickup system |
US7382407B2 (en) * | 2002-08-29 | 2008-06-03 | Micron Technology, Inc. | High intrascene dynamic range NTSC and PAL imager |
JP4072505B2 (ja) * | 2003-02-28 | 2008-04-09 | エルピーダメモリ株式会社 | 積層型半導体パッケージ |
JP2005062582A (ja) * | 2003-08-18 | 2005-03-10 | Hitachi Displays Ltd | 表示装置 |
US7205483B2 (en) * | 2004-03-19 | 2007-04-17 | Matsushita Electric Industrial Co., Ltd. | Flexible substrate having interlaminar junctions, and process for producing the same |
US7368695B2 (en) * | 2004-05-03 | 2008-05-06 | Tessera, Inc. | Image sensor package and fabrication method |
US7388449B2 (en) * | 2004-12-10 | 2008-06-17 | Matsushita Electric Industrial Co., Ltd. | Radiation noise suppression circuit for differential transmission line |
TWI429066B (zh) * | 2005-06-02 | 2014-03-01 | Sony Corp | Semiconductor image sensor module and manufacturing method thereof |
US7361989B1 (en) * | 2006-09-26 | 2008-04-22 | International Business Machines Corporation | Stacked imager package |
JP2008271159A (ja) * | 2007-04-19 | 2008-11-06 | Matsushita Electric Ind Co Ltd | 固体撮像装置 |
JP4991459B2 (ja) * | 2007-09-07 | 2012-08-01 | キヤノン株式会社 | 撮像装置及び放射線撮像システム |
JP2009186268A (ja) * | 2008-02-05 | 2009-08-20 | Fujifilm Corp | 画像検出装置 |
ATE543215T1 (de) * | 2009-03-24 | 2012-02-15 | Sony Corp | Festkörper-abbildungsvorrichtung, ansteuerverfahren für festkörper- abbildungsvorrichtung und elektronische vorrichtung |
JP5476906B2 (ja) * | 2009-10-05 | 2014-04-23 | 富士通株式会社 | 配線基板の製造方法及び配線基板の設計方法 |
JP5537172B2 (ja) * | 2010-01-28 | 2014-07-02 | ソニー株式会社 | 固体撮像装置及び電子機器 |
JP2013197536A (ja) * | 2012-03-22 | 2013-09-30 | Toshiba Corp | 半導体記憶装置 |
JP2014027479A (ja) * | 2012-07-26 | 2014-02-06 | Seiko Instruments Inc | 光電変換装置 |
JP6274880B2 (ja) * | 2014-01-24 | 2018-02-07 | オリンパス株式会社 | 固体撮像装置および撮像装置 |
-
2013
- 2013-02-14 JP JP2013026814A patent/JP6033110B2/ja not_active Expired - Fee Related
-
2014
- 2014-01-17 WO PCT/JP2014/050809 patent/WO2014125871A1/ja active Application Filing
-
2015
- 2015-08-10 US US14/822,308 patent/US20150349012A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
WO2014125871A1 (ja) | 2014-08-21 |
JP2014158086A (ja) | 2014-08-28 |
US20150349012A1 (en) | 2015-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663877B (zh) | 固體攝像元件及其驅動方法、及電子機器 | |
JP5965674B2 (ja) | 固体撮像装置および撮像装置 | |
JP5546257B2 (ja) | 固体撮像装置 | |
US8159573B2 (en) | Photoelectric conversion device and imaging system | |
US10658404B2 (en) | Solid state imaging device and imaging apparatus with pixel column having multiple output lines | |
JP2010098516A (ja) | 撮像素子およびその制御方法並びにカメラ | |
JP2014036306A (ja) | 固体撮像装置および撮像装置 | |
JP4479736B2 (ja) | 撮像装置およびカメラ | |
JP6033110B2 (ja) | 固体撮像装置および撮像装置 | |
JP2015103998A (ja) | 撮像装置および撮像素子 | |
US20190123078A1 (en) | Solid-state imaging device | |
JP6195728B2 (ja) | 固体撮像素子および撮像装置 | |
JP2013243781A (ja) | 撮像素子およびその制御方法並びにカメラ | |
WO2018087975A1 (ja) | 固体撮像素子、固体撮像素子の駆動方法、及び、電子機器 | |
JP5893372B2 (ja) | 固体撮像装置、撮像装置、および信号読み出し方法 | |
JP5874777B2 (ja) | 固体撮像装置及び電子機器 | |
JP6053321B2 (ja) | 固体撮像装置 | |
JP6128776B2 (ja) | 固体撮像装置、撮像装置、および信号読み出し方法 | |
WO2017085848A1 (ja) | 固体撮像装置および撮像装置 | |
TW201721848A (zh) | 攝影元件及電子攝影機 | |
JP7013973B2 (ja) | 固体撮像素子及び撮像装置 | |
JP5945463B2 (ja) | 固体撮像装置 | |
JP4968971B2 (ja) | 固体撮像装置及び固体撮像システム | |
JP2018007101A (ja) | 固体撮像素子及び撮像装置 | |
JP2009065506A (ja) | 固体電子撮像装置およびその動作制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150828 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161018 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20161025 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6033110 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |