JP6033110B2

JP6033110B2 - 固体撮像装置および撮像装置

Info

Publication number: JP6033110B2
Application number: JP2013026814A
Authority: JP
Inventors: 小林　賢司; 賢司小林
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2013-02-14
Filing date: 2013-02-14
Publication date: 2016-11-30
Anticipated expiration: 2033-02-14
Also published as: WO2014125871A1; JP2014158086A; US20150349012A1

Description

本発明は、固体撮像装置および撮像装置に関する。

近年、ビデオカメラや電子スチルカメラが広く一般に普及している。このカメラには、ＣＣＤ型やＣＭＯＳ型の固体撮像装置（固体撮像素子）が使用されている。固体撮像装置は、二次元の行列状に配置された複数の画素を有し、各画素に配置される光電変換部が入射光に応じた電荷を生成し、蓄積する。

特許文献１では、光電変換部が形成された第１の基板と、複数のＭＯＳトランジスタが形成された第２の基板とを貼り合わせ、第１の基板と第２の基板とを、接続電極によって電気的に接続している固体撮像装置が開示されている。上記固体撮像装置では、入射光量に応じた信号電荷を第１の基板に形成された光電変換部が蓄積する。蓄積した信号電荷は、第２の基板に接続電極を介して入力される。第２の基板に入力された信号電荷は、第２の基板に形成された処理回路により所定の信号処理を行う。

特開２０１２−１０４６８４号公報

特許文献１が開示している固体撮像装置は、２枚の基板を接続する垂直信号線について、シェーディングを抑圧する方法を示しているが、接続電極の配置方法については、接続電極の径と第２の基板の処理回路の幅に応じてジグザグに配置すればよいといったこと以外には、何等開示していない。

特許文献１の方法では、接続電極を画素部内の一部に集中して配置することになり、基板同士を接合する際に圧力が集中するため、接合部周辺のデバイス特性に悪影響を与え、歩留りも悪くなる。そのため、ある程度以上の間隔をあけて、接続電極を分布して配置する必要である。しかし、間隔を置いて接続電極を配置することで、光電変換部から処理回路までの配線長が列毎に異なってしまい、列毎の配線抵抗による電圧降下のばらつきに起因する縦筋ノイズが発生し、画質が劣化してしまう。

本発明は、上記課題に鑑みてなされたものであって、列毎の配線抵抗のばらつきに起因する縦筋ノイズを抑制し、画質の劣化を抑制することができる固体撮像装置を提供することを目的とする。

本発明は、上記の課題を解決するためになされたもので、第１の基板と第２の基板とが積層され、接続部によって電気的に接続された固体撮像装置であって、前記第１の基板は、
行列状に配置され、入射光量に応じた信号を出力する画素部と、前記画素部と、前記接続部を接続する第１の配線部と、を備え、前記第２の基板は、前記画素部で発生した信号を処理する処理回路と、前記接続部と、前記処理回路を接続する第２の配線部と、を備え、
前記第１の配線の配線抵抗と前記第２の配線の配線抵抗との和は、列毎に略等しいことを特徴とする固体撮像装置である。

また、本発明は、上記固体撮像装置を備える撮像装置である。

本発明によれば、列毎の配線抵抗のばらつきに起因する縦筋ノイズを抑制することができ、画質劣化を抑制することができる。

第１の実施形態の固体撮像装置の概略図である。第１の実施形態の固体撮像装置が備える第１の基板の概略図である。第１の実施形態の固体撮像装置が備える第２の基板の概略図である。第１の実施形態の固体撮像装置が備える第２の基板の概略図である。第１の実施形態の固体撮像装置が備える画素部の回路構成を示す図である。第１の実施形態の固体撮像装置の動作を示すタイミングチャートである。第１の実施形態の固体撮像装置の画素部から列処理部までの配線を示す図である。第１の実施形態の固体撮像装置を搭載した撮像装置の概略構成を示したブロック図である。

（第１の実施形態）
以下、図面を参照し、本発明の第１の実施形態について説明する。図１は、本実施形態における固体撮像装置の概略図である。

図１に示す固体撮像装置１は、第１の基板１０と、第２の基板２０と、接続部３０とを備えている。

第１の基板は、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。第１の基板を構成する絶縁体および半導体としては、例えばシリコン、樹脂、セラミクス、ガラス等が挙げられる。

第２の基板は、第１の基板と同様に、絶縁体あるいは半導体で所定の厚さを有する板状またはシート状に形成されている。

接続部３０は、第１の基板と第２の基板を電気的に接続するもので、金やはんだ等のバンプで構成される。

図２は、本実施形態の固体撮像装置１が備える第１の基板１０の概略図である。第１の基板は、画素部１１と、垂直走査回路１２と、制御信号線１３、垂直信号線１４とを備える。

画素部１１は、入射光量に応じた信号（画素信号）を発生させるものであり、第１の基板に行列状に複数配列されている。図２では、４行×４列の１６個の画素部１１が配列されているが、図２に示す画素の配列は、一例であり、行数および列数は２以上であればよい。

垂直走査回路１２は、例えばシフトレジスタで構成されており、行単位で画素部１１の駆動制御を行う。この駆動制御には、画素部１１のリセット動作、蓄積動作、信号読み出し動作等が含まれる。この駆動制御を行うため、垂直走査回路１２は、行毎に設けられている制御信号線１３を介して、それぞれの画素部１１へ制御信号（制御パルス）を出力し、画素部１１を行毎に制御する。垂直走査回路１２が駆動制御を行うことによって、列毎に設けられている垂直信号線１４へ画素部１１から画素信号が出力される。垂直信号線１４に出力された画素信号は、接続部３０を介して、第２の基板に入力される。

図３は、本実施形態の固体撮像装置１が備える第２の基板２０の概略図である。第２の基板は、列処理回路２１と、水平走査回路２２とを備える。

列処理回路２１は、接続部３０を介して列毎の垂直信号線１４に接続されており、画素部１１から出力された画素信号に対して、アナログデジタル変換（Ａ／Ｄ変換）を含む信号処理を行う。

水平走査回路２２は、例えばシフトレジスタで構成されており、画素信号を読み出す画素列を選択して、選択した画素列に係わる列処理回路２１を順次選択し、列処理回路２１画素信号を順次出力する。なお、図３では、水平走査回路２１が１つの例を示しているが、
図４に示すように、水平走査回路２１を列処理回路を２つ配置してもよい。この場合、例えば、奇数列の列処理回路２１における画素信号の読み出しを一方の水平走査回路２１で行い、偶数列の列処理回路２１における画素信号の読み出しを他方の水平走査回路２１で行う。

図５は、本実施形態の固体撮像装置が備える画素部１１の回路構成を示す図である。画素部１１は、光電変換素子１０１と、転送トランジスタ１０２と、ＦＤ（フローティングディフュージョン）１０３、リセットトランジスタ１０４と、増幅トランジスタ１０５と、電流源１０６、選択トランジスタ１０７とを備える。

光電変換素子１０１の一端は、接地されている。転送トランジスタ１０２のドレイン端子は、光電変換素子１０１の他端に接続されている。転送トランジスタ１０２のゲート端子は、垂直走査回路１２に接続されており、転送パルスΦＴＸ１が供給される。

ＦＤ１０３の一端は、転送トランジスタのソース端子に接続されている。ＦＤ１０３の他端は、接地されている。

リセットトランジスタ１０４のソース端子は、転送トランジスタ１０２のソース端子に接続されている。リセットトランジスタ１０４のドレイン端子は、電源電圧ＶＤＤに接続されている。リセットトランジスタ１０４のゲート端子は、垂直走査回路１２に接続されており、リセットパルスΦＲＳＴが供給される。

増幅トランジスタ１０５のドレイン端子は、電源電圧ＶＤＤに接続されている。増幅トランジスタ１０５の入力部であるゲート端子は、転送トランジスタ１０２のソース端子に接続されている。電流源１０６の一端は、増幅トランジスタ１０５のソース端子に接続されており、電流源１０６の他端は、接地されている。

選択トランジスタ１０７のドレイン端子は、増幅トランジスタ１０５のソース端子に接続されており、選択トランジスタ１０７のソース端子は、列処理回路２１に接続されている。選択トランジスタ１０７のゲート端子は、垂直走査回路１２に接続されており、選択パルスΦＳＥＬが供給される。

光電変換素子１０１は、例えば、フォトダイオードであり、入射した光に基づく信号電荷を生成（発生）し、生成（発生）した信号電荷を保持し、蓄積する。

転送トランジスタ１０２は、光電変換素子１０１に蓄積された信号電荷をＦＤ１０３に転送するトランジスタである。転送トランジスタ１０２のオン／オフは、垂直走査回路１２からの転送パルスΦＴＸによって制御される。

ＦＤ１０３は、光電変換素子１０１から転送された信号電荷を一時的に保持し、蓄積する容量である。

リセットトランジスタ１０４は、ＦＤ１０３をリセットするトランジスタである。リセットトランジスタ１０４のオン／オフは、垂直走査回路１２からのリセットパルスΦＲＳＴによって制御される。リセットトランジスタ１０４と転送トランジスタ１０２を同時にオンすることによって、光電変換素子１０１をリセットすることも可能である。ＦＤ１０３や光電変換素子１０１のリセットは、ＦＤ１０３や光電変換素子の状態（電位）を基準状態（基準電圧、リセットレベル）に設定することである。

増幅トランジスタ１０５は、ゲート端子に入力され、ＦＤ１０３に蓄積されている信号電荷に基づく信号を増幅した増幅信号をソース端子から出力するトランジスタである。

電流源１０６は、増幅トランジスタ１０５の負荷として機能し、増幅トランジスタ１０５を駆動する電流を増幅トランジスタに供給する。増幅トランジスタ１０５と電流源１０６は、ソースフォロア回路を構成する。

選択トランジスタ１０７は、画素部１１を選択し、増幅トランジスタ１０５の出力信号を垂直信号線１４に伝えるトランジスタである。選択トランジスタ１０７のオン／オフは、垂直走査回路１２からの選択パルスΦＳＥＬによって制御される。

第１の基板１０に配置された増幅トランジスタ１０５から出力された増幅信号は、接続部３０を介して、第２の基板２０に出力され、列処理回路２１に入力される。

図６は、垂直走査回路１２から行毎に画素部１１に供給される制御信号を示している。以下では、図６に示す期間Ｔ１〜Ｔ３おける画素部１１の動作を説明する。

[期間Ｔ１の動作]
まず、転送パルスΦＴＸが、Ｌ（Ｌｏｗ）レベルからＨ（Ｈｉｇｈ）レベルに変化することで、転送トランジスタ１０２がオン状態となる。同時に、リセットパルスΦＲＳＴが、ＬレベルからＨレベルに変化することで、リセットトランジスタ１０４がオン状態となる。これによって、光電変換素子１０１がリセットされる。

続いて、転送パルスΦＴＸおよびリセットパルスΦＲＳＴが、ＨレベルからＬレベルに変化することで、転送トランジスタ１０２およびリセットトランジスタ１０４がオフ状態となる。これによって、全画素部の光電変換素子１０１のリセットが終了し、露光（信号電荷の蓄積）開始される。

[期間Ｔ２の動作]
露光開始から一定期間が経過した後に、リセットパルスΦＲＳＴが、Ｈレベル、Ｌレベルとパルス状に変化することで、リセットトランジスタ１０２がオン状態、オフ状態と変化する。これにより、全画素部のＦＤ１０３がリセットされる。リセットパルスΦＲＳＴが、ＬレベルからＨレベルに変化すると同時に、選択パルスΦＳＥＬが、ＬレベルからＨレベルに変化することで、選択トランジスタ１０７がオン状態となる。これにより、リセットされたＦＤ１０３の信号が垂直信号線１４に出力される。

[期間Ｔ３の動作]
転送パルスΦＴＸが、ＬレベルからＨレベルに変化することで、転送トランジスタ１０２が、オン状態になる。ここで、選択パルスΦＳＥＬは、Ｈレベルを維持しているので、選択トランジスタ１０７は、オン状態を維持している。これにより、光電変換素子１０１に蓄積した信号電荷が、垂直信号線１４に出力される。

上記のようにして、垂直信号線１４に出力された２つの信号の差分を列処理回路１４でとることにより、ノイズを除去した画像信号を得ることができる。ここでは、１行分の光電変換素子１０１の動作を説明した。同様の動作を、他の光電変換素子１０１についても行毎に順番に行う。

図７（ａ）は、本実施形態の固体撮像装置における第Ｍ行目の画素部１１から列処理部２１までの配線を示す図である。

図７（ａ）に示す第Ｍ行目の第１列目における画素部１１−１と、第Ｍ行目の第２列目における画素部１１−２と、第Ｍ行目の第３列目における画素部１１−３と、第Ｍ行目の第４列目における画素部１１−４は、第１の配線１５を通じて、接続部３０に電気的に接続されている。

接続部３０は、第２の配線２３を通じて、列処理回路２１に電気的に接続されている。

画素部１１−１、１１−２、１１−３、１１−４の出力信号は、第１の配線１５と、接続部３０と、第２の配線２３と、を介して、列処理回路２１に入力される。

列処理回路２１は、画素部１１−１、１１−２、１１−３、１１−４の出力信号に対して，Ａ／Ｄ変換を含む信号処理をする。

水平走査回路２２は、列処理回路２１で処理された信号を読み出す。

図７（ｂ）は、本実施形態の固体撮像装置における第Ｎ行目の画素部１１から列処理部２１までの配線を示す図である（Ｍ≠Ｎ）。

図７（ｂ）に示す第Ｎ行目の第１列目における画素部１１−１´と、第Ｎ行目の第２列目における画素部１１−２´と、第Ｎ行目の第３列目における画素部１１−３´と、第Ｎ行目の第４列目における画素部１１−４´は、第１の配線１５´を通じて、接続部３０´に電気的に接続されている。

接続部３０´は、第２の配線２３´を通じて列処理回路２１´に電気的に接続されている。

画素部１１−１´、１１−２´、１１−３´、１１−４´の出力信号は、第１の配線１５´と、接続部３０と、第２の配線２３´と、を介して、列処理回路２１に入力される
列処理回路２１´は、画素部１１−１´、１１−２´、１１−３´、１１−４´の出力信号に対して、Ａ／Ｄ変換を含む信号処理をする。

水平走査回路２２´は、列処理回路２１´で処理された信号を読み出す。

ここで、本実施形態の固体撮像装置は、第１の配線１５の配線長と、第２の配線２３の配線長との和が、列毎に略等しい。

具体的には、画素部１１−１と接続部３０を結ぶ第１の配線１５−１における配線長l_1-1と、接続部３０と列処理回路２１を結ぶ第２の配線２３における配線長l₂との和（l_1-1＋l₂）が、画素部１１−１´と接続部３０´を結ぶ第１の配線１５−１´における配線長l_1-1´と、接続部３０´と列処理回路２１´を結ぶ第２の配線２３´における配線長l₂´との和（l_1-1´＋l₂´）が、略等しい。

同様に、画素部１１−２と接続部３０を結ぶ第１の配線１５−２における配線長l_1-2と、接続部３０と列処理回路２１を結ぶ第２の配線２３における配線長l₂との和（l_1-2＋l₂）が、画素部１１−２´と接続部３０´を結ぶ第１の配線１５−２´における配線長l_1-2´と、接続部３０´と列処理回路２１´を結ぶ第２の配線２３´における配線長l₂´との和（l_1-2´＋l₂´）が、略等しい。

同様に、画素部１１−３と接続部３０を結ぶ第１の配線１５−３における配線長l_1-3と、接続部３０と列処理回路２１を結ぶ第２の配線２３における配線長l₂との和（l_1-3＋l₂）が、画素部１１−３´と接続部３０´を結ぶ第１の配線１５−３´における配線長l_1-3´と、接続部３０´と列処理回路２１´を結ぶ第２の配線２３´における配線長l₂´との和（l_1-3´＋l₂´）が、略等しい。

同様に、画素部１１−４と接続部３０を結ぶ第１の配線１５−４における配線長l_1-4と、接続部３０と列処理回路２１を結ぶ第２の配線２３における配線長l₂との和（l_1-4＋l₂）が、画素部１１−３´と接続部３０´を結ぶ第１の配線１５−４´における配線長l_1-4´と、接続部３０´と列処理回路２１´を結ぶ第２の配線２３´における配線長l₂´との和（l_1-4´＋l₂´）が、略等しい。

画素部からの出力信号は、垂直信号線の配線抵抗による電圧が降下する。このため、列処理回路１４への入力信号は、画素毎に異なるオフセットが重畳される。このオフセットの影響は、列処理回路１４でリセットされた信号と画像信号との差分をとることで除去されるが、列処理回路１４のオフセット抑圧比が無限大ではないため、固定パターンノイズとなって残ってしまう。さらに垂直信号線の配線抵抗が列毎に異なる場合は、列毎のオフセットが異なることになり、固定パターンノイズが縦筋となってあらわれる。配線抵抗の電圧降下に起因する縦筋の発生を抑圧するためには、垂直信号線の配線抵抗を列毎に等しくしなければならない。そのためには、列毎における第１の配線と第２の配線との配線抵抗の和は、列処理回路２１で行われる信号処理結果に影響を与えない程度に等しくしなければならない。

ここで、第１の配線と第２の配線との配線抵抗により許容できる電圧降下をΔＶ、画素
１１−１から列処理回路２１までの配線抵抗をＲ₁、画素１１−１´から列処理回路２１´までの配線抵抗をＲ₁´、第１の配線と第２の配線とに流れる電流をｉとすると、第１列目では、以下の関係式が成り立つ。
[数１]
ΔＶ≧ｉ（Ｒ₁´−Ｒ₁）
画素１１−１から列処理回路２１までの配線抵抗をＲ₁は、配線の抵抗率をρ、配線の断面積をＳとすると、以下の式で表すことができる。
[数２]
Ｒ₁＝ρ・（l_1-1＋l₂）／Ｓ
画素１１−１´から列処理回路２１´までの配線抵抗をＲ₁´は、配線の抵抗率をρ´、配線の断面積をＳ´とすると、以下の式で表すことができる。

[数３]
Ｒ₁´＝ρ´・（l_1-1´＋l₂´）／Ｓ´
数式２と数式３を、数式１に代入すると、以下の関係式が成り立つ。
[数４]
ρ・（l_1-1´＋l₂´）／Ｓ−ρ´・（l_1-1＋l₂）／Ｓ´≦ΔＶ／ｉ

ここで、（l_1-1´＋l₂´）は、第Ｎ行目の第１列目における第１の配線と第２の配線の配線長の和であり、（l_1-1＋l₂）は、第Ｍ行目の第１行目における第１の配線と第２の配線の配線長の和である。これらの差が、数式４の右辺で示される値以下となればよい。

例えば、第１の配線と第２の配線との配線抵抗により許容できる電圧降下ΔＶを、Ａ／
Ｄ変換の分解能を光電変換素子１０１の出力範囲に換算した値にした場合は、ΔＶは、以
下のとおりになる。
[数５]
ΔＶ＝（光電変換素子の出力範囲）／（Ａ／Ｄ変換の分解能）
ここで、光電変換素子の出力範囲を１.２[Ｖ]、Ａ／Ｄ変換の分解能を１２ビットとしたとき、数式５は、以下のとおりになる。
[数６]
ΔＶ＝１.２[Ｖ]／２¹²
また、第１の配線と第２の配線のいずれもが、アルミで構成され（ρ＝ρ´＝２．６５×１０^-8[Ω/ｍ]）、配線の厚さが、０．２５×１０^-6[ｍ]、配線幅が、０．２５×１０^-6[ｍ]（Ｓ＝Ｓ´＝０．２５×１０^-6[ｍ]×０．２５×１０^-6[ｍ]）、第１の配線と第２の配線に流れる電流ｉを６．０×１０^-6[Ａ]とし、ΔＶが数式６の値である
場合には、数式４は、以下のとおりになる。
[数７]
（l_1-1´＋l₂´）−（l_1-1＋l₂）≦１．１５×１０^-3[ｍ]
この場合、列毎の第１の配線と第２の配線における配線長の和の差分が、１．１５×１０^-3[ｍ]以下であれば、列毎の第１の配線と第２の配線における配線長は、略等しいことになる。

なお、上記計算では、列毎の第１の配線と第２の配線における配線長が、略等しい例の一例を示したものであり、例えば、第１の配線と第２の配線が、銅で構成される場合には、数式２と数式３における抵抗率ρを、銅の抵抗率（１．６８×１０^-8[Ω/ｍ]）にして計算すればよい。

また、上記計算では、第１の配線と第２の配線に流れる電流ｉを６．０×１０^-6[Ａ]としたが、第１の配線と第２の配線に流れる電流ｉが異なる電流値となる場合には、数式４に、その異なる電流値を代入して計算すればよい。

また、上記計算では、光電変換素子の出力範囲を１.２Ｖ、Ａ／Ｄ変換の分解能を１２ビットとして計算したが、これに限らず、光電変換素子の出力範囲や、Ａ／Ｄ変換の分解能が異なる場合には、数式５に、適宜異なる値を代入して計算すればよい。

また、上記計算では、配線の断面積Ｓが同じ場合について、説明したが、これに限らず、列毎に配線幅や配線厚さ等が異なる場合には、数式２と数式３における断面積Ｓを適宜変更して計算すればよい。

このように、本実施形態における固体撮像装置１は、第１の配線における配線長と、第２の配線長との和が、列毎に略等しいので、画素部１１から列処理回路２１までの配線抵抗が列毎に略等しい。このため、同じ光量の光を画素部１１に入力した場合に、列処理回路２１から出力される信号は、列毎に等しくなる。よって、各列における配線抵抗の違いにより発生する電圧降下のばらつきを抑制することができ、電圧降下のばらつきに起因するノイズを抑制することができる。

以上のことから、本実施形態における固体撮像装置１は、高品質な画像信号を生成することができる。

（第２の実施形態）
次に、第１の実施形態の固体撮像装置１を搭載した撮像装置について説明する。図８は、本発明の実施形態による固体撮像装置１を搭載した撮像装置（例えば、デジタル一眼カメラ、内視鏡、顕微鏡等）の概略構成を示したブロック図である。

図８に示した撮像装置７は、レンズユニット部２、固体撮像装置１、画像信号処理装置３、記録装置４、カメラ制御装置５、表示装置６から構成される。

レンズユニット部２は、カメラ制御装置５によってズーム、フォーカス、絞りなどが駆動制御され、被写体像を固体撮像装置１に結像させる。

固体撮像装置１は、第１の実施形態の固体撮像装置１である。固体撮像装置１は、カメラ制御装置５によって駆動・制御され、レンズユニット部２を介して固体撮像装置１内に入射した被写体光を電気信号に変換し、入射光量に応じた画像信号を画像信号処理装置３に出力する。

画像信号処理装置３は、固体撮像装置１から入力された画像信号に対して、信号の増幅、画像データへの変換および各種の補正、画像データの圧縮などの処理を行う。画像信号処理装置３は、各処理における画像データの一時記憶手段として図示しないメモリを利用する。

記録装置４は、半導体メモリなどの着脱可能な記録媒体であり、画像データの記録または読み出しを行う。

カメラ制御装置５は、撮像装置７の全体の制御を行う制御装置である。

表示装置６は、固体撮像装置１に結像され、画像信号処理装置３によって処理された画像データ、または記録装置４から読み出された画像データに基づく画像を表示する液晶などの表示装置である。

上記に述べたように、本実施形態の撮像装置７は、第１の実施形態の固体撮像装置１を搭載する。これにより、本実施形態の撮像装置７に備えた画像信号処理装置３は、列毎の配線抵抗のばらつきに起因するノイズを抑制した画像データを生成することができる。このことより、本実施形態の撮像装置７では、高品質な画像データを出力することができる。

なお、本発明における具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。また、本発明における回路構成および駆動方法の具体的な構成は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更をすることができる。

また、単位画素の行方向および列方向の配置は、本発明を実施するための形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において単位画素を配置する行方向および列方向の数を変更することができる。

また、本発明の実施形態に係る固体撮像装置は、２枚の基板が接続部により接続されていてもよいし、３枚以上の基板が接続部で接続されていてもよい。３枚以上の基板が接続部で接続される固体撮像装置の場合、そのうちの２枚が請求項に係る第１の基板と第２の基板に相当する。

以上、本発明の実施形態について、図面を参照して説明してきたが、具体的な構成はこの実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲においての種々の変更も含まれる。

１・・・固体撮像装置、２・・・レンズユニット部、３・・・画像信号処理装置、４・・・記録装置、５・・・カメラ制御装置、６・・・表示装置、７・・・撮像装置、１０・・・第１の基板、１１・・・画素部、１１−１〜１１−４・・・画素部、１１−１´〜１１−４´・・・画素部、１２・・・垂直走査回路、１３・・・制御信号線、１４・・・垂直信号線、２０・・・第２の基板、２１・・・列処理回路、２１´・・・列処理回路、２２・・・水平走査回路、２２´・・・水平走査回路、３０・・・接続部、３０´・・・接続部、１０１・・・光電変換素子、１０２・・・転送トランジスタ、１０３・・・ＦＤ（フローティングディフュージョン）、１０４・・・リセットトランジスタ、１０５・・・増幅トランジスタ、１０６・・・電流源、１０７・・・選択トランジスタ、

Claims

第１の基板と第２の基板とが積層され、接続部によって電気的に接続された固体撮像装置であって、
前記第１の基板は、
行列状に配置され、入射光量に応じた信号を出力する画素部と、
前記画素部と、前記接続部を接続する第１の配線部と、
を備え、
前記第２の基板は、
前記画素部で発生した信号を処理する列処理回路と、
前記接続部と、前記処理回路を接続する第２の配線部と、
を備え、
前記第１の配線部の配線抵抗と前記第２の配線部の配線抵抗との和は、列毎に略等しい
ことを特徴とする固体撮像装置。
前記第１の配線部の配線長と前記第２の配線部の配線長との和は、列毎に略等しい
ことを特徴とする請求項１に記載の固体撮像装置。
請求項１または請求項２に記載の固体撮像装置を備える撮像装置。