JPH11186449A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH11186449A JPH11186449A JP35680097A JP35680097A JPH11186449A JP H11186449 A JPH11186449 A JP H11186449A JP 35680097 A JP35680097 A JP 35680097A JP 35680097 A JP35680097 A JP 35680097A JP H11186449 A JPH11186449 A JP H11186449A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- integrated circuit
- semiconductor device
- electrode portion
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】
【課題】 生産性が高く、かつ品質が安定し信頼性の高
いＣＳＰ構造を有する半導体装置およびその製造方法を
提供する。 【解決手段】 ＩＣ集積回路１と回路基板２をダイボン
ド材３を用いて固着し、ＩＣ集積回路１上の電極部４と
回路基板２上の第一電極部５を金線７により電気的に接
続すると共に、樹脂封止された半導体パッケージの外部
端子として第一および第二半田バンプ８ａ、８ｂを有す
るＣＳＰ構造の半導体装置において、金型を用いたトラ
ンスファ成形時に、第一半田バンプ８ａを封止用金型１
２に接触させた状態で樹脂封止することにより、封止樹
脂９の表面に第一半田バンプ８ａを露出させることがで
き、その露出した第一半田バンプ８ａ部に第二半田バン
プ８ｂを接合して半導体パッケージの外部端子を形成す
る。
いＣＳＰ構造を有する半導体装置およびその製造方法を
提供する。 【解決手段】 ＩＣ集積回路１と回路基板２をダイボン
ド材３を用いて固着し、ＩＣ集積回路１上の電極部４と
回路基板２上の第一電極部５を金線７により電気的に接
続すると共に、樹脂封止された半導体パッケージの外部
端子として第一および第二半田バンプ８ａ、８ｂを有す
るＣＳＰ構造の半導体装置において、金型を用いたトラ
ンスファ成形時に、第一半田バンプ８ａを封止用金型１
２に接触させた状態で樹脂封止することにより、封止樹
脂９の表面に第一半田バンプ８ａを露出させることがで
き、その露出した第一半田バンプ８ａ部に第二半田バン
プ８ｂを接合して半導体パッケージの外部端子を形成す
る。
Description
【０００１】
【発明の属する技術分野】この発明は、樹脂封止型の半
導体装置に係り、特にＣＳＰ（Chip Scale Package）構
造を有する半導体装置およびその製造方法に関するもの
である。
導体装置に係り、特にＣＳＰ（Chip Scale Package）構
造を有する半導体装置およびその製造方法に関するもの
である。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、半導体パ
ッケージの外形寸法がＩＣ集積回路の寸法に近い半導体
装置の開発が進められている。ＩＣ集積回路の寸法に近
い外形寸法を有する半導体パッケージとして、一般的に
ＣＳＰと呼ばれる樹脂封止構造を有する半導体パッケー
ジが提案されている。
ッケージの外形寸法がＩＣ集積回路の寸法に近い半導体
装置の開発が進められている。ＩＣ集積回路の寸法に近
い外形寸法を有する半導体パッケージとして、一般的に
ＣＳＰと呼ばれる樹脂封止構造を有する半導体パッケー
ジが提案されている。
【０００３】
【発明が解決しようとする課題】従来のＣＳＰ構造を有
する半導体パッケージは、ポッティング法を用いて樹脂
封止されているため、生産性が低く、また品質および信
頼性においても問題があった。
する半導体パッケージは、ポッティング法を用いて樹脂
封止されているため、生産性が低く、また品質および信
頼性においても問題があった。
【０００４】この発明は、上記のような問題を解決する
ためになされたもので、生産性が高く、かつ品質が安定
し信頼性の高いＣＳＰ構造を有する半導体装置およびそ
の製造方法を提供することを目的とする。
ためになされたもので、生産性が高く、かつ品質が安定
し信頼性の高いＣＳＰ構造を有する半導体装置およびそ
の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】この発明に係わる半導体
装置は、ＩＣ集積回路と、ＩＣ集積回路より小さい面積
を有する回路基板と、ＩＣ集積回路を回路基板に固着す
るダイボンド材と、ＩＣ集積回路上に形成された電極部
と回路基板上に形成された第一電極部とを電気的に接続
する導線と、回路基板上に形成され、第一電極部に電気
的に接続された第二電極部に接合された第一半田バンプ
と、各構成要素を包含し半導体パッケージを構成する封
止樹脂を備え、第一半田バンプの一部は封止樹脂の表面
に露出するよう構成されると共に、第一半田バンプの露
出部に半導体パッケージの外部端子となる第二半田バン
プが接合されるものである。また、第一半田バンプは、
樹脂封止時の封止用金型の温度より融点が高い高融点半
田により構成され、かつ第二半田バンプは共晶半田によ
って構成されるものである。また、第一半田バンプは、
半田ペースト等の半田材を積み重ねることにより形成さ
れた箔状の半田バンプからなるものである。また、半導
体パッケージには放熱板が取り付けられているものであ
る。
装置は、ＩＣ集積回路と、ＩＣ集積回路より小さい面積
を有する回路基板と、ＩＣ集積回路を回路基板に固着す
るダイボンド材と、ＩＣ集積回路上に形成された電極部
と回路基板上に形成された第一電極部とを電気的に接続
する導線と、回路基板上に形成され、第一電極部に電気
的に接続された第二電極部に接合された第一半田バンプ
と、各構成要素を包含し半導体パッケージを構成する封
止樹脂を備え、第一半田バンプの一部は封止樹脂の表面
に露出するよう構成されると共に、第一半田バンプの露
出部に半導体パッケージの外部端子となる第二半田バン
プが接合されるものである。また、第一半田バンプは、
樹脂封止時の封止用金型の温度より融点が高い高融点半
田により構成され、かつ第二半田バンプは共晶半田によ
って構成されるものである。また、第一半田バンプは、
半田ペースト等の半田材を積み重ねることにより形成さ
れた箔状の半田バンプからなるものである。また、半導
体パッケージには放熱板が取り付けられているものであ
る。
【０００６】さらにこの発明に係る半導体装置の製造方
法は、ＩＣ集積回路をダイボンド材を介して回路基板に
固着する工程と、ＩＣ集積回路上に形成された電極部と
回路基板上に形成された第一電極部を電気的に接続する
工程と、回路基板上に形成され、第一電極部に電気的に
接続された第二電極部に球状の第一半田バンプを接合す
る工程と、ＩＣ集積回路をダイボンドした回路基板を封
止用金型内に配置し、第一半田バンプを封止用金型で押
圧すると共に、封止樹脂を注入してトランスファ成形し
半導体パッケージを形成する工程と、半導体パッケージ
を上記封止用金型から離型する工程を含むものである。
また、第一半田バンプを、封止用金型と接触させた状態
で封止樹脂を注入することにより、その一部を封止樹脂
の表面に露出させるようにしたものである。また、ＩＣ
集積回路とダイボンドされる回路基板は、二乃至四分割
され、各々が支持部を介して所定の枠部に固定されてい
るものである。さらに、回路基板は、一つの枠部に複数
個支持された状態でＩＣ集積回路がダイボンドされ、封
止用金型に配置されてトランスファ成形されるものであ
る。また、ダイボンド材は、テープ状に形成されたもの
を用いるものである。
法は、ＩＣ集積回路をダイボンド材を介して回路基板に
固着する工程と、ＩＣ集積回路上に形成された電極部と
回路基板上に形成された第一電極部を電気的に接続する
工程と、回路基板上に形成され、第一電極部に電気的に
接続された第二電極部に球状の第一半田バンプを接合す
る工程と、ＩＣ集積回路をダイボンドした回路基板を封
止用金型内に配置し、第一半田バンプを封止用金型で押
圧すると共に、封止樹脂を注入してトランスファ成形し
半導体パッケージを形成する工程と、半導体パッケージ
を上記封止用金型から離型する工程を含むものである。
また、第一半田バンプを、封止用金型と接触させた状態
で封止樹脂を注入することにより、その一部を封止樹脂
の表面に露出させるようにしたものである。また、ＩＣ
集積回路とダイボンドされる回路基板は、二乃至四分割
され、各々が支持部を介して所定の枠部に固定されてい
るものである。さらに、回路基板は、一つの枠部に複数
個支持された状態でＩＣ集積回路がダイボンドされ、封
止用金型に配置されてトランスファ成形されるものであ
る。また、ダイボンド材は、テープ状に形成されたもの
を用いるものである。
【０００７】また、ＩＣ集積回路をダイボンド材を介し
て回路基板に固着する工程と、ＩＣ集積回路上に形成さ
れた電極部と回路基板上に形成された第一電極部を電気
的に接続する工程と、回路基板上に形成され、第一電極
部に電気的に接続された第二電極部に第一半田バンプを
接合する工程と、ＩＣ集積回路の回路基板とダイボンド
されていない面に放熱板を接合する工程と、ＩＣ集積回
路および放熱板を有する回路基板を封止用金型内に配置
し封止樹脂を注入してトランスファ成形し半導体パッケ
ージを形成する工程と、半導体パッケージを封止用金型
から離型し、回路基板を支持部から切り離す工程を含む
ものである。また、放熱板の端面に、斜面状あるいは階
段状の切り欠き部が形成されているものである。
て回路基板に固着する工程と、ＩＣ集積回路上に形成さ
れた電極部と回路基板上に形成された第一電極部を電気
的に接続する工程と、回路基板上に形成され、第一電極
部に電気的に接続された第二電極部に第一半田バンプを
接合する工程と、ＩＣ集積回路の回路基板とダイボンド
されていない面に放熱板を接合する工程と、ＩＣ集積回
路および放熱板を有する回路基板を封止用金型内に配置
し封止樹脂を注入してトランスファ成形し半導体パッケ
ージを形成する工程と、半導体パッケージを封止用金型
から離型し、回路基板を支持部から切り離す工程を含む
ものである。また、放熱板の端面に、斜面状あるいは階
段状の切り欠き部が形成されているものである。
【０００８】
【発明の実施の形態】実施の形態１．以下、この発明の
一実施の形態である半導体装置およびその製造方法を図
について説明する。図１〜図４はこの発明の実施の形態
１を示す図で、図１は実施の形態１による半導体装置の
断面図、図２は実施の形態１による半導体装置を示す斜
視図で、一部内部構造を示している。図３は実施の形態
１による半導体装置に用いられる回路基板の形状例を示
す平面図、図４は実施の形態１による半導体装置の製造
方法を説明するための断面図である。図において、１は
ＩＣ集積回路、２は回路基板、３はＩＣ集積回路１を回
路基板２に取り付けるペースト状のダイボンド材、４は
ＩＣ集積回路１上に形成された電極部、５、６は回路基
板２上に形成された第一電極部と第二電極部で、第一電
極部５と第二電極部６は配線を介して電気的に接続され
ている。７はＩＣ集積回路１上に形成された電極部４と
回路基板２上に形成された第一電極部５を電気的に接続
する金線、８ａ、８ｂは半導体パッケージの外部端子と
なる第一半田バンプと第二半田バンプで、第一半田バン
プ８ａは回路基板２上の第二電極部６と接合し、第二半
田バンプ８ｂは第一半田バンプ８ａに接合される。９は
ＩＣ集積回路１および回路基板２を包含し半導体パッケ
ージを形成する封止樹脂、１０は回路基板２を枠（図持
せず）に支持する支持部、１１は第一半田バンプ８ａを
構成する半田ボール、１２は上下一対の封止用金型であ
る。
一実施の形態である半導体装置およびその製造方法を図
について説明する。図１〜図４はこの発明の実施の形態
１を示す図で、図１は実施の形態１による半導体装置の
断面図、図２は実施の形態１による半導体装置を示す斜
視図で、一部内部構造を示している。図３は実施の形態
１による半導体装置に用いられる回路基板の形状例を示
す平面図、図４は実施の形態１による半導体装置の製造
方法を説明するための断面図である。図において、１は
ＩＣ集積回路、２は回路基板、３はＩＣ集積回路１を回
路基板２に取り付けるペースト状のダイボンド材、４は
ＩＣ集積回路１上に形成された電極部、５、６は回路基
板２上に形成された第一電極部と第二電極部で、第一電
極部５と第二電極部６は配線を介して電気的に接続され
ている。７はＩＣ集積回路１上に形成された電極部４と
回路基板２上に形成された第一電極部５を電気的に接続
する金線、８ａ、８ｂは半導体パッケージの外部端子と
なる第一半田バンプと第二半田バンプで、第一半田バン
プ８ａは回路基板２上の第二電極部６と接合し、第二半
田バンプ８ｂは第一半田バンプ８ａに接合される。９は
ＩＣ集積回路１および回路基板２を包含し半導体パッケ
ージを形成する封止樹脂、１０は回路基板２を枠（図持
せず）に支持する支持部、１１は第一半田バンプ８ａを
構成する半田ボール、１２は上下一対の封止用金型であ
る。
【０００９】次に、製造工程について説明する。まず図
３に示すように、トランスファーが容易なように二分割
もしくは四分割され、そのコーナー部もしくは辺部を延
長して形成された支持部１０により枠に支持された状態
の回路基板２に、ダイボンド材３を用いてＩＣ集積回路
１を固着し、ＩＣ集積回路１上に形成された電極部４と
回路基板２上に形成された第一電極部５を金線７により
電気的に接続する。次に、回路基板２上に形成された第
二電極部６に半田ボール１１を接合する。次に図４
（ａ）に示すように、ＩＣ集積回路１とダイボンドさ
れ、半田ボール１１を搭載した回路基板２を封止用金型
１２内に配置する。次に図４（ｂ）に示すように、上下
一対の封止用金型１２を閉じて回路基板２を封止用金型
１２で挟み込む。このとき、半田ボール１１は封止用金
型１２と接触し、半田ボール１１は封止用金型１２に押
しつぶされた状態（第一半田バンプ８ａ）となる。次に
図４（ｃ）に示すように、封止金型１２内に封止樹脂７
を充填し、トランスファ成形する。このとき、第一半田
バンプ８ａは封止用金型１２と密着した状態にあるた
め、第一半田バンプ８ａと封止用金型１２の間には封止
樹脂９は介在しない。次に封止用金型１２を開放し（図
４（ｄ））、その後枠から回路基板２を切り離す（図４
（ｅ））。次に図４（ｆ）に示すように、封止樹脂９の
表面に露出している第一半田バンプ８ａ上に第二半田バ
ンプ（半田ボール）８ｂを接合し、半導体パッケージの
外部端子を形成する。
３に示すように、トランスファーが容易なように二分割
もしくは四分割され、そのコーナー部もしくは辺部を延
長して形成された支持部１０により枠に支持された状態
の回路基板２に、ダイボンド材３を用いてＩＣ集積回路
１を固着し、ＩＣ集積回路１上に形成された電極部４と
回路基板２上に形成された第一電極部５を金線７により
電気的に接続する。次に、回路基板２上に形成された第
二電極部６に半田ボール１１を接合する。次に図４
（ａ）に示すように、ＩＣ集積回路１とダイボンドさ
れ、半田ボール１１を搭載した回路基板２を封止用金型
１２内に配置する。次に図４（ｂ）に示すように、上下
一対の封止用金型１２を閉じて回路基板２を封止用金型
１２で挟み込む。このとき、半田ボール１１は封止用金
型１２と接触し、半田ボール１１は封止用金型１２に押
しつぶされた状態（第一半田バンプ８ａ）となる。次に
図４（ｃ）に示すように、封止金型１２内に封止樹脂７
を充填し、トランスファ成形する。このとき、第一半田
バンプ８ａは封止用金型１２と密着した状態にあるた
め、第一半田バンプ８ａと封止用金型１２の間には封止
樹脂９は介在しない。次に封止用金型１２を開放し（図
４（ｄ））、その後枠から回路基板２を切り離す（図４
（ｅ））。次に図４（ｆ）に示すように、封止樹脂９の
表面に露出している第一半田バンプ８ａ上に第二半田バ
ンプ（半田ボール）８ｂを接合し、半導体パッケージの
外部端子を形成する。
【００１０】なお、封止用金型１２により押しつぶされ
る半田ボール１１（第一半田バンプ８ａ）を構成する半
田は、融点が低く急激に軟化する共晶半田では、封止用
金型１２に付着したり、外形を保持できず封止樹脂９の
表面に露出する電極を構成できないため、樹脂封止時の
封止用金型１２の温度より少なくとも２０゜Ｃ以上融点
が高い高融点接合材料（Ｓｎ９５％、Ａｇ５％含有、融
点２２０゜Ｃ）を用いる。また、第二半田バンプ８ｂを
構成する半田は、ＣＳＰの特徴であるセルフアライメン
トを確実に行えるようにするため、共晶半田を用いる。
また、半田ボール１１の代わりにスクリーン印刷、ある
いはスパッタ等により半田材を積み上げることにより形
成された箔状の半田バンプを用いてもよい。ただし、箔
状の半田バンプは、トランスファ成形時に半田材が封止
用金型１２と密着する厚みを有することが必要である。
る半田ボール１１（第一半田バンプ８ａ）を構成する半
田は、融点が低く急激に軟化する共晶半田では、封止用
金型１２に付着したり、外形を保持できず封止樹脂９の
表面に露出する電極を構成できないため、樹脂封止時の
封止用金型１２の温度より少なくとも２０゜Ｃ以上融点
が高い高融点接合材料（Ｓｎ９５％、Ａｇ５％含有、融
点２２０゜Ｃ）を用いる。また、第二半田バンプ８ｂを
構成する半田は、ＣＳＰの特徴であるセルフアライメン
トを確実に行えるようにするため、共晶半田を用いる。
また、半田ボール１１の代わりにスクリーン印刷、ある
いはスパッタ等により半田材を積み上げることにより形
成された箔状の半田バンプを用いてもよい。ただし、箔
状の半田バンプは、トランスファ成形時に半田材が封止
用金型１２と密着する厚みを有することが必要である。
【００１１】この発明によれば、半導体装置の封止をト
ランスファ成形とすることにより品質が安定し、信頼性
の高いＣＳＰ構造を有する半導体装置を得ることができ
る。また、現在は各社各様である半導体パッケージの実
装用パッド（回路基板の外部電極）の配列が規格化さ
れ、共通化されれば、ＩＣ集積回路が小型化された場合
でも半導体パッケージの外形が変わらないため、同じ封
止用金型を用いて半導体パッケージを製造することがで
きる。また、封止用金型１２により半田ボール１１を押
しつぶすことにより、封止用金型１２に第一半田バンプ
８ａが密着した状態で樹脂封止を行うため、封止樹脂９
の表面に外部との接続用の電極部を容易に露出させるこ
とができ、製造工程を簡略化できる。
ランスファ成形とすることにより品質が安定し、信頼性
の高いＣＳＰ構造を有する半導体装置を得ることができ
る。また、現在は各社各様である半導体パッケージの実
装用パッド（回路基板の外部電極）の配列が規格化さ
れ、共通化されれば、ＩＣ集積回路が小型化された場合
でも半導体パッケージの外形が変わらないため、同じ封
止用金型を用いて半導体パッケージを製造することがで
きる。また、封止用金型１２により半田ボール１１を押
しつぶすことにより、封止用金型１２に第一半田バンプ
８ａが密着した状態で樹脂封止を行うため、封止樹脂９
の表面に外部との接続用の電極部を容易に露出させるこ
とができ、製造工程を簡略化できる。
【００１２】実施の形態２．図５はこの発明の実施の形
態２を示す半導体装置に用いられる回路基板形成時の状
態の平面図である。図において、２は回路基板、１３は
複数の回路基板２を支持部１０を介して支持する枠部で
ある。本実施の形態では、図５に示すように、複数個の
回路基板２がそのコーナー部もしくは辺部から延長され
た支持部１０を介して枠部１３に支持されている。枠部
１３に支持された状態の回路基板２に、実施の形態１と
同様にダイボンド材を用いてＩＣ集積回路を固着し、Ｉ
Ｃ集積回路上の電極部と回路基板上の電極部を金線によ
り電気的に接続すると共に半導体パッケージの外部端子
となる部分に半田ボールを配置した後、枠部１３に支持
された状態で回路基板２を封止用金型内に配置し、トラ
ンスファ成形を行い半導体パッケージを形成する。本実
施の形態によれば、複数個の回路基板２が枠部１３に支
持された状態で同時にトランスファ成形を行うため、製
造工数を削減でき、生産性の向上および製造コストの低
減を図ることができる。
態２を示す半導体装置に用いられる回路基板形成時の状
態の平面図である。図において、２は回路基板、１３は
複数の回路基板２を支持部１０を介して支持する枠部で
ある。本実施の形態では、図５に示すように、複数個の
回路基板２がそのコーナー部もしくは辺部から延長され
た支持部１０を介して枠部１３に支持されている。枠部
１３に支持された状態の回路基板２に、実施の形態１と
同様にダイボンド材を用いてＩＣ集積回路を固着し、Ｉ
Ｃ集積回路上の電極部と回路基板上の電極部を金線によ
り電気的に接続すると共に半導体パッケージの外部端子
となる部分に半田ボールを配置した後、枠部１３に支持
された状態で回路基板２を封止用金型内に配置し、トラ
ンスファ成形を行い半導体パッケージを形成する。本実
施の形態によれば、複数個の回路基板２が枠部１３に支
持された状態で同時にトランスファ成形を行うため、製
造工数を削減でき、生産性の向上および製造コストの低
減を図ることができる。
【００１３】実施の形態３．実施の形態１では、ＩＣ集
積回路１と回路基板２の固着にはペースト状のダイボン
ド材３を用いたが、テープ状のダイボンド材を用いるこ
とにより、作業性の向上、ダイボンド材の厚みの均一
化、取付安定性の向上を図ることができ、半導体装置の
品質および信頼性向上において一層の効果が得られる。
積回路１と回路基板２の固着にはペースト状のダイボン
ド材３を用いたが、テープ状のダイボンド材を用いるこ
とにより、作業性の向上、ダイボンド材の厚みの均一
化、取付安定性の向上を図ることができ、半導体装置の
品質および信頼性向上において一層の効果が得られる。
【００１４】実施の形態４．図６はこの発明の実施の形
態４を示す半導体装置の断面図である。図において、１
４ａ、１４ｂは放熱板で、図６（ａ）および図６（ｂ）
は、フィンのない放熱板１４ａとフィンを有する放熱板
１４ｂを取り付けた例を示している。なお、その他の構
成は図１に示す実施の形態１と同様であるので説明を省
略する。放熱板１４ａもしくは１４ｂを、樹脂封止後に
封止樹脂９が介在しないＩＣ集積回路１の裏面側（回路
基板２とダイボンドされていない面）に接合する。本実
施の形態によれば、ＩＣ集積回路１からの発熱を放熱板
１４ａもしくは１４ｂを介して効率よく外部に放熱でき
るため、ＩＣ集積回路１の長寿命化および信頼性の高い
半導体装置を提供することができる。
態４を示す半導体装置の断面図である。図において、１
４ａ、１４ｂは放熱板で、図６（ａ）および図６（ｂ）
は、フィンのない放熱板１４ａとフィンを有する放熱板
１４ｂを取り付けた例を示している。なお、その他の構
成は図１に示す実施の形態１と同様であるので説明を省
略する。放熱板１４ａもしくは１４ｂを、樹脂封止後に
封止樹脂９が介在しないＩＣ集積回路１の裏面側（回路
基板２とダイボンドされていない面）に接合する。本実
施の形態によれば、ＩＣ集積回路１からの発熱を放熱板
１４ａもしくは１４ｂを介して効率よく外部に放熱でき
るため、ＩＣ集積回路１の長寿命化および信頼性の高い
半導体装置を提供することができる。
【００１５】実施の形態５．実施の形態４では、ＩＣ集
積回路１と回路基板２を樹脂封止した後に放熱板１４ａ
を取り付けたが、図７に示すように、放熱板１４をＩＣ
集積回路１の裏面側に接合した後に樹脂封止を行っても
よい。図７は実施の形態５による半導体装置の製造方法
を説明するための断面図である。図において、１４は放
熱板、１５は放熱板１４をＩＣ集積回路１に接合する接
合材料である。なお、その他の構成は図４に示す実施の
形態１と同様であるので説明を省略する。
積回路１と回路基板２を樹脂封止した後に放熱板１４ａ
を取り付けたが、図７に示すように、放熱板１４をＩＣ
集積回路１の裏面側に接合した後に樹脂封止を行っても
よい。図７は実施の形態５による半導体装置の製造方法
を説明するための断面図である。図において、１４は放
熱板、１５は放熱板１４をＩＣ集積回路１に接合する接
合材料である。なお、その他の構成は図４に示す実施の
形態１と同様であるので説明を省略する。
【００１６】本実施の形態による半導体装置の製造方法
は、まず図７（ａ）に示すように、半田ボール１１を搭
載した回路基板２とダイボンドされたＩＣ集積回路１の
裏面側（回路基板２とダイボンドされていない面）に放
熱板１４を接合する。このとき、ＩＣ集積回路１の裏面
側にメタライズを施すことにより、半田等の接合材料１
５を用いて容易に放熱板１４をＩＣ集積回路１に接合さ
せることができる。次に図７（ｂ）に示すように、放熱
板１４が接合されたＩＣ集積回路１をダイボンドした回
路基板２を封止用金型１２内に配置する。以降は実施の
形態１と同様の方法により半導体装置を形成する（図７
（ｃ））。また、図８（ａ）および図８（ｂ）は、ＩＣ
集積回路１に接合された放熱板１４の構造を示す断面図
で、図８（ａ）に示すように放熱板１４の端面に斜め形
状の切り欠き部１６、あるいは図８（ｂ）に示すように
放熱板１４の端面に階段状の切り欠き部１６を設けるこ
とにより、樹脂封止工程において封止樹脂９が放熱板１
４の切り欠き部１６に回り込み、実装工程時等に放熱板
１４が離脱するのを防止することができる。本実施の形
態によれば、半導体装置への放熱板１４の取り付けを簡
略化することができると共に、放熱板１４の離脱を防止
することができる。
は、まず図７（ａ）に示すように、半田ボール１１を搭
載した回路基板２とダイボンドされたＩＣ集積回路１の
裏面側（回路基板２とダイボンドされていない面）に放
熱板１４を接合する。このとき、ＩＣ集積回路１の裏面
側にメタライズを施すことにより、半田等の接合材料１
５を用いて容易に放熱板１４をＩＣ集積回路１に接合さ
せることができる。次に図７（ｂ）に示すように、放熱
板１４が接合されたＩＣ集積回路１をダイボンドした回
路基板２を封止用金型１２内に配置する。以降は実施の
形態１と同様の方法により半導体装置を形成する（図７
（ｃ））。また、図８（ａ）および図８（ｂ）は、ＩＣ
集積回路１に接合された放熱板１４の構造を示す断面図
で、図８（ａ）に示すように放熱板１４の端面に斜め形
状の切り欠き部１６、あるいは図８（ｂ）に示すように
放熱板１４の端面に階段状の切り欠き部１６を設けるこ
とにより、樹脂封止工程において封止樹脂９が放熱板１
４の切り欠き部１６に回り込み、実装工程時等に放熱板
１４が離脱するのを防止することができる。本実施の形
態によれば、半導体装置への放熱板１４の取り付けを簡
略化することができると共に、放熱板１４の離脱を防止
することができる。
【００１７】
【発明の効果】以上のように、この発明によれば、半導
体装置の封止をトランスファ成形とすることにより品質
が安定し、信頼性の高い半導体装置を得ることができ
る。また、封止用金型で半田ボールを押しつぶすことに
より、封止用金型に半田バンプが密着した状態で樹脂封
止を行うため、封止樹脂の表面に外部との接続用の電極
部を容易に露出させることができ、製造工程を簡略化で
きる。また、請求項４に係る発明によれば、ＩＣ集積回
路からの発熱を放熱板を介して効率よく外部に放熱でき
るため、ＩＣ集積回路の長寿命化および信頼性の高い半
導体装置を提供することができる。また、請求項７およ
び８に係る発明によれば、回路基板は二乃至四分割され
ていると共に、複数個の回路基板が支持部を介して枠部
に支持された状態で同時にトランスファ成形を行うた
め、製造工数を削減でき、生産性の向上および製造コス
トの低減を図ることができる。また、請求項９に係る発
明によれば、ＩＣ集積回路と回路基板の固着にテープ状
のダイボンド材を用いることにより、作業性の向上、ダ
イボンド材の厚みの均一化、取付安定性の向上を図るこ
とができ、半導体装置の品質および信頼性向上において
一層の効果が得られる。また、請求項１０および１１に
係る発明によれば、半導体装置への放熱板の取り付けを
簡略化することができると共に、放熱板の離脱を防止す
ることができる。
体装置の封止をトランスファ成形とすることにより品質
が安定し、信頼性の高い半導体装置を得ることができ
る。また、封止用金型で半田ボールを押しつぶすことに
より、封止用金型に半田バンプが密着した状態で樹脂封
止を行うため、封止樹脂の表面に外部との接続用の電極
部を容易に露出させることができ、製造工程を簡略化で
きる。また、請求項４に係る発明によれば、ＩＣ集積回
路からの発熱を放熱板を介して効率よく外部に放熱でき
るため、ＩＣ集積回路の長寿命化および信頼性の高い半
導体装置を提供することができる。また、請求項７およ
び８に係る発明によれば、回路基板は二乃至四分割され
ていると共に、複数個の回路基板が支持部を介して枠部
に支持された状態で同時にトランスファ成形を行うた
め、製造工数を削減でき、生産性の向上および製造コス
トの低減を図ることができる。また、請求項９に係る発
明によれば、ＩＣ集積回路と回路基板の固着にテープ状
のダイボンド材を用いることにより、作業性の向上、ダ
イボンド材の厚みの均一化、取付安定性の向上を図るこ
とができ、半導体装置の品質および信頼性向上において
一層の効果が得られる。また、請求項１０および１１に
係る発明によれば、半導体装置への放熱板の取り付けを
簡略化することができると共に、放熱板の離脱を防止す
ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による半導体装置を
示す断面図である。
示す断面図である。
【図２】 この発明の実施の形態１による半導体装置を
示す斜視図である。
示す斜視図である。
【図３】 この発明の実施の形態１による半導体装置の
回路基板を示す平面図である。
回路基板を示す平面図である。
【図４】 この発明の実施の形態１による半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図５】 この発明の実施の形態２による半導体装置の
回路基板を示す平面図である。
回路基板を示す平面図である。
【図６】 この発明の実施の形態４による半導体装置を
示す断面図である。
示す断面図である。
【図７】 この発明の実施の形態５による半導体装置の
製造工程を示す断面図である。
製造工程を示す断面図である。
【図８】 この発明の実施の形態５による半導体装置の
放熱板の形状を示す断面図である。
放熱板の形状を示す断面図である。
１ ＩＣ集積回路、２ 回路基板、３ ダイボンド材、
４ 電極部、５ 第一電極部、６ 第二電極部、７ 金
線、８ａ、第一半田バンプ、８ｂ 第二半田バンプ、９
封止樹脂、１０ 支持部、１１ 半田ボール、１２
封止用金型、１３ 枠部、１４、１４ａ、１４ｂ 放熱
板、１５ 接合材料、１６ 切り欠き部。
４ 電極部、５ 第一電極部、６ 第二電極部、７ 金
線、８ａ、第一半田バンプ、８ｂ 第二半田バンプ、９
封止樹脂、１０ 支持部、１１ 半田ボール、１２
封止用金型、１３ 枠部、１４、１４ａ、１４ｂ 放熱
板、１５ 接合材料、１６ 切り欠き部。
Claims (11)
- 【請求項１】 ＩＣ集積回路と、 上記ＩＣ集積回路より小さい面積を有する回路基板と、 上記ＩＣ集積回路を上記回路基板に固着するダイボンド
材と、 上記ＩＣ集積回路上に形成された電極部と上記回路基板
上に形成された第一電極部とを電気的に接続する導線
と、 上記回路基板上に形成され、上記第一電極部に電気的に
接続された第二電極部に接合された第一半田バンプと、 上記各構成要素を包含し半導体パッケージを構成する封
止樹脂を備え、 上記第一半田バンプの一部は上記封止樹脂の表面に露出
するよう構成されると共に、上記第一半田バンプの露出
部に上記半導体パッケージの外部端子となる第二半田バ
ンプが接合されることを特徴とする半導体装置。 - 【請求項２】 第一半田バンプは、樹脂封止時の封止用
金型の温度より融点が高い高融点半田により構成され、
かつ第二半田バンプは共晶半田によって構成されること
を特徴とする請求項１記載の半導体装置。 - 【請求項３】 第一半田バンプは、半田ペースト等の半
田材を積み重ねることにより形成された箔状の半田バン
プからなることを特徴とする請求項１または請求項２記
載の半導体装置。 - 【請求項４】 半導体パッケージには放熱板が取り付け
られていることを特徴とする請求項１〜３のいずれか一
項記載の半導体装置。 - 【請求項５】 ＩＣ集積回路をダイボンド材を介して回
路基板に固着する工程と、 上記ＩＣ集積回路上に形成された電極部と上記回路基板
上に形成された第一電極部を電気的に接続する工程と、 上記回路基板上に形成され、上記第一電極部に電気的に
接続された第二電極部に球状の第一半田バンプを接合す
る工程と、 上記ＩＣ集積回路をダイボンドした回路基板を封止用金
型内に配置し、上記第一半田バンプを封止用金型で押圧
すると共に、封止樹脂を注入してトランスファ成形し半
導体パッケージを形成する工程と、 上記半導体パッケージを上記封止用金型から離型する工
程を含むことを特徴とする半導体装置の製造方法。 - 【請求項６】 第一半田バンプを、封止用金型と接触さ
せた状態で封止樹脂を注入することにより、その一部を
上記封止樹脂の表面に露出させるようにしたことを特徴
とする請求項５記載の半導体装置の製造方法。 - 【請求項７】 ＩＣ集積回路とダイボンドされる回路基
板は、二乃至四分割され、各々が支持部を介して所定の
枠部に固定されることを特徴とする請求項５または請求
項６記載の半導体装置の製造方法。 - 【請求項８】 回路基板は、一つの枠部に複数個支持さ
れた状態でＩＣ集積回路がダイボンドされ、封止用金型
に配置されてトランスファ成形されることを特徴とする
請求項５〜７のいずれか一項記載の半導体装置の製造方
法。 - 【請求項９】 ダイボンド材は、テープ状に形成された
ものを用いることを特徴とする請求項５〜８のいずれか
一項記載の半導体装置の製造方法。 - 【請求項１０】 ＩＣ集積回路をダイボンド材を介して
回路基板に固着する工程と、 上記ＩＣ集積回路上に形成された電極部と上記回路基板
上に形成された第一電極部を電気的に接続する工程と、 上記回路基板上に形成され、上記第一電極部に電気的に
接続された第二電極部に第一半田バンプを接合する工程
と、 上記ＩＣ集積回路の上記回路基板とダイボンドされてい
ない面に放熱板を接合する工程と、 上記ＩＣ集積回路および放熱板を有する回路基板を封止
用金型内に配置し封止樹脂を注入してトランスファ成形
し半導体パッケージを形成する工程と、 上記半導体パッケージを上記封止用金型から離型し、上
記回路基板を支持部から切り離す工程を含むことを特徴
とする半導体装置の製造方法。 - 【請求項１１】 放熱板の端面に、斜面状あるいは階段
状の切り欠き部が形成されていることを特徴とする請求
項１０記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35680097A JPH11186449A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35680097A JPH11186449A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11186449A true JPH11186449A (ja) | 1999-07-09 |
Family
ID=18450843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35680097A Pending JPH11186449A (ja) | 1997-12-25 | 1997-12-25 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11186449A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205973A1 (en) * | 2000-11-10 | 2002-05-15 | United Test Center Inc. | Low-profile semiconductor device and method for manufacturing the same |
| US6525412B2 (en) | 2000-11-30 | 2003-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having chip scale package |
| JP2005150748A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 |
| JP2008283187A (ja) * | 2007-05-09 | 2008-11-20 | Samsung Electronics Co Ltd | 印刷回路基板及びこれを有する半導体パッケージ |
| US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
| TWI683401B (zh) * | 2017-11-15 | 2020-01-21 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
-
1997
- 1997-12-25 JP JP35680097A patent/JPH11186449A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1205973A1 (en) * | 2000-11-10 | 2002-05-15 | United Test Center Inc. | Low-profile semiconductor device and method for manufacturing the same |
| US6525412B2 (en) | 2000-11-30 | 2003-02-25 | Kabushiki Kaisha Toshiba | Semiconductor device having chip scale package |
| US6656766B2 (en) | 2000-11-30 | 2003-12-02 | Kabushiki Kaisha Toshiba | Semiconductor device having chip scale package |
| US7642635B2 (en) | 2003-02-28 | 2010-01-05 | Elpida Memory, Inc. | Stacked semiconductor package |
| JP2005150748A (ja) * | 2003-11-18 | 2005-06-09 | Samsung Electronics Co Ltd | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 |
| JP4606849B2 (ja) * | 2003-11-18 | 2011-01-05 | 三星電子株式会社 | デカップリングコンデンサを有する半導体チップパッケージ及びその製造方法 |
| JP2008283187A (ja) * | 2007-05-09 | 2008-11-20 | Samsung Electronics Co Ltd | 印刷回路基板及びこれを有する半導体パッケージ |
| KR101336572B1 (ko) * | 2007-05-09 | 2013-12-03 | 삼성전자주식회사 | 반도체 패키지 |
| TWI683401B (zh) * | 2017-11-15 | 2020-01-21 | 台灣積體電路製造股份有限公司 | 半導體結構及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7439613B2 (en) | Substrate based unmolded package | |
| JP3420057B2 (ja) | 樹脂封止型半導体装置 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| JP3877401B2 (ja) | 半導体装置の製造方法 | |
| US6326700B1 (en) | Low profile semiconductor package and process for making the same | |
| US7122401B2 (en) | Area array type semiconductor package fabrication method | |
| KR100219791B1 (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의제조방법 | |
| US8314493B2 (en) | Method for manufacturing a package-on-package type semiconductor device | |
| JP3207738B2 (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JP3055619B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001313363A (ja) | 樹脂封止型半導体装置 | |
| JP2001210743A (ja) | 半導体装置及びその製造方法 | |
| US6677665B2 (en) | Dual-die integrated circuit package | |
| US20060091516A1 (en) | Flexible leaded stacked semiconductor package | |
| JPH11186449A (ja) | 半導体装置およびその製造方法 | |
| JPH0855875A (ja) | 半導体装置 | |
| US20010042912A1 (en) | Dual-die integrated circuit package | |
| US9337132B2 (en) | Methods and configuration for manufacturing flip chip contact (FCC) power package | |
| JPH10335366A (ja) | 半導体装置 | |
| JP2000124395A (ja) | 多チップ半導体パッケージ構造とその製造方法 | |
| TWI838125B (zh) | 半導體封裝及其製造方法 | |
| JP2503029B2 (ja) | 薄型構造の半導体装置の製造方法 | |
| JP4651218B2 (ja) | 半導体装置の製造方法 | |
| JPH1154695A (ja) | 半導体装置 | |
| JPH0982877A (ja) | 樹脂封止型半導体装置及びそれに用いられるリードフレーム部材 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041012 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |