JP4008622B2 - 同期式半導体メモリ装置の基準信号発生回路 - Google Patents
同期式半導体メモリ装置の基準信号発生回路 Download PDFInfo
- Publication number
- JP4008622B2 JP4008622B2 JP16432299A JP16432299A JP4008622B2 JP 4008622 B2 JP4008622 B2 JP 4008622B2 JP 16432299 A JP16432299 A JP 16432299A JP 16432299 A JP16432299 A JP 16432299A JP 4008622 B2 JP4008622 B2 JP 4008622B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock signal
- reference signal
- response
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/225—Clock input buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1066—Output synchronization
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dram (AREA)
- Manipulation Of Pulses (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、同期式半導体メモリ装置に係り、特に外部クロック信号の先端並びに後端に各々同期して第1並びに第2基準信号を発生する基準信号発生回路に関する。
【０００２】
【従来の技術】
半導体メモリ装置の開発が始って以来、メモリチップ設計者は、高集積度と高速動作を実現した半導体メモリチップを設計することを目的としてきた。そして、実際に集積度並びに動作速度に関して相当な発展があった。現在は、コンピュータコントローラで使用するクロック信号を中央処理装置のみならず、半導体メモリ装置にまで拡大して使用することによって半導体メモリ装置の性能をさらに向上させている。このように外部のシステムクロックに同期して動作する半導体メモリ装置を以前の半導体メモリ装置と区分して同期式DRAM(SYNCHRONOUS DRAM、以下SDRAMと称する)という。
【０００３】
通常、SDRAMはシステムクロックの遷移に応じて生成されるパルス信号に応答して動作が制御される。システムクロックの遷移に応じて生成されるパルス信号の発生方式は、単一データ率(SDR)モードと二重データ率(DDR)モードとに分けられる。SDRモードは、システムクロックの"ハイからローの遷移"及び"ローからハイの遷移"のいずれか一方向の遷移に対してのみパルス信号を発生させてDRAM素子を動作させる方式である。そして、DDRモードは、システムクロックの"ハイからローの遷移及び""ローからハイ"の遷移の両方の遷移に対し、パルス信号を発生させてDRAM素子を動作させる方式である。
【０００４】
したがって、DDRモードは、同一周波数で使用した場合に、SDRよりデータ伝送速度が速いことが特徴である。
【０００５】
このようなDDRモードの同期式半導体メモリ装置は、内部のパイプラインを制御したりデータ出力バッファにクロック同期信号を供給するために、外部から入力されるクロック信号の上昇エッジに同期して生成される第1基準信号と、下降エッジに同期して生成される第2基準信号を必要とする。そして、DDRモードの同期式半導体メモリ装置は、第1並びに第2基準信号を基準として多様な動作を遂行する。
【０００６】
既存のSDRAMは、クロック信号の端部エッジまたは端部立下がりエッジを直接的に感知してパルス信号として第1並びに第2基準信号を発生する。しかし、このようにクロック信号の上昇エッジまたは下降エッジを直接的に感知して第1並びに第2基準信号を発生する方法は次のような問題点を発生する。すなわち、工程条件の変動やノイズなどの影響でクロック信号の電圧レベルの振動が発生すれば、不要な第1または第2基準信号の活性化を引き起こす場合がある。
【０００７】
このような不要な第1または第2基準信号の活性化は、同期式半導体メモリ装置の誤動作を誘発させる。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、例えば、工程条件の変化やノイズの影響を最小化する基準信号発生回路とこれを備える同期式半導体メモリ装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記技術的課題を解決するために本発明は、外部のクロック信号の第１方向の遷移（例えば、ローからハイの遷移）並びに第２方向の遷移（例えば、ハイからローの遷移）に同期して動作する同期式半導体メモリ装置を提供する。
【００１０】
本発明の同期式半導体メモリ装置は、前記クロック信号の反転信号である反転クロック信号の電圧レベルに対する前記クロック信号の電圧レベルの差の符号の遷移に応答して第1並びに第2基準信号を発生する基準信号発生回路を備える。そして、前記第1並びに第2基準信号は、各々前記クロック信号の第１方向の遷移並びに第２方向の遷移に対して互いに等しい応答特性で生成される。
【００１１】
前記基準信号発生回路は、例えば、前記クロック信号と前記反転クロック信号を各々入力端子と反転入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが高くなることに応答して活性化する第1基準信号を発生する第1感知回路と、前記クロック信号と前記反転クロック信号を各々反転入力端子と入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが低くなることに応答して活性化する第2基準信号を発生する第2感知回路とを備えることが好ましい。そして、前記第1並びに第2感知回路は、例えば、入力端子並びに反転入力端子から入力される信号に対して、互いに等しい応答特性を有する。
【００１２】
本発明の第１並びに第２の実施の形態に係る基準信号発生回路によれば、工程条件の変化やノイズの影響を最小化することができる。
【００１３】
また、本発明の第２の実施の形態に係る基準信号発生回路によれば、クロック信号並びに反転クロック信号の上昇エッジから第1並びに第2基準信号の活性化までに要する時間が同一になる。それゆえに、これを用いる同期式半導体メモリ装置は回路の設計が容易になり、誤動作を誘発する可能性を最小化することができる。
【００１４】
【発明の実施の形態】
本発明と本発明の動作上の利点並びに本発明の実施によって達成される目的を十分に理解するためには、本発明の好適な実施の形態を例示する添付図面並びに添付図面に記載された内容を参照すべきである。
【００１５】
以下、添付図面を参照して本発明の好適な実施の形態を説明する。
【００１６】
図1は、本発明の基準信号発生回路の第1の実施の形態を示す図面である。この基準信号発生回路は、感知回路11及びインバータ12を含む。
【００１７】
感知回路11は、反転入力端子INBの電圧レベルに対する入力端子INの電圧レベルの上昇または下降を感知して基準信号を発生する。
【００１８】
図3は、感知回路11の具体的な構成例を示す図である。この感知回路11は、差動増幅部31並びにバッファ部33を備える。
【００１９】
差動増幅部31は、反転入力端子INBの電圧レベルに対する入力端子INの電圧レベルの上昇または下降に応答し、その論理状態を反転する出力信号DETを発生する。
【００２０】
差動増幅部31の構成をさらに具体的に説明すれば、差動増幅部31は、2個のPMOSトランジスタP1及びP2、2個のNMOSトランジスタN1及びN2並びに電流ソースS1で構成される。
【００２１】
PMOSトランジスタP1及びP2は、相互に同一な電気的特性を有する。そして、NMOSトランジスタN1及びN2も、相互に同一な電気的特性を有する。
【００２２】
PMOSトランジスタP1及びP2のソース端子は、電源電圧VCCに共通に接続され、ゲート端子は、NMOSトランジスタN1のドレーン端子31aに共通に接続されている。そして、PMOSトランジスタP1のドレーン端子は、NMOSトランジスタN1のドレーン端子に接続され、PMOSトランジスタP2のドレーン端子は、NMOSトランジスタN2のドレーン端子に接続されている。
【００２３】
NMOSトランジスタN1及びN2のソース端子は、電流ソースS1の一方の端子31bに共通に接続されている。そして、NMOSトランジスタN1は、反転入力端子INBに入力される信号によって制御され、NMOSトランジスタN2は、入力端子INに入力される信号によって制御される。
【００２４】
電流ソースS1は、NMOSトランジスタN1及びN2の共通のソース端子と接地電圧VSSとの間に形成されて差動増幅部31に一定した電流を供給する。
【００２５】
そして、NMOSトランジスタN2のドレーン端子に接続されるPMOSトランジスタP2のドレーン端子の信号は、差動増幅部31の出力信号DETである。
【００２６】
バッファ部33は、差動増幅部31の出力信号を反転すると共にバッファリングして感知回路11の出力端の信号BUFOUTを発生する。この実施の形態では、バッファ部33はインバータで構成され、差動増幅部31の出力信号DETを反転させて感知回路11の出力端の信号BUFOUTを発生する。
【００２７】
感知回路11の動作を具体的に説明すれば、次の通りである。まず、入力端子INの電圧レベルが反転入力端子INBの電圧レベルより上昇する場合は、NMOSトランジスタN2を通して流れる電子の量がNMOSトランジスタN1を通して流れる電子の量よりはるかに大きくなる。そのため、差動増幅部31の出力信号DETは、NMOSトランジスタN2の影響に支配されてローレベルに下降する。従って、感知回路11の出力信号BUFOUTはハイレベルに上昇する。
【００２８】
次に、入力端子INの電圧レベルが反転入力端子INBの電圧レベルより下降する場合は、NMOSトランジスタN1を通して流れる電子の量がNMOSトランジスタN2を通して流れる電子の量よりはるかに大きくなる。したがって、PMOSトランジスタP2のゲート端子の電圧レベルが下降し、差動増幅部31の出力信号DETはPMOSトランジスタP2の影響に支配されてハイレベルに上昇する。従って、感知回路11の出力信号BUFOUTはローレベルに下降する。
【００２９】
図1に戻って説明する。感知回路11の入力端子INにはクロック信号CLKが入力され、反転入力端子INBには反転クロック信号CLKBが入力される。したがって、感知回路11は、反転クロック信号CLKBの電圧レベルに対するクロック信号CLKの電圧レベルの上昇または下降を感知し、ハイレベルまたはローレベルに遷移する第1基準信号BUFOUT11を発生する。第1基準信号BUFOUT11は、感知回路11の出力端の信号BUFOUTである。
【００３０】
インバータ12は、第1基準信号BUFOUT11を反転して第2基準信号BUFOUT12を発生する。
【００３１】
図1に示す第1の実施の形態は、第1及び第2パルス発生器13及び14をさらに備えることが好ましい。
【００３２】
図4は、パルス発生器13及び14の具体的な構成例を示す図である。このパルス発生器は、応答部41、ラッチ部43、フィードバック部45並びにバッファ部47を備える。まず初期状態では、応答部41の出力信号PRESとフィードバック部45の出力信号PFEDは、応答部41のPMOSトランジスタP3とラッチ部43によってハイレベルになる。
【００３３】
応答部41の入力信号PINがハイレベルに上昇すれば、NMOSトランジスタN3及びN4が共にターンオンされて応答部41の出力信号PRESはローレベルに遷移する。したがって、バッファ部47の出力信号POUTはハイレベルになる。
【００３４】
しかし、応答部41の出力信号PRESがローレベルになれば、フィードバック部45の出力信号PFEDもローレベルになる。すると、PMOSトランジスタP3がターンオンされ、応答部41の出力信号PRESはハイレベルになり、バッファ部47の出力信号POUTはローレベルになる。
【００３５】
結果的に、応答部41の入力信号PINがローレベルからハイレベルに遷移する都度、図4に示すパルス発生器の出力信号POUTは、所定の時間活性化されるパルスとなる。
【００３６】
従って、図１を参照して説明すると、第1パルス発生器13は、第1基準信号BUFOUT11のハイレベルへの活性化に応答して第1パルス信号PCLK11を発生する。
【００３７】
そして、第2パルス発生器14は、第2基準信号BUFOUT12のハイレベルへの活性化に応答して第2パルス信号PCLK12を発生する。
【００３８】
この実施の形態に係る同期式半導体メモリ装置は、第1パルス信号PCLK11と第2パルス信号PCLK12を基準として駆動されることが好ましい。
【００３９】
図5は、図1に示す本発明の第１の実施の形態に係る基準信号発生回路における主要信号のタイミング図である。この基準信号発生回路の作用効果を全体的に説明すれば、次の通りである。
【００４０】
クロック信号CLKの電圧レベルが上昇すれば、これから所定の時間T11が経過した後に第1基準信号BUFOUT11がハイレベルに上昇する。そして、第1基準信号BUFOUT11がハイレベルに上昇してから再び所定の時間T12が経過した後に、第1パルス信号PCLK11が活性化される。それゆえに、クロック信号CLKの上昇エッジからT13=T11+T12の時間が経過した後に第1パルス信号PCLK11が活性化される。
【００４１】
そして、反転クロック信号CLKBの電圧レベルが上昇、すなわち、クロック信号CLKの電圧レベルが下降すれば、これから所定の時間T14が経過した後に第1基準信号BUFOUT11がローレベルに下降する。そして、インバーターつに相当する遅延時間T15の後に第2基準信号BUFOUT12がハイレベルに上昇する。
【００４２】
そして、第2基準信号BUFOUT12がハイレベルに上昇してから再び所定の時間T16が経過した後に、第2パルス信号PCLK12が活性される。
それゆえに、クロック信号CLKの下降エッジからT17=T14+T15+T16の時間が経過した後に第2パルス信号PCLK12が活性化される。
【００４３】
図1に示す本発明の第１の実施の形態に係る基準信号発生回路によれば、第1並びに第2基準信号は、クロック信号CLKの電圧レベルと反転クロック信号CLKBの電圧レベルの高低を比較して生成される。それゆえに、工程条件の変化やノイズなどの影響にかかわらず、一定の遅延時間を有する第1並びに第2基準信号が発生される。
【００４４】
しかし、図1に示す本発明の第１の実施の形態では、次のような問題点を有する。即ち、本発明の第１の実施の形態では、図5に示されたように、クロック信号の上昇エッジから第1基準信号の発生までに要する時間と、クロック信号の下降エッジから第2基準信号の発生までに要する時間との間には、{(T14-T11)+T15}の誤差が発生する。
【００４５】
ここで、T14-T11は、感知回路11(図1参照)の差動増幅部31(図3参照)による第1基準信号BUFOUT11のハイレベルへの上昇遷移とローレベルへの下降遷移は相互非対称的であることに起因する。
【００４６】
また、T15は、インバータ12(図1参照)によって第1基準信号BUFOUT11を反転して第2基準信号BUFOUT12を発生するために要する時間である。
【００４７】
このように、クロック信号の上昇並びに下降遷移から第1並びに第2基準信号の活性化に要する時間の誤差は必然的に発生し、このような誤差は同期式半導体メモリ装置の回路設計を困難にする場合がある。また、このような誤差は同期式半導体メモリ装置の誤動作を発生させる場合がある。
【００４８】
図2は、図1に示す本発明の第１の実施の形態の問題点を解決した本発明の第２の実施の形態に係る基準信号発生回路を示す図面である。なお、説明の便宜上、図2に示す本発明の第２の実施の形態では、図1に示す本発明の第１の実施の形態と同様の作用をする信号は同一の参照符号を使用する。図2に示すように、本発明の第２の実施の形態に係る基準信号発生回路は、第1並びに第2感知回路21並びに22を備える。
【００４９】
第1感知回路21は、クロック信号CLKを入力端子INで、クロック信号CLKの反転信号である反転クロック信号CLKBを反転入力端子INBで入力する。そして、反転クロック信号CLKBの電圧レベルよりクロック信号CLKの電圧レベルが上昇する時に、第1感知回路21の出力信号である第1基準信号BUFOUT21が活性化する。
【００５０】
第2感知回路22は、反転クロック信号CLKBを入力端子INで、クロック信号CLKを反転入力端子INBで入力する。そして、反転クロック信号CLKBの電圧レベルよりクロック信号CLKの電圧レベルが下降する時に、第2感知回路22の出力信号である第2基準信号BUFOUT22が活性化する。
【００５１】
第1並びに第2感知回路21並びに22は、入力端子IN並びに反転入力端子INBで入力される信号に対し、相互に同一の応答特性を有する。
【００５２】
したがって、クロック信号CLKの電圧レベルの上昇エッジに応答して第1基準信号BUFOUT21が活性され、下降エッジに応答して第2基準信号BUFOUT22が活性化される。
【００５３】
第1並びに第2感知回路21並びに22の各々の具体的な構成は、前述した図3に示す通りである。また、感知回路21並びに22の具体的な作用効果は、前述した通りであるので、ここでは説明を省略する。
【００５４】
図2に示す本発明の第２の実施の形態は、第1並びに第2パルス発生器23並びに24をさらに備えることが好ましい。
【００５５】
第1パルス発生器23は、第1基準信号BUFOUT21の上昇エッジに応答して所定の時間だけ活性化する第1パルス信号PCLK21を発生する。また、第2パルス発生器24は、第2基準信号BUFOUT22の上昇エッジに応答して所定の時間だけ活性化する第2パルス信号PCLK22を発生する。
【００５６】
したがって、クロック信号CLKの電圧レベルの上昇エッジに応答して第1パルス信号PCLK21が活性化され、下降エッジに応答して第2パルス信号PCLK22が活性化される。
【００５７】
第1並びに第2パルス発生器23並びに24の各々の具体的な構成は、前述した図4に示す通りである。また、パルス発生器23並びに24の具体的な作用効果は、前述の通りであるので、ここでは説明を省略する。
【００５８】
図6は、図2に示す本発明の第２の実施の形態に係る基準信号発生回路の主要信号のタイミング図である。これを参照して本発明の第２の実施の形態に係る基準信号発生回路の作用効果を全体的に説明すれば、次の通りである。
【００５９】
クロック信号CLKの電圧レベルが反転クロック信号CLKBの電圧レベルより上昇すれば、これから所定の時間T21が経過した後に第1基準信号BUFOUT21がハイレベルに上昇する。第1基準信号BUFOUT21がハイレベルに上昇してから再び所定の時間T22が経過した後に、第1パルス信号PCLK21が活性化される。それゆえに、クロック信号CLKの上昇エッジからT23=T21+T22の時間が経過した後に第1パルス信号PCLK21が活性化される。
【００６０】
そして、反転クロック信号CLKBの電圧レベルがクロック信号CLKの電圧レベルより上昇すれば、これから所定の時間T24が経過した後に第2基準信号BUFOUT22がハイレベルに上昇する。第2基準信号BUFOUT22がハイレベルに上昇してから再び所定の時間T25が経過した後に、第2パルス信号PCLK22が活性化される。それゆえに、反転クロック信号CLKBの上昇エッジからT26=T24+T25の時間が経過した後に第2パルス信号PCLK22が活性化される。
【００６１】
図2に示す本発明の第２の実施の形態に係る第1感知回路21と第2感知回路22は同一の構成を有する回路なので、時間T21とT24は同じ大きさの時間である。そして、第1パルス発生器23と第2パルス発生器24も同一の構成を有する回路なので、時間T22とT25も同じ大きさの時間である。
【００６２】
したがって、図2に示す第２の実施の形態では、クロック信号CLK並びに反転クロック信号CLKBの上昇エッジから第1基準信号BUFOUT21並びに第2基準信号BUFOUT22が活性化されるまでの所要時間は互いに等しい。また、第1並びに第2パルス発生器23並びに24を使用する場合は、クロック信号CLK並びに反転クロック信号CLKBの上昇エッジから第1パルス信号PCLK21並びに第2パルス信号PCLK22が活性化されるまでの所要時間T23並びにT26も互いに等しい。
本発明の第１並びに第２の実施の形態に係る基準信号発生回路によれば、例えば、工程条件の変化やノイズの影響を最小化することができる。
【００６３】
また、本発明の第２の実施の形態に係る基準信号発生回路によれば、クロック信号並びに反転クロック信号の上昇エッジから第1並びに第2基準信号の活性化までに要する時間が同一になる。それゆえに、これを用いる同期式半導体メモリ装置は、回路の設計が容易で、誤動作を誘発する可能性が最小化される。
【００６４】
以上、本発明を図面を参照しながら特定の実施の形態を挙げて説明したが、該実施の形態は例示に過ぎず、本発明の技術的範囲には、該実施の形態の多様な変形や均等な他の実施の形態も含まれる。
【００６５】
例えば、図1及び図２に示す実施の形態では、クロック信号CLKと反転クロック信号CLKBを用いて第1並びに第2基準信号を発生する回路が示されているが、反転クロック信号の代りに一定の電圧レベルを有する基準電圧信号を使用した場合においても同等の効果を奏する。
【発明の効果】
本発明によれば、工程条件の変動やノイズによる影響を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る基準信号発生回路を示す図面である。
【図２】本発明の第２の実施の形態に係る基準信号発生回路を示す図面である。
【図３】図1並びに図2に示す感知回路の具体的な構成例を示す図面である。
【図４】図1並びに図2に示すパルス発生器の具体的な構成例を示す図面である。
【図５】図1に示す回路の主要信号のタイミング図である。
【図６】図2に示す回路の主要信号のタイミング図である。
【符号の説明】
21 感知回路
22 感知回路
23 第1パルス発生器
24 第2パルス発生器
BUFOUT21 第1基準信号
BUFOUT22 第2基準信号
CLK クロック信号
CLKB 反転クロック信号
IN 入力端子
INB 反転入力端子
PCLK21 第1パルス信号
PCLK22 第2パルス信号
PIN 入力信号
POUT 出力信号
【発明の属する技術分野】
本発明は、同期式半導体メモリ装置に係り、特に外部クロック信号の先端並びに後端に各々同期して第1並びに第2基準信号を発生する基準信号発生回路に関する。
【０００２】
【従来の技術】
半導体メモリ装置の開発が始って以来、メモリチップ設計者は、高集積度と高速動作を実現した半導体メモリチップを設計することを目的としてきた。そして、実際に集積度並びに動作速度に関して相当な発展があった。現在は、コンピュータコントローラで使用するクロック信号を中央処理装置のみならず、半導体メモリ装置にまで拡大して使用することによって半導体メモリ装置の性能をさらに向上させている。このように外部のシステムクロックに同期して動作する半導体メモリ装置を以前の半導体メモリ装置と区分して同期式DRAM(SYNCHRONOUS DRAM、以下SDRAMと称する)という。
【０００３】
通常、SDRAMはシステムクロックの遷移に応じて生成されるパルス信号に応答して動作が制御される。システムクロックの遷移に応じて生成されるパルス信号の発生方式は、単一データ率(SDR)モードと二重データ率(DDR)モードとに分けられる。SDRモードは、システムクロックの"ハイからローの遷移"及び"ローからハイの遷移"のいずれか一方向の遷移に対してのみパルス信号を発生させてDRAM素子を動作させる方式である。そして、DDRモードは、システムクロックの"ハイからローの遷移及び""ローからハイ"の遷移の両方の遷移に対し、パルス信号を発生させてDRAM素子を動作させる方式である。
【０００４】
したがって、DDRモードは、同一周波数で使用した場合に、SDRよりデータ伝送速度が速いことが特徴である。
【０００５】
このようなDDRモードの同期式半導体メモリ装置は、内部のパイプラインを制御したりデータ出力バッファにクロック同期信号を供給するために、外部から入力されるクロック信号の上昇エッジに同期して生成される第1基準信号と、下降エッジに同期して生成される第2基準信号を必要とする。そして、DDRモードの同期式半導体メモリ装置は、第1並びに第2基準信号を基準として多様な動作を遂行する。
【０００６】
既存のSDRAMは、クロック信号の端部エッジまたは端部立下がりエッジを直接的に感知してパルス信号として第1並びに第2基準信号を発生する。しかし、このようにクロック信号の上昇エッジまたは下降エッジを直接的に感知して第1並びに第2基準信号を発生する方法は次のような問題点を発生する。すなわち、工程条件の変動やノイズなどの影響でクロック信号の電圧レベルの振動が発生すれば、不要な第1または第2基準信号の活性化を引き起こす場合がある。
【０００７】
このような不要な第1または第2基準信号の活性化は、同期式半導体メモリ装置の誤動作を誘発させる。
【０００８】
【発明が解決しようとする課題】
本発明の目的は、例えば、工程条件の変化やノイズの影響を最小化する基準信号発生回路とこれを備える同期式半導体メモリ装置を提供することにある。
【０００９】
【課題を解決するための手段】
前記技術的課題を解決するために本発明は、外部のクロック信号の第１方向の遷移（例えば、ローからハイの遷移）並びに第２方向の遷移（例えば、ハイからローの遷移）に同期して動作する同期式半導体メモリ装置を提供する。
【００１０】
本発明の同期式半導体メモリ装置は、前記クロック信号の反転信号である反転クロック信号の電圧レベルに対する前記クロック信号の電圧レベルの差の符号の遷移に応答して第1並びに第2基準信号を発生する基準信号発生回路を備える。そして、前記第1並びに第2基準信号は、各々前記クロック信号の第１方向の遷移並びに第２方向の遷移に対して互いに等しい応答特性で生成される。
【００１１】
前記基準信号発生回路は、例えば、前記クロック信号と前記反転クロック信号を各々入力端子と反転入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが高くなることに応答して活性化する第1基準信号を発生する第1感知回路と、前記クロック信号と前記反転クロック信号を各々反転入力端子と入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが低くなることに応答して活性化する第2基準信号を発生する第2感知回路とを備えることが好ましい。そして、前記第1並びに第2感知回路は、例えば、入力端子並びに反転入力端子から入力される信号に対して、互いに等しい応答特性を有する。
【００１２】
本発明の第１並びに第２の実施の形態に係る基準信号発生回路によれば、工程条件の変化やノイズの影響を最小化することができる。
【００１３】
また、本発明の第２の実施の形態に係る基準信号発生回路によれば、クロック信号並びに反転クロック信号の上昇エッジから第1並びに第2基準信号の活性化までに要する時間が同一になる。それゆえに、これを用いる同期式半導体メモリ装置は回路の設計が容易になり、誤動作を誘発する可能性を最小化することができる。
【００１４】
【発明の実施の形態】
本発明と本発明の動作上の利点並びに本発明の実施によって達成される目的を十分に理解するためには、本発明の好適な実施の形態を例示する添付図面並びに添付図面に記載された内容を参照すべきである。
【００１５】
以下、添付図面を参照して本発明の好適な実施の形態を説明する。
【００１６】
図1は、本発明の基準信号発生回路の第1の実施の形態を示す図面である。この基準信号発生回路は、感知回路11及びインバータ12を含む。
【００１７】
感知回路11は、反転入力端子INBの電圧レベルに対する入力端子INの電圧レベルの上昇または下降を感知して基準信号を発生する。
【００１８】
図3は、感知回路11の具体的な構成例を示す図である。この感知回路11は、差動増幅部31並びにバッファ部33を備える。
【００１９】
差動増幅部31は、反転入力端子INBの電圧レベルに対する入力端子INの電圧レベルの上昇または下降に応答し、その論理状態を反転する出力信号DETを発生する。
【００２０】
差動増幅部31の構成をさらに具体的に説明すれば、差動増幅部31は、2個のPMOSトランジスタP1及びP2、2個のNMOSトランジスタN1及びN2並びに電流ソースS1で構成される。
【００２１】
PMOSトランジスタP1及びP2は、相互に同一な電気的特性を有する。そして、NMOSトランジスタN1及びN2も、相互に同一な電気的特性を有する。
【００２２】
PMOSトランジスタP1及びP2のソース端子は、電源電圧VCCに共通に接続され、ゲート端子は、NMOSトランジスタN1のドレーン端子31aに共通に接続されている。そして、PMOSトランジスタP1のドレーン端子は、NMOSトランジスタN1のドレーン端子に接続され、PMOSトランジスタP2のドレーン端子は、NMOSトランジスタN2のドレーン端子に接続されている。
【００２３】
NMOSトランジスタN1及びN2のソース端子は、電流ソースS1の一方の端子31bに共通に接続されている。そして、NMOSトランジスタN1は、反転入力端子INBに入力される信号によって制御され、NMOSトランジスタN2は、入力端子INに入力される信号によって制御される。
【００２４】
電流ソースS1は、NMOSトランジスタN1及びN2の共通のソース端子と接地電圧VSSとの間に形成されて差動増幅部31に一定した電流を供給する。
【００２５】
そして、NMOSトランジスタN2のドレーン端子に接続されるPMOSトランジスタP2のドレーン端子の信号は、差動増幅部31の出力信号DETである。
【００２６】
バッファ部33は、差動増幅部31の出力信号を反転すると共にバッファリングして感知回路11の出力端の信号BUFOUTを発生する。この実施の形態では、バッファ部33はインバータで構成され、差動増幅部31の出力信号DETを反転させて感知回路11の出力端の信号BUFOUTを発生する。
【００２７】
感知回路11の動作を具体的に説明すれば、次の通りである。まず、入力端子INの電圧レベルが反転入力端子INBの電圧レベルより上昇する場合は、NMOSトランジスタN2を通して流れる電子の量がNMOSトランジスタN1を通して流れる電子の量よりはるかに大きくなる。そのため、差動増幅部31の出力信号DETは、NMOSトランジスタN2の影響に支配されてローレベルに下降する。従って、感知回路11の出力信号BUFOUTはハイレベルに上昇する。
【００２８】
次に、入力端子INの電圧レベルが反転入力端子INBの電圧レベルより下降する場合は、NMOSトランジスタN1を通して流れる電子の量がNMOSトランジスタN2を通して流れる電子の量よりはるかに大きくなる。したがって、PMOSトランジスタP2のゲート端子の電圧レベルが下降し、差動増幅部31の出力信号DETはPMOSトランジスタP2の影響に支配されてハイレベルに上昇する。従って、感知回路11の出力信号BUFOUTはローレベルに下降する。
【００２９】
図1に戻って説明する。感知回路11の入力端子INにはクロック信号CLKが入力され、反転入力端子INBには反転クロック信号CLKBが入力される。したがって、感知回路11は、反転クロック信号CLKBの電圧レベルに対するクロック信号CLKの電圧レベルの上昇または下降を感知し、ハイレベルまたはローレベルに遷移する第1基準信号BUFOUT11を発生する。第1基準信号BUFOUT11は、感知回路11の出力端の信号BUFOUTである。
【００３０】
インバータ12は、第1基準信号BUFOUT11を反転して第2基準信号BUFOUT12を発生する。
【００３１】
図1に示す第1の実施の形態は、第1及び第2パルス発生器13及び14をさらに備えることが好ましい。
【００３２】
図4は、パルス発生器13及び14の具体的な構成例を示す図である。このパルス発生器は、応答部41、ラッチ部43、フィードバック部45並びにバッファ部47を備える。まず初期状態では、応答部41の出力信号PRESとフィードバック部45の出力信号PFEDは、応答部41のPMOSトランジスタP3とラッチ部43によってハイレベルになる。
【００３３】
応答部41の入力信号PINがハイレベルに上昇すれば、NMOSトランジスタN3及びN4が共にターンオンされて応答部41の出力信号PRESはローレベルに遷移する。したがって、バッファ部47の出力信号POUTはハイレベルになる。
【００３４】
しかし、応答部41の出力信号PRESがローレベルになれば、フィードバック部45の出力信号PFEDもローレベルになる。すると、PMOSトランジスタP3がターンオンされ、応答部41の出力信号PRESはハイレベルになり、バッファ部47の出力信号POUTはローレベルになる。
【００３５】
結果的に、応答部41の入力信号PINがローレベルからハイレベルに遷移する都度、図4に示すパルス発生器の出力信号POUTは、所定の時間活性化されるパルスとなる。
【００３６】
従って、図１を参照して説明すると、第1パルス発生器13は、第1基準信号BUFOUT11のハイレベルへの活性化に応答して第1パルス信号PCLK11を発生する。
【００３７】
そして、第2パルス発生器14は、第2基準信号BUFOUT12のハイレベルへの活性化に応答して第2パルス信号PCLK12を発生する。
【００３８】
この実施の形態に係る同期式半導体メモリ装置は、第1パルス信号PCLK11と第2パルス信号PCLK12を基準として駆動されることが好ましい。
【００３９】
図5は、図1に示す本発明の第１の実施の形態に係る基準信号発生回路における主要信号のタイミング図である。この基準信号発生回路の作用効果を全体的に説明すれば、次の通りである。
【００４０】
クロック信号CLKの電圧レベルが上昇すれば、これから所定の時間T11が経過した後に第1基準信号BUFOUT11がハイレベルに上昇する。そして、第1基準信号BUFOUT11がハイレベルに上昇してから再び所定の時間T12が経過した後に、第1パルス信号PCLK11が活性化される。それゆえに、クロック信号CLKの上昇エッジからT13=T11+T12の時間が経過した後に第1パルス信号PCLK11が活性化される。
【００４１】
そして、反転クロック信号CLKBの電圧レベルが上昇、すなわち、クロック信号CLKの電圧レベルが下降すれば、これから所定の時間T14が経過した後に第1基準信号BUFOUT11がローレベルに下降する。そして、インバーターつに相当する遅延時間T15の後に第2基準信号BUFOUT12がハイレベルに上昇する。
【００４２】
そして、第2基準信号BUFOUT12がハイレベルに上昇してから再び所定の時間T16が経過した後に、第2パルス信号PCLK12が活性される。
それゆえに、クロック信号CLKの下降エッジからT17=T14+T15+T16の時間が経過した後に第2パルス信号PCLK12が活性化される。
【００４３】
図1に示す本発明の第１の実施の形態に係る基準信号発生回路によれば、第1並びに第2基準信号は、クロック信号CLKの電圧レベルと反転クロック信号CLKBの電圧レベルの高低を比較して生成される。それゆえに、工程条件の変化やノイズなどの影響にかかわらず、一定の遅延時間を有する第1並びに第2基準信号が発生される。
【００４４】
しかし、図1に示す本発明の第１の実施の形態では、次のような問題点を有する。即ち、本発明の第１の実施の形態では、図5に示されたように、クロック信号の上昇エッジから第1基準信号の発生までに要する時間と、クロック信号の下降エッジから第2基準信号の発生までに要する時間との間には、{(T14-T11)+T15}の誤差が発生する。
【００４５】
ここで、T14-T11は、感知回路11(図1参照)の差動増幅部31(図3参照)による第1基準信号BUFOUT11のハイレベルへの上昇遷移とローレベルへの下降遷移は相互非対称的であることに起因する。
【００４６】
また、T15は、インバータ12(図1参照)によって第1基準信号BUFOUT11を反転して第2基準信号BUFOUT12を発生するために要する時間である。
【００４７】
このように、クロック信号の上昇並びに下降遷移から第1並びに第2基準信号の活性化に要する時間の誤差は必然的に発生し、このような誤差は同期式半導体メモリ装置の回路設計を困難にする場合がある。また、このような誤差は同期式半導体メモリ装置の誤動作を発生させる場合がある。
【００４８】
図2は、図1に示す本発明の第１の実施の形態の問題点を解決した本発明の第２の実施の形態に係る基準信号発生回路を示す図面である。なお、説明の便宜上、図2に示す本発明の第２の実施の形態では、図1に示す本発明の第１の実施の形態と同様の作用をする信号は同一の参照符号を使用する。図2に示すように、本発明の第２の実施の形態に係る基準信号発生回路は、第1並びに第2感知回路21並びに22を備える。
【００４９】
第1感知回路21は、クロック信号CLKを入力端子INで、クロック信号CLKの反転信号である反転クロック信号CLKBを反転入力端子INBで入力する。そして、反転クロック信号CLKBの電圧レベルよりクロック信号CLKの電圧レベルが上昇する時に、第1感知回路21の出力信号である第1基準信号BUFOUT21が活性化する。
【００５０】
第2感知回路22は、反転クロック信号CLKBを入力端子INで、クロック信号CLKを反転入力端子INBで入力する。そして、反転クロック信号CLKBの電圧レベルよりクロック信号CLKの電圧レベルが下降する時に、第2感知回路22の出力信号である第2基準信号BUFOUT22が活性化する。
【００５１】
第1並びに第2感知回路21並びに22は、入力端子IN並びに反転入力端子INBで入力される信号に対し、相互に同一の応答特性を有する。
【００５２】
したがって、クロック信号CLKの電圧レベルの上昇エッジに応答して第1基準信号BUFOUT21が活性され、下降エッジに応答して第2基準信号BUFOUT22が活性化される。
【００５３】
第1並びに第2感知回路21並びに22の各々の具体的な構成は、前述した図3に示す通りである。また、感知回路21並びに22の具体的な作用効果は、前述した通りであるので、ここでは説明を省略する。
【００５４】
図2に示す本発明の第２の実施の形態は、第1並びに第2パルス発生器23並びに24をさらに備えることが好ましい。
【００５５】
第1パルス発生器23は、第1基準信号BUFOUT21の上昇エッジに応答して所定の時間だけ活性化する第1パルス信号PCLK21を発生する。また、第2パルス発生器24は、第2基準信号BUFOUT22の上昇エッジに応答して所定の時間だけ活性化する第2パルス信号PCLK22を発生する。
【００５６】
したがって、クロック信号CLKの電圧レベルの上昇エッジに応答して第1パルス信号PCLK21が活性化され、下降エッジに応答して第2パルス信号PCLK22が活性化される。
【００５７】
第1並びに第2パルス発生器23並びに24の各々の具体的な構成は、前述した図4に示す通りである。また、パルス発生器23並びに24の具体的な作用効果は、前述の通りであるので、ここでは説明を省略する。
【００５８】
図6は、図2に示す本発明の第２の実施の形態に係る基準信号発生回路の主要信号のタイミング図である。これを参照して本発明の第２の実施の形態に係る基準信号発生回路の作用効果を全体的に説明すれば、次の通りである。
【００５９】
クロック信号CLKの電圧レベルが反転クロック信号CLKBの電圧レベルより上昇すれば、これから所定の時間T21が経過した後に第1基準信号BUFOUT21がハイレベルに上昇する。第1基準信号BUFOUT21がハイレベルに上昇してから再び所定の時間T22が経過した後に、第1パルス信号PCLK21が活性化される。それゆえに、クロック信号CLKの上昇エッジからT23=T21+T22の時間が経過した後に第1パルス信号PCLK21が活性化される。
【００６０】
そして、反転クロック信号CLKBの電圧レベルがクロック信号CLKの電圧レベルより上昇すれば、これから所定の時間T24が経過した後に第2基準信号BUFOUT22がハイレベルに上昇する。第2基準信号BUFOUT22がハイレベルに上昇してから再び所定の時間T25が経過した後に、第2パルス信号PCLK22が活性化される。それゆえに、反転クロック信号CLKBの上昇エッジからT26=T24+T25の時間が経過した後に第2パルス信号PCLK22が活性化される。
【００６１】
図2に示す本発明の第２の実施の形態に係る第1感知回路21と第2感知回路22は同一の構成を有する回路なので、時間T21とT24は同じ大きさの時間である。そして、第1パルス発生器23と第2パルス発生器24も同一の構成を有する回路なので、時間T22とT25も同じ大きさの時間である。
【００６２】
したがって、図2に示す第２の実施の形態では、クロック信号CLK並びに反転クロック信号CLKBの上昇エッジから第1基準信号BUFOUT21並びに第2基準信号BUFOUT22が活性化されるまでの所要時間は互いに等しい。また、第1並びに第2パルス発生器23並びに24を使用する場合は、クロック信号CLK並びに反転クロック信号CLKBの上昇エッジから第1パルス信号PCLK21並びに第2パルス信号PCLK22が活性化されるまでの所要時間T23並びにT26も互いに等しい。
本発明の第１並びに第２の実施の形態に係る基準信号発生回路によれば、例えば、工程条件の変化やノイズの影響を最小化することができる。
【００６３】
また、本発明の第２の実施の形態に係る基準信号発生回路によれば、クロック信号並びに反転クロック信号の上昇エッジから第1並びに第2基準信号の活性化までに要する時間が同一になる。それゆえに、これを用いる同期式半導体メモリ装置は、回路の設計が容易で、誤動作を誘発する可能性が最小化される。
【００６４】
以上、本発明を図面を参照しながら特定の実施の形態を挙げて説明したが、該実施の形態は例示に過ぎず、本発明の技術的範囲には、該実施の形態の多様な変形や均等な他の実施の形態も含まれる。
【００６５】
例えば、図1及び図２に示す実施の形態では、クロック信号CLKと反転クロック信号CLKBを用いて第1並びに第2基準信号を発生する回路が示されているが、反転クロック信号の代りに一定の電圧レベルを有する基準電圧信号を使用した場合においても同等の効果を奏する。
【発明の効果】
本発明によれば、工程条件の変動やノイズによる影響を低減することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る基準信号発生回路を示す図面である。
【図２】本発明の第２の実施の形態に係る基準信号発生回路を示す図面である。
【図３】図1並びに図2に示す感知回路の具体的な構成例を示す図面である。
【図４】図1並びに図2に示すパルス発生器の具体的な構成例を示す図面である。
【図５】図1に示す回路の主要信号のタイミング図である。
【図６】図2に示す回路の主要信号のタイミング図である。
【符号の説明】
21 感知回路
22 感知回路
23 第1パルス発生器
24 第2パルス発生器
BUFOUT21 第1基準信号
BUFOUT22 第2基準信号
CLK クロック信号
CLKB 反転クロック信号
IN 入力端子
INB 反転入力端子
PCLK21 第1パルス信号
PCLK22 第2パルス信号
PIN 入力信号
POUT 出力信号
Claims (2)
- クロック信号と前記クロック信号の反転信号である反転クロック信号に応答して駆動される同期式半導体メモリ装置の基準信号発生回路において、
前記クロック信号と前記反転クロック信号を各々入力端子と反転入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが高くなることに応答して活性化する第１基準信号を発生する第１感知回路と、
前記クロック信号と前記反転クロック信号を各々反転入力端子と入力端子で入力し、前記反転クロック信号の電圧レベルより前記クロック信号の電圧レベルが低くなることに応答して活性化する第２基準信号を発生する第２感知回路と、
前記第１基準信号の遷移に応答して所定の時間だけ活性化する第１パルス信号を発生する第１パルス信号発生器と、
前記第２基準信号の遷移に応答して所定の時間だけ活性化する第２パルス信号を発生する第２パルス信号発生器と、を備え、
前記第１および第２パルス信号発生器のそれぞれは、
前記第１または第２基準信号が入力される応答部と、
前記応答部の出力をバッファリングして出力するバッファ部と、
前記バッファ部の入力をラッチするラッチ回路と、
前記バッファ部の入力を前記応答部にフィードバックするフィードバック部と、を有することを特徴とする基準信号発生回路。 - 前記第１並びに第２感知回路は、
各々、前記反転入力端子の電圧レベルに対して前記入力端子の電圧レベルが高くなること並びに低くなることに応答して、その論理状態を反転する出力信号を発生する差動増幅部と、
前記差動増幅部の出力信号をバッファリングして出力信号を発生するバッファ部と、を有することを特徴とする請求項１に記載の基準信号発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980028165A KR100272167B1 (ko) | 1998-07-13 | 1998-07-13 | 동기식 반도체 메모리 장치의 기준 신호 발생 회로 |
| KR98-28165 | 1998-07-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040364A JP2000040364A (ja) | 2000-02-08 |
| JP4008622B2 true JP4008622B2 (ja) | 2007-11-14 |
Family
ID=19543969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16432299A Expired - Fee Related JP4008622B2 (ja) | 1998-07-13 | 1999-06-10 | 同期式半導体メモリ装置の基準信号発生回路 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US6222411B1 (ja) |
| JP (1) | JP4008622B2 (ja) |
| KR (1) | KR100272167B1 (ja) |
| CN (1) | CN1196135C (ja) |
| DE (1) | DE19926588B4 (ja) |
| GB (1) | GB2339502B (ja) |
| TW (1) | TW440862B (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6339346B1 (en) * | 2000-08-30 | 2002-01-15 | United Memories, Inc. | Low skew signal generation circuit |
| US6504767B1 (en) * | 2000-08-30 | 2003-01-07 | Micron Technology, Inc. | Double data rate memory device having output data path with different number of latches |
| US6384658B1 (en) * | 2000-09-29 | 2002-05-07 | Intel Corporation | Clock splitter circuit to generate synchronized clock and inverted clock |
| US6525565B2 (en) * | 2001-01-12 | 2003-02-25 | Xilinx, Inc. | Double data rate flip-flop |
| US7155273B2 (en) * | 2002-07-29 | 2006-12-26 | Taylor Geoffrey L | Blanching response pressure sore detector apparatus and method |
| US6847582B2 (en) * | 2003-03-11 | 2005-01-25 | Micron Technology, Inc. | Low skew clock input buffer and method |
| KR100578232B1 (ko) * | 2003-10-30 | 2006-05-12 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| JP4632114B2 (ja) * | 2003-11-25 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| US7230465B2 (en) * | 2005-01-10 | 2007-06-12 | Infineon Technologies Ag | Duty cycle corrector |
| JP4668690B2 (ja) * | 2005-06-01 | 2011-04-13 | ルネサスエレクトロニクス株式会社 | 信号変換回路 |
| US7317343B1 (en) * | 2005-10-25 | 2008-01-08 | Lattice Semiconductor Corporation | Pulse-generation circuit with multi-delay block and set-reset latches |
| KR100886645B1 (ko) * | 2006-12-28 | 2009-03-04 | 주식회사 하이닉스반도체 | 클럭 버퍼 회로 및 그를 포함하는 반도체 메모리 장치 |
| KR100892647B1 (ko) * | 2007-08-13 | 2009-04-09 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 클럭 생성 회로 |
| US7885914B2 (en) * | 2007-12-28 | 2011-02-08 | Intel Corporation | Systems, methods and apparatuses for rank coordination |
| CN102420593B (zh) * | 2011-11-30 | 2014-04-09 | 中国科学院微电子研究所 | 多相位时钟信号发生电路 |
| CN103326707B (zh) * | 2013-05-23 | 2016-02-10 | 苏州芯动科技有限公司 | 一种兼容多种ddr的输入接收电路 |
| US9379743B2 (en) * | 2014-07-30 | 2016-06-28 | Intel Corporation | Method and apparatus for signal edge boosting |
| FR3038997A1 (fr) * | 2015-07-13 | 2017-01-20 | Univ Pierre Et Marie Curie (Paris 6) | Dispositif de traitement de donnees avec representation de valeurs par des intervalles de temps entre evenements |
| KR102409877B1 (ko) * | 2017-12-21 | 2022-06-20 | 에스케이하이닉스 주식회사 | 수신 회로 및 이를 이용하는 집적 회로 시스템 |
| CN108270418A (zh) * | 2018-03-02 | 2018-07-10 | 无锡矽瑞微电子股份有限公司 | 方波发生器 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4563599A (en) * | 1983-03-28 | 1986-01-07 | Motorola, Inc. | Circuit for address transition detection |
| GB2297211B (en) * | 1995-01-20 | 1999-09-01 | Lsi Logic Corp | Differential signal receiver |
| US5864587A (en) * | 1995-06-06 | 1999-01-26 | Lsi Logic Corporation | Differential signal receiver |
| JP3724654B2 (ja) * | 1995-07-06 | 2005-12-07 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
| US5684421A (en) * | 1995-10-13 | 1997-11-04 | Credence Systems Corporation | Compensated delay locked loop timing vernier |
| JP3392271B2 (ja) * | 1995-11-02 | 2003-03-31 | シャープ株式会社 | 演算増幅回路 |
| JPH09153285A (ja) * | 1995-11-29 | 1997-06-10 | Mitsubishi Electric Corp | 増幅回路および相補型増幅回路 |
| US5821809A (en) * | 1996-05-23 | 1998-10-13 | International Business Machines Corporation | CMOS high-speed differential to single-ended converter circuit |
| JP3087653B2 (ja) | 1996-05-24 | 2000-09-11 | 日本電気株式会社 | 半導体記憶装置 |
| US5764175A (en) * | 1996-09-24 | 1998-06-09 | Linear Technology Corporation | Dual resolution circuitry for an analog-to-digital converter |
| FR2764752B1 (fr) * | 1997-06-16 | 1999-08-13 | Sgs Thomson Microelectronics | Etage d'entrees differentielles pour reception large bande avec forte rejection de mode commun |
-
1998
- 1998-07-13 KR KR1019980028165A patent/KR100272167B1/ko not_active IP Right Cessation
-
1999
- 1999-02-26 TW TW088102932A patent/TW440862B/zh not_active IP Right Cessation
- 1999-05-25 US US09/318,206 patent/US6222411B1/en not_active Expired - Lifetime
- 1999-06-10 JP JP16432299A patent/JP4008622B2/ja not_active Expired - Fee Related
- 1999-06-11 GB GB9913693A patent/GB2339502B/en not_active Expired - Fee Related
- 1999-06-11 DE DE19926588A patent/DE19926588B4/de not_active Expired - Fee Related
- 1999-06-14 CN CNB991082966A patent/CN1196135C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1246710A (zh) | 2000-03-08 |
| JP2000040364A (ja) | 2000-02-08 |
| GB2339502B (en) | 2003-06-11 |
| GB9913693D0 (en) | 1999-08-11 |
| DE19926588B4 (de) | 2010-06-10 |
| TW440862B (en) | 2001-06-16 |
| US6222411B1 (en) | 2001-04-24 |
| KR100272167B1 (ko) | 2000-11-15 |
| GB2339502A (en) | 2000-01-26 |
| DE19926588A1 (de) | 2000-01-20 |
| CN1196135C (zh) | 2005-04-06 |
| KR20000008376A (ko) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008622B2 (ja) | 同期式半導体メモリ装置の基準信号発生回路 | |
| JP3549751B2 (ja) | 半導体集積回路装置 | |
| US6198327B1 (en) | Pulse generator with improved high speed performance for generating a constant pulse width | |
| KR100480598B1 (ko) | 프리앰블 기능을 갖는 반도체 메모리 장치 | |
| KR960004567B1 (ko) | 반도체 메모리 장치의 데이타 출력 버퍼 | |
| US7161856B2 (en) | Circuit for generating data strobe signal of semiconductor memory device | |
| KR20000065711A (ko) | 펄스발생기를 채용한 내부클럭신호 발생회로 | |
| JP3846764B2 (ja) | 同期式半導体メモリ装置及びそのデータ入出力線のプリチャージ方法 | |
| JP2004135098A (ja) | 出力データのスルーレート制御方式 | |
| USRE46141E1 (en) | Semiconductor device and timing control method for the same | |
| US6346823B1 (en) | Pulse generator for providing pulse signal with constant pulse width | |
| US6169704B1 (en) | Apparatus and method for generating a clock within a semiconductor device and devices and systems including same | |
| US7557632B2 (en) | Internal clock generator and method of generating internal clock | |
| KR100265591B1 (ko) | 클럭입력버퍼를분리시킨반도체메모리장치 | |
| KR20030039179A (ko) | 싱글 엔디드 스트로브 모드와 디퍼렌셜 스트로브 모드상호간의 모드 변환이 가능한 동기식 반도체 메모리 장치 | |
| US8836397B2 (en) | Duty cycle ratio correction circuit | |
| KR100373348B1 (ko) | 디디알에스디램의 데이터 입력 장치 | |
| US7471112B2 (en) | Differential amplifier circuit | |
| US7349290B2 (en) | Semiconductor memory device | |
| KR100585085B1 (ko) | 고속 메모리 장치의 데이타 독출 경로에 구비되는 데이타전송 회로 | |
| JP4110673B2 (ja) | 半導体装置 | |
| US8248863B2 (en) | Data buffer control circuit and semiconductor memory apparatus including the same | |
| JPH10162573A (ja) | 半導体記憶装置 | |
| JP2946960B2 (ja) | 半導体記憶装置 | |
| KR100340071B1 (ko) | 고속의 라이트 동작을 수행하는 디디알 동기식 메모리 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050812 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051111 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060213 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060511 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061006 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070109 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070803 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |