TW440862B - Reference signal generating circuit of synchronous integrated circuit memory device - Google Patents

Description

440862 _案號 88102932_<Pf 年 /上月 d 曰____ 五、發明說明（1) 發明背景 1 . 發明之範疇 本發明乃關於一同步積體電路記憶體裝置，及特別關於 一參考信號產生電路以產生第一及第二參考信號分別與一 外來時鐘信號之前緣及後緣同步。 2. 以往技藝之敘述 在積體電路記憶體裝置之發展中，記憶體晶片設計人已 專注於設計南積體^南速度積體電路記憶體晶片。積體電 路記憶體晶片中在其統合及作業速度方面已有相當之改 進，時鐘信號之使用可能擴展至一積體電路記憶體裝置及 中央處理單元（C P U )以改進積體電路記憶體裝置之性能。 此種與一外來系統信號同步操作之積體電路記憶體裝置稱 為同步動態隨機存取記憶體（SDRAM)以與傳統之積體電路 記憶體裝置加以區別。 - 通常，一 SDRAM之作業被控制以響應經由一系統時鐘之 轉態產生之脈衝信號。由系統時鐘之轉態之脈衝信號產生 模式區分為單一資料率（SDR)模式及雙資料率（DDR)模式。 在SDR模式中，系統時鐘僅在一方向轉態時產生一脈衝信 號，由高至低，或由低至高以操作DRAM裝置。在一DDR模 式，系統時鐘可在二個方向轉態時產生一脈衝信號以操作 一 DRAM裝置。 因此，在同一頻率時，DDR模式可有較SDR模式為高之資 料輸送率8 在DDR模式時，一同步積體電路記憶體裝置必須有一第 一與外來時鐘信號之升起緣同步之參考信號，及與時鐘信

O:\57\57372.ptc 第5頁 440862 _案號 88102932_及Ϋ 年 A 月 β a___ 五、發明說明（2) 號之下降邊緣同步產生的第二參考信號，以便控制一内部 管線，或供應一時鐘同步信號至資料輸出緩衝器。此外在 D D R模式時，同步積體電路記憶體裝置可根據第一及第二 參考信號執行不同之作業。 一傳統SDRAM直接感測時鐘信號之上升和下降邊緣，以 產生第一及第二參考信號。但直接感測時鐘信號之上升及 下降緣邊可能造成問題。即，由於製程情況或雜訊之改變 而使時鐘信號電壓變化，第一及第二參考信號可能突然被 啟動。 此種第一及第二參考信號之突然未預期地啟動可能造成 同步積體電路記憶體裝置之失效。 本發明之概述 為解決上述問題，本發明之目的為提供一參考信號產生 電路，其可將製程情況及雜訊改變之效應降至最小，及一 同步積體電路記憶體裝置可配合參考信號產生信號。 本發明之另一目的為提供一同步積體電路記憶體裝置與 一外來時鐘信號之脈衝前緣及後緣同步操作。 准此 > 為達成以上目的，備有一同步積體電路記憶體裝 置，含一參考信號產生電路以產生第一及第二參考信號響 應與一反相時鐘信號之電壓相對之時鐘信號電壓之上升與 降落。此處，第一及第二參考信號具有在時鐘信號之前緣 及後緣之相同響應特性。 最好，參考信號產生電路包括第一感測電路以經由輸入 埠接收時鐘信號，及經由一反相輸入埠接收一反相時鐘信 號，以產生第一參考信號，其在時鐘信號有一較反相時鐘

O:\57\57372.ptc 第6頁 4 40 862 _案號88102932_<^年月/孑日_«_ 五、發明說明（3) 信號之較高電壓時被啟動，及第二感測電路以經由反相輸 入埠接收時鐘信號，及經由一輸入埠接收一反相時鐘信號 以產生第二參考信號，該電路在時鐘信號較反相時鐘信號 較低電壓時被啟動。此外，第一及第二感測電路與經由其 輸入埠及反相輸入埠之信號輸入相對之相同響應特性。 根據本發明之第一及第二實施例之參考信號產生器可將 在製程情況及雜訊改變之效應降至最低。 此外，根據本發明之第二具體實例之參考信號產生電路 中，所需在時鐘信號及反相時鐘信號之上升邊緣啟動第一 及第二參考信號之時間相同。因此，匹配參考信號產生電 路之同步積體電路記憶體裝置易於設計及能將失效之可能 性降至最低。 圖式簡單說明 本發明之上述目的及優點將由詳細之較佳具體實例之敘 述及附圊後而更為清楚，其中： 圖1為根據本發明之一具體實例之參考信號產生電路之 電路圖； 圖2為本發明之另一具體實例之參考信號產生電路之電 路圊； 圖3為圖1及2中之感測電路中之電路圖； 圊4為圖1及2中之脈衝產生器之電路圖； 圖5為一定時圖顯示圖1中之參考信號電路中之重要信 號； 圖6為圖2中之參考信號產生器中重要信號之一定時圖。 較佳具體實例之說明

O:\57\57372.ptc 第7頁 440862 案號 88102932 修正 五、發明說明（4) 本發明將參考附圖予以充分說明’其中顯示本發明之較 佳具體實例。本發明可以不同形式完成’及不應解釋成僅 限制於揭示之具體實例；而此等具體實例之提供係為此揭 示更澈底及完整’及能充分對此技藝人士傳送本發明之觀 念。 參考圖1 ，參考信號產生電路包括一感測電路11及一反 相器1 2。 感測電路1 1可偵出在輸入皡I N之電壓相對於在反相輸入 埠INB的電壓之升起或下降，以產生一參考信號。 參考圊3，本發明之參考信號產生電路之感測電路包括 一差動放大器31及一緩衝器部分33。 差動放大器31產生一具有不同邏輯狀態之輸出信號 DET，以響應相對於在反相輸入埠INB之電壓，在輸入埠IN 之電壓之上升及下降。 差動放大器31包括二個PM0S電晶體p 1及P2，二個NM0S電 晶體N1及N2，及一電流源S1 = PMOS電晶體P 1及P2具有相同之電氣特性，再者，關〇s電 晶鍾N 1及N 2具有彼此相同之電氣特性。 P Μ 0 S電晶體p 1及p 2之源極共同連接至電源電壓l。其閘 極共同連接至N Μ0 S電晶體N 1之汲極3 1 a。再者，pm 〇 §電晶 ί ί 接至NM〇S電晶體Ni之汲極，PM0S電晶體P2之 漏極連接至NM0S電晶體N2之汲極。 N Μ 0 S 電晶體 v? μ 9 + 1 , ΜΜΠς φ a Ν2之源極共同連接在電流源S 1之一端 b ° N Μ 0 S 電晶贈 μ 1 土 托ΜΜης干s /Ν1由一化唬輸入至反相輸入埠INB為閘 極，Ν Μ 0 S 電晶體 Ν 9 a ^ ^ , 奴1^ 2由一仏唬至輸入埠ί N為閘極。

57372.1 第8頁 “ ο 8 S 2 ——--室號88102卯？ #车Μ月//日 修正__ 五、發明說明（5) 電流源S1連接在MMOS電晶體Ν1及Ν2之共同源極及一接地 電壓Vss之間，以供應一預定電流至差動放大器3 1。 連接至NMOS電晶體N2之在PMOS電晶體P2汲極之信號為差 動放大器31之輸出信號DET。 緩衝器部分3 3將差動放大器3 1之輸出信號緩衝以在感測 電路之輸出產生一信號BUFOUT。在此具體實例中，緩衝器 部分33為一反相器、及將差動放大器31之輸出信號DET反 相’以產生感測電路輸出之輸出信號B U F 0 U T。 以下說明感測電路之操作。首先，假定輸入埠I N之電壓 增加至較反相輸入埠I N B為高之位準。在此情況下，流過 NM0S電晶體N2之電子數目較流過關〇s電晶體N1之電子數為 大。NM0S電晶體N2促使差動放大器31之輸出信號DET降低 至一低位準，因此，感測電路之輸出信號BUF〇UT之輸出信 號增加至高位準。 其次’假定輸入埠I N之電壓降低至一較反相輸入埠I n β 之位準為低。在此情況下，通過NM〇s電晶體N1之電子數目 較流過NM0S電晶體N2之電子數為多。在此情況下，pM〇s電 晶體P 2之閘極電壓降低，促使差動放大器3 1之輸出信號 DET增加至高位準。因此，感測電路之輸出信號δυρι〇υτ;υ 低至低位準。 參考圖1 ’ 一時鐘信號C L Κ輸入至感測電路11之輪入淳 I Ν，及一反向時鐘信號CLKB輸入至反相輸入埠I νβ。因 此’感測電路1 1感測出與反相時鐘信號CLKB相關之時丄 號CLK之電壓之上升或下降，因而產生一低或高位準之信 一參考信號BUF0UT1 1。第一參考信號BUF0UT11為感測♦第 、电路

b D _寧透__^8102932--年/4月// 白_ 修正 五、發明說明（6) 1 i之輸出信號BUFOUT。 此外’反相器1 2將第一參考信丨反相以產生第 二參考信號BUFOUT1 2。 —較佳地，本發明之第一具體實例之參考信號電路尚包括 第一及第二脈波產生器13及14。 參考圖4 ’本發明之脈波產生器包括一響應部分4 1 ，閂 鎖=部分43，回授部分45及一緩衝部分47。首先，在初始 狀悲’響應部分4 1之輸出信號p r s及回授部分4 5之輸出信 號PEFD藉由響應部分41之PMOS電晶體P3及問鎖器部分43為 兩位準。 當響應部分4 1之輸入信號p I N增加至高位準，nm 〇 S電晶 體N3及N4均被導通’故響應部分41之輸出信號pRES改變為 低位準。因此，緩衝器部分47之輸出信號Ρ〇ϋτ升至高位 準。 然而’響應部分41之輸出信號PRES變為低位準，回授部 分45之輸出信號PFED變為低位準。於是’ 電晶體p3被 導通，故響應部分41之輸出信號PRES變為高位準，及缓衝 部分47之輸出信號POUT變為低位準。 結果’當響應部分4 1之輸入信號p I 〇 N自低位準變為高位 準時，圖4中之脈波產生器之輸出信號pout為一其在一預 定時間為主動的脈波。 ' ' 因此’參考圖1 ，第一脈波產生器13產生第一脈波信號 PCLK11以響應第一參考信號BUF0UT11啟動為—高位準'' 同時’第二脈波產生器14產生第二脈波信號pcL12，以 響應第二參考信號BUF0UT12啟動為一高位準。

57372.ptc 第10頁 440862 __索號88102932_年Θ月，#曰 佟不_. 五、發明說明（7) 最佳地，本發明之同步積體電路記憶體裝置依據第一脈 波信號PCL1 1及第二脈波信號PCLK1 2而操作。 圖5為本發明之第一具體實例之參考信號產生電路之重 要信號之時序圖。本發明第一具體實例之參考信號產生電 路之操作詳述如下。 當時鐘信號CLK之電壓增加’第一參考信號buf〇UT11在 預定時間Τ1 1之後即增加至高位準。同時，自第一參考信 號BUF0UT11由低增加至高位準起一預定時間τ丨2之後，第 一脈波彳5號PCLK11即變為主動。因此，自時鐘信號clk之 上升邊緣起之一預定時間Τ13( = Τ1 1+Τ12)之後，第一脈波 信號PCLK11變為主動。 此外，當反相時鐘信號CLKB之電壓增加，亦即，時鐘信 號CLK之電壓降低’第一參考信號在預定時間Τ14 之後降低至一低位準，第二參考信號BUF0UT12增加至一高 位準’而具有由反相器產生之延遲時間T15。 在第二電壓信號BUF0UT12增加至高位準，及預時定時間 Τ 1 6過後，第二脈波信號pc LK1 2變為主動。因此，自時鐘 信號CLK之下降邊緣起之一預定時間T170T14 + T15 + T16)之 後’第二脈波信號PCLK1 2變為主動。 圖1所示之本發明第一具體實例之參考信號產生電路 中，第一及第二參考信號之產生係經由時鐘信號CLK之電 壓與反相時鐘信號CLKB之電壓之比較而產生°因此，不論 製程情況與雜訊效應之改變，具有預定延遲之第一及第二 參考信號均得以產生。 然而，本發明第一具體實例之參考信號產生電路有下列

O:\57\57372.ptc 第11頁 440862 _案號 88102932 五、發明說明（8) 年/»·月V曰 修正 問題。如圖5所示，在自時鐘信號上升邊緣起產生第一參 考信號所需時間及自時鐘信號之下降邊緣起產生第二參考 信號所需時間之間有一時間偏差{( Τ 1 4 ~Τ 1 1 ) +Τ 1 5丨= 此處之時間偏差（Τ 1 4 - Τ 1 1 )的形成係因為感測電路1 1 (圖 1)之差動放大器31(圖3)之第一參考信號BUFOUT11之上升 轉態至一高位準’及下降轉態至低位準的不對稱所致。 此外’時間偏差Τ 1 5係反相器1 2 (圖1 )將第一參考信號 BUF0UTU反相以產生第二參考信號BUF〇lJT12所需之時間。 如上述，在時鐘信號之上升和下降邊緣啟動第一及第二 參考信號之時間偏差乃係不可避免。此一時間偏差使同步 積體電路S己憶體裝置之設計變得困難，且會造成同步積體 電路記憶體裝置誤動作。 1 圖2為本發明第二具體實例之參考信號產生電路之電路 圖，其可解決圖1中之電路之困難。為說明方便計，執行 與圖1中相同功能之信號以圖1中相同參考信號表示。參考 圊2，參考信號產生電路包括第—及第二 丨及 22 - 第一感測電路2 1由輸入埠I N接收一時鐘信號CLK，及經 由反相輸入淳ιΝΒ接收一反相時鐘信號CLKB，其為時鐘信 之反Λ。當Λ鐘/號CLK之電壓增加至較反相時鐘信 :=帝堅位準為南時，第—參考信號BUFOUT21，其為 第一感測電路2 1之輸出信號即變為主動。 ΓΗ K B第ΐ ί L電路2 2經由—輸入槔1 N接收-反相時鐘 / Λ相輸人琿1^接收—時鐘信號CLK。當時 鐘#似1(之電壓降低至較反相時鐘信號cL 4

O:\57\57372.ptc

440862 --塞號88102932_年/二月Af曰 修正___ 五'發明說明（9) 時，第二參考信號BUF〇UT22，即第二感測電路22之輸出信 號變為主動。 此外，第一及第二感測電路21及22具有與自輸入璋IN及 反相輸入埠I NB接收之信號相同之響應特性。 因此，第一參考信號BUF0UT21被啟動以響應時鐘信號 CLK之上升邊緣，第二參考信號BUF0UT22被啟動以響應下 降邊緣。 第一及第二感測電路2 1及2 2之詳細結構已參考圖3予以 說明，感測電路之操作已說明如上。故其解釋予以省略。 最佳地，本發明第二具體實例之參考信號產生電路如圊 2所示，尚包括第一及第二脈波產生器23及24。 第一脈波信號產生器23產生第一脈波信號PCLK21，其在 一預定時間為主動，以響應第一參考信號BUF0UT21之上升 邊緣。第二脈波產生器24產生第二脈波信號PCLK22，其在 一預定時間為主動，以響應第二參考信號BUFOUT22之上升 邊緣β 因此’第一脈波信號PCLK21變為主動以響應時鐘信號 CLK之上升邊緣，第二脈波信號PCLK22變為主動以響應其 下降邊緣》 圖2中已解釋第一及第二脈波產生器23及24之詳細結 構，此等脈波產生器之作業已如上述。因此進一步之解釋 將予以省略。 圖6為本發明第二具體實例之參考信號產生電路（圖2)之 定時圖。本發明第二具體實例之參考信號產生器之操作將 參考圖6予以說明。

O:\57\57372.ptc 第13頁 4 40 86 2 案號 88102932 修正 五 '發明說明（10) 當時鐘信號CLK之電壓增加至較反相時鐘信號CLKB之電 壓位準為高時，第一參考信號BUFOUT21在預定時間T21過 後增加至一高位準。同時’在自第一參考信號增加至一高 位準以後之預定時間T 2 2之後，第一脈波信號p c L K 2 1變為 主動》因此，自時鐘信號CLK之上升邊緣之時間 T23( = T21+T22)之後，第一脈波信號PCLK21變為主動。 同時，當反相時鐘信號CLKB之電壓增加至較時鐘信號 CLK之電壓位準為高時，第二參考信號BUFOUT22在預定時 間丁 24過後增加至一高位準。在自第二參考信號βυρ〇υΤ22 增加至高位準之一預定時間T2 5以後，第二脈波信號 PCLK22變為主動。因此，自反相時鐘信號CLKB之上升邊緣 之預定時間T26( = T24+T25)之後’第二脈波信號PCLK22變 為主動。 在圖2中之參考信號產生電路中，第—感測電路21及第 二感測電路有相同之結構，故時間Τ 2 1與時間τ 2 4彼此相 等。同時’由於第一及第二脈波產生器2 3具有相同結構， 時間Τ22及Τ25亦彼此相等。 因此’在本發明之第二具體實例之參考信號產生電路 中1第一參考信號BUFOUT21及第二參考信號BUFOUT22在自 時鐘信號CLK及反相時鐘信號““之上升邊緣之相同延遲 後變為，動。此外’在採用第一及第二脈波產生器23及24 之具體實，中，所需之時間Τ23 ，直到第一脈波信號 PCLK2 1及第二脈波信號pCLK22在時鐘信號CLK及反相時鐘 信號CLKB之上升邊緣之後分別變為主動，此二時間相等。 本發明已參考特殊具體實例予以說明，對此技藝人士

〇:\57\57372.ptc 第14頁 Μ Ο 8 6 .! _案號 88102932_θf 年 Ρ 月 β 曰___ 五、發明說明（11) 言，進一步修改及改變而不離本發明之精神及範圍均屬可 行。 例如，在本發明之圖1及2說明之第一及第二具體實例 中，第一及第二參考信號係利用時鐘信號C L K及反相時鐘 信號CLKB而產生。然而，利用具有預定電壓的參考信號而 不利用反時鐘信號，相同效應亦可達成。

O:\57\i7372.ptc 第15頁

Claims (1)

1. 440862 _案號 88102932_<^年 /二月 ^ 日__ 六、申請專利範圍 K 一種同步積體電路記憶體裝置之參考信號產生電路， 響應一時鐘信號及一反相時鐘信號而操作，包含： 一第一感測電路，用以由一輸入埠接收時鐘信號及經 由一反相輸入埠接收反相時鐘信號，以產生一第一參考信 號，其當時鐘信號有一較反相時鐘信號為高之電壓時被啟 動；以及 一第二感測電路，用以自反相輸入埠接收時鐘信號， 及經由一輸入埠接收一反相時鐘信號，以產生第二參考信 號，其當時鐘信號有一較反相時鐘信號為低之電壓時被啟 動， 其中該等第一及第二感測電路，對經由其輸入埠及反 相輸入埠之信號輸入而言，具有相同之響應特性。 2.如申請專利範圍第1項之參考信號產生電路，其t ， 第一及第二感測電路各含： 一差動放大器，以產生一輸出信號，其邏輯狀態改變 以響應與反相輸入埠相關之輸入埠之電壓之上升及下降； 及 一缓衝器部分，將差動放大器之輸出信號缓衝以產生 一輸出信號。 3 .如申請專利範圍第1項之參考信號產生電路，尚含： 第一脈波產生器，以產生第一脈波信號，其被啟動一 預定時間以響應第一參考信號之前緣；及 第二脈波產生器，以產生第二脈波信號，該電路被啟 動一預定時間以響應第二參考信號之前緣。 4 . 一種同步積體電路記憶體裝置之參考信號產生電路，

   57372.ntc 第16頁 440862 _案號88102932 年/jt月#日 修正_ 六、申請專利範圍 其響應一時鐘信號而操作，包含： 一第一感測電路，用以經由一輸入埠接收時鐘信號， 及經由一反相輸入埠接收一具有一預定電壓之參考信號， 以產生第一參考信號，其當時鐘信號有一較參考信號電壓 為高時被啟動；以及 一第二感測電路，用以經由一反相輸入埠接收時鐘信 號，及經由一輸入埠接收一參考信號，以產生一第二參考 信號，其當時鐘信號有一較參考電壓信號為低之電壓時被 啟動， 其中第一及第二感測電路具有相對於經由其輸入璋及 反相輸入埠之信號輸入之相同響應特性。 5 .如申請專利範圍第4項之參考信號產生器，其中第一 及第二感測電路各含： 一差動放大器，以產生一輸入信號，其邏輯狀態改變 以響應與反相輸入埠之電壓相關之輸入埠電壓之上升及下 降；及 一緩衝器部分，以將差動放大器之輸出信號緩衝，以 產生一輸入信號。 6. —種同步積體電路記憶體裝置之參考信號產生電路， 其響應一時鐘信號及一反相時鐘信號而操作，包含： 一感測電路，用以經由一輸入埠接收時鐘信號，及經 由一反相輸入埠接收反相時鐘信號，以產生第一參考信 號，其當時鐘信號有一較反相時鐘信號為高之電壓時被啟 動；以及 一反相器，用以將第一參考信號反相，以產生一第二

   O:\57\57372.ptc 第17頁 440 86 2 案號 88102932 <pf年/丄月/次曰 修正 六、申請專利範圍 參考信號。 7 .如申請專利範圍第6項之參考信號產生電路，其中之 感測電路包含： 一差動放大器，以產生一輸出信號，其邏輯狀態改變 以響應與反相輸入埠之電壓相關之輸入部電壓之上升及下 降；及 一緩衝器部分，以將差動放大器之輸出信號緩衝以產 生一輸出信號。 8. —種與一外來時鐘信號之前緣及後緣同步操作之同步 積體電路記憶體裝置，包含： 一參考信號產生電路，用以產生第一及第二參考信號 以響應與一反相時鐘信號之電壓相關之時鐘信號之電壓之 上升及下降， 其中第一及第二參考信號在時鐘信號之前緣及後緣有 相同之響應特性。 9. 如申請專利範圍第8項之同步積體電路記憶體裝置， 其中參考信號產生電路包含： 第一感測電路，自一輸出埠接收一時鐘信號，及自一 反相輸入埠接收一反相時鐘信號，以產生第一參考信號， 在時鐘信號有一較反相時鐘信號為高之電壓時該電路啟 動；及 第二感測電路，自一反相輸入璋接收一時鐘信號，及 經由一輸入埠接收一反相時鐘信號，以產生第二參考信 號，當時鐘信號有一較反相時鐘信號之電壓為低之電壓時 被啟動，

   O:\57\57372.ptc 第18頁 440862

   O:\57\57372.ptc 苐19頁