JP3976462B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3976462B2
JP3976462B2 JP2000021758A JP2000021758A JP3976462B2 JP 3976462 B2 JP3976462 B2 JP 3976462B2 JP 2000021758 A JP2000021758 A JP 2000021758A JP 2000021758 A JP2000021758 A JP 2000021758A JP 3976462 B2 JP3976462 B2 JP 3976462B2
Authority
JP
Japan
Prior art keywords
film
ruthenium
electrode
forming
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000021758A
Other languages
English (en)
Other versions
JP2001210802A (ja
JP2001210802A5 (ja
Inventor
裕一 松井
正彦 平谷
泰洋 嶋本
吉孝 中村
俊秀 生田目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2000021758A priority Critical patent/JP3976462B2/ja
Priority to TW090101415A priority patent/TW497255B/zh
Priority to US09/767,706 priority patent/US6503791B2/en
Priority to KR1020010003750A priority patent/KR100737192B1/ko
Priority to US09/810,401 priority patent/US6483143B2/en
Priority to US09/810,627 priority patent/US6555429B2/en
Publication of JP2001210802A publication Critical patent/JP2001210802A/ja
Priority to US10/211,569 priority patent/US6521494B2/en
Publication of JP2001210802A5 publication Critical patent/JP2001210802A5/ja
Application granted granted Critical
Publication of JP3976462B2 publication Critical patent/JP3976462B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562Selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、酸化物誘電体キャパシタの下部電極またはプラグとして化学的気相成長法で形成したルテニウムを用いた半導体装置製造方法に関する。
【0002】
【従来の技術】
ダイナミックランダムアクセスメモリ(DRAM)等の半導体装置は、セル面積の縮小により高集積化が実現される。これは、キャパシタ部の占有面積が必然的に減少することを意味する。それにもかかわらず、ソフトエラーを防止するためには、メモリの読み出しに必要な一定の蓄積電荷量を確保しなけれげならなない。すなわち、半導体装置の高集積化のためには、単位面積あたりの蓄積電荷量を増大させる手段が必要となる。その手段の一つとして、比誘電率が大きい酸化物誘電体をキャパシタ絶縁膜に適用することがあげられる。現在、キャパシタ絶縁膜として従来のメモリに用いられているSiO2膜(比誘電率:3.8)やSi3N4膜(比誘電率:7〜8)に変わり、Ta2O5膜(比誘電率:20〜25)が適用されている。しかしながら、ギガビットスケールのメモリにおいては、キャパシタ絶縁膜として比誘電率の大きいTa2O5膜を採用することに加えてキャパシタ部を立体化して実質的なキャパシタ面積を増大しても、読み出しに必要な蓄積電荷量は不足する。そこで、キャパシタ絶縁膜として、100以上の比誘電率を有する酸化物誘電体、例えば、チタン酸ストロンチウム:SrTiO3(STO)、チタン酸バリウムストロンチウム:(Ba,Sr)TiO3(BST)、チタン酸ジルコン酸鉛:Pb(Zr,Ti)3(PZT)、ビスマス系層状強誘電体などの採用が現在検討されている。この中で、PZTやビスマス系層状強誘電体は、その強誘電性を利用した強誘電体メモリにも適用できる。
【0003】
これらの酸化物誘電体は、その電気的特性の向上のために、少なくとも400℃から700℃での高温かつ酸化性雰囲気での膜形成や後熱処理が必要である。その際、雰囲気中の酸素によって下部電極が酸化されると、キャパシタ絶縁膜よりも誘電率の低い絶縁膜が形成され、キャパシタ容量の実質的な低下を招く。また、下部電極の下部に位置するバリア層やプラグが酸化されると、トランジスタとキャパシタとの電気的な導通が失われる。そこで、高温かつ酸化性の雰囲気に対して比較的安定な白金(Pt)や、酸化物が形成されても導電性を保つルテニウム(Ru)やイリジウム(Ir)が下部電極の有力な候補として検討されている。この中でも、特に微細加工性にすぐれるRuは酸化物誘電体の下部電極として最も好ましい材料である。
【0004】
以上をまとめると、ギガビットスケールのメモリではキャパシタが占有できる面積が小さいため、比誘電率の高い酸化物誘電体を用いても読み出しに必要な蓄積電荷量が不足する可能性がある。そこで、実質的なキャパシタ面積の増大のために、キャパシタを立体化する必要性が生じる。すなわち、下部電極のRuを立体構造に加工して、その後キャパシタ絶縁膜である酸化物誘電体を形成する工程や、あらかじめ立体的に加工された構造上に上記の下部電極を被覆させ、その後酸化物誘電体を形成する工程が必要である。
【0005】
【発明が解決しようとする課題】
上記の立体構造下部電極の形成方法として、従来技術による 2通りの形成方法を以下に図を用いて説明し、さらにそれぞれの問題点や課題を指摘する。
【0006】
第1に、下部電極を立体構造に加工する方法について、図12を用いて説明する。図は全て断面を表す。まず、例えばRuからなるプラグ1及び例えばSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmの下部ルテニウム電極5を堆積する(図12(a))。その後、周知のフォトリソグラフィー法とドライエッチング法を用いて、下部ルテニウム電極5をプラグ部層間絶縁膜2の表面まで円筒形,楕円筒形もしくは矩形に加工すれば、立体構造の下部電極が形成できる(図12(b))。しかし、最小加工寸法が0.15μm以下となるようなギガビットスケールの半導体装置では、上記の下部ルテニウム電極の側面を垂直に加工するのは困難である。そのため、図12(b)に示すように、底部が上部に比べて広い加工形状となる。下部ルテニウム電極5を加工後、例えばBSTからなる酸化物誘電体6を化学的気相成長法により堆積し、その後、例えばRuからなる上部電極7を化学的気相成長法により堆積してキャパシタ部が完成する(図12(c))。この場合、前述したように下部電極の底部が広い加工形状となるため、隣り合うキャパシタの間隔が近接して電気的な相互作用が生じるという問題が発生する。あるいは、低部電極間の間隔を十分に確保しようとすれば、逆に上面の面積を確保できなくなり、電極の断面形状が三角形となる結果、立体電極の表面積が低下するという、別の問題が発生する。
【0007】
第2に、微細加工が容易なシリコン酸化膜中にその表面から深孔を加工して、その後、化学的気相成長法によりRu下部電極を堆積して立体構造を形成する方法について、図13を用いて説明する。図は全て断面を表す。まず、例えばRuからなるプラグ1及び例えばSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmの例えばSiO2からなるキャパシタ部層間絶縁膜3を堆積する。その後、周知のフォトリソグラフィー法とドライエッチング法を用いて、キャパシタ部層間絶縁膜3を開口部が円筒形,楕円筒形あるいは矩形となるようにプラグ部層間絶縁膜2の表面まで加工する。その後、膜厚30nmの下部ルテニウム電極5を化学的気相成長法によって堆積すれば、立体構造をもつ下部電極が形成できる(図13(a))。ただし、キャパシタ部層間絶縁膜3の上面に堆積した下部電極を除去し、隣り合うキャパシタ間を電気的に分離する必要がある。自己整合的に除去することを目的として一般的に用いられる物理的なスパッタエッチングでは、層間絶縁膜の上面に堆積した電極が優先的に除去されるものの、下部電極として利用すべき部分も同時にエッチングの雰囲気にさらされてしまうため、円筒形の側壁部の上面付近や底部の中心付近の膜厚が減少し、具体的には図13(b)に示すような形状になる。その後、例えばBSTからなる酸化物誘電体6を化学的気相成長法により堆積し、その後、例えばRuからなる上部電極7を化学的気相成長法により堆積してキャパシタ部が完成する(図13(c))。
【0008】
この工程では、側壁部の高さが低下することによるキャパシタ面積の低減や、下部電極の膜厚の減少によるキャパシタ抵抗の増大という問題が生じる。そのため、下部電極の一部をスパッタエッチングによって除去する工程を含まずに、隣り合うキャパシタ間の電気的な分離を行う方法が望まれていた。
【0009】
【課題を解決するための手段】
上記の課題を解決するためには、層間絶縁膜中に開口部を形成して孔を加工した後に、下部電極を孔の内側面壁に化学的気相成長法で堆積する際に、孔の側面及び底面に選択的に下部電極を堆積させればよい。そうすれば、隣り合うキャパシタ間の下部電極が電気的に接続されることはないため、従来技術では必要であった層間絶縁膜の上面部に堆積した電極を物理的なスパッタエッチングによって除去する工程が省略でき、その工程で下部電極として必要である部分もエッチングされるという問題点を解決できる。加えて、たとえ層間絶縁膜の上面部にRu膜が堆積したとしても、孔内面への選択性成長により、孔の内面壁に堆積する膜の厚さよりも層間絶縁膜上の膜厚を十分に薄くすることができれば、これを除去する工程を簡便に短時間化することができる。
【0010】
上記の技術を実現することができるような、化学的気相成長法においてRu膜の堆積が下地膜に対して選択的になる条件を見出した。そして、この特徴を用いるキャパシタの形成工程を考案した。これを以下に、(1)TiNなどで構成される非選択性層すなわち成膜防止膜の作成方法とその機能、(2)成膜防止膜をキャパシタ間分離層として用いる薄膜Ru電極、(3)成膜防止膜をキャパシタ間分離層として用いるRuプラグ、(4)成膜防止膜をキャパシタ間分離層として用いる埋め込み型Ru電極、(5)極薄Ru膜の選択性層、つまり種層としての機能、(6)極薄Ru膜を種層として用いる埋め込み型Ru電極、(7)極薄Ru膜を種層として用いる薄膜Ru電極、(8)極薄Ru膜を種層として用いるRuプラグ、(9)化学的気層成長法を用いて種層を形成する方法、(9)化学的気層成長法を用いて形成した種層上に電極を形成する方法、(10)成膜防止膜と化学的気層成長法を用いて形成する種層の双方を用いる電極形成法、(11)Ru種層の効果を増大させるための望ましい電極形成条件、(12)誘電体膜上に種層を形成して上部Ru電極を形成する方法、そして、(13)化学的気相成長法の膜形成条件に関する制約、の順に説明する。
【0011】
まず、TiNなどで構成される非選択性層すなわち成膜防止膜の作成方法とその機能について述べる。
【0012】
図11 を用いて具体的に説明する。図11(a)は、化学的気相成長法によるRu膜の堆積速度の下地依存を示す。ここで説明に用いる以外の具体的な膜形成条件については、発明の実施の形態で説明する。SiO2膜上では、220℃から240℃の範囲内において堆積温度の増大とともにRu膜の堆積速度が増大する。この領域ではRu膜の堆積は反応律則である。一方TiN膜上では、堆積温度が約255℃まではRu膜が堆積されない。すなわち、本実験の堆積条件下では、堆積温度を少なくとも220℃から255℃の間に設定すれば、Ru膜の堆積は下地に対して選択的になり、SiO2膜上にはRu膜が成膜されるが、TiN膜上には成膜されない。これは、化学気相成長法で膜の形成初期過程において見られる、基板上に膜が形成されにくい、いわゆるインキュベーション時間を用いて説明することができる。 これを図11(b)により説明する。
【0013】
横軸に膜形成の経過時間、縦軸に形成される膜の膜厚を示す。SiO2膜上に比べて、TiN膜上では、このインキュベーション時間が長い。つまり、このインキュベーション時間差を利用してやれば、たとえば図中の時間Aでは、TiN膜上にはRu膜が形成されず、SiO2膜上にのみRu膜を選択的に形成することができる。
【0014】
以下に、成膜防止膜をキャパシタ間分離層として用いる薄膜Ru電極の作成方法を説明する。
【0015】
具体的な工程として、Ru電極を堆積させたくない領域に、あらかじめ例えばTiN膜からなる成膜防止膜を形成しておけば、所望の領域のみにRu電極を堆積できる。前述したように、Ru電極を堆積させたくない領域とは、層間絶縁膜の上面の平坦部を指す。層間絶縁膜を堆積後にTiN膜を全面に堆積し、ここに開口部を設けて孔を層間絶縁膜中に加工する際に、TiN膜も同時に開口するような工程とすれば自己整合的に成膜防止膜を形成できる。その後、Ru膜を下地に対して選択的になる条件で20nmから50nm程度の膜厚で堆積すればよい。この工程によれば、Ru膜は層間絶緑膜に設けた孔の側面及び底部にのみ堆積するため、従来技術では必要であった層間絶縁膜の上面の電極を物理的なスパッタエッナングによって除去する工程が省略でき、その工程で下部電極として必要である部分もエッチングされるという問題点が解決できる。
【0016】
ただし、TiN膜は導電性であるため、本来の目的であるキャパシタ間の電気的な分離は実現できていない。そこで、Ru膜を堆積後に、たとえぱ、TiN膜を酸化して絶縁化すれば良い。その工程でRu膜が同時に酸化されても、RuO2膜は導電性を持つため、成膜防止膜のみを絶縁化することが可能である。 しかし、Ru膜は酸化によって2倍以上に体積膨張するため、下部電極形状の破壊が懸念される。そのため、Ru膜を酸化させずにTiN膜のみを絶縁化するのが望ましい。
【0017】
TiNはRuよりも酸化物生成自由エネルギーの絶対値が大きいため、適切な酸化条件を選択すれば、Ru膜を酸化させずにTiN膜のみを酸化して絶縁化することが可能である。
【0018】
成膜防止膜としては、上記の理由から、Ruよりも酸化物生成自由エネルギーの絶対値が大きい材料を用いればよく、具体的には、TiN膜のみならず、Ti,W,Ta,WN膜等を用いても同様の効果が得られる。また、成膜防止膜としてあらかじめ絶縁性の材料を用いれば、成膜防止膜を酸化して絶縁化する工程が省略できる。具体的には、Ti,W,Ta等の酸化物を用いればよい。また、下部電極を堆積後に成膜防止膜をドライエッチングやウエットエッチングによって除去しても、キャパシタ間の電気的な分離は実現できる。これらの工程後、例えばBST膜からなる誘電体と、例えばRu膜からなる上部電極を順に堆積すれば、所望の立体構造のキャパシタが形成できる。ここでは、成膜防止膜を除去した場合は、キャパシタ部層間絶縁膜の上面部に分離層が存在しないような、層間絶縁膜と誘電体が直接接する構造となる。
【0019】
次に、成膜防止膜をキャパシタ間分離層として用いるRuプラグの加工方法を説明する。
【0020】
上記の化学的気相成長法によるRu膜の選択成長を利用すれば、埋め込み法によりRuプラグを容易に形成することができる。具体的には、上で説明したように、まず、成膜防止膜を形成し、次にプラグ孔を開孔することにより、Ru膜を埋め込ませたくない層間絶縁膜の上面が被覆されたプラグ孔を形成する。この上に、化学的気相成長法によってRu膜を選択的に堆積させれば、所望のプラグ孔の内側のみにRu膜が埋め込まれるため、Ruプラグを形成することができる。その後、プラグの表面を化学的機械的研磨法によって平坦化するのが望ましい。その際、成膜防止層は研磨のストッパーとして利用できる。また、プラグを形成後、成膜防止層は、下部電極の形成の場合と同様に、選択的に酸化して絶縁化するか、除去すればよい。
【0021】
同様にして、成膜防止膜をキャパシタ間分離層として用いる埋め込み型Ru電極の形成方法を説明する。
【0022】
上記の化学的気相成長法によるRu膜の選択成長を利用すれば、埋め込み法による凸型の下部Ru電極の形成についても容易に実現できる。具体的な工程として、上のプラグ形成の場合と同様に、Ru電極を埋め込ませたい領域以外の領域に、あらかじめ例えばTiN膜からなる成膜防止膜を形成しておけば、所望の領域のみにRu電極が堆積するため、Ru膜を埋め込むことができる。Ru電極を埋め込ませたい領域以外の領域とは、層間絶縁膜の上面の平坦部を指す。層間絶縁膜を堆積後に例えばTiN膜を全面に堆積し、開口部が円筒形,楕円筒形あるは矩形となるように層間絶縁膜を加工する際に、同時にTiN膜も開口するような工程とすれば、自己整合的に成膜防止膜を形成できる。その後、下地に対して選択的になる条件、つまり図11(b)における形成時間AでRu膜を堆積すればよい。この工程によれば、Ru膜は層間絶縁膜に設けた孔の側面及び底部にのみ堆積するため、開口孔をRu膜で埋め込むことができる。その後、層間絶縁膜を除去すれば、凸型の下部Ru電極を実現できる。
【0023】
あるいは、Ru電極を埋め込ませたくない領域にあらかじめ設けたTiN膜などからなる成膜防止膜上にもRu膜が堆積してもかまわない。つまり、図11(b)でAよりも長い時間、つまりTiN膜上のインキュべーション時間を経過するような時間BまでRu膜を形成すれば、TiN膜上にもRu膜が形成される。しかし、成膜防止膜上のRu膜の膜厚は層間絶縁膜に設けた孔の側面及び底部に形成される膜厚と比べて十分小さいので、開口部が先に塞がれることなく、層間絶縁膜に設けた孔の側面及び底部にRu膜を堆積させることができる。加えて、成膜防止膜上のRu膜の膜厚が小さいので、研磨などによってこれを除去する時にも、層間絶縁膜上のRu膜を除去するよりも短時間でこれを除去することができる。続いて埋め込んだRu電極回りの層間絶縁膜を除去すれば、凸型の下部Ru電極を実現できる。ここで、Ru電極が後熱処理によって変形するのを防ぐために、層間絶縁膜を除去する前に熱処理によって埋め込まれたRu電極を焼き締めておくと望ましい。
【0024】
成膜防止膜としては、Ruよりも酸化物生成自由エネルギーの絶対値が大きい材料を用いればよく、具体的には、TiN膜のみならず、Ti,W,Ta,WN膜や、Ti,W,Ta等の酸化物膜等を用いても同様の効果が得られる。これらの工程後、例えばBST膜からなる誘電体と、例えばRu膜からなる上部電極を順に堆積すれば、所望の凸型の立体構造キャパシタが形成できる。
【0025】
次に、極薄Ru膜の選択性層、つまり種層としての機能を説明する。
【0026】
化学的気相成長法において、Ru膜上への選択成長を利用して電極を形成する方法を、図11(b)を用いて説明する。Ru膜上に化学的気相成長法を用いてRu膜を形成する時には、インキュベーション時間を消滅させることができる。つまり、図11(b)中の時間Cで膜形成を止めれば、SiO2膜上にはRu膜は堆積しないが、Ru膜上のみにRu膜が堆積するような選択的条件を選ぶことができる。より具体的な条件で説明すると、図11(a)より、堆積温度が約220℃までは、SiO2膜上にはRu膜は堆積しないが、Ru膜上にはRu膜は堆積する。すなわち、本実験の堆積条件下では、堆積温度を例えば210℃に設定すれば、Ru膜の堆積はSiO2膜つまり下地に対して選択的になる。この下地選択性を利用すれば、埋め込み法によるプラグや凸型の下部Ru電極を容易に実現できる。
【0027】
まず、極薄Ru膜を種層として用いる埋め込み方法による凸型下部Ru電極の形成工程について説明する。
【0028】
工程として、Ru電極を堆積させたい領域に、あらかじめ薄いRu膜を形成しておけば、所望の領域にRu電極を埋め込むことができる。Ru電極を堆積させたい領域とは、層間絶縁膜に形成した孔の側面と底面を指す。層間絶縁膜中に開口部形成して孔を加工しておき、例えばスパッタリング法でRu膜を全面に堆積する。これを種層と呼ぶ。このようにスパッタリング法で孔の内面にRu膜種層を形成することができるなら、化学的気相成長法など不要と思われるが、これは矛盾しない。なぜなら、種層には、化学的気相成長法で形成する電極に要求されるような平坦性,均一性および被覆率のいずれも要求されないからである。例えば、厚さ1nm程度の不連続膜でも十分に種層として機能する。これより薄くても良いがむしろ、これより薄い膜を形成すること自体が困難となる。不連続な極薄膜でも良いならば、スパッタリング法などの段差被覆性に劣る成膜法を用いても、十分に種層を形成することができる。種層を形成後、化学的機械的研磨法によって、層間絶縁膜の上面に堆積したRu種層を除去する時も、種層は薄いので、短時間でこれを除去することができる。あるいは、孔内面の種層が完全になくならないならば、スパッタエッチングにより除去しても良い。その後、上記の下地に対して選択的になる条件下で、化学的気相成長法によりRu膜を堆積する。この工程によれば、Ru膜は層間絶縁膜の側面及び底部にのみ堆積するため、開口孔をRu膜で埋め込むことができる。
【0029】
あるいは、層間絶緑膜の上面にもRu膜が堆積してもかまわない。つまり、図11(b)でCよりも長い時間、つまり層間絶縁膜上のインキュベーション時間を経過するような時間DまでRu膜を形成すれば、層間絶縁膜上にも Ru膜が形成される。 しかし、層間絶縁膜上のRu膜の膜厚は層間絶縁膜に設けた孔内の種層の側面及び底部に形成される膜厚と比べて十分小さいので、開口部が先に塞がれることなく、層間絶縁膜に設けた孔の側面及び底部にRu膜を堆積させることができる。この層間絶縁膜上に形成されたRu膜は、種層上のRu膜と比較して十分薄いので、研磨などにより短時間で除去することができる。その後、埋め込んだRu電極回りの層間絶縁膜を除去すれば、凸型の下部Ru電極が実現できる。ここで、Ru電極が後熱処理によって変形するのを防ぐために、層間絶縁膜を除去する前に熱処理によって焼き締めておくことが望ましい。これらの工程後、例えばBST膜からなる誘電体と、例えばRu膜からなる上部電極を順に堆積すれば、所望の凸型の立体構造キャパシタを形成できる。
【0030】
もちろん、極薄Ru膜を種層として用いる方法は、埋め込み電極ばかりでなく薄膜Ru電極の形成方法にも適用できる。
【0031】
つまり、種層上に20nmから50nm程度の厚さの電極を形成するキャパシタ構造にも、この方法は適用できる。種層を用いることで、図11(b)に示すように、膜厚の増大は膜形成時間に対して原点を通り比例するので、膜厚をより精度良く制御することができる。種層を形成するまでの方法は、埋め込みによる凸型電極を形成する場合と同じである。種層上に化学的気相成長法を用いて、図11(b)の条件Cを選んで選択的に20nmから50nm程度Ru膜を形成すれば、層間絶縁膜上にはRu膜は形成されないので、キャパシタ間は電気的に絶縁される。こうしてできた下部電極上に、例えばBST膜からなる誘電体と、例えぱRu膜からなる上部電極を順に堆積すれば、所望の薄膜Ru電極を有する立体構造キャパシタを形成できる。
【0032】
次に、極薄Ru膜を種層として用いるRuプラグの形成方法について簡単に説明する。ここでは、Ru膜上へのRu膜の選択成長を利用して、埋め込み法によりRuプラグを形成する。下部電極の形成方法と全く同様に、あらかじめ薄いRu膜による種層をプラグ孔の内面に形成しておけば、所望の領域にRu電極を埋め込むことができ、Ruプラグが得られる。その後、プラグの表面を化学的機械的研磨法によって平坦化するのが望ましい。
【0033】
さらに、化学的気相成長法を用いて種層を形成する方法について説明する。この方法の利点は、種層には電極ほどの均一性や連続性が要求されない点にある。
【0034】
Ru膜を選択形成する種層となるRu膜の形成方法は、上記のスパッタ法に限らず、化学的気相成長法を用いることもできる。具体的には、層間絶縁膜を開口部が円筒形,楕円筒形あるいは矩形となるように加工しておき、まず、化学的気相成長法でRu膜の種層を全面に堆積する。次に、化学的機械的研磨法あるいは種層がなくならない限りスパッタエッチング法によって、層間絶縁膜の上面に堆積したRu膜を除去する。ここで、一度Ru膜を熱処理によって焼き締めることにより、より金属的な種層として機能を良好にする。そして、化学的気相成長法により、Ru膜をこの種層上に対して選択的になる条件下で堆積すればよい。これ以降の詳細な手順は上で説明したスパッタリング法で種層を形成する場合と同じである。この一連の工程によれば、Ru膜が層間絶縁膜に形成した孔の側面及び底部にのみ堆積するため、開口部をRu膜で埋め込む凸型の下部Ru電極や、厚さが20nmから50nm程度の薄膜Ru電極を形成することができる。
【0035】
次に、成膜防止膜と化学的気層成長法を用いて形成する種層の双方を用いる電極形成法について説明する。
【0036】
種層として化学的気相成長法を用いる場合、前述した成膜防止層と組み合わせれば、層間絶縁膜上に堆積したRu膜を除去する工程を省略できる。まず、種層となるRu電極を堆積させたくない領域に、あらかじめ例えばTiN膜からなる成膜防止膜を形成しておけば、所望の領域のみにRu電極を堆積できる。Ru電極を堆積させたくない領域とは、層間絶縁膜の上面の平坦部を指す。層間絶縁膜を堆積後にTiN膜を全面に堆積し、電極孔もしくはプラグ孔を層間絶縁膜中に形成する。同時に、TiN膜も開口する工程にすれば自己整合的に成膜防止膜を形成できる。種層のRu膜は熱処理によって焼き締めでおくと望ましい。その理由は先に述べたように、より金属的な種層を形成するためである。その後、下地に対して選択的になる条件で化学的気相成長法によるRu膜を堆積する。
【0037】
この工程によれば、Ru膜は層間絶縁膜に設けた孔の側面及び底部にのみ堆積する。形成するRu電極の形態としては、埋め込み方法による凸型電極でも良いし、厚さ20nmから50nmの薄膜電極のいずれでも良い。埋め込み方式による凸型電極あるいはプラグの場合には、この工程によれば、Ru膜は層間絶縁膜の側面及び底部にのみ堆積するため、開口部をRu膜で埋め込むことができる。
【0038】
もちろん、開口部のある層間絶縁膜面上にもRu膜が堆積しても良い。その場合には、層間絶縁膜平面上に堆積したRu膜をスパッタエッチングや化学的器械的研磨法で除去する工程が付与される。最後に、埋め込んだRu周辺の層間絶縁膜を除去すれば、凸型の下部Ru電極およびRuプラグを実現できる。ここで、Ru電極が後熱処理によって変形するのを防ぐために、層間絶縁膜を除去する前に熱処理によって焼き締めておくことが望ましい。これらの工程後、例えぱBST膜からなる誘電体と、例えばRu膜からなる上部電極を順に堆積すれば、所望の凸型の立体構造キャパシタを形成できる。
【0039】
次に、Ru種層の効果を増大させるための、化学的気相成長法を用いてRu電極を形成するときの望ましい電極形成条件について説明する。ここでは、種層上への化学的気相成長法によるRu膜形成が、低温でより顕著となる現象を利用する。
【0040】
11(c)を用いてこれを説明する。横軸を化学的気相成長法による形成温度、縦軸をRu膜上/SiO2膜上で定義する膜形成速度の比とする。膜形成中の酸素濃度が10から30%の時には300℃より低い温度で、著しい種層上での形成速度の増大が見られる。一方、酸素濃度が70%の時には、種層上の形成速度の増大は見られない。したがって、Ru膜上への選択的成長により、Ru下部電極,Ru下部埋め込み電極およびRuプラグを形成するときには、酸素濃度は70%を下回ることが望ましい。酸素濃度の下限は有機ルテニウム化合物原料の分解に必要な0.01%を超えることが望ましい。
【0041】
次に、誘電体膜上に種層を形成して上部Ru電極を形成する方法について説明する。
【0042】
立体構造のキャパシタでは、上部電極も被覆性に優れる化学的気相成長法での形成が必須である。化学的気相成長法によってRu膜を形成するためには、原料の分解温度以上に形成温度を設定する必要がある。しかし、形成温度が高温になると、例えばBST膜からなる誘電体膜においては酸素欠損が生じたり、還元されたりするなどの問題が発生する。これを解決する一つの方法は、上部Ru電極形成にも種層を用いる方法である。具体的には、例えばBST膜からなる誘電体膜を形成後に、例えばスパッタリング法でRu膜の種層を形成する。次に、種層上に化学的気相成長法により選択的に形成される条件下でRu膜を堆積する。この時、種層が存在することにより、BST膜の表面が化学的気相成長法の雰囲気に直接さらされなくなるので、上部電極/誘電体界面を化学的に安定化することができ、結果として、キャパシタ特性の劣化を抑制することができる。この時は、選択成長が可能な上限温度は図11(c)での最高温度450℃を超えないことが望ましい。これ以上の温度では、誘電体膜とRu金属膜との間で相互反応が始まる。上記問題を解決するもうひとっの方法は、図11(c)で説明した、低温で種層の効果が増大する現象を利用する方法である。この時、誘電体膜上に直接形成する場合に比べてより低温でRu膜を形成することができるので、上記の誘電体膜に酸素欠損が発生するなどの問題が解決できる。種層を用いたとしても、選択性Ru金属膜の形成温度は200℃よりも高いことが望ましい。これ以下の温度では、有機ルテニウム化合物原料の分解が促進されない。
【0043】
最後に、化学的気相成長法の膜形成条件に関する制約について述べる。図11における選択成長する形成温度や酸素圧力の境界条件は、まず、装置構造によって変化する。膜形成温度は、試料の加熱方法、温度の測定方法などの違いによって、一義的に決定できないのは一般的である。圧力は、装置内のガスの流れ方、試料とガスの流れとの位置関係に大きく左右される。ただし、装置内の全圧力は10Torrを超えると気相反応が始まり、0.1Torr以下では膜形成速度が激減するので、この間にあることが望ましい。また、Ru原料の違いは基本的に境界条件に影響を与える。さらに、同じRu原料を用いても、Ru原料を溶媒に希釈して搬送する手段を用いれば、原料をそのまま固体昇華やバブリング気化して搬送する方法と比較して、一般的に、境界条件はより高温,高酸素分圧側ヘシフトする。さらに、同じ溶媒希釈法でも、溶媒の違いはまた境界条件を移動させる。
【0044】
しかし、いずれの場合でも、適当な形成条件を選択すれば、化学的気相成長法によって、Ru膜を、TiNなどの成膜防止層と、シリコン酸化膜と、Ru膜の間で選択成長させることができるという本質は変わらない。加えて、選択成長の全体的傾向は、図11に示す傾向と一致する。つまり、本発明はすべてに対して適用され、同様にキャパシタ構造を実現することができる。
【0045】
【発明の実施の形態】
<実施例1>
実施例1を図1で説明する。これは、成膜防止膜を用いてルテニウム膜を選択的に堆積し、凹型の下部ルテニウム電極を形成する工程である。
【0046】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。続いて、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとして成膜防止膜4を、キャパシタ部層間絶縁膜3の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が楕円筒形になるようにした。
【0047】
次に、レジスト除去後、成膜防止膜4をマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した(図1(a))。この方法により、下部電極のRu膜を堆積させたくない領域、すなわちキャパシタ部層間絶縁膜3の上面に、自己整合的に成膜防止膜を形成できる。なお、キャパシタ部層間絶縁膜の加工形状は、開口部が楕円筒形になるようにし、開口部内側の底面及び側面を、キャパシタとして利用する。その後、膜厚30nmのRuからなる下部電極5を化学的気相成長法によって堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図1(b))に示すように、開口部の底面(Ruからなるプラグ1上とSiO2からなるプラグ部層間絶縁膜2上)と側面(キャパシタ部層間絶縁膜3上)にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しない。
【0048】
ただし、TiN膜は導電性であるため、本来の目的であるキャパシタ間の電気的な分離は実現できていない。そこで、下部電極のRu膜を堆積後に、酸化熱処理を行った。TiNはRuよりも酸化物生成自由エネルギーの絶対値が大きいため、Ru膜を酸化させずにTiN膜のみを酸化して絶縁化させることが可能である。具体的には、酸素気流中で400℃、10分間の熱処理を行えば、TiN膜は、酸化されでTiO2膜となり絶縁化するが、Ru膜の表面は、酸化されるものの、バルクはRu金属膜のまま残存する。または、意図的な酸化熱処理を行わなくても、誘電体のBST膜の堆積時または結晶化熱処理時に酸化性の雰囲気にさらされるため、成膜防止膜のTiN膜は、酸化して絶縁化する。これらの工程により、キャパシタ部層間絶縁膜の上面部のみに分離層8が形成できる(図1(c))。
【0049】
その後、BST膜からなる酸化物誘電体6とRu膜からなる上部電極7を化学的気相成長法によって順次堆積した(図1(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba[(CH3)3CCOCH2COC(CH3)3]3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr[(CH3)3CCOCH2COC(CH3)3]3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は400℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、30秒間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。
【0050】
この実施例1を用いれば、下部電極のRuの堆積後にスパッタエッチング法によってキャパシタ間の電気的な分離を行う工程が省略できる。
【0051】
成膜防止膜の材料は、上記のTiN膜に限らず、Ruよりも酸化物生成自由エネルギーが小さい(絶対値が大きい)材料であればよく、例えば、Ti,W,Ta,Pbなどの金属やそれらの窒化物でも同様の効果が得られる。酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0052】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0053】
下部Ru電極の堆積条件は、上記のものに限らず、SiO2膜上には膜が形成されるが成膜防止膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて300℃を超えないことが必要である。ただし、Ru原料を工一テル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は250℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0054】
参考例1
参考例1を図2で説明する。これは、実施例1と同様に、成膜防止膜を用いてルテニウム膜を選択的に堆積し、凹型の下部ルテニウム電極を形成する工程であるが、酸化物誘電体を形成する前に成膜防止膜を除去する点が異なる。
【0055】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。続いて、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとして成膜防止膜4を、キャパシタ部層間絶縁膜3の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が楕円筒形になるようにした。次に、レジスト除去後、成膜防止膜4をマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した(図2(a))。この方法により、下部電極のRu膜を堆積させたくない領域、すなわちキャパシタ部層間絶縁膜3の上面に、自己整合的に成膜防止膜を形成できる。なお、キャパシタ部層間絶縁膜の加工形状は、開口部が楕円筒形になるようにし、開口部の底面及び側面を、キャパシタとして利用する。その後、膜厚30nmのRuからなる下部電極5を化学的気相成長法によって堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図2(b))に示すように、開口部の底面(Ruからなるプラグ1上とSiO2からなるプラグ部層間絶縁膜2上)と側面(キャパシタ部層間絶縁膜3上)にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しない。
【0056】
ただし、TiN膜は導電性であるため、本来の目的であるキャパシタ間の電気的な分離は実現できていない。そこで、下部電極のRu膜を堆積後に、TiN膜を除去した。TiN膜はCl2ガスによって蒸気圧の高い塩化チタンが形成されるためエッチングされるが、Ru膜はCl2ガスに対する反応性が相対的に低いためエッチングされない。そのため、Ru膜を残してTiN膜のみを除去することが可能である(図2(c))。その後、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を化学的気相成長法によって順次堆積した(図2(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba[(CH3)3CCOCH2COC(CH3)3]3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr[(CH3)3CCOCH2COC(CH3)3]3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は350℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、1分間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリンダ法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。本参考例を用いれば、下部電極のRuの堆積後にスパッタエッチング法によってキャパシタ間の電気的な分離を行う工程が省略できる。
【0057】
成膜防止膜の材料は、上記のTiN膜に限らず、Ruよりも酸化物生成自由エネルギーが小さい(絶対値が大きい)材料であればよく、例えば、Ti,W,Ta,Pbなどの金属やそれらの窒化物でも同様の効果が得られる。酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0058】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0059】
下部Ru電極の堆積条件は、上記のものに限らず、SiO2膜上には膜が形成されるが成膜防止膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は250℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0060】
<実施例
実施例を図3で説明する。これは、成膜防止膜を用いてルテニウム膜を選択的に堆積し、凸型の下部ルテニウム電極を形成する工程である。
【0061】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3を、モノシランガスを原料とするプラズマCVD法によって堆積した。続いて、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとして成膜防止膜4を、キャパシタ部層間絶縁膜3の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が楕円筒形になるようにした。
【0062】
次に、レジスト除去後、成膜防止膜4をマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した(図3(a))。この方法により、下部電極のRu膜を堆積させたくない領域、すなわちキャパシタ部層間絶縁膜3の上面に、自己整合的に成膜防止膜を形成できる。なお、キャパシタ部層間絶縁膜の加工形状は、開口部が楕円筒形になるようにした。その後、Ruからなる下部電極5を化学的気相成長法によって堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図3(b))に示すように、開口部の底面(Ruからなるプラグ1上とSiO2からなるプラダ部層間絶縁膜2上)と側面(キャパシタ部層間絶縁膜3上)にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、下部ルテニウム電極の表面を化学的機械的研磨法によって平坦化してもよい。その場合、成膜防止膜のTiNが研磨のストッパーとなる。Ru膜を埋め込んだ後に、成膜防止膜4と層間絶縁膜3を除去すれば、凸型の下部ルテニウム電極が形成できる(図3(c))。ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、成膜防止膜4と層間絶縁膜3を除去する前に、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行った。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
【0063】
その後、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を化学的気相成長法によって順次堆積した(図3(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は400℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、30秒間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。
【0064】
本実施例を用いれば、凸型の下部ルテニウム電極を容易に実現できる。
【0065】
成膜防止膜の材料は、上記のTiN膜に限らず、Ruよりも酸化物生成自由エネルギーが小さい(絶対値が大きい)材料であればよく、例えば、Ti,W,Ta,Pbなどの金属やそれらの窒化物でも同様の効果が得られる。酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0066】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0067】
下部Ru電極の堆積条件は、上記のものに限らず、SiO2膜上には膜が形成されるが成膜防止膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈しだ場合には、Ruの選択性が得られる条件が50℃から100℃高温側へシフトするため、形成温度は250℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0068】
<実施例
実施例を図4で説明する。これは、成膜防止膜を用いてルテニウム膜を選択的に堆積し、ルテニウムプラグを形成する工程である。
【0069】
まず、SiO2からなるプラグ部層間絶縁膜2上に、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを現像し、それをマスクとして成膜防止膜4をプラグ部層間絶縁膜2の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が円筒形になるようにした。
【0070】
次に、レジスト除去後、成膜防止膜4をマスクとしてプラグ部層間絶緑膜3をドライエッチング法によって加工した(図4 (a))。この方法により、下部電極のRu膜を堆積させたくない領域、すなわちプラグ部層間絶縁膜2の上面に、自己整合的に成膜防止膜を形成できる。なお、プラグ部層間絶縁膜の加工形状は、開口部が円筒形になるようにし、開口部をプラグとして利用する。その後、Ruからなるプラグ9を化学的気相成長法によって堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図4(b))に示すように、開口部の底面と側面にはRu膜が堆積するが、プラグ部層間絶縁膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、ルテニウムプラグの表面を化学的機械的研磨法によって平坦化してもよい。その場合、成膜防止膜のTiNが研磨のストッパーとなる。
【0071】
ここで、TiN膜は導電性であるため、プラグ間の電気的な分離ができていない。そこで、Ruプラグを堆積後に、酸化熱処理を行った。TiNはRuよりも酸化物生成自由エネルギーの絶対値が大きいため、Ru膜を酸化させずにTiN膜のみを酸化して絶縁化させることが可能である。具体的には、酸素気流中で400℃、10分間の熱処理を行えば、TiN膜は、酸化されてTiO2膜となり絶縁化するが、Ru膜の表面は、酸化されるものの、バルクはRu金属膜のまま残存する。これらの工程により、隣接するプラグ間が電気的に絶縁されたルテニウムプラグが形成できる(図4(c))。
【0072】
その後、SiO2からなるキャパシタ部層間絶縁膜3と、ルテニウムからなる下部電極10と、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を形成した(図4(d))。
【0073】
本実施例を用いれば、埋め込みによってルテニウムプラグを容易に実現できる。
【0074】
成膜防止膜の材料は、上記のTiN膜に限らず、Ruよりも酸化物生成自由エネルギーが小さい(絶対値が大きい)材料であればよく、例えば、Ti,W,Ta,Pbなどの金属やそれらの窒化物でも同様の効果が得られる。酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0075】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0076】
Ruプラグの堆積条件は、上記のものに限らず、SiO2膜上には膜が形成されるが成膜防止膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて300℃を超えないことが必要である。だだし、Ru原料をエーテル化合物溶媒に希釈しだ場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は250℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0077】
<実施例
実施例を図5で説明する。これは、実施例と同様に、成膜防止膜を用いてルテニウム膜を選択的に堆積し、ルテニウムプラグを形成する工程であるが、成膜防止膜を除去する点が異なる。
【0078】
まず、SiO2からなるプラグ部層間絶縁膜2上に、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとして成膜防止膜4をプラグ部層間絶縁膜2の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が楕円筒形になるようにした。次に、レジスト除去後、成膜防止膜4をマスクとしてプラグ部層間絶縁膜3をドライエッチング法によって加工した(図5(a))。
【0079】
この方法により、下部電極のRu膜を堆積させたくない領域、すなわちプラグ部層間絶縁膜2の上面に、自己整合的に成膜防止膜を形成できる。なお、プラグ部層間絶縁膜の加工形状は、開口部が楕円筒形になるようにし、開口部をプラグとして利用する。その後、Ruからなるプラグ9を化学的気相成長法によって堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図5(b))に示すように、開口部の底面と側面にはRu膜が堆積するが、プラグ部層間絶縁膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。
【0080】
ここで、TiN膜は導電性であるため、プラグ間の電気的な分離ができていない。そこで、Ruプラグを堆積後に、TiN膜を除去した。TiN膜はCl2ガスによって蒸気圧の高い塩化チタンが形成されるためエッチングされるが、Ru膜はCl2ガスに対する反応性が相対的に低いためエッチングされない。 そのため、Ru膜を残してTiN膜のみを除去することが可能である。この段階では、ルテニウムプラグの表面がプラグ部層間絶縁膜の表面より上部ヘ出ているため、プラグの表面を化学的機械的研磨法によって平坦化するのが好ましい。以上の工程により、ルテニウムの埋め込みプラグが完成する (図5(c))。
【0081】
その後、SiO2からなるキャパシタ部層間絶縁膜3と、ルテニウムからなる下部電極10と、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を形成した(図5(d))。
【0082】
本実施例を用いれば、埋め込みによってルテニウムプラグを容易に実現できる。
【0083】
成膜防止膜の材料は、上記のTiN膜に限らず、Ruよりも酸化物生成自由エネルギーが小さい(絶対値が大きい)材料であればよく、例えば、Ti,W,Ta,Pbなどの金属やそれらの窒化物でも同様の効果が得られる。酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0084】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0085】
Ruプラグの堆積条件は、上記のものに限らず、SiO2膜上には膜が形成されるが成膜防止膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて300℃を超えないことが必要である。ただし、Ru原料を工一テル化合物溶煤に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は250℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0086】
参考例2
参考例2を図6で説明する。これは、スパッタ法と化学的気相成長法の2段階でルテニウム膜を選択的に堆積し、凸型の下部ルテニウム電極を形成する工程である。
【0087】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。レジスト除去後、膜厚25nm相当のスパッタリング法による下部Ru電極11を堆積した。Ru膜のスパッタ条件は、純度99.99%のRuターゲットを用い、基板温度は300℃、入射電力は1kW、圧力は1mTorrである。スパッタ法は段差披覆性が劣るため、膜厚の分布を強調して描くと開口部の側面と断面は膜厚が薄くなり、図6(a)に示す形状となる。次に、化学的機械的研磨法によって、キャパシタ部層間絶縁膜3の上面に形成されているRu膜を除去した(図6(b))。この方法により、化学的気相成長法によってRu膜を埋め込みたい領域、すなわちキャパシタ部層間絶縁膜3の開口部に下地となるRu膜を形成できる。ここで、化学的機械的研磨法によってRu膜を除去する際に、キャパシタ部層間絶縁膜の表面部にSi3N4などのストッパーを形成しておくことが望ましい。このストッパーは化学的機械的研磨後に除去してもよいし、そのまま残しておいても差し支えない。また、化学的機械的研磨時に、キャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐためにシリコン酸化膜を埋め込んでおくことが望ましい。このシリコン酸化膜は化学的機械的研磨後に除去する必要がある。 化学的機械的研磨法によるRu膜の除去後に、化学的気相成長法による下部ルテニウム電極12を堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4):ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図6(c))に示すように、開口部の底面と側面にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、下部ルテニウム電極の表面を化学的機械的研磨法によって平坦化してもよい。その場合、前述しだSi3N4膜を残しておけば研磨のストッパーとなる。ルテニウム膜を埋め込んだ後、キャパシタ部層間絶縁膜3を除去すれば、凸型の下部ルテニウム電極が形成できる。ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、キャパシタ部層間絶縁膜3を除去する前に、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
【0088】
その後、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を化学的気相成長法によって順次堆積した(図6(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は4100℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、20秒間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、膜は、酸化されず、Ru金属膜が堆積する。
【0089】
本参考例を用いれば、凸型の下部ルテニウム電極を容易に実現できる。
【0090】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0091】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0092】
下部ルテニウム電極の堆積条件は、上記のものに限らず、Ru膜上には膜が形成されるがSiO2上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0093】
参考例3
参考例3を図7で説明する。これは、スパッタ法と化学的気相成長法の2段階でルテニウム膜を選択的に堆積し、ルテニウムプラグを形成する工程である。
【0094】
まず、SiO2からなるプラグ部層間絶縁膜2上を形成した。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてプラグ部層間絶縁膜2をドライエッチング法によって加工した。なお、プラグ部層間絶縁膜の加工形状は、開口部が円筒形になるようにし、開口部をプラグとして利用する。レジスト除去後、膜厚5nm相当のスパッタリング法による下部Ru電極11を堆積した。Ru膜のスパッタ条件は、純度99.99%のRuターゲットを用い、基板温度は300℃、入射電力は1kW、圧力は1mTorrである。スパッタ法は段差被覆性が劣るため、開口部の側面と断面は膜厚が薄くなり、図7(a)に示す形状となる。もちろん、 スパッタ形成膜の厚さが5nmと薄いので、図は強調図である。
【0095】
次に、化学的機械的研磨法によって、プラグ部層間絶縁膜3の上面に形成されているRu膜を除去した(図7(b))。この方法により、化学的気相成長法によってRu膜を埋め込みたい領域、すなわちプラグ部層間絶縁膜2の開口部に下地となる Ru膜を形成できる。ここで、化学的機械的研磨法によってRu膜を除去する際に、プラグ部層間絶縁膜の表面部にSi3N4などのストッパーを形成しておくことが望ましい。このストッパーは化学的機械的研磨後に除去してもよいし、そのまま残しておいても差し支えない。また、化学的機械的研磨時にプラグ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐためにシリコン酸化膜を埋め込んでおくことが望ましい。このシリコン酸化膜は化学的機械的研磨後に除去する必要がある。化学的機械的研磨法によるRu膜の除去後に、化学的気相成長法による。ルテニウムプラグ14を堆積した。Ruプラグの堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4):ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図7(b))に示すように、開口部の底面と側面にはRu膜が堆積するが、プラグ部層間絶縁膜の上面にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、ルテニウムプラグの表面を化学的機械的研磨法によって平坦化してもよい。その場合、前述したSi3N4膜を残しておけば研磨のストッパーとなる。
【0096】
その後、SiO2からなるキャパシタ部層間絶縁膜3と、ルテニウムからなる下部電極10と、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を形成した(図7(d))。
【0097】
本参考例を用いれば、埋め込みによってルテニウムプラグを容易に実現できる。
【0098】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム, チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0099】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0100】
Ruプラグの堆積条件は、上記のものに限らず、Ru膜上には膜が形成されるがSiO2膜上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0101】
参考例4
参考例4を図8で説明する。これは、化学的気相成長法でルテニウム膜を2段階で堆積し、凸型の下部ルテニウム電極を形成する工程である。
【0102】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。その後、周知のフォトリソグラフィー法によってレジストを現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。レジストを除去後、化学的気相成長法による第一の下部ルテニウム電極15を全面に堆積した(図8(a))。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。次に、化学的機械的研磨法によって、キャパシタ部層間絶縁膜3の上面に形成されているRu膜を除去した(図8(b))。この方法により、化学的気相成長法によってRu膜を埋め込みたい領域、すなわちキャパシタ部層間絶縁膜3の開口部に下地となるRu膜を形成できる。ここで、化学的機械的研磨法によってRu膜を除去する際に、キャパシタ部層間絶縁膜の表面部にSi3N4などのストッパーを形成しておくことが望ましい。このストッパーは化学的機械的研磨後に除去してもよいし、そのまま残しておいても差し支えない。また、化学的機械的研磨時に、キャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐためにシリコン酸化膜を埋め込んでおくことが望ましい。このシリコン酸化膜は化学的機械的研磨後に除去する必要がある。また、この段階で、熱処理によって第一の下部ルテニウム電極を焼き締めておくことが望ましい。熱処理条件は、例えば、アルゴン雰囲気中で、700℃、1分間程度でよい。化学的機械的研磨法によるRu膜の除去後に、化学的気相成長法による第二の下部ルテニウム電極16を堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。
【0103】
原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図8(c))に示すように、開口部の底面と側面にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、下部ルテニウム電極の表面を化学的機械的研磨法によって平坦化してもよい。その場合、前述したSi3N4膜を残しておけば研磨のストッパーとなる。ルテニウム膜を埋め込んだ後、キャパシタ部層間絶縁膜3を除去すれば、凸型の下部ルテニウム電極が形成できる。ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、キャパシタ部層間絶縁膜3を除去する前に、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
【0104】
その後、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を化学的気相成長法によって順次堆積した(図8(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は350℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、1分間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、膜は、酸化されず、Ru金属膜が堆積する。
【0105】
本参考例を用いれば、凸型の下部ルテニウム電極を容易に実現できる。
【0106】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0107】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0108】
第二の下部ルテニウム電極の堆積条件は、上記のものに限らず、Ru膜上には膜が形成されるがSiO2上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0109】
<実施例
実施例を図9で説明する。これは、化学的気相成長法でルテニウム膜を2段階で堆積し、凸型の下部ルテニウム電極を形成する工程であるが、成膜防止層を利用する点が参考例4と異なる。
【0110】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。続いて、膜厚50nmのTiN膜からなる成膜防止膜4をDC反応性スパッタリング法によって堆積した。TiN膜のスパッタ条件は、純度99.99%のTiターゲットを用い、基板温度は500℃、入射電力は12kW、Ar/N2流量比は1/7、圧力は1mTorrである。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとして成膜防止膜4を、キャパシタ部層間絶縁膜3の表面までドライエッチング法によって加工した。なお、成膜防止膜4の加工形状は、開口部が楕円筒形になるようにした。次に、レジスト除去後、成膜防止膜4をマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した(図9(a))。この方法により、下部電極のRu膜を堆積させたくない領域、すなわちキャパシタ部層間絶縁膜3の上面に、自己整合的に成膜防止膜を形成できる。なお、キャパシタ部層間絶縁膜の加工形状は、開口部が楕円筒形になるようにし、開口部の底面及び側面を、キャパシタとして利用する。
【0111】
その後、膜厚50nmの化学的気相成長法による第一の下部ルテニウム電極15を堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図9(b))に示すように、開口部の底面(Ruからなるプラグ1上とSiO2からなるプラグ部層間絶縁膜2上)と側面(キャパシタ部層間絶縁膜3上)にはRu膜が堆積するが、キャパシタ部層間絶緑膜の上面(TiN膜からなる成膜防止膜4上)にはRu膜は堆積しない。この段階で成膜防止層4を除去してもよいし、後述する第二の下部ルテニウム電極を形成後に除去してもよい。また、この段階で、熱処理によって第一の下部ルテニウム電極を焼き締めておくことが望ましい。熱処理条件は、例えば、アルゴン雰囲気中で、700℃、1分間程度でよい。
【0112】
次に、化学的気相成長法による第二の下部ルテニウム電極16を堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4):ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図9(c))に示すように、開口部の底面と側面にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面にはRu膜は堆積しないため、層間絶縁膜の開口部がRuで埋め込まれる。この段階で、下部ルテニウム電極の表面を化学的機械的研磨法によって平坦化してもよい。その場合、成膜防止層4を残しておけば研磨のストッパーとなる。ルテニウム膜を埋め込んだ後、キャパシタ部層間絶縁膜3を除去すれば、凸型の下部ルテニウム電極が形成できる。ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、キャパシタ部層間絶縁膜3を除去する前に、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
【0113】
その後、BST膜からなる酸化物誘電体6とRu膜からなる。上部電極7を化学的気相成長法によって順次堆積した(図9(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は410℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、1分間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、膜は、酸化されず、Ru金属膜が堆積する。
【0114】
本実施例を用いれば、凸型の下部ルテニウム電極を容易に実現できる。
【0115】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム, チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0116】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0117】
第二の下部ルテニウム電極の堆積条件は、上記のものに限らず、Ru膜上には膜が形成されるがSiO2上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0118】
参考例5
参考例5を図10で説明する。これは、スパッタ法と化学的気相成長法の2段階で上部ルテニウム電極を形成する工程である。
【0119】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、下部ルテニウム電極5と、例えばBSTからなる酸化物誘電体6を形成した。下部電極は、膜厚500nmのルテニウム膜をスパッタリング法で形成し、ドライエッチング法で円筒形に加工した。Ru膜のスパッタ条件は、純度99.99%のRuターゲットを用い、基板温度は300℃、入射電力は1kW、圧力は1mTorrである。ただし、Ru膜を形成後に、後の熱処理で、下部電極が変形するのを防ぐために、アルゴン中、700℃で1分間の熱処理を行った。凸型の下部電極の作製については、この方法に限らず、他の実施例で説明したような化学的気相成長法でRu膜を開口部に埋め込む工程を用いてもよい。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は400℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、1分間である。
【0120】
続いて、膜厚5nm相当のスパッタリング法による。上部ルテニウム電極17を堆積した。Ru膜のスパッタ条件は、純度99.99%のRuターゲットを用い、基板温度は室温、入射電力は1kW、圧力は1mTorrである。スパッタ法は段差被覆性が劣るため、誇張して描くと段差の底部は膜厚が薄くなり、図10(b)に示す形状となる。
【0121】
次に、化学的気相成長法による。上部ルテニウム電極18を堆積した。堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。化学的気相成長法は被覆性に優れるため、段差の底部にも十分な厚さのRu膜が形成できる(図10(c))。
【0122】
スパッタリング法による上部ルテニウム電極17を形成せずに、酸化物誘電体6上に直接化学的気相成長法による。上部ルテニウム電極18を形成すると、熱によって酸化物誘電体膜の表面に酸素欠損が生じてキャパシタのリーク電流が増大する。同時に、電極の形成雰囲気自体が誘電体界面を汚染し、キャパシタ特性を劣化させる。そのため、本実施例のように、スパッタリング法によって低温で上部電極を形成し、その後化学的気相成長法によって上部電極を完成する工程が望ましい。
【0123】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0124】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0125】
化学的気相成長法による上部ルテニウム電極の堆積条件は、上記のものに限らず、Ru膜上には膜が形成される条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて350℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて450℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0126】
参考例6
参考例6を図14で説明する。これは、スパッタ法と化学的気相成長法の2段階でルテニウム膜を選択的に堆積し、凹型の下部ルテニウム電極を形成する工程である。
【0127】
まず、Ruからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚400nmのSiO2からなるキャパシタ部層間絶縁膜3をモノシランガスを原料とするプラズマCVD法によって堆積した。その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。レジスト除去後、膜厚20nm相当のスパッタリング法による下部Ru電極11を堆積した。Ru膜のスパッタ条件は、純度99.99%のRuターゲットを用い、基板温度は300℃、入射電力は1kW、圧力は1mTorrである。スパッタ法は段差被覆性が劣るため、膜厚の分布を強調して描くと開口部の側面と断面は膜厚が薄くなり、図14(a)に示す形状となる。次に、化学的機械的研磨法によって、キャパシタ部層間絶縁膜3の上面に形成されているRu膜を除去した(図14(b))。
【0128】
この方法により、化学的気相成長法によってRu膜を選択的に堆積したい領域、すなわちキャパシタ部層間絶縁膜3の側面および底面部に下地となる Ru膜を形成できる。ここで、化学的機械的研磨法によってRu膜を除去する際に、キャパシタ部層間絶縁膜の表面部にSi3N4などのストッパーを形成しておくことが望ましい。このストッパーは化学的機械的研磨後に除去してもよいし、そのまま残しておいても差し支えない。また、化学的機械的研磨時に、キャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐためにシリコン酸化膜を埋め込んでおくことが望ましい。このシリコン酸化膜は化学的機械的研磨後に除去する必要がある。化学的機械的研磨法によるRu膜の除去後に、化学的気相成長法による下部ルテニウム電極12を堆積した。Ru下部電極の堆積条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は200℃、圧力は0.5Torrである。原料の分解を促進するために、キャリアガスであるArに対して1%の濃度のO2ガスを成膜室の直前でRu原料と混合させた。なお、RuO2膜は形成されず、Ru金属膜が堆積する。この条件下ではルテニウム膜堆積の下地選択性が生じるため、(図14(c))に示すように、開口部の底面と側面にはRu膜が堆積するが、キャパシタ部層間絶縁膜の上面にはRu膜は堆積しない。ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
【0129】
その後、BST膜からなる酸化物誘電体6とRu膜からなる上部電極7を化学的気相成長法によって順次堆積した(図14(d))。BST膜の堆積条件は、Ba原料としてBa(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3:バリウムジピバロイルメタン]、Sr原料としてSr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3:ストロンチウムジピバロイルメタン]、Ti原料としてTi(OC3H7)4(トリイソプロポキシドチタニウム)を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は4100℃、圧力は0.5Torrである。BST膜堆積後に、BST膜の結晶化を促進させるために熱処理を行った。熱処理条件は、酸素気流中で600℃、20秒間である。BST膜の熱処理後に堆積した上部電極のRuの成長条件は、原料のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を、キャリアガスとしてArを用いる液体バブリング法によって供給し、堆積温度は230℃、圧力は0.5Torrである。ただし、キャリアガスであるArに対して10%のO2ガスを成膜室の直前でRu原料と混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。
【0130】
本参考例を用いれば、凹型の下部ルテニウム電極を形成する工程において、ルテニウム膜の堆積後にスパッタエッチング法によってキャパシタ間の電気的な分離を行う工程が省略できる。
【0131】
酸化物誘電体膜の材料は、上記のチタン酸バリウムストロンチウムに限らず、タンタル酸化物,チタン酸ストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。上部電極の材料は、上記のルテニウムに限らず、白金,イリジウムを用いることができる。
【0132】
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、上記の原料をエーテル化合物溶媒に希釈しても同様の効果が得られる。
【0133】
下部ルテニウム電極の堆積条件は、上記のものに限らず、Ru膜上には膜が形成されるがSiO2上には形成されない下地選択性が生じる条件で堆積を行えば、上記の効果が得られる。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、150℃を超えて300℃を超えないことが必要である。ただし、Ru原料をエーテル化合物溶媒に希釈した場合には、Ruの選択性が得られる条件が50℃から100℃高温側ヘシフトするため、形成温度は200℃を超えて400℃を超えないことが必要である。また、原料の分解を促進させるために混合する酸素は、0.01%を超えてかつ70%を超えないことが必要である。
【0134】
参考例7
参考例7を図15で説明する。これは、実施例1で説明した、成膜防止膜のTiN膜が形成されていない領域に、下部電極のRu膜を選択的に堆積させ、その後成膜防止膜のTiN膜を絶縁化することによってキャパシタ間の電気的な分離を行う工程を用いて容量記憶素子を作製したものである。
【0135】
Si基板19に、熱酸化による素子分離20とイオン打ち込みによる拡散層21を形成し、その上にpoly−SiとWSi2の積層からなるワード22と23を形成した。その後、Si3N4からなるバリア層25上にpoly−SiとWSi2の積層からなるビット線26と27を形成した。また、SiO2からなるプラグ部層間絶縁膜30間に、poly−Siからなるプラグ24と、TiNからなるプラグ28とRuからなるプラグ29を形成した。この積層プラグにより、トランジスタの拡散層21とキャパシタの下部電極33を電気的に接続する。その後、実施例1で説明した工程を用いて、SiO2からなるキャパシタ部層間絶縁膜31、TiO2からなる分離層32、Ruからなる下部電極33、BSTからなる容量絶縁膜34、Ruからなる上部電極35を形成した。キャパシタの上部にSiO2からなる配線部層間絶縁膜36と、Wからなる第二の配線層37を形成した。この容量記憶素子のメモリ動作を確認したところ、所望の特性が得られることが確認された。
【0136】
ここでは、実施例1で説明した成膜防止膜が形成されていない領域に、化学的気相成長法によって下部ルテニウム電極を選択的に堆積させ、その後成膜防止膜を絶縁化することによってキャパシタ間の電気的な分離を行う工程を用いて容量記憶素子を作製した。これに限らず、参考例1で説明した成膜防止膜が形成されていない領域に、化学的気相成長法によって下部ルテニウム電極を選択的に堆積させ、その後成膜防止膜を選択的に除去することによってキャパシタ間の電気的な分離を行う工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0137】
また、実施例で説明した成膜防止膜が形成されていない領域に、化学的気相成長法による下部ルテニウム電極を選択的に堆積させて開口部を埋め込むことによって凸型の下部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0138】
また、実施例で説明した成膜防止膜が形成されていない領域に、化学的気相成長法によるルテニウム膜を選択的に堆積させて開口部を埋め込むことによってプラグを形成し、その後成膜防止膜を絶縁化することによってプラグ間の電気的な分離を行う工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0139】
また、実施例で説明した成膜防止膜が形成されていない領域に、化学的気相成長法によってルテニウム膜を選択的に堆積させて開口部を埋め込むことによってプラグを形成し、その後成膜防止膜を選択的に除去することによってプラグ間の電気的な分離を行う工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0140】
また、参考例2で説明したスパッタ法によるRu膜が形成されている領域に、化学的気相成長法によるルテニウム膜を選択的に堆積させて開口部を埋め込むことによって凸型の下部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0141】
また、参考例3で説明したスパッタ法によるRu膜が形成されている領域に、化学的気相成長法によるルテニウム膜を選択的に堆積させて開口部を埋め込むことによってプラグを形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0142】
また、参考例6で説明したスパッタ法によるRu膜が形成されている領域に、化学的気相成長法によるルテニウム膜を選択的に堆積させて、凹型つまり薄膜の下部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0143】
また、参考例4で説明した化学的気相成長法による第ーのルテニウム膜が形成されている領域に、化学的気相成長法による第二のルテニウム膜を選択的に堆積させで開口部を埋め込むことによって凸型の下部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0144】
また、実施例で説明した成膜防止膜が形成されていない領域に、化学的気相成長法による第一のルテニウム膜を選択的に堆積させ、その後、第一のルテニウム膜が形成されている領域に、化学的気相成長法による第二のルテニウム膜を選択的に堆積させて開口部を埋め込むことによって凸型の下部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0145】
また、参考例5で説明した酸化物誘電体膜上にスパッタ法によるRu膜を形成し、その後、Ru膜が形成されている領域に、化学的気相成長法によるルテニウム膜を堆積させて上部電極を形成する工程を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られた。
【0146】
【発明の効果】
本発明によれば、Ru下部電極として用いるキャパシタにおいて、自己整合的に、キャパシタ間の電気的な分離が可能となるため、スパッタエッチングによって下部電極を加工する工程が省略できる。また、埋め込み法による凸型の下部電極やプラグ、また上部電極の形成も容易になる。それにより、半導体容量素子の微細化による高集積化、エ程簡略化による歩留まりの向上、エ程数削減による低コスト化、等が実現できる。
【図面の簡単な説明】
【図1】 本発明の実施例1を説明する工程の縦断面図。
【図2】 本発明の参考例1を説明する工程の縦断面図。
【図3】 本発明の実施例を説明する工程の縦断面図。
【図4】 本発明の実施例を説明する工程の縦断面図。
【図5】 本発明の実施例を説明する工程の縦断面図。
【図6】 本発明の参考例2を説明する工程の縦断面図。
【図7】 本発明の参考例3を説明する工程の縦断面図。
【図8】 本発明の参考例4を説明する工程の縦断面図。
【図9】 本発明の実施例を説明する工程の縦断面図。
【図10】 本発明の参考例5を説明する工程の縦断面図。
【図11】 Ru膜の堆積速度の下地依存を示す図。
【図12】 従来方法の一例を説明する工程の縦断面図。
【図13】 従来方法の一例を説明する工程の縦断面図。
【図14】 本発明の参考例6を説明する工程の縦断面図。
【図15】 本発明の参考例7を説明する工程の縦断面図。
【符号の説明】
1・・・プラグ、2・・・プラグ部層間絶縁膜、3・・・キャパシタ部層間絶縁膜、4・・・成膜防止膜、5・・・下部ルテニウム電極、6・・・酸化物誘電体、7・・・上部電極、8・・・分離層、9・・・ルテニウムプラグ、10・・・下部電極、11・・・スパッタリング法による下部ルテニウム電極、12・・・化学的気相成長法による下部ルテニウム電極、13・・・スパッタリング法によるルテニウムプラグ、14・・・化学的気相成長法によるルテニウムプラグ、15・・・化学的気相成長法による第一の下部ルテニウム電極、16・・・化学的気相成長法による第二の下部ルテニウム電極、17・・・スパッタリング法による上部ルテニウム電極、18・・・化学的気相成長法による上部ルテニウム電極、19・・・基板(Si)、20・・・素子分離(SiO2)、21・・・拡散層、22・・・ワード線(poly−Si)、23・・・ワード線(WSi2)、24・・・プラグ(poly−Si)、25・・・バリア層(Si3N4)、26・・・…ビット線(poly−Si)、27・・・ビット線(WSi2)、28・・・プラグ(TiN)、29・・・プラグ(Ru)、30・・・プラグ部層間絶縁膜(SiO2)、31・・・キャパシタ部層間絶縁膜(SiO2)、32・・・分離層(TiO2)、33・・・下部電極(Ru)、34・・・誘電体(BST)、35・・・上部電極(Ru)、36・・・配線部層間絶縁膜(SiO2)、37・・・第二の配線層(W)。

Claims (6)

  1. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
    シリコン酸化膜からなる層間絶縁膜上に、窒化チタン(TiN)からなるルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
    前記成膜防止膜を貫通して上記層間絶縁膜内に凹型の孔を形成する第2の工程と、
    有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記成膜防止膜が形成されていない部分の前記凹型の孔の内側側面及び底面上に、選択的にルテニウムからなるキャパシタの下部電極を形成する第3の工程と、
    前記下部電極上及び前記成膜防止膜上に渡って酸化物誘電体膜を形成すると同時に前記成膜防止膜を酸化して酸化チタン(TiO2)膜を形成する第4の工程と、
    前記酸化誘電体膜上に上部電極を形成する第5の工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
    シリコン酸化膜からなる層間絶縁膜上に、窒化チタン(TiN)からなるルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
    前記成膜防止膜を貫通して前記層間絶縁膜内に凹型の孔を形成する第2の工程と、
    有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記成膜防止膜が形成されていない部分の前記凹型の孔の内部に、選択的にルテニウムからなるキャパシタの下部電極を埋め込み形成する第3の工程と、
    前記成膜防止膜及び前記層間絶縁膜を除去して凸型の前記下部電極の側面を露出する第4の工程と、
    前記下部電極上に酸化物誘電体膜を形成する第5の工程と、
    前記酸化誘電体膜上に上部電極を形成する第6の工程と、
    を有することを特徴とする半導体装置の製造方法。
  3. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
    シリコン酸化膜からなる層間絶縁膜上に、窒化チタン(TiN)からなるルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
    前記成膜防止膜を貫通して前記層間絶縁膜内に凹型の孔を形成する第2の工程と、
    有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記成膜防止膜が形成されていない部分の前記凹型の孔の内部に、選択的にルテニウムからなるプラグを埋め込み形成する第3の工程と、
    前記成膜防止膜を除去する第4の工程と、
    前記プラグの上面と接触したキャパシタの下部電極を形成する第5の工程と、
    前記下部電極上に酸化物誘電体膜を形成する第6の工程と、
    前記酸化物誘電体膜上に上部電極を形成する第7の工程と、
    を有することを特徴とする半導体装置の製造方法。
  4. 請求項1乃至3のいずれかに記載の半導体装置の製造方法において、前記酸化物誘電体膜が、チタン酸ストロンチウム(STO)膜、チタン酸バリウムストロンチウム(BST)膜、チタン酸ジルコン酸鉛(PZT)膜、のいずれかであることを特徴とする半導体装置の製造方法。
  5. 半導体基板上にシリコン酸化膜からなる絶縁膜を形成する第1の工程と、
    前記絶縁膜上に窒化チタン(TiN)からなるルテニウムの成膜を防止する成膜防止膜を形成する第2の工程と、
    所定の領域において、前記成膜防止膜と前記絶縁膜を除去し、前記絶縁膜内に凹型の孔を形成する第3の工程と、
    前記成膜防止膜で覆われていない部分に選択的にルテニウム膜の成膜を行い、前記凹型の孔の内部を充填するように、ルテニウムからなるプラグを埋め込み形成する第4の工程と、
    前記成膜防止膜を除去する第5の工程と、
    を有することを特徴とする半導体装置の製造方法。
  6. 半導体基板上にシリコン酸化膜からなる絶縁膜を形成する第1の工程と、
    前記絶縁膜上に窒化チタン(TiN)からなるルテニウムの成膜を防止する成膜防止膜を形成する第2の工程と、
    所定の領域において、前記成膜防止膜と前記絶縁膜を除去し、前記絶縁膜内に凹型の孔を形成する第3の工程と、
    前記成膜防止膜で覆われていない部分に選択的にルテニウム膜の成膜を行い、前記凹型の孔の内部を充填するように、ルテニウムからなるプラグを埋め込み形成する第4の工程と、
    前記成膜防止膜を酸化し、酸化チタン(TiO2)膜を形成する第5の工程と、
    を有することを特徴とする半導体装置の製造方法。
JP2000021758A 2000-01-26 2000-01-26 半導体装置の製造方法 Expired - Fee Related JP3976462B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000021758A JP3976462B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法
TW090101415A TW497255B (en) 2000-01-26 2001-01-20 Semiconductor device and method for making the same
US09/767,706 US6503791B2 (en) 2000-01-26 2001-01-24 Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
KR1020010003750A KR100737192B1 (ko) 2000-01-26 2001-01-26 반도체 장치 및 그 제조 방법
US09/810,401 US6483143B2 (en) 2000-01-26 2001-03-19 Semiconductor device having a capacitor structure including a self-alignment deposition preventing film
US09/810,627 US6555429B2 (en) 2000-01-26 2001-03-19 Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device
US10/211,569 US6521494B2 (en) 2000-01-26 2002-08-05 Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000021758A JP3976462B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2001210802A JP2001210802A (ja) 2001-08-03
JP2001210802A5 JP2001210802A5 (ja) 2004-12-16
JP3976462B2 true JP3976462B2 (ja) 2007-09-19

Family

ID=18548127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000021758A Expired - Fee Related JP3976462B2 (ja) 2000-01-26 2000-01-26 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US6503791B2 (ja)
JP (1) JP3976462B2 (ja)
KR (1) KR100737192B1 (ja)
TW (1) TW497255B (ja)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1130628A4 (en) * 1998-10-14 2007-07-04 Hitachi Ltd SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
KR100389913B1 (ko) * 1999-12-23 2003-07-04 삼성전자주식회사 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막
KR100423913B1 (ko) * 2001-12-28 2004-03-22 삼성전자주식회사 루테늄 함유 박막 형성 방법
JP4034518B2 (ja) * 2000-03-31 2008-01-16 株式会社日立国際電気 半導体装置の製造方法
KR100569587B1 (ko) * 2000-06-30 2006-04-10 주식회사 하이닉스반도체 고유전체 캐패시터의 제조 방법
US6440495B1 (en) * 2000-08-03 2002-08-27 Applied Materials, Inc. Chemical vapor deposition of ruthenium films for metal electrode applications
JP4041396B2 (ja) 2000-08-11 2008-01-30 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100396891B1 (ko) * 2001-03-21 2003-09-03 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100429876B1 (ko) * 2001-07-27 2004-05-04 삼성전자주식회사 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비
JP4065670B2 (ja) * 2001-08-09 2008-03-26 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6545287B2 (en) * 2001-09-07 2003-04-08 Intel Corporation Using selective deposition to form phase-change memory cells
KR100422594B1 (ko) * 2001-09-12 2004-03-16 주식회사 하이닉스반도체 반도체 소자의 커패시터 및 제조방법
KR20030058039A (ko) * 2001-12-29 2003-07-07 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
US6787460B2 (en) * 2002-01-14 2004-09-07 Samsung Electronics Co., Ltd. Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed
JP4218350B2 (ja) * 2002-02-01 2009-02-04 パナソニック株式会社 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ
KR100455382B1 (ko) * 2002-03-12 2004-11-06 삼성전자주식회사 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
JP4047631B2 (ja) * 2002-05-28 2008-02-13 エルピーダメモリ株式会社 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法
US6703272B2 (en) * 2002-06-21 2004-03-09 Micron Technology, Inc. Methods of forming spaced conductive regions, and methods of forming capacitor constructions
US6984301B2 (en) * 2002-07-18 2006-01-10 Micron Technology, Inc. Methods of forming capacitor constructions
KR100476375B1 (ko) * 2002-12-27 2005-03-17 주식회사 하이닉스반도체 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
JP4470144B2 (ja) 2003-03-19 2010-06-02 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
CN100352007C (zh) * 2003-03-24 2007-11-28 精工爱普生株式会社 电极膜及其制造方法和强电介质存储器及半导体装置
KR100988082B1 (ko) * 2003-05-21 2010-10-18 삼성전자주식회사 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법
US7101767B2 (en) * 2003-08-25 2006-09-05 Micron Technology, Inc. Methods of forming capacitors
TWI278035B (en) * 2004-03-31 2007-04-01 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100568306B1 (ko) 2004-07-23 2006-04-05 삼성전기주식회사 박막형 다층 세라믹 캐패시터 및 그 제조방법
JP2006108291A (ja) * 2004-10-04 2006-04-20 Seiko Epson Corp 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置
JP4376761B2 (ja) * 2004-11-24 2009-12-02 パナソニック株式会社 容量素子及び半導体記憶装置
KR100641546B1 (ko) * 2004-12-16 2006-11-01 동부일렉트로닉스 주식회사 금속-절연체-금속 커패시터의 제조 방법
KR100583964B1 (ko) * 2004-12-27 2006-05-26 삼성전자주식회사 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법
JP4628862B2 (ja) * 2005-05-12 2011-02-09 エルピーダメモリ株式会社 半導体装置の製造方法
JP2007081189A (ja) * 2005-09-15 2007-03-29 Elpida Memory Inc 半導体記憶装置及びその製造方法
JP2007266474A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体記憶装置
KR101368803B1 (ko) 2007-10-02 2014-02-28 삼성전자주식회사 반도체 기억 장치 및 그 형성 방법
US20090141426A1 (en) * 2007-11-29 2009-06-04 Cheol-Seong Hwang Thin film multi-layered ceramic capacitor and method of fabricating the same
JP2010067638A (ja) * 2008-09-08 2010-03-25 Tokyo Electron Ltd ルテニウム膜の成膜方法
US8753933B2 (en) 2008-11-19 2014-06-17 Micron Technology, Inc. Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures
JP2010177257A (ja) * 2009-01-27 2010-08-12 Panasonic Corp 半導体装置及びその製造方法
EP2584588B1 (en) * 2011-10-21 2017-10-04 Imec Method of forming MIM capacitor with Ru-comprising oxygen diffusion barrier
JP6107430B2 (ja) * 2012-06-08 2017-04-05 豊田合成株式会社 半導体装置
TWI549168B (zh) * 2014-01-20 2016-09-11 華亞科技股份有限公司 電容器結構之製造方法及半導體裝置
KR102143438B1 (ko) * 2014-12-04 2020-08-11 삼성전자주식회사 반도체 소자용 액티브 구조물 및 이의 형성 방법
KR102384952B1 (ko) * 2015-06-19 2022-04-11 인텔 코포레이션 관통 실리콘 비아 게이트를 사용한 수직 트랜지스터
KR101748193B1 (ko) 2015-07-02 2017-06-19 연세대학교 산학협력단 저항변화 메모리 제조 방법 및 그 메모리
TWI790320B (zh) * 2017-12-16 2023-01-21 美商應用材料股份有限公司 釕的選擇性原子層沉積
US11664172B2 (en) * 2018-03-30 2023-05-30 The Research Foundation For The State University Of New York Performance of capacitors
US10741442B2 (en) 2018-05-31 2020-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. Barrier layer formation for conductive feature
KR102196447B1 (ko) * 2020-01-08 2020-12-29 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법
KR102339385B1 (ko) * 2020-01-08 2021-12-15 엘지디스플레이 주식회사 플렉서블 표시장치 및 그의 제조방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200635A (en) * 1988-12-21 1993-04-06 Hitachi, Ltd. Semiconductor device having a low-resistivity planar wiring structure
US5381365A (en) * 1990-01-26 1995-01-10 Mitsubishi Denki Kabushiki Kaisha Dynamic random access memory having stacked type capacitor and manufacturing method therefor
JPH05198525A (ja) * 1992-01-21 1993-08-06 Sony Corp 配線構造及び配線の形成方法
JPH06236879A (ja) * 1993-02-09 1994-08-23 Kawasaki Steel Corp 半導体集積回路装置の配線の形成方法
US5508881A (en) * 1994-02-01 1996-04-16 Quality Microcircuits Corporation Capacitors and interconnect lines for use with integrated circuits
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
JP3430771B2 (ja) * 1996-02-05 2003-07-28 株式会社デンソー 半導体力学量センサの製造方法
JPH1010A (ja) * 1996-06-13 1998-01-06 Shizuoka Prefecture 農事用台車等用のレール等挾持装置
US5843830A (en) * 1996-06-26 1998-12-01 Micron Technology, Inc. Capacitor, and methods for forming a capacitor
JP3749776B2 (ja) * 1997-02-28 2006-03-01 株式会社東芝 半導体装置
JP2967755B2 (ja) * 1997-04-17 1999-10-25 日本電気株式会社 半導体装置の製造方法
JP3905977B2 (ja) * 1998-05-22 2007-04-18 株式会社東芝 半導体装置の製造方法
JPH11354751A (ja) * 1998-06-04 1999-12-24 Toshiba Corp 半導体装置,半導体装置の製造方法および半導体製造装置
US6165864A (en) * 1998-07-28 2000-12-26 Siemens Aktiengesellschaft Tapered electrode for stacked capacitors
JP2000133633A (ja) * 1998-09-09 2000-05-12 Texas Instr Inc <Ti> ハ―ドマスクおよびプラズマ活性化エッチャントを使用した材料のエッチング方法
KR100272172B1 (ko) * 1998-10-16 2000-11-15 윤종용 반도체장치의 커패시터 및 그 제조방법
US6265262B1 (en) * 1999-06-02 2001-07-24 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method of fabricating the same
US6294425B1 (en) * 1999-10-14 2001-09-25 Samsung Electronics Co., Ltd. Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers

Also Published As

Publication number Publication date
KR20010083146A (ko) 2001-08-31
TW497255B (en) 2002-08-01
US20010026988A1 (en) 2001-10-04
US6503791B2 (en) 2003-01-07
US6555429B2 (en) 2003-04-29
US6521494B2 (en) 2003-02-18
US20020192896A1 (en) 2002-12-19
KR100737192B1 (ko) 2007-07-10
JP2001210802A (ja) 2001-08-03
US6483143B2 (en) 2002-11-19
US20010023955A1 (en) 2001-09-27
US20020030210A1 (en) 2002-03-14

Similar Documents

Publication Publication Date Title
JP3976462B2 (ja) 半導体装置の製造方法
EP1297562B1 (en) Methods for forming and integrated circuit structures containing ruthenium containing layers
US7470595B2 (en) Oxidizing a metal layer for a dielectric having a platinum electrode
JP4046588B2 (ja) キャパシタの製造方法
JPH08330513A (ja) 半導体装置のキャパシタ及びその製造方法
US6613629B2 (en) Methods for manufacturing storage nodes of stacked capacitors
JP3741167B2 (ja) 高誘電率キャパシタの下部電極の形成方法
JP2008288408A (ja) 半導体装置及びその製造方法
US7923343B2 (en) Capacitor of semiconductor device and method for forming the same
US20030059959A1 (en) Method for fabricating capacitor
KR100438781B1 (ko) 금속-절연체-금속 캐패시터 및 그 제조방법
US6483167B1 (en) Semiconductor device and production method thereof
JP4041396B2 (ja) 半導体装置の製造方法
US20020074661A1 (en) Semiconductor device and method of manufacturing the same
KR100799127B1 (ko) 반구형 그레인이 형성된 기둥 형태의 하부전극을 구비한캐패시터 및 그의 제조 방법
JP4632620B2 (ja) 半導体装置の製造方法
KR100604659B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100520447B1 (ko) 반도체 소자의 캐패시터 형성방법
US6632683B2 (en) Method for forming a capacitor of a semiconductor device
KR20060038615A (ko) 캐패시터 및 그 제조 방법
KR19990055176A (ko) 반도체 장치의 고유전체 캐패시터 제조방법
JP2001244434A (ja) 半導体記憶装置およびその製造方法
KR20080098823A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041220

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20060705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070502

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070530

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070619

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130629

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees