JP3905977B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3905977B2 JP3905977B2 JP14122298A JP14122298A JP3905977B2 JP 3905977 B2 JP3905977 B2 JP 3905977B2 JP 14122298 A JP14122298 A JP 14122298A JP 14122298 A JP14122298 A JP 14122298A JP 3905977 B2 JP3905977 B2 JP 3905977B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- group
- electrode
- reaction
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特にキャパシタの電極として用いるルテニウムの形成に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、回路の微細化は進む一方であり、キャパシタのセル面積も非常に小さくなってきている。セル面積が小さくなるとキャパシタ容量も小さくなってしまうが、キャパシタの容量は感度やソフトエラー等の点からあまり小さくすることができないという要請がある。これを解決する方法として、キャパシタを３次元的に形成しセル面積をできるだけ大きくしてキャパシタ容量を稼ぐ方法の他、キャパシタ絶縁膜に誘電率の高い絶縁膜を用いる方法が検討されている。
【０００３】
誘電率の高い絶縁膜として代表的なものに（Ｂａ，Ｓｒ）ＴｉＯ3 があるが、このような酸化物誘電体を用いる場合は、電極と誘電体膜との界面に低誘電率の絶縁膜が形成されるのを防止するため、酸化されないかまたは酸化されても金属導電性を示す材料を電極として用いる必要がある。近年、このような性質を有するキャパシタの電極材料として、酸化されても金属導電性を示すルテニウム（Ｒｕ）について検討が行われている。
【０００４】
Ｒｕを電極、（Ｂａ，Ｓｒ）ＴｉＯ3 を絶縁膜としたキャパシタの形成方法の一例について、図１４（ａ）〜図１５（ｄ）を参照して以下説明する。
まず、ｐタイプＳｉ基板１上にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による素子分離領域２を形成した後、トランジスタを構成するゲート絶縁膜３ａ、ゲート電極（ワード線）３ｂ、ｎ+ 拡散層４を形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。続いて、層間絶縁膜５ｂを堆積して平坦化した後、コンタクトホールを開孔してＷ膜７を埋め込み、加工する（図１４（ａ））。
【０００５】
次に、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図１４（ｂ））。
次に、Ｒｕ膜８をＲｕ（Ｃ5 Ｈ5 ）2 （シクロペンタジエニルルテニウム（慣用名：ルテノセン）、以下、（Ｃ5 Ｈ5 ）をＣｐと、（Ｃ5 Ｈ5 ）2 を（Ｃｐ）2 と略記する）とＯ2 を用いたＣＶＤ法で堆積した後、ＳＯＧ膜９を全面に塗布し、さらにＣＭＰ（ケミカルメカニカルポリッシング）法で層間絶縁膜５ｃ上のＳＯＧ膜９及びＲｕ膜８を除去する（図１４（ｃ））。
【０００６】
さらに、充分希釈したＨＦ水溶液またはＨＦ蒸気によってＳＯＧ膜９を全て除去した後、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で堆積する。その後、Ｒｕ膜１１をＣＶＤ法で堆積し、上部電極として加工する（図１５（ｄ））。
【０００７】
キャパシタ容量を稼ぐためには立体キャパシタを作製することが必要であり、高誘電率の（Ｂａ，Ｓｒ）ＴｉＯ3 を用いたとしても、上記のようにＣＶＤ法で電極及び酸化物誘電体を形成する必要がある。
【０００８】
しかし、一般にＣＶＤ法で形成した金属膜或いは金属導電性を持つ金属酸化膜は表面モフォロジーが悪く、これをキャパシタの電極として用いると電界集中によるリーク電流の増大が生じる。また、微細化を実現するために極薄膜の電極を形成しようとすると、島状の形状となって膜がつながらなくなってしまい、これをキャパシタ電極として用いるとキャパシタ面積を稼ぐことができず、キャパシタ動作に必要な容量が確保できないという問題も生じる。
【０００９】
また、柱状のキャパシタを形成する場合、Ｒｕ膜の表面モフォロジーが悪いと、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜を除去した際に図１６に示すようなシームがＲｕ電極８の中央部に生じてしまう。そのため、キャパシタ絶縁膜である（Ｂａ，Ｓｒ）ＴｉＯ3 膜を堆積した際にシーム部のキャパシタ絶縁膜に窪みができてしまい、電界集中によるリーク電流の増加が生じるという問題がある。
【００１０】
【発明が解決しようとする課題】
このように、Ｒｕはその酸化物（酸化ルテニウム：ＲｕＯ2 ）も金属導電性を示すため、（Ｂａ，Ｓｒ）ＴｉＯ3 等を誘電体とするキャパシタの電極材料として有望であるが、ＣＶＤ法で形成したときに、良好な表面モフォロジーを得ることが難しく、またＲｕやＲｕＯ2 が島状に形成されてしまうという問題がある。
【００１１】
本発明は上記従来の課題に対してなされたものであり、キャパシタ電極となるルテニウムの形成に際して、表面モフォロジーに優れ、島状成長を抑制することが可能な製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、誘電体膜として金属酸化物を用い、この誘電体膜を挟む電極としてルテニウム膜を用いたキャパシタを有する半導体装置の製造方法において、前記各電極それぞれの形成工程では、前記各電極が形成される下地表面に触媒を形成し、前記触媒により、ルテノセンまたはシクロペンタジエニル環の一つ以上の水素が有機官能基に置換された有機基ルテノセンからなる原料ガスの配位子であるシクロペンタジエニル基または有機官能基を持つシクロペンタジエニル基の骨格を形成するシクロペンタジエニル環を、炭素１個の基と炭素４個の基に分解させる反応または炭素１個の基と二つの炭素２個の基に分解させる反応を促進させる条件下で、前記原料ガスと酸素を用いるＣＶＤ法により前記ルテニウム膜を形成することを特徴とする。
【００１４】
下地表面に形成する触媒には、少なくとも８族または１Ｂ族の元素を含む物質（該元素の単体または化合物）があげられる。
触媒は、０．５ｎｍ以上の膜厚または粒径を有していることが好ましく、例えば、８族または１Ｂ族の元素を含む物質をスパッタ法で形成する、或いは８族または１Ｂ族の元素を含む溶液に浸すといった方法で形成することができる。
【００１８】
以下、本発明の有効性を示すためのＲｕ膜の成長メカニズム等について説明する。
Ｒｕ膜の成長について詳細に調べたところ、Ｒｕの成長はある一定の時間（導入時間）が経過した後に起こっていることが判明した。２３０℃で成膜した場合について調べたところ、２０分以上の導入時間があることがわかった。ＷやＴｉＮ等のＬＳＩに用いられている金属膜をＣＶＤ法で成膜する場合はこのような数１０分オーダーの導入時間は見られず、ＲｕのＣＶＤが非常に特異であることがわかる。また、導入時間と成長時間に対するＲｕ膜厚についてさらに詳細に調べた結果、図１３に示すように、導入時間中は非常に遅い成長速度でＲｕが成長し、ある程度の膜厚または粒径（０．５−１．５ｎｍ程度）になると、成長速度が急激に速くなることがわかった。
【００１９】
導入時間中での反応過程を四重極質量分析計（Ｑ−Ｍａｓｓ）を用いて調べた結果、Ｒｕ（Ｃｐ）2 がＲｕＣｐとＣｐに分解される反応、ＲｕＣｐがＲｕとＣｐに分解される反応、ＲｕＣｐが分解される際に、Ｃｐが炭素２個の基と炭素３個の基に分解され、炭素３個の基がＲｕと結合してルテニウムメチルアセチリド（ＲｕＣ≡ＣＣＨ3 ）を形成する反応、があることがわかった（図１１参照）。
【００２０】
また、反応をさらに詳細に調べたところ、導入時間中ではルテニウムメチルアセチリドの生成反応に原料のＲｕが消費され、ＲｕＣｐがＲｕとＣｐに分解される反応に用いられるＲｕの量が少なく、ルテニウムメチルアセチリドは揮発してウエハ上にＲｕが形成されないため、Ｒｕの成膜速度は極めて遅くその密度も低いことが判明した。このような反応で成膜したＲｕ膜の断面ＳＥＭ像を図２０に示す。初期核密度が低いため、表面モフォロジーが非常に悪くなっていることがわかる。
【００２１】
そこで、ＲｕのＣＶＤの前に数層のＲｕを触媒となるように密に形成し、その後にＣＶＤ法でＲｕを成膜したところ、表面の非常に滑らかなＲｕ膜が得られることが判明した。また、この場合は導入時間が見られず、直ちにＲｕ膜の成長が起こっていることが判明した。これは、Ｒｕが触媒として機能し、原料ガスを供給したときにＣｐ環が炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解する反応を促進させるためである。なお、触媒としてはＲｕ以外に８族や１Ｂ族の元素を少なくとも一つ以上含む単体または化合物でも同様に効果があることが判明した。
【００２２】
また、参考例として、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く、また、成膜されたＲｕ膜は非常に良好な表面モフォロジーを有していることが判明した。これは、下地処理を行うことにより、Ｒｕ（Ｃｐ）基等に対して負の電荷が供与され、ルテニウムアセチリド誘導体が生成される反応が抑制されるためである。
【００２３】
以上のことから、キャパシタ電極としてＲｕをＣＶＤ法で成膜する際に、ＣＶＤの反応が促進される触媒を下地表面に密に形成することによって、Ｒｕの成長反応が速やかに起こり、成膜された膜の表面モフォロジーを平滑にすることができる。
【００２４】
また、導入時間中に生じるルテニウムメチルアセチリド誘導体の生成を抑制する下地処理を行うことにより（参考例）、初期核形成速度の上昇と初期核密度の増大をはかることができ、成膜された膜の表面モフォロジーを平滑にすることができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
（１）実施形態１
まず、本発明の第１の実施形態に係るキャパシタの製造工程ついて、図１（ａ）乃至図３（ｇ）を参照して説明する。
【００２６】
まず、ｐタイプＳｉ基板１上に、ＳＴＩ構造の素子分離領域２を形成した後、ゲート絶縁膜３ａ、ゲート電極３ｂ（ワード線となる）及びソース・ドレイン拡散層（ｎ+ 拡散層）４からなるＭＯＳトランジスタを形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。その後、さらに層間絶縁膜５ｂを堆積して平坦化した後、コンタクトホールを開孔する（図１（ａ））。
【００２７】
次に、Ｗ膜７を全面に堆積した後、層間絶縁膜５ｂ上のＷ膜７をエッチバック法またはＣＭＰ法により除去し、コンタクトホール内部にのみ埋め込む（図１（ｂ））。続いて、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図１（ｃ））。
【００２８】
次に、基板をＲｕＣｌ3 のエチレングリコール溶液またはＲｕのメッキ液に浸す処理を行い、０．５ｎｍ以上のＲｕ８を全面に形成する（図２（ｄ））。その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図２（ｅ））。次に、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕ膜を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去してＲｕ膜８からなる下部電極を形成する（図２（ｆ））。
【００２９】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、基板温度１００−２００℃、圧力１−１００Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 の混合ガス中に基板を晒して初期核の形成を行った後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜１１を全面に堆積し、上部電極として加工する（図３（ｇ））。
【００３０】
このように、ＲｕのＣＶＤを行う直前にＲｕを含む溶液に浸すことにより、下地表面に０．５ｎｍ以上のＲｕの核を密につけることができる。この場合のＲｕ膜の反応過程を四重極質量分析計を用いて詳細に調べた結果、ＲｕＣｐが炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解してＲｕが生成する反応でＲｕの成長が起こっていることがわかった（図１２参照）。また、０．５ｎｍ以上のＲｕの核は触媒として機能し、原料ガスを供給すると直ちにＣｐ環が炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解する反応を促進させることができ、平滑な表面のＲｕ膜を得ることができる。
【００３１】
なお、上記の例ではＲｕを含む溶液に浸す処理を行ったが、Ｒｕの代わりにＰｔ，Ａｕ，Ｉｒ，Ｒｈ等の８族或いは１Ｂ族の元素を含む溶液に浸し、これらの元素を含む単体または化合物を核とした場合にも、同様の触媒作用により同様の効果を得ることができる。
【００３２】
（２）実施形態２
次に、本発明の第２の実施形態に係るキャパシタの製造工程ついて、図４（ａ）乃至図６（ｈ）を参照して説明する。
【００３３】
まず、ｐタイプＳｉ基板１上に、ＳＴＩ構造の素子分離領域２を形成した後、ゲート絶縁膜３ａ、ゲート電極３ｂ及びソース・ドレイン拡散層（ｎ+ 拡散層）４からなるＭＯＳトランジスタを形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。その後、さらに層間絶縁膜５ｂを堆積して平坦化した後、シリコン窒化膜５ｄを堆積し、コンタクトホールを開孔する（図４（ａ））。
【００３４】
次に、Ｗ膜７を全面に堆積した後、シリコン窒化膜５ｄ上のＷ膜７をエッチバック法またはＣＭＰ法により除去し、コンタクトホール内部にのみ埋め込む（図４（ｂ））。続いて、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図４（ｃ））。
【００３５】
次に、スパッタ法で０．５ｎｍ以上の膜厚となるように、薄くＲｕ膜８を形成する（図５（ｄ））。その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＥｔＣｐ）2 （Ｅｔはエチル基を表す）とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図５（ｅ））。その後、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜８を除去してコンタクトホール内部にＲｕ膜８を埋め込む（図５（ｆ））。さらに、希ＨＦ水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜５ｃを除去し、Ｒｕ膜８からなる下部電極を形成する（図６（ｇ））。
【００３６】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極の場合と同様にしてＲｕ膜１１を全面に堆積し、上部電極として加工する（図６（ｈ））。
【００３７】
このように、ＲｕのＣＶＤを行う直前に０．５ｎｍ以上の極薄Ｒｕ膜を形成することによって、下地表面にＲｕの核を密につけることができ、かつ、Ｒｕ−ＣＶＤ時に直ちにＥｔＣｐの骨格となるＣｐ環が炭素１個の基と炭素４個の基（または炭素１個の基と二つの炭素２個の基）に分解する反応を促進させる触媒作用が生じ、図１７のＳＥＭ像に示されるように、平滑な表面のＲｕ膜を得ることができる。
【００３８】
なお、上記の例ではスパッタ法によりＲｕの核を形成したが、Ｒｕの代わりにＰｔ，Ａｕ，Ｉｒ，Ｒｈ等の８族或いは１Ｂ族の元素を含む単体または化合物を核としても、同様に触媒作用が生じ同様の効果を得ることができる。
【００３９】
（３）参考例１
次に、本発明の第１の参考例に係るキャパシタの製造工程ついて、図７（ｄ）乃至図７（ｆ）を参照して説明する。なお、途中の工程までは第１の実施形態で示した工程（図１（ａ）−図１（ｃ）の工程）と同様であるため、これらの工程については第１の実施形態を参照することとし、それ以降の工程について説明する。
【００４０】
図１（ｃ）の工程の後、Ｏ2 プラズマ中或いはＡｒプラズマ中に基板を晒し、その後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＥｔＣｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図７（ｄ））。その後、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕ膜８を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去してＲｕ膜８からなる下部電極を形成する（図７（ｅ））。
【００４１】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極８の場合と同様に、Ｏ2 プラズマ中或いはＡｒプラズマ中に基板を晒した後、Ｒｕ膜１１をＣＶＤ法で堆積し、上部電極として加工する（図７（ｆ））。
【００４２】
このように、下部及び上部Ｒｕ電極を形成する前に基板をプラズマ処理することにより、ミクロなダメージによって原料ガスが吸着されやすくなり、核密度が増加する。また、ダングリングボンドが生じることにより、電子がＲｕ（ＥｔＣｐ）基に供与され、Ｒｕのアセチリド化反応が抑制され、金属Ｒｕを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００４３】
なお、上記の例ではＲｕの成膜前にＯ2 プラズマ中或いはＡｒプラズマ中で処理を行ったが、Ｎ2 プラズマ中やＮｅプラズマ中或いはＨＣｌ，ＢＣｌ3 ，Ｃｌ2 ，Ｆ2 等のハロゲンを含むプラズマ中で処理しても初期核密度を増加させることができ、良好なキャパシタを形成することができる。
【００４４】
また、プラズマの発生方法としては、平行平板型、ヘリコン型、ＥＣＲ型、誘導結合型等を用いることができる。また、プラズマ処理とＲｕの成膜を例えばクラスタータイプのＣＶＤ装置を用いて真空を破ることなく連続で行うと、より平滑なＲｕ膜を得ることができる。
【００４５】
（４）参考例２
次に、本発明の第２の参考例に係るキャパシタの製造工程ついて、図８（ｄ）乃至図９（ｇ）を参照して説明する。なお、途中の工程までは第２の実施形態で示した工程（図４（ａ）−図４（ｃ）の工程）と同様であるため、これらの工程については第２の実施形態を参照することとし、それ以降の工程について説明する。
【００４６】
図４（ｃ）の工程の後、ＮＨ4 Ｆ水溶液、ＨＣｌ水溶液またはテトラメチルアンモニウムハイドロオキサイド（（ＣＨ3 ）4 ＮＯＨ）水溶液に浸す処理を行い、その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入して、Ｒｕ膜８を全面に堆積する（図８（ｄ））。その後、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜８を除去してコンタクトホール内部にＲｕ膜８を埋め込む（図８（ｅ））。さらに、希ＨＦ水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜５ｃを除去し、Ｒｕ膜８からなる下部電極を形成する（図９（ｆ））。
【００４７】
さらに、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極の場合と同様にＲｕ膜１１を全面に堆積し、上部電極として加工する（図９（ｇ））。
【００４８】
このようにして、Ｒｕ電極を形成する前にハロゲンイオンを含む溶液中またはアルカリ溶液中で処理することにより、下地表面に吸着した陰イオンから電子がＲｕ（Ｃｐ）基に供与され、Ｒｕのアセチリド化反応が抑制され、金属Ｒｕを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００４９】
このように、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く（基板温度２３０℃の場合、処理無しでは２３分であったのが、本処理を行うことにより１４分になった）、また、図１８のＳＥＭ像に示されるように、成膜されたＲｕ膜は非常に良好な表面モフォロジーをもっていることが判明した。このように、初期核が触媒作用を生じる大きさになるまでの導入時間が短くなるようにＲｕのアセチリド化反応を抑制すれば、下地表面に形成されるＲｕの量が増加し、かつ、触媒として作用する初期核密度も向上させることができる。詳細に調べたところ、導入時間が１５分以内となるように下地を処理することで、平滑なＲｕ膜が得られることが判明した。
【００５０】
（５）参考例３
次に、本発明の第３の参考例に係るキャパシタの製造工程ついて、図１０（ｄ）乃至図１０（ｆ）を参照して説明する。なお、途中の工程までは第１の実施形態で示した工程（図１（ａ）−図１（ｃ）の工程）と同様であるため、これらの工程については第１の実施形態を参照することとし、それ以降の工程について説明する。
【００５１】
図１（ｃ）の工程の後、基板温度２００℃でＣｌ2 ガスまたは５％に希釈したＦ2 ガスに基板を晒し、その後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＭｅＣｐ）2 （Ｍｅはメチル基を表す）とＯ2 （雰囲気中Ｏ2 濃度４０％以上）をチャンバーに導入して、ＲｕＯ2 膜１２を全面に堆積する（図１０（ｄ））。その後、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕＯ2 膜１２を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去して、ＲｕＯ2 膜１２からなる下部電極を形成する（図１０（ｅ））。
【００５２】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部ＲｕＯ2 電極形成の場合と同様にハロゲンガスで処理した後、ＲｕＯ2 膜１３を全面に堆積し、上部電極として加工する（図１０（ｆ））。
【００５３】
このようにして、ＲｕＯ2 電極を形成する前にハロゲンを含む雰囲気中で処理することにより、下地表面に吸着したハロゲンから電子がＲｕ（ＭｅＣｐ）基に供与され、Ｒｕのアセチリド化反応を抑制し、金属Ｒｕの生成反応が促進され、この金属Ｒｕと酸素が結合してＲｕＯ2 が形成される反応も促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００５４】
以上、本発明の実施形態について説明したが、本発明を用いることにより表面モフォロジーの良好なＲｕ膜を得ることができる。図１９にＲｕを２０ｎｍと薄膜化した場合のＳＥＭ像を示す。２０ｎｍという薄膜にもかかわらず、島状の成長も見られず、表面が非常に平滑なＲｕがコンフォーマルに成膜されていることが判明した。
【００５５】
なお、本発明は上記各実施形態に限定されるものではなく、種々変形して実施可能である。
上記実施形態ではＲｕやＲｕＯ2 形成の際にＯ2 ガスをチャンバーに導入しているが、Ｏ2 の代わりにＯ3 やＯラジカルを用いてもよい。例えばＯラジカルを用いる場合には、マイクロ波放電によって発生させたＯラジカルをチャンバーに導入すればよい。
【００５６】
また、上記実施形態ではキャパシタ絶縁膜に（Ｂａ，Ｓｒ）ＴｉＯ3 を用いて説明したが、ＰＺＴ，ＳＴＯ，Ｔａ2 Ｏ5 ，ＢＴＯ，ＳＢＴ等を用いてもよい。さらに、Ｗ膜の下地にＴｉ膜やＴｉＮ膜或いはこれらの積層膜を密着層として堆積してもよい。
【００５７】
また、Ｒｕ（Ｃｐ）2 、Ｒｕ（ＭｅＣｐ）2 、Ｒｕ（ＥｔＣｐ）2 以外にも骨格がＣｐ環の配位子であれば本発明を適用することができる。また、Ｒｕ以外の金属のメタロセン誘導体でも同様の効果を奏することが可能である。
【００５８】
また、反応機構に関する説明では、反応をわかりやすく説明するため、Ｒｕ（Ｃｐ）2 を原料とした場合について説明したが、Ｃｐ基の一つ以上の水素がメチル基やエチル基或いはプロピル基等の有機官能基に置換された原料を用いても、骨格となるＣｐ環が上記のように分解されるのは同様である。この場合、例えばメチルシクロペンタジエニル基（ＣＨ3 Ｃｐ基）のＣｐ環が炭素１個と炭素４個の基に分解された際に、炭素１個の基にメチル基がついていてこれが酸素と反応したとすると、アセトアルデヒド（ＣＨ3 ＣＨＯ）や酢酸（ＣＨ3 ＣＯＯＨ）を生じることになる（同様の反応がＣｐ基のみの場合にはホルムアルデヒド（ＨＣＨＯ）や蟻酸（ＨＣＯＯＨ）が生じる）。
その他、本発明は、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００５９】
【発明の効果】
本発明によれば、所定の条件下でルテニウムを形成することにより、ルテニウムの島状成長が抑制され、平滑な表面モフォロジーが得られる。よって、特性に優れた信頼性の高いキャパシタを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図２】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図３】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図４】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図５】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図６】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図７】 本発明の第１の参考例に係る製造工程の一部を示した工程断面図。
【図８】 本発明の第２の参考例に係る製造工程の一部を示した工程断面図。
【図９】 本発明の第２の参考例に係る製造工程の一部を示した工程断面図。
【図１０】 本発明の第３の参考例に係る製造工程の一部を示した工程断面図。
【図１１】基板温度２３０℃での導入時間中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図１２】基板温度２３０℃でのＲｕ成長中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図１３】Ｒｕ膜厚とガス供給時間との関係を摸式的に示した図。
【図１４】従来技術に係る製造工程の一部を示した工程断面図。
【図１５】従来技術に係る製造工程の一部を示した工程断面図。
【図１６】従来技術の問題点の一例を示した図。
【図１７】触媒形成後にＲｕを成膜したときのＳＥＭ像を示した顕微鏡写真。
【図１８】下地処理をした後にＲｕを成膜したときのＳＥＭ像を示した顕微鏡写真。
【図１９】本発明の方法によってＲｕを薄膜化したときのＳＥＭ像を示した顕微鏡写真。
【図２０】初期核密度が低い場合のＲｕ膜のＳＥＭ像を示した顕微鏡写真。
【符号の説明】
１…Ｓｉ基板
２…素子分離領域
３ａ…ゲート絶縁膜
３ｂ…ゲート電極
４…Ｓ／Ｄ拡散層
５ａ、５ｂ、５ｃ…層間絶縁膜
５ｄ…シリコン窒化膜
６…ビット線
７…Ｗ膜
８、１１…Ｒｕ膜
９…ＳＯＧ膜
１０…（Ｂａ，Ｓｒ）ＴｉＯ3 膜
１２、１３…ＲｕＯ2 膜
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特にキャパシタの電極として用いるルテニウムの形成に関するものである。
【０００２】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、回路の微細化は進む一方であり、キャパシタのセル面積も非常に小さくなってきている。セル面積が小さくなるとキャパシタ容量も小さくなってしまうが、キャパシタの容量は感度やソフトエラー等の点からあまり小さくすることができないという要請がある。これを解決する方法として、キャパシタを３次元的に形成しセル面積をできるだけ大きくしてキャパシタ容量を稼ぐ方法の他、キャパシタ絶縁膜に誘電率の高い絶縁膜を用いる方法が検討されている。
【０００３】
誘電率の高い絶縁膜として代表的なものに（Ｂａ，Ｓｒ）ＴｉＯ3 があるが、このような酸化物誘電体を用いる場合は、電極と誘電体膜との界面に低誘電率の絶縁膜が形成されるのを防止するため、酸化されないかまたは酸化されても金属導電性を示す材料を電極として用いる必要がある。近年、このような性質を有するキャパシタの電極材料として、酸化されても金属導電性を示すルテニウム（Ｒｕ）について検討が行われている。
【０００４】
Ｒｕを電極、（Ｂａ，Ｓｒ）ＴｉＯ3 を絶縁膜としたキャパシタの形成方法の一例について、図１４（ａ）〜図１５（ｄ）を参照して以下説明する。
まず、ｐタイプＳｉ基板１上にＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）による素子分離領域２を形成した後、トランジスタを構成するゲート絶縁膜３ａ、ゲート電極（ワード線）３ｂ、ｎ+ 拡散層４を形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。続いて、層間絶縁膜５ｂを堆積して平坦化した後、コンタクトホールを開孔してＷ膜７を埋め込み、加工する（図１４（ａ））。
【０００５】
次に、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図１４（ｂ））。
次に、Ｒｕ膜８をＲｕ（Ｃ5 Ｈ5 ）2 （シクロペンタジエニルルテニウム（慣用名：ルテノセン）、以下、（Ｃ5 Ｈ5 ）をＣｐと、（Ｃ5 Ｈ5 ）2 を（Ｃｐ）2 と略記する）とＯ2 を用いたＣＶＤ法で堆積した後、ＳＯＧ膜９を全面に塗布し、さらにＣＭＰ（ケミカルメカニカルポリッシング）法で層間絶縁膜５ｃ上のＳＯＧ膜９及びＲｕ膜８を除去する（図１４（ｃ））。
【０００６】
さらに、充分希釈したＨＦ水溶液またはＨＦ蒸気によってＳＯＧ膜９を全て除去した後、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で堆積する。その後、Ｒｕ膜１１をＣＶＤ法で堆積し、上部電極として加工する（図１５（ｄ））。
【０００７】
キャパシタ容量を稼ぐためには立体キャパシタを作製することが必要であり、高誘電率の（Ｂａ，Ｓｒ）ＴｉＯ3 を用いたとしても、上記のようにＣＶＤ法で電極及び酸化物誘電体を形成する必要がある。
【０００８】
しかし、一般にＣＶＤ法で形成した金属膜或いは金属導電性を持つ金属酸化膜は表面モフォロジーが悪く、これをキャパシタの電極として用いると電界集中によるリーク電流の増大が生じる。また、微細化を実現するために極薄膜の電極を形成しようとすると、島状の形状となって膜がつながらなくなってしまい、これをキャパシタ電極として用いるとキャパシタ面積を稼ぐことができず、キャパシタ動作に必要な容量が確保できないという問題も生じる。
【０００９】
また、柱状のキャパシタを形成する場合、Ｒｕ膜の表面モフォロジーが悪いと、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜を除去した際に図１６に示すようなシームがＲｕ電極８の中央部に生じてしまう。そのため、キャパシタ絶縁膜である（Ｂａ，Ｓｒ）ＴｉＯ3 膜を堆積した際にシーム部のキャパシタ絶縁膜に窪みができてしまい、電界集中によるリーク電流の増加が生じるという問題がある。
【００１０】
【発明が解決しようとする課題】
このように、Ｒｕはその酸化物（酸化ルテニウム：ＲｕＯ2 ）も金属導電性を示すため、（Ｂａ，Ｓｒ）ＴｉＯ3 等を誘電体とするキャパシタの電極材料として有望であるが、ＣＶＤ法で形成したときに、良好な表面モフォロジーを得ることが難しく、またＲｕやＲｕＯ2 が島状に形成されてしまうという問題がある。
【００１１】
本発明は上記従来の課題に対してなされたものであり、キャパシタ電極となるルテニウムの形成に際して、表面モフォロジーに優れ、島状成長を抑制することが可能な製造方法を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明は、誘電体膜として金属酸化物を用い、この誘電体膜を挟む電極としてルテニウム膜を用いたキャパシタを有する半導体装置の製造方法において、前記各電極それぞれの形成工程では、前記各電極が形成される下地表面に触媒を形成し、前記触媒により、ルテノセンまたはシクロペンタジエニル環の一つ以上の水素が有機官能基に置換された有機基ルテノセンからなる原料ガスの配位子であるシクロペンタジエニル基または有機官能基を持つシクロペンタジエニル基の骨格を形成するシクロペンタジエニル環を、炭素１個の基と炭素４個の基に分解させる反応または炭素１個の基と二つの炭素２個の基に分解させる反応を促進させる条件下で、前記原料ガスと酸素を用いるＣＶＤ法により前記ルテニウム膜を形成することを特徴とする。
【００１４】
下地表面に形成する触媒には、少なくとも８族または１Ｂ族の元素を含む物質（該元素の単体または化合物）があげられる。
触媒は、０．５ｎｍ以上の膜厚または粒径を有していることが好ましく、例えば、８族または１Ｂ族の元素を含む物質をスパッタ法で形成する、或いは８族または１Ｂ族の元素を含む溶液に浸すといった方法で形成することができる。
【００１８】
以下、本発明の有効性を示すためのＲｕ膜の成長メカニズム等について説明する。
Ｒｕ膜の成長について詳細に調べたところ、Ｒｕの成長はある一定の時間（導入時間）が経過した後に起こっていることが判明した。２３０℃で成膜した場合について調べたところ、２０分以上の導入時間があることがわかった。ＷやＴｉＮ等のＬＳＩに用いられている金属膜をＣＶＤ法で成膜する場合はこのような数１０分オーダーの導入時間は見られず、ＲｕのＣＶＤが非常に特異であることがわかる。また、導入時間と成長時間に対するＲｕ膜厚についてさらに詳細に調べた結果、図１３に示すように、導入時間中は非常に遅い成長速度でＲｕが成長し、ある程度の膜厚または粒径（０．５−１．５ｎｍ程度）になると、成長速度が急激に速くなることがわかった。
【００１９】
導入時間中での反応過程を四重極質量分析計（Ｑ−Ｍａｓｓ）を用いて調べた結果、Ｒｕ（Ｃｐ）2 がＲｕＣｐとＣｐに分解される反応、ＲｕＣｐがＲｕとＣｐに分解される反応、ＲｕＣｐが分解される際に、Ｃｐが炭素２個の基と炭素３個の基に分解され、炭素３個の基がＲｕと結合してルテニウムメチルアセチリド（ＲｕＣ≡ＣＣＨ3 ）を形成する反応、があることがわかった（図１１参照）。
【００２０】
また、反応をさらに詳細に調べたところ、導入時間中ではルテニウムメチルアセチリドの生成反応に原料のＲｕが消費され、ＲｕＣｐがＲｕとＣｐに分解される反応に用いられるＲｕの量が少なく、ルテニウムメチルアセチリドは揮発してウエハ上にＲｕが形成されないため、Ｒｕの成膜速度は極めて遅くその密度も低いことが判明した。このような反応で成膜したＲｕ膜の断面ＳＥＭ像を図２０に示す。初期核密度が低いため、表面モフォロジーが非常に悪くなっていることがわかる。
【００２１】
そこで、ＲｕのＣＶＤの前に数層のＲｕを触媒となるように密に形成し、その後にＣＶＤ法でＲｕを成膜したところ、表面の非常に滑らかなＲｕ膜が得られることが判明した。また、この場合は導入時間が見られず、直ちにＲｕ膜の成長が起こっていることが判明した。これは、Ｒｕが触媒として機能し、原料ガスを供給したときにＣｐ環が炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解する反応を促進させるためである。なお、触媒としてはＲｕ以外に８族や１Ｂ族の元素を少なくとも一つ以上含む単体または化合物でも同様に効果があることが判明した。
【００２２】
また、参考例として、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く、また、成膜されたＲｕ膜は非常に良好な表面モフォロジーを有していることが判明した。これは、下地処理を行うことにより、Ｒｕ（Ｃｐ）基等に対して負の電荷が供与され、ルテニウムアセチリド誘導体が生成される反応が抑制されるためである。
【００２３】
以上のことから、キャパシタ電極としてＲｕをＣＶＤ法で成膜する際に、ＣＶＤの反応が促進される触媒を下地表面に密に形成することによって、Ｒｕの成長反応が速やかに起こり、成膜された膜の表面モフォロジーを平滑にすることができる。
【００２４】
また、導入時間中に生じるルテニウムメチルアセチリド誘導体の生成を抑制する下地処理を行うことにより（参考例）、初期核形成速度の上昇と初期核密度の増大をはかることができ、成膜された膜の表面モフォロジーを平滑にすることができる。
【００２５】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
（１）実施形態１
まず、本発明の第１の実施形態に係るキャパシタの製造工程ついて、図１（ａ）乃至図３（ｇ）を参照して説明する。
【００２６】
まず、ｐタイプＳｉ基板１上に、ＳＴＩ構造の素子分離領域２を形成した後、ゲート絶縁膜３ａ、ゲート電極３ｂ（ワード線となる）及びソース・ドレイン拡散層（ｎ+ 拡散層）４からなるＭＯＳトランジスタを形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。その後、さらに層間絶縁膜５ｂを堆積して平坦化した後、コンタクトホールを開孔する（図１（ａ））。
【００２７】
次に、Ｗ膜７を全面に堆積した後、層間絶縁膜５ｂ上のＷ膜７をエッチバック法またはＣＭＰ法により除去し、コンタクトホール内部にのみ埋め込む（図１（ｂ））。続いて、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図１（ｃ））。
【００２８】
次に、基板をＲｕＣｌ3 のエチレングリコール溶液またはＲｕのメッキ液に浸す処理を行い、０．５ｎｍ以上のＲｕ８を全面に形成する（図２（ｄ））。その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図２（ｅ））。次に、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕ膜を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去してＲｕ膜８からなる下部電極を形成する（図２（ｆ））。
【００２９】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、基板温度１００−２００℃、圧力１−１００Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 の混合ガス中に基板を晒して初期核の形成を行った後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜１１を全面に堆積し、上部電極として加工する（図３（ｇ））。
【００３０】
このように、ＲｕのＣＶＤを行う直前にＲｕを含む溶液に浸すことにより、下地表面に０．５ｎｍ以上のＲｕの核を密につけることができる。この場合のＲｕ膜の反応過程を四重極質量分析計を用いて詳細に調べた結果、ＲｕＣｐが炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解してＲｕが生成する反応でＲｕの成長が起こっていることがわかった（図１２参照）。また、０．５ｎｍ以上のＲｕの核は触媒として機能し、原料ガスを供給すると直ちにＣｐ環が炭素１個の基と炭素４個の基（或いは炭素１個の基と二つの炭素２個の基）に分解する反応を促進させることができ、平滑な表面のＲｕ膜を得ることができる。
【００３１】
なお、上記の例ではＲｕを含む溶液に浸す処理を行ったが、Ｒｕの代わりにＰｔ，Ａｕ，Ｉｒ，Ｒｈ等の８族或いは１Ｂ族の元素を含む溶液に浸し、これらの元素を含む単体または化合物を核とした場合にも、同様の触媒作用により同様の効果を得ることができる。
【００３２】
（２）実施形態２
次に、本発明の第２の実施形態に係るキャパシタの製造工程ついて、図４（ａ）乃至図６（ｈ）を参照して説明する。
【００３３】
まず、ｐタイプＳｉ基板１上に、ＳＴＩ構造の素子分離領域２を形成した後、ゲート絶縁膜３ａ、ゲート電極３ｂ及びソース・ドレイン拡散層（ｎ+ 拡散層）４からなるＭＯＳトランジスタを形成する。その後、層間絶縁膜５ａを堆積して平坦化した後、ビット線６を形成する。その後、さらに層間絶縁膜５ｂを堆積して平坦化した後、シリコン窒化膜５ｄを堆積し、コンタクトホールを開孔する（図４（ａ））。
【００３４】
次に、Ｗ膜７を全面に堆積した後、シリコン窒化膜５ｄ上のＷ膜７をエッチバック法またはＣＭＰ法により除去し、コンタクトホール内部にのみ埋め込む（図４（ｂ））。続いて、層間絶縁膜５ｃを堆積して平坦化した後、コンタクトホールを開孔する（図４（ｃ））。
【００３５】
次に、スパッタ法で０．５ｎｍ以上の膜厚となるように、薄くＲｕ膜８を形成する（図５（ｄ））。その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＥｔＣｐ）2 （Ｅｔはエチル基を表す）とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図５（ｅ））。その後、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜８を除去してコンタクトホール内部にＲｕ膜８を埋め込む（図５（ｆ））。さらに、希ＨＦ水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜５ｃを除去し、Ｒｕ膜８からなる下部電極を形成する（図６（ｇ））。
【００３６】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極の場合と同様にしてＲｕ膜１１を全面に堆積し、上部電極として加工する（図６（ｈ））。
【００３７】
このように、ＲｕのＣＶＤを行う直前に０．５ｎｍ以上の極薄Ｒｕ膜を形成することによって、下地表面にＲｕの核を密につけることができ、かつ、Ｒｕ−ＣＶＤ時に直ちにＥｔＣｐの骨格となるＣｐ環が炭素１個の基と炭素４個の基（または炭素１個の基と二つの炭素２個の基）に分解する反応を促進させる触媒作用が生じ、図１７のＳＥＭ像に示されるように、平滑な表面のＲｕ膜を得ることができる。
【００３８】
なお、上記の例ではスパッタ法によりＲｕの核を形成したが、Ｒｕの代わりにＰｔ，Ａｕ，Ｉｒ，Ｒｈ等の８族或いは１Ｂ族の元素を含む単体または化合物を核としても、同様に触媒作用が生じ同様の効果を得ることができる。
【００３９】
（３）参考例１
次に、本発明の第１の参考例に係るキャパシタの製造工程ついて、図７（ｄ）乃至図７（ｆ）を参照して説明する。なお、途中の工程までは第１の実施形態で示した工程（図１（ａ）−図１（ｃ）の工程）と同様であるため、これらの工程については第１の実施形態を参照することとし、それ以降の工程について説明する。
【００４０】
図１（ｃ）の工程の後、Ｏ2 プラズマ中或いはＡｒプラズマ中に基板を晒し、その後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＥｔＣｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入してＲｕ膜８を全面に堆積する（図７（ｄ））。その後、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕ膜８を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去してＲｕ膜８からなる下部電極を形成する（図７（ｅ））。
【００４１】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極８の場合と同様に、Ｏ2 プラズマ中或いはＡｒプラズマ中に基板を晒した後、Ｒｕ膜１１をＣＶＤ法で堆積し、上部電極として加工する（図７（ｆ））。
【００４２】
このように、下部及び上部Ｒｕ電極を形成する前に基板をプラズマ処理することにより、ミクロなダメージによって原料ガスが吸着されやすくなり、核密度が増加する。また、ダングリングボンドが生じることにより、電子がＲｕ（ＥｔＣｐ）基に供与され、Ｒｕのアセチリド化反応が抑制され、金属Ｒｕを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００４３】
なお、上記の例ではＲｕの成膜前にＯ2 プラズマ中或いはＡｒプラズマ中で処理を行ったが、Ｎ2 プラズマ中やＮｅプラズマ中或いはＨＣｌ，ＢＣｌ3 ，Ｃｌ2 ，Ｆ2 等のハロゲンを含むプラズマ中で処理しても初期核密度を増加させることができ、良好なキャパシタを形成することができる。
【００４４】
また、プラズマの発生方法としては、平行平板型、ヘリコン型、ＥＣＲ型、誘導結合型等を用いることができる。また、プラズマ処理とＲｕの成膜を例えばクラスタータイプのＣＶＤ装置を用いて真空を破ることなく連続で行うと、より平滑なＲｕ膜を得ることができる。
【００４５】
（４）参考例２
次に、本発明の第２の参考例に係るキャパシタの製造工程ついて、図８（ｄ）乃至図９（ｇ）を参照して説明する。なお、途中の工程までは第２の実施形態で示した工程（図４（ａ）−図４（ｃ）の工程）と同様であるため、これらの工程については第２の実施形態を参照することとし、それ以降の工程について説明する。
【００４６】
図４（ｃ）の工程の後、ＮＨ4 Ｆ水溶液、ＨＣｌ水溶液またはテトラメチルアンモニウムハイドロオキサイド（（ＣＨ3 ）4 ＮＯＨ）水溶液に浸す処理を行い、その後、基板温度１８０−４００℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（Ｃｐ）2 とＯ2 （雰囲気中Ｏ2 濃度４０％以下）をチャンバーに導入して、Ｒｕ膜８を全面に堆積する（図８（ｄ））。その後、ＣＭＰ法で層間絶縁膜５ｃ上のＲｕ膜８を除去してコンタクトホール内部にＲｕ膜８を埋め込む（図８（ｅ））。さらに、希ＨＦ水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜５ｃを除去し、Ｒｕ膜８からなる下部電極を形成する（図９（ｆ））。
【００４７】
さらに、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部Ｒｕ電極の場合と同様にＲｕ膜１１を全面に堆積し、上部電極として加工する（図９（ｇ））。
【００４８】
このようにして、Ｒｕ電極を形成する前にハロゲンイオンを含む溶液中またはアルカリ溶液中で処理することにより、下地表面に吸着した陰イオンから電子がＲｕ（Ｃｐ）基に供与され、Ｒｕのアセチリド化反応が抑制され、金属Ｒｕを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００４９】
このように、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く（基板温度２３０℃の場合、処理無しでは２３分であったのが、本処理を行うことにより１４分になった）、また、図１８のＳＥＭ像に示されるように、成膜されたＲｕ膜は非常に良好な表面モフォロジーをもっていることが判明した。このように、初期核が触媒作用を生じる大きさになるまでの導入時間が短くなるようにＲｕのアセチリド化反応を抑制すれば、下地表面に形成されるＲｕの量が増加し、かつ、触媒として作用する初期核密度も向上させることができる。詳細に調べたところ、導入時間が１５分以内となるように下地を処理することで、平滑なＲｕ膜が得られることが判明した。
【００５０】
（５）参考例３
次に、本発明の第３の参考例に係るキャパシタの製造工程ついて、図１０（ｄ）乃至図１０（ｆ）を参照して説明する。なお、途中の工程までは第１の実施形態で示した工程（図１（ａ）−図１（ｃ）の工程）と同様であるため、これらの工程については第１の実施形態を参照することとし、それ以降の工程について説明する。
【００５１】
図１（ｃ）の工程の後、基板温度２００℃でＣｌ2 ガスまたは５％に希釈したＦ2 ガスに基板を晒し、その後、基板温度２００−４５０℃、圧力０．０１−１０Ｔｏｒｒで、ＡｒガスをキャリアとしたＲｕ（ＭｅＣｐ）2 （Ｍｅはメチル基を表す）とＯ2 （雰囲気中Ｏ2 濃度４０％以上）をチャンバーに導入して、ＲｕＯ2 膜１２を全面に堆積する（図１０（ｄ））。その後、ＳＯＧ膜（図示せず）を全面に塗布した後、ＣＭＰ法で層間絶縁膜５ｃ上のＳＯＧ膜及びＲｕＯ2 膜１２を除去し、ＨＦ蒸気でコンタクトホール内に残ったＳＯＧ膜を除去して、ＲｕＯ2 膜１２からなる下部電極を形成する（図１０（ｅ））。
【００５２】
次に、（Ｂａ，Ｓｒ）ＴｉＯ3 膜１０をＣＶＤ法で全面に堆積する。その後、下部ＲｕＯ2 電極形成の場合と同様にハロゲンガスで処理した後、ＲｕＯ2 膜１３を全面に堆積し、上部電極として加工する（図１０（ｆ））。
【００５３】
このようにして、ＲｕＯ2 電極を形成する前にハロゲンを含む雰囲気中で処理することにより、下地表面に吸着したハロゲンから電子がＲｕ（ＭｅＣｐ）基に供与され、Ｒｕのアセチリド化反応を抑制し、金属Ｒｕの生成反応が促進され、この金属Ｒｕと酸素が結合してＲｕＯ2 が形成される反応も促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【００５４】
以上、本発明の実施形態について説明したが、本発明を用いることにより表面モフォロジーの良好なＲｕ膜を得ることができる。図１９にＲｕを２０ｎｍと薄膜化した場合のＳＥＭ像を示す。２０ｎｍという薄膜にもかかわらず、島状の成長も見られず、表面が非常に平滑なＲｕがコンフォーマルに成膜されていることが判明した。
【００５５】
なお、本発明は上記各実施形態に限定されるものではなく、種々変形して実施可能である。
上記実施形態ではＲｕやＲｕＯ2 形成の際にＯ2 ガスをチャンバーに導入しているが、Ｏ2 の代わりにＯ3 やＯラジカルを用いてもよい。例えばＯラジカルを用いる場合には、マイクロ波放電によって発生させたＯラジカルをチャンバーに導入すればよい。
【００５６】
また、上記実施形態ではキャパシタ絶縁膜に（Ｂａ，Ｓｒ）ＴｉＯ3 を用いて説明したが、ＰＺＴ，ＳＴＯ，Ｔａ2 Ｏ5 ，ＢＴＯ，ＳＢＴ等を用いてもよい。さらに、Ｗ膜の下地にＴｉ膜やＴｉＮ膜或いはこれらの積層膜を密着層として堆積してもよい。
【００５７】
また、Ｒｕ（Ｃｐ）2 、Ｒｕ（ＭｅＣｐ）2 、Ｒｕ（ＥｔＣｐ）2 以外にも骨格がＣｐ環の配位子であれば本発明を適用することができる。また、Ｒｕ以外の金属のメタロセン誘導体でも同様の効果を奏することが可能である。
【００５８】
また、反応機構に関する説明では、反応をわかりやすく説明するため、Ｒｕ（Ｃｐ）2 を原料とした場合について説明したが、Ｃｐ基の一つ以上の水素がメチル基やエチル基或いはプロピル基等の有機官能基に置換された原料を用いても、骨格となるＣｐ環が上記のように分解されるのは同様である。この場合、例えばメチルシクロペンタジエニル基（ＣＨ3 Ｃｐ基）のＣｐ環が炭素１個と炭素４個の基に分解された際に、炭素１個の基にメチル基がついていてこれが酸素と反応したとすると、アセトアルデヒド（ＣＨ3 ＣＨＯ）や酢酸（ＣＨ3 ＣＯＯＨ）を生じることになる（同様の反応がＣｐ基のみの場合にはホルムアルデヒド（ＨＣＨＯ）や蟻酸（ＨＣＯＯＨ）が生じる）。
その他、本発明は、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【００５９】
【発明の効果】
本発明によれば、所定の条件下でルテニウムを形成することにより、ルテニウムの島状成長が抑制され、平滑な表面モフォロジーが得られる。よって、特性に優れた信頼性の高いキャパシタを実現することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図２】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図３】本発明の第１の実施形態に係る製造工程の一部を示した工程断面図。
【図４】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図５】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図６】本発明の第２の実施形態に係る製造工程の一部を示した工程断面図。
【図７】 本発明の第１の参考例に係る製造工程の一部を示した工程断面図。
【図８】 本発明の第２の参考例に係る製造工程の一部を示した工程断面図。
【図９】 本発明の第２の参考例に係る製造工程の一部を示した工程断面図。
【図１０】 本発明の第３の参考例に係る製造工程の一部を示した工程断面図。
【図１１】基板温度２３０℃での導入時間中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図１２】基板温度２３０℃でのＲｕ成長中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図１３】Ｒｕ膜厚とガス供給時間との関係を摸式的に示した図。
【図１４】従来技術に係る製造工程の一部を示した工程断面図。
【図１５】従来技術に係る製造工程の一部を示した工程断面図。
【図１６】従来技術の問題点の一例を示した図。
【図１７】触媒形成後にＲｕを成膜したときのＳＥＭ像を示した顕微鏡写真。
【図１８】下地処理をした後にＲｕを成膜したときのＳＥＭ像を示した顕微鏡写真。
【図１９】本発明の方法によってＲｕを薄膜化したときのＳＥＭ像を示した顕微鏡写真。
【図２０】初期核密度が低い場合のＲｕ膜のＳＥＭ像を示した顕微鏡写真。
【符号の説明】
１…Ｓｉ基板
２…素子分離領域
３ａ…ゲート絶縁膜
３ｂ…ゲート電極
４…Ｓ／Ｄ拡散層
５ａ、５ｂ、５ｃ…層間絶縁膜
５ｄ…シリコン窒化膜
６…ビット線
７…Ｗ膜
８、１１…Ｒｕ膜
９…ＳＯＧ膜
１０…（Ｂａ，Ｓｒ）ＴｉＯ3 膜
１２、１３…ＲｕＯ2 膜
Claims (2)
- 誘電体膜として金属酸化物を用い、この誘電体膜を挟む電極としてルテニウム膜を用いたキャパシタを有する半導体装置の製造方法において、
前記各電極それぞれの形成工程では、
前記各電極が形成される下地表面に触媒を形成し、
前記触媒により、ルテノセンまたはシクロペンタジエニル環の一つ以上の水素が有機官能基に置換された有機基ルテノセンからなる原料ガスの配位子であるシクロペンタジエニル基または有機官能基を持つシクロペンタジエニル基の骨格を形成するシクロペンタジエニル環を、炭素１個の基と炭素４個の基に分解させる反応または炭素１個の基と二つの炭素２個の基に分解させる反応を促進させる条件下で、前記原料ガスと酸素を用いるＣＶＤ法により前記ルテニウム膜を形成する
ことを特徴とする半導体装置の製造方法。 - 前記下地表面に形成する触媒は、少なくとも８族または１Ｂ族の元素を含む物質であることを特徴とする請求項１に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122298A JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14122298A JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11340435A JPH11340435A (ja) | 1999-12-10 |
| JP3905977B2 true JP3905977B2 (ja) | 2007-04-18 |
Family
ID=15286972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14122298A Expired - Fee Related JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3905977B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268260B1 (en) * | 1999-03-31 | 2001-07-31 | Lam Research Corporation | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
| KR100423913B1 (ko) * | 2001-12-28 | 2004-03-22 | 삼성전자주식회사 | 루테늄 함유 박막 형성 방법 |
| KR100316027B1 (ko) * | 1999-12-28 | 2001-12-20 | 박종섭 | 반도체 소자의 전하저장 전극 형성방법 |
| KR20010059284A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체 소자의 캐패시터 형성방법 |
| JP3976462B2 (ja) * | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP4034518B2 (ja) * | 2000-03-31 | 2008-01-16 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
| KR100414948B1 (ko) * | 2000-06-30 | 2004-01-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
| WO2002015275A1 (fr) * | 2000-08-11 | 2002-02-21 | Hitachi, Ltd. | Procédé de fabrication d'un dispositif à semi-conducteur |
| JP4841027B2 (ja) * | 2000-08-25 | 2011-12-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP2002285333A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
| JP4065670B2 (ja) * | 2001-08-09 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6984301B2 (en) * | 2002-07-18 | 2006-01-10 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| AU2003272881A1 (en) | 2002-12-03 | 2004-06-23 | Jsr Corporation | Ruthenium compound and process for producing metallic ruthenium film |
| JP4586956B2 (ja) * | 2002-12-24 | 2010-11-24 | セイコーエプソン株式会社 | 電極膜の製造方法 |
| JP4639686B2 (ja) | 2004-07-27 | 2011-02-23 | Ｊｓｒ株式会社 | 化学気相成長材料及び化学気相成長方法 |
| JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
| US8124528B2 (en) | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
-
1998
- 1998-05-22 JP JP14122298A patent/JP3905977B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11340435A (ja) | 1999-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3905977B2 (ja) | 半導体装置の製造方法 | |
| TW497255B (en) | Semiconductor device and method for making the same | |
| US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
| US7361544B2 (en) | Method for fabricating capacitor in semiconductor device | |
| US8536058B2 (en) | Method of growing electrical conductors | |
| KR100622609B1 (ko) | 박막 형성 방법 | |
| JP3655113B2 (ja) | 半導体記憶装置の製造方法 | |
| TW200425411A (en) | Integrating n-type and p-type metal gate transistors | |
| US20040224475A1 (en) | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices | |
| JP2004288710A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3183243B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
| JP3172832B2 (ja) | 半導体装置のキャパシタの製造方法 | |
| TW573353B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
| JP2000058650A (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
| JP4907839B2 (ja) | 半導体装置の製造方法 | |
| TW200532911A (en) | Method of forming MIM capacitor electrodes | |
| US6773979B2 (en) | Method for fabricating semiconductor device | |
| JPH09199445A (ja) | 半導体装置の製造方法 | |
| JPH021154A (ja) | 半導体装置の製造方法 | |
| KR19980065687A (ko) | 커패시터의 제조방법 | |
| US6808977B2 (en) | Method of manufacturing semiconductor device | |
| US6054332A (en) | Method for fabricating capacitor of semiconductor memory device | |
| US20030022521A1 (en) | Method for fabricating semiconductor device having ruthenium layer and equipment for fabricating the same | |
| JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
| JPH08125138A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040826 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041008 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
| LAPS | Cancellation because of no payment of annual fees |