JP3905977B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3905977B2 JP3905977B2 JP14122298A JP14122298A JP3905977B2 JP 3905977 B2 JP3905977 B2 JP 3905977B2 JP 14122298 A JP14122298 A JP 14122298A JP 14122298 A JP14122298 A JP 14122298A JP 3905977 B2 JP3905977 B2 JP 3905977B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- group
- electrode
- reaction
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法、特にキャパシタの電極として用いるルテニウムの形成に関するものである。
【0002】
【従来の技術】
近年、半導体集積回路の高集積化に伴い、回路の微細化は進む一方であり、キャパシタのセル面積も非常に小さくなってきている。セル面積が小さくなるとキャパシタ容量も小さくなってしまうが、キャパシタの容量は感度やソフトエラー等の点からあまり小さくすることができないという要請がある。これを解決する方法として、キャパシタを3次元的に形成しセル面積をできるだけ大きくしてキャパシタ容量を稼ぐ方法の他、キャパシタ絶縁膜に誘電率の高い絶縁膜を用いる方法が検討されている。
【0003】
誘電率の高い絶縁膜として代表的なものに(Ba,Sr)TiO3 があるが、このような酸化物誘電体を用いる場合は、電極と誘電体膜との界面に低誘電率の絶縁膜が形成されるのを防止するため、酸化されないかまたは酸化されても金属導電性を示す材料を電極として用いる必要がある。近年、このような性質を有するキャパシタの電極材料として、酸化されても金属導電性を示すルテニウム(Ru)について検討が行われている。
【0004】
Ruを電極、(Ba,Sr)TiO3 を絶縁膜としたキャパシタの形成方法の一例について、図14(a)〜図15(d)を参照して以下説明する。
まず、pタイプSi基板1上にSTI(Shallow Trench Isolation)による素子分離領域2を形成した後、トランジスタを構成するゲート絶縁膜3a、ゲート電極(ワード線)3b、n+ 拡散層4を形成する。その後、層間絶縁膜5aを堆積して平坦化した後、ビット線6を形成する。続いて、層間絶縁膜5bを堆積して平坦化した後、コンタクトホールを開孔してW膜7を埋め込み、加工する(図14(a))。
【0005】
次に、層間絶縁膜5cを堆積して平坦化した後、コンタクトホールを開孔する(図14(b))。
次に、Ru膜8をRu(C5 H5 )2 (シクロペンタジエニルルテニウム(慣用名:ルテノセン)、以下、(C5 H5 )をCpと、(C5 H5 )2 を(Cp)2 と略記する)とO2 を用いたCVD法で堆積した後、SOG膜9を全面に塗布し、さらにCMP(ケミカルメカニカルポリッシング)法で層間絶縁膜5c上のSOG膜9及びRu膜8を除去する(図14(c))。
【0006】
さらに、充分希釈したHF水溶液またはHF蒸気によってSOG膜9を全て除去した後、(Ba,Sr)TiO3 膜10をCVD法で堆積する。その後、Ru膜11をCVD法で堆積し、上部電極として加工する(図15(d))。
【0007】
キャパシタ容量を稼ぐためには立体キャパシタを作製することが必要であり、高誘電率の(Ba,Sr)TiO3 を用いたとしても、上記のようにCVD法で電極及び酸化物誘電体を形成する必要がある。
【0008】
しかし、一般にCVD法で形成した金属膜或いは金属導電性を持つ金属酸化膜は表面モフォロジーが悪く、これをキャパシタの電極として用いると電界集中によるリーク電流の増大が生じる。また、微細化を実現するために極薄膜の電極を形成しようとすると、島状の形状となって膜がつながらなくなってしまい、これをキャパシタ電極として用いるとキャパシタ面積を稼ぐことができず、キャパシタ動作に必要な容量が確保できないという問題も生じる。
【0009】
また、柱状のキャパシタを形成する場合、Ru膜の表面モフォロジーが悪いと、CMP法で層間絶縁膜5c上のRu膜を除去した際に図16に示すようなシームがRu電極8の中央部に生じてしまう。そのため、キャパシタ絶縁膜である(Ba,Sr)TiO3 膜を堆積した際にシーム部のキャパシタ絶縁膜に窪みができてしまい、電界集中によるリーク電流の増加が生じるという問題がある。
【0010】
【発明が解決しようとする課題】
このように、Ruはその酸化物(酸化ルテニウム:RuO2 )も金属導電性を示すため、(Ba,Sr)TiO3 等を誘電体とするキャパシタの電極材料として有望であるが、CVD法で形成したときに、良好な表面モフォロジーを得ることが難しく、またRuやRuO2 が島状に形成されてしまうという問題がある。
【0011】
本発明は上記従来の課題に対してなされたものであり、キャパシタ電極となるルテニウムの形成に際して、表面モフォロジーに優れ、島状成長を抑制することが可能な製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明は、誘電体膜として金属酸化物を用い、この誘電体膜を挟む電極としてルテニウム膜を用いたキャパシタを有する半導体装置の製造方法において、前記各電極それぞれの形成工程では、前記各電極が形成される下地表面に触媒を形成し、前記触媒により、ルテノセンまたはシクロペンタジエニル環の一つ以上の水素が有機官能基に置換された有機基ルテノセンからなる原料ガスの配位子であるシクロペンタジエニル基または有機官能基を持つシクロペンタジエニル基の骨格を形成するシクロペンタジエニル環を、炭素1個の基と炭素4個の基に分解させる反応または炭素1個の基と二つの炭素2個の基に分解させる反応を促進させる条件下で、前記原料ガスと酸素を用いるCVD法により前記ルテニウム膜を形成することを特徴とする。
【0014】
下地表面に形成する触媒には、少なくとも8族または1B族の元素を含む物質(該元素の単体または化合物)があげられる。
触媒は、0.5nm以上の膜厚または粒径を有していることが好ましく、例えば、8族または1B族の元素を含む物質をスパッタ法で形成する、或いは8族または1B族の元素を含む溶液に浸すといった方法で形成することができる。
【0018】
以下、本発明の有効性を示すためのRu膜の成長メカニズム等について説明する。
Ru膜の成長について詳細に調べたところ、Ruの成長はある一定の時間(導入時間)が経過した後に起こっていることが判明した。230℃で成膜した場合について調べたところ、20分以上の導入時間があることがわかった。WやTiN等のLSIに用いられている金属膜をCVD法で成膜する場合はこのような数10分オーダーの導入時間は見られず、RuのCVDが非常に特異であることがわかる。また、導入時間と成長時間に対するRu膜厚についてさらに詳細に調べた結果、図13に示すように、導入時間中は非常に遅い成長速度でRuが成長し、ある程度の膜厚または粒径(0.5−1.5nm程度)になると、成長速度が急激に速くなることがわかった。
【0019】
導入時間中での反応過程を四重極質量分析計(Q−Mass)を用いて調べた結果、Ru(Cp)2 がRuCpとCpに分解される反応、RuCpがRuとCpに分解される反応、RuCpが分解される際に、Cpが炭素2個の基と炭素3個の基に分解され、炭素3個の基がRuと結合してルテニウムメチルアセチリド(RuC≡CCH3 )を形成する反応、があることがわかった(図11参照)。
【0020】
また、反応をさらに詳細に調べたところ、導入時間中ではルテニウムメチルアセチリドの生成反応に原料のRuが消費され、RuCpがRuとCpに分解される反応に用いられるRuの量が少なく、ルテニウムメチルアセチリドは揮発してウエハ上にRuが形成されないため、Ruの成膜速度は極めて遅くその密度も低いことが判明した。このような反応で成膜したRu膜の断面SEM像を図20に示す。初期核密度が低いため、表面モフォロジーが非常に悪くなっていることがわかる。
【0021】
そこで、RuのCVDの前に数層のRuを触媒となるように密に形成し、その後にCVD法でRuを成膜したところ、表面の非常に滑らかなRu膜が得られることが判明した。また、この場合は導入時間が見られず、直ちにRu膜の成長が起こっていることが判明した。これは、Ruが触媒として機能し、原料ガスを供給したときにCp環が炭素1個の基と炭素4個の基(或いは炭素1個の基と二つの炭素2個の基)に分解する反応を促進させるためである。なお、触媒としてはRu以外に8族や1B族の元素を少なくとも一つ以上含む単体または化合物でも同様に効果があることが判明した。
【0022】
また、参考例として、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く、また、成膜されたRu膜は非常に良好な表面モフォロジーを有していることが判明した。これは、下地処理を行うことにより、Ru(Cp)基等に対して負の電荷が供与され、ルテニウムアセチリド誘導体が生成される反応が抑制されるためである。
【0023】
以上のことから、キャパシタ電極としてRuをCVD法で成膜する際に、CVDの反応が促進される触媒を下地表面に密に形成することによって、Ruの成長反応が速やかに起こり、成膜された膜の表面モフォロジーを平滑にすることができる。
【0024】
また、導入時間中に生じるルテニウムメチルアセチリド誘導体の生成を抑制する下地処理を行うことにより(参考例)、初期核形成速度の上昇と初期核密度の増大をはかることができ、成膜された膜の表面モフォロジーを平滑にすることができる。
【0025】
【発明の実施の形態】
以下、本発明の実施形態を図面を参照して説明する。
(1)実施形態1
まず、本発明の第1の実施形態に係るキャパシタの製造工程ついて、図1(a)乃至図3(g)を参照して説明する。
【0026】
まず、pタイプSi基板1上に、STI構造の素子分離領域2を形成した後、ゲート絶縁膜3a、ゲート電極3b(ワード線となる)及びソース・ドレイン拡散層(n+ 拡散層)4からなるMOSトランジスタを形成する。その後、層間絶縁膜5aを堆積して平坦化した後、ビット線6を形成する。その後、さらに層間絶縁膜5bを堆積して平坦化した後、コンタクトホールを開孔する(図1(a))。
【0027】
次に、W膜7を全面に堆積した後、層間絶縁膜5b上のW膜7をエッチバック法またはCMP法により除去し、コンタクトホール内部にのみ埋め込む(図1(b))。続いて、層間絶縁膜5cを堆積して平坦化した後、コンタクトホールを開孔する(図1(c))。
【0028】
次に、基板をRuCl3 のエチレングリコール溶液またはRuのメッキ液に浸す処理を行い、0.5nm以上のRu8を全面に形成する(図2(d))。その後、基板温度180−400℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(Cp)2 とO2 (雰囲気中O2 濃度40%以下)をチャンバーに導入してRu膜8を全面に堆積する(図2(e))。次に、SOG膜(図示せず)を全面に塗布した後、CMP法で層間絶縁膜5c上のSOG膜及びRu膜を除去し、HF蒸気でコンタクトホール内に残ったSOG膜を除去してRu膜8からなる下部電極を形成する(図2(f))。
【0029】
次に、(Ba,Sr)TiO3 膜10をCVD法で全面に堆積する。その後、基板温度100−200℃、圧力1−100Torrで、ArガスをキャリアとしたRu(Cp)2 とO2 の混合ガス中に基板を晒して初期核の形成を行った後、基板温度200−450℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(Cp)2 とO2 (雰囲気中O2 濃度40%以下)をチャンバーに導入してRu膜11を全面に堆積し、上部電極として加工する(図3(g))。
【0030】
このように、RuのCVDを行う直前にRuを含む溶液に浸すことにより、下地表面に0.5nm以上のRuの核を密につけることができる。この場合のRu膜の反応過程を四重極質量分析計を用いて詳細に調べた結果、RuCpが炭素1個の基と炭素4個の基(或いは炭素1個の基と二つの炭素2個の基)に分解してRuが生成する反応でRuの成長が起こっていることがわかった(図12参照)。また、0.5nm以上のRuの核は触媒として機能し、原料ガスを供給すると直ちにCp環が炭素1個の基と炭素4個の基(或いは炭素1個の基と二つの炭素2個の基)に分解する反応を促進させることができ、平滑な表面のRu膜を得ることができる。
【0031】
なお、上記の例ではRuを含む溶液に浸す処理を行ったが、Ruの代わりにPt,Au,Ir,Rh等の8族或いは1B族の元素を含む溶液に浸し、これらの元素を含む単体または化合物を核とした場合にも、同様の触媒作用により同様の効果を得ることができる。
【0032】
(2)実施形態2
次に、本発明の第2の実施形態に係るキャパシタの製造工程ついて、図4(a)乃至図6(h)を参照して説明する。
【0033】
まず、pタイプSi基板1上に、STI構造の素子分離領域2を形成した後、ゲート絶縁膜3a、ゲート電極3b及びソース・ドレイン拡散層(n+ 拡散層)4からなるMOSトランジスタを形成する。その後、層間絶縁膜5aを堆積して平坦化した後、ビット線6を形成する。その後、さらに層間絶縁膜5bを堆積して平坦化した後、シリコン窒化膜5dを堆積し、コンタクトホールを開孔する(図4(a))。
【0034】
次に、W膜7を全面に堆積した後、シリコン窒化膜5d上のW膜7をエッチバック法またはCMP法により除去し、コンタクトホール内部にのみ埋め込む(図4(b))。続いて、層間絶縁膜5cを堆積して平坦化した後、コンタクトホールを開孔する(図4(c))。
【0035】
次に、スパッタ法で0.5nm以上の膜厚となるように、薄くRu膜8を形成する(図5(d))。その後、基板温度180−400℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(EtCp)2 (Etはエチル基を表す)とO2 (雰囲気中O2 濃度40%以下)をチャンバーに導入してRu膜8を全面に堆積する(図5(e))。その後、CMP法で層間絶縁膜5c上のRu膜8を除去してコンタクトホール内部にRu膜8を埋め込む(図5(f))。さらに、希HF水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜5cを除去し、Ru膜8からなる下部電極を形成する(図6(g))。
【0036】
次に、(Ba,Sr)TiO3 膜10をCVD法で全面に堆積する。その後、下部Ru電極の場合と同様にしてRu膜11を全面に堆積し、上部電極として加工する(図6(h))。
【0037】
このように、RuのCVDを行う直前に0.5nm以上の極薄Ru膜を形成することによって、下地表面にRuの核を密につけることができ、かつ、Ru−CVD時に直ちにEtCpの骨格となるCp環が炭素1個の基と炭素4個の基(または炭素1個の基と二つの炭素2個の基)に分解する反応を促進させる触媒作用が生じ、図17のSEM像に示されるように、平滑な表面のRu膜を得ることができる。
【0038】
なお、上記の例ではスパッタ法によりRuの核を形成したが、Ruの代わりにPt,Au,Ir,Rh等の8族或いは1B族の元素を含む単体または化合物を核としても、同様に触媒作用が生じ同様の効果を得ることができる。
【0039】
(3)参考例1
次に、本発明の第1の参考例に係るキャパシタの製造工程ついて、図7(d)乃至図7(f)を参照して説明する。なお、途中の工程までは第1の実施形態で示した工程(図1(a)−図1(c)の工程)と同様であるため、これらの工程については第1の実施形態を参照することとし、それ以降の工程について説明する。
【0040】
図1(c)の工程の後、O2 プラズマ中或いはArプラズマ中に基板を晒し、その後、基板温度200−450℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(EtCp)2 とO2 (雰囲気中O2 濃度40%以下)をチャンバーに導入してRu膜8を全面に堆積する(図7(d))。その後、SOG膜(図示せず)を全面に塗布した後、CMP法で層間絶縁膜5c上のSOG膜及びRu膜8を除去し、HF蒸気でコンタクトホール内に残ったSOG膜を除去してRu膜8からなる下部電極を形成する(図7(e))。
【0041】
次に、(Ba,Sr)TiO3 膜10をCVD法で全面に堆積する。その後、下部Ru電極8の場合と同様に、O2 プラズマ中或いはArプラズマ中に基板を晒した後、Ru膜11をCVD法で堆積し、上部電極として加工する(図7(f))。
【0042】
このように、下部及び上部Ru電極を形成する前に基板をプラズマ処理することにより、ミクロなダメージによって原料ガスが吸着されやすくなり、核密度が増加する。また、ダングリングボンドが生じることにより、電子がRu(EtCp)基に供与され、Ruのアセチリド化反応が抑制され、金属Ruを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【0043】
なお、上記の例ではRuの成膜前にO2 プラズマ中或いはArプラズマ中で処理を行ったが、N2 プラズマ中やNeプラズマ中或いはHCl,BCl3 ,Cl2 ,F2 等のハロゲンを含むプラズマ中で処理しても初期核密度を増加させることができ、良好なキャパシタを形成することができる。
【0044】
また、プラズマの発生方法としては、平行平板型、ヘリコン型、ECR型、誘導結合型等を用いることができる。また、プラズマ処理とRuの成膜を例えばクラスタータイプのCVD装置を用いて真空を破ることなく連続で行うと、より平滑なRu膜を得ることができる。
【0045】
(4)参考例2
次に、本発明の第2の参考例に係るキャパシタの製造工程ついて、図8(d)乃至図9(g)を参照して説明する。なお、途中の工程までは第2の実施形態で示した工程(図4(a)−図4(c)の工程)と同様であるため、これらの工程については第2の実施形態を参照することとし、それ以降の工程について説明する。
【0046】
図4(c)の工程の後、NH4 F水溶液、HCl水溶液またはテトラメチルアンモニウムハイドロオキサイド((CH3 )4 NOH)水溶液に浸す処理を行い、その後、基板温度180−400℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(Cp)2 とO2 (雰囲気中O2 濃度40%以下)をチャンバーに導入して、Ru膜8を全面に堆積する(図8(d))。その後、CMP法で層間絶縁膜5c上のRu膜8を除去してコンタクトホール内部にRu膜8を埋め込む(図8(e))。さらに、希HF水溶液によるウエットエッチングまたは反応性イオンエッチングにて層間絶縁膜5cを除去し、Ru膜8からなる下部電極を形成する(図9(f))。
【0047】
さらに、(Ba,Sr)TiO3 膜10をCVD法で全面に堆積する。その後、下部Ru電極の場合と同様にRu膜11を全面に堆積し、上部電極として加工する(図9(g))。
【0048】
このようにして、Ru電極を形成する前にハロゲンイオンを含む溶液中またはアルカリ溶液中で処理することにより、下地表面に吸着した陰イオンから電子がRu(Cp)基に供与され、Ruのアセチリド化反応が抑制され、金属Ruを生成する反応が促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【0049】
このように、導入時間中にできるだけ密に初期核が形成されるように下地を処理した場合、下地を処理していない場合と同様に導入時間と成長時間が見られたが、導入時間は下地を処理していない場合よりも短く(基板温度230℃の場合、処理無しでは23分であったのが、本処理を行うことにより14分になった)、また、図18のSEM像に示されるように、成膜されたRu膜は非常に良好な表面モフォロジーをもっていることが判明した。このように、初期核が触媒作用を生じる大きさになるまでの導入時間が短くなるようにRuのアセチリド化反応を抑制すれば、下地表面に形成されるRuの量が増加し、かつ、触媒として作用する初期核密度も向上させることができる。詳細に調べたところ、導入時間が15分以内となるように下地を処理することで、平滑なRu膜が得られることが判明した。
【0050】
(5)参考例3
次に、本発明の第3の参考例に係るキャパシタの製造工程ついて、図10(d)乃至図10(f)を参照して説明する。なお、途中の工程までは第1の実施形態で示した工程(図1(a)−図1(c)の工程)と同様であるため、これらの工程については第1の実施形態を参照することとし、それ以降の工程について説明する。
【0051】
図1(c)の工程の後、基板温度200℃でCl2 ガスまたは5%に希釈したF2 ガスに基板を晒し、その後、基板温度200−450℃、圧力0.01−10Torrで、ArガスをキャリアとしたRu(MeCp)2 (Meはメチル基を表す)とO2 (雰囲気中O2 濃度40%以上)をチャンバーに導入して、RuO2 膜12を全面に堆積する(図10(d))。その後、SOG膜(図示せず)を全面に塗布した後、CMP法で層間絶縁膜5c上のSOG膜及びRuO2 膜12を除去し、HF蒸気でコンタクトホール内に残ったSOG膜を除去して、RuO2 膜12からなる下部電極を形成する(図10(e))。
【0052】
次に、(Ba,Sr)TiO3 膜10をCVD法で全面に堆積する。その後、下部RuO2 電極形成の場合と同様にハロゲンガスで処理した後、RuO2 膜13を全面に堆積し、上部電極として加工する(図10(f))。
【0053】
このようにして、RuO2 電極を形成する前にハロゲンを含む雰囲気中で処理することにより、下地表面に吸着したハロゲンから電子がRu(MeCp)基に供与され、Ruのアセチリド化反応を抑制し、金属Ruの生成反応が促進され、この金属Ruと酸素が結合してRuO2 が形成される反応も促進される。このため、初期核が形成されやすくなり、島状成長及び表面モフォロジー劣化を防止することができ、良好な特性のキャパシタを実現することができる。
【0054】
以上、本発明の実施形態について説明したが、本発明を用いることにより表面モフォロジーの良好なRu膜を得ることができる。図19にRuを20nmと薄膜化した場合のSEM像を示す。20nmという薄膜にもかかわらず、島状の成長も見られず、表面が非常に平滑なRuがコンフォーマルに成膜されていることが判明した。
【0055】
なお、本発明は上記各実施形態に限定されるものではなく、種々変形して実施可能である。
上記実施形態ではRuやRuO2 形成の際にO2 ガスをチャンバーに導入しているが、O2 の代わりにO3 やOラジカルを用いてもよい。例えばOラジカルを用いる場合には、マイクロ波放電によって発生させたOラジカルをチャンバーに導入すればよい。
【0056】
また、上記実施形態ではキャパシタ絶縁膜に(Ba,Sr)TiO3 を用いて説明したが、PZT,STO,Ta2 O5 ,BTO,SBT等を用いてもよい。さらに、W膜の下地にTi膜やTiN膜或いはこれらの積層膜を密着層として堆積してもよい。
【0057】
また、Ru(Cp)2 、Ru(MeCp)2 、Ru(EtCp)2 以外にも骨格がCp環の配位子であれば本発明を適用することができる。また、Ru以外の金属のメタロセン誘導体でも同様の効果を奏することが可能である。
【0058】
また、反応機構に関する説明では、反応をわかりやすく説明するため、Ru(Cp)2 を原料とした場合について説明したが、Cp基の一つ以上の水素がメチル基やエチル基或いはプロピル基等の有機官能基に置換された原料を用いても、骨格となるCp環が上記のように分解されるのは同様である。この場合、例えばメチルシクロペンタジエニル基(CH3 Cp基)のCp環が炭素1個と炭素4個の基に分解された際に、炭素1個の基にメチル基がついていてこれが酸素と反応したとすると、アセトアルデヒド(CH3 CHO)や酢酸(CH3 COOH)を生じることになる(同様の反応がCp基のみの場合にはホルムアルデヒド(HCHO)や蟻酸(HCOOH)が生じる)。
その他、本発明は、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。
【0059】
【発明の効果】
本発明によれば、所定の条件下でルテニウムを形成することにより、ルテニウムの島状成長が抑制され、平滑な表面モフォロジーが得られる。よって、特性に優れた信頼性の高いキャパシタを実現することが可能となる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る製造工程の一部を示した工程断面図。
【図2】本発明の第1の実施形態に係る製造工程の一部を示した工程断面図。
【図3】本発明の第1の実施形態に係る製造工程の一部を示した工程断面図。
【図4】本発明の第2の実施形態に係る製造工程の一部を示した工程断面図。
【図5】本発明の第2の実施形態に係る製造工程の一部を示した工程断面図。
【図6】本発明の第2の実施形態に係る製造工程の一部を示した工程断面図。
【図7】 本発明の第1の参考例に係る製造工程の一部を示した工程断面図。
【図8】 本発明の第2の参考例に係る製造工程の一部を示した工程断面図。
【図9】 本発明の第2の参考例に係る製造工程の一部を示した工程断面図。
【図10】 本発明の第3の参考例に係る製造工程の一部を示した工程断面図。
【図11】基板温度230℃での導入時間中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図12】基板温度230℃でのRu成長中のマススペクトルと室温でのマススペクトルの差スペクトルについて示した図。
【図13】Ru膜厚とガス供給時間との関係を摸式的に示した図。
【図14】従来技術に係る製造工程の一部を示した工程断面図。
【図15】従来技術に係る製造工程の一部を示した工程断面図。
【図16】従来技術の問題点の一例を示した図。
【図17】触媒形成後にRuを成膜したときのSEM像を示した顕微鏡写真。
【図18】下地処理をした後にRuを成膜したときのSEM像を示した顕微鏡写真。
【図19】本発明の方法によってRuを薄膜化したときのSEM像を示した顕微鏡写真。
【図20】初期核密度が低い場合のRu膜のSEM像を示した顕微鏡写真。
【符号の説明】
1…Si基板
2…素子分離領域
3a…ゲート絶縁膜
3b…ゲート電極
4…S/D拡散層
5a、5b、5c…層間絶縁膜
5d…シリコン窒化膜
6…ビット線
7…W膜
8、11…Ru膜
9…SOG膜
10…(Ba,Sr)TiO3 膜
12、13…RuO2 膜
Claims (2)
- 誘電体膜として金属酸化物を用い、この誘電体膜を挟む電極としてルテニウム膜を用いたキャパシタを有する半導体装置の製造方法において、
前記各電極それぞれの形成工程では、
前記各電極が形成される下地表面に触媒を形成し、
前記触媒により、ルテノセンまたはシクロペンタジエニル環の一つ以上の水素が有機官能基に置換された有機基ルテノセンからなる原料ガスの配位子であるシクロペンタジエニル基または有機官能基を持つシクロペンタジエニル基の骨格を形成するシクロペンタジエニル環を、炭素1個の基と炭素4個の基に分解させる反応または炭素1個の基と二つの炭素2個の基に分解させる反応を促進させる条件下で、前記原料ガスと酸素を用いるCVD法により前記ルテニウム膜を形成する
ことを特徴とする半導体装置の製造方法。 - 前記下地表面に形成する触媒は、少なくとも8族または1B族の元素を含む物質であることを特徴とする請求項1に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14122298A JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14122298A JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11340435A JPH11340435A (ja) | 1999-12-10 |
JP3905977B2 true JP3905977B2 (ja) | 2007-04-18 |
Family
ID=15286972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14122298A Expired - Fee Related JP3905977B2 (ja) | 1998-05-22 | 1998-05-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3905977B2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6268260B1 (en) * | 1999-03-31 | 2001-07-31 | Lam Research Corporation | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
KR100423913B1 (ko) * | 2001-12-28 | 2004-03-22 | 삼성전자주식회사 | 루테늄 함유 박막 형성 방법 |
KR100316027B1 (ko) * | 1999-12-28 | 2001-12-20 | 박종섭 | 반도체 소자의 전하저장 전극 형성방법 |
KR20010059284A (ko) * | 1999-12-30 | 2001-07-06 | 박종섭 | 반도체 소자의 캐패시터 형성방법 |
JP3976462B2 (ja) * | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP4034518B2 (ja) * | 2000-03-31 | 2008-01-16 | 株式会社日立国際電気 | 半導体装置の製造方法 |
KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
KR100414948B1 (ko) * | 2000-06-30 | 2004-01-14 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조 방법 |
WO2002015275A1 (fr) * | 2000-08-11 | 2002-02-21 | Hitachi, Ltd. | Procédé de fabrication d'un dispositif à semi-conducteur |
JP4841027B2 (ja) * | 2000-08-25 | 2011-12-21 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2002285333A (ja) * | 2001-03-26 | 2002-10-03 | Hitachi Ltd | 半導体装置の製造方法 |
JP4065670B2 (ja) * | 2001-08-09 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6984301B2 (en) * | 2002-07-18 | 2006-01-10 | Micron Technology, Inc. | Methods of forming capacitor constructions |
AU2003272881A1 (en) | 2002-12-03 | 2004-06-23 | Jsr Corporation | Ruthenium compound and process for producing metallic ruthenium film |
JP4586956B2 (ja) * | 2002-12-24 | 2010-11-24 | セイコーエプソン株式会社 | 電極膜の製造方法 |
JP4639686B2 (ja) | 2004-07-27 | 2011-02-23 | Jsr株式会社 | 化学気相成長材料及び化学気相成長方法 |
JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
US8124528B2 (en) | 2008-04-10 | 2012-02-28 | Micron Technology, Inc. | Method for forming a ruthenium film |
-
1998
- 1998-05-22 JP JP14122298A patent/JP3905977B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11340435A (ja) | 1999-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3905977B2 (ja) | 半導体装置の製造方法 | |
TW497255B (en) | Semiconductor device and method for making the same | |
US5843818A (en) | Methods of fabricating ferroelectric capacitors | |
US7361544B2 (en) | Method for fabricating capacitor in semiconductor device | |
US8536058B2 (en) | Method of growing electrical conductors | |
KR100622609B1 (ko) | 박막 형성 방법 | |
JP3655113B2 (ja) | 半導体記憶装置の製造方法 | |
TW200425411A (en) | Integrating n-type and p-type metal gate transistors | |
US20040224475A1 (en) | Methods of manufacturing semiconductor devices having a ruthenium layer via atomic layer deposition and associated apparatus and devices | |
JP2004288710A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3183243B2 (ja) | 薄膜キャパシタ及びその製造方法 | |
JP3172832B2 (ja) | 半導体装置のキャパシタの製造方法 | |
TW573353B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
JP2000058650A (ja) | 半導体装置、半導体装置の製造方法、および半導体装置の製造装置 | |
JP4907839B2 (ja) | 半導体装置の製造方法 | |
TW200532911A (en) | Method of forming MIM capacitor electrodes | |
US6773979B2 (en) | Method for fabricating semiconductor device | |
JPH09199445A (ja) | 半導体装置の製造方法 | |
JPH021154A (ja) | 半導体装置の製造方法 | |
KR19980065687A (ko) | 커패시터의 제조방법 | |
US6808977B2 (en) | Method of manufacturing semiconductor device | |
US6054332A (en) | Method for fabricating capacitor of semiconductor memory device | |
US20030022521A1 (en) | Method for fabricating semiconductor device having ruthenium layer and equipment for fabricating the same | |
JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
JPH08125138A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040302 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040430 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040601 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040802 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040826 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041008 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061206 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
LAPS | Cancellation because of no payment of annual fees |