KR100737192B1 - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100737192B1 KR100737192B1 KR1020010003750A KR20010003750A KR100737192B1 KR 100737192 B1 KR100737192 B1 KR 100737192B1 KR 1020010003750 A KR1020010003750 A KR 1020010003750A KR 20010003750 A KR20010003750 A KR 20010003750A KR 100737192 B1 KR100737192 B1 KR 100737192B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- electrode
- conductive material
- insulating film
- Prior art date
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 168
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 230000008021 deposition Effects 0.000 title claims description 126
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000011229 interlayer Substances 0.000 claims abstract description 157
- 229910052707 ruthenium Inorganic materials 0.000 claims abstract description 139
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 126
- 230000002265 prevention Effects 0.000 claims abstract description 90
- 239000000463 material Substances 0.000 claims abstract description 60
- 239000000126 substance Substances 0.000 claims abstract description 46
- 230000015654 memory Effects 0.000 claims abstract description 40
- 229910052741 iridium Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims description 239
- 238000000151 deposition Methods 0.000 claims description 145
- 238000005229 chemical vapour deposition Methods 0.000 claims description 102
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 68
- 229910052718 tin Inorganic materials 0.000 claims description 68
- 230000008569 process Effects 0.000 claims description 62
- 239000010410 layer Substances 0.000 claims description 52
- 239000004020 conductor Substances 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 40
- 238000004544 sputter deposition Methods 0.000 claims description 38
- 239000012298 atmosphere Substances 0.000 claims description 22
- 229910052697 platinum Inorganic materials 0.000 claims description 22
- 229910052719 titanium Inorganic materials 0.000 claims description 18
- 230000001590 oxidative effect Effects 0.000 claims description 12
- 229910052721 tungsten Inorganic materials 0.000 claims description 10
- 238000011049 filling Methods 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 8
- 230000001965 increasing effect Effects 0.000 claims description 6
- 229910052715 tantalum Inorganic materials 0.000 claims 3
- 239000010408 film Substances 0.000 abstract description 882
- 239000012808 vapor phase Substances 0.000 abstract 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 128
- 239000002994 raw material Substances 0.000 description 116
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 69
- 238000010438 heat treatment Methods 0.000 description 63
- 239000012159 carrier gas Substances 0.000 description 47
- 238000005498 polishing Methods 0.000 description 44
- 229910004298 SiO 2 Inorganic materials 0.000 description 41
- YRAJNWYBUCUFBD-UHFFFAOYSA-N 2,2,6,6-tetramethylheptane-3,5-dione Chemical compound CC(C)(C)C(=O)CC(=O)C(C)(C)C YRAJNWYBUCUFBD-UHFFFAOYSA-N 0.000 description 39
- 230000000694 effects Effects 0.000 description 35
- 239000007789 gas Substances 0.000 description 30
- 239000010936 titanium Substances 0.000 description 29
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 28
- 229910052751 metal Inorganic materials 0.000 description 27
- 239000002184 metal Substances 0.000 description 27
- 230000005587 bubbling Effects 0.000 description 26
- 239000007788 liquid Substances 0.000 description 26
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 24
- 239000001301 oxygen Substances 0.000 description 24
- 229910052760 oxygen Inorganic materials 0.000 description 24
- OXJUCLBTTSNHOF-UHFFFAOYSA-N 5-ethylcyclopenta-1,3-diene;ruthenium(2+) Chemical compound [Ru+2].CC[C-]1C=CC=C1.CC[C-]1C=CC=C1 OXJUCLBTTSNHOF-UHFFFAOYSA-N 0.000 description 22
- 238000000354 decomposition reaction Methods 0.000 description 21
- 238000000926 separation method Methods 0.000 description 21
- 239000002904 solvent Substances 0.000 description 21
- -1 methyl cyclopenta dienyl Chemical group 0.000 description 19
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 18
- 238000002425 crystallisation Methods 0.000 description 14
- 230000008025 crystallization Effects 0.000 description 14
- 238000005530 etching Methods 0.000 description 14
- 229910052451 lead zirconate titanate Inorganic materials 0.000 description 14
- 238000009413 insulation Methods 0.000 description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 12
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 12
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 12
- 229910052788 barium Inorganic materials 0.000 description 11
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 11
- 238000000992 sputter etching Methods 0.000 description 11
- 229910052712 strontium Inorganic materials 0.000 description 11
- 229910001936 tantalum oxide Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 150000002894 organic compounds Chemical class 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 9
- 239000010409 thin film Substances 0.000 description 9
- KJNGJIPPQOFCSK-UHFFFAOYSA-N [H][Sr][H] Chemical compound [H][Sr][H] KJNGJIPPQOFCSK-UHFFFAOYSA-N 0.000 description 8
- DSAJWYNOEDNPEQ-UHFFFAOYSA-N barium atom Chemical compound [Ba] DSAJWYNOEDNPEQ-UHFFFAOYSA-N 0.000 description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 230000007423 decrease Effects 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000011534 incubation Methods 0.000 description 6
- 239000012528 membrane Substances 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 229910004356 Ti Raw Inorganic materials 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 4
- 238000005546 reactive sputtering Methods 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- FZHCFNGSGGGXEH-UHFFFAOYSA-N ruthenocene Chemical compound [Ru+2].C=1C=C[CH-]C=1.C=1C=C[CH-]C=1 FZHCFNGSGGGXEH-UHFFFAOYSA-N 0.000 description 4
- 238000007669 thermal treatment Methods 0.000 description 4
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 150000003304 ruthenium compounds Chemical class 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 230000009257 reactivity Effects 0.000 description 2
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000007865 diluting Methods 0.000 description 1
- 238000003113 dilution method Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005621 ferroelectricity Effects 0.000 description 1
- 238000010574 gas phase reaction Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000779 smoke Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000009834 vaporization Methods 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
- H01L21/28562—Selective deposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
복수개의 메모리 셀을 포함하는 반도체 장치에 있어서, 복수개의 구멍이 형성되어 있는 층간 절연막 상에 성막 방지막이 형성되었거나 층간 절연막 상 및 구멍의 내면 및 저면에 종막이 선택적으로 형성된다. 성막 방지막 혹은 종막을 이용하여 층간 절연막에 하지 의존성이 생기는 조건으로 화학적 기상 길이에 의해 Ru, Ir 혹은 Pt의 막이 피착됨으로써 하부 전극이 성막 방지막 혹은 종막의 패턴에 따라 형성된다. 그런 후에, 하부 전극 및 성막 방지막 상에 유전체막이 소정 온도로 형성된다. 하부 전극의 재료는 상기 유전체막 형성의 소정 온도로 노출되어도 도전성을 상실하지 않는다. 또한 유전체막 상에 상부 전극이 형성된다. 상부 및 하부 전극 및 산화막 유전체막에 의해 메모리 셀의 캐패시터가 성막된다.
메모리 셀, 유전체막, 캐패시터, 반도체 장치
Description
도 1a 내지 도 1c는 본 발명자 등에 의해 시작(試作)되어 검토된 구조를 설명하는 제조 공정을 나타내는 단면도.
도 2a 내지 도 2c는 본 발명자 등에 의해 시작되어 검토된 다른 구조를 설명하는 제조 공정을 나타내는 단면도.
도 3a 내지 도 3c는 본 발명자 등에 의해 밝혀진 Ru막의 피착 속도의 하지막 의존성을 나타내는 도면.
도 4a 내지 도 4d는 본 발명의 실시예 1을 설명하는 제조 공정을 나타내는 단면도.
도 5a 내지 도 5d는 본 발명의 실시예 2를 설명하는 제조 공정을 나타내는 단면도.
도 6a 내지 도 6d는 본 발명의 실시예 3을 설명하는 제조 공정을 나타내는 단면도.
도 7a 내지 도 7d는 본 발명의 실시예 4를 설명하는 제조 공정을 나타내는 단면도.
도 8a 내지 도 8d는 본 발명의 실시예 5를 설명하는 제조 공정을 나타내는 단면도.
도 9a 내지 도 9d는 본 발명의 실시예 6을 설명하는 제조 공정을 나타내는 단면도.
도 10a 내지 도 10d는 본 발명의 실시예 7을 설명하는 제조 공정을 나타내는 단면도.
도 11a 내지 도 11d는 본 발명의 실시예 8을 설명하는 제조 공정을 나타내는 단면도.
도 12a 내지 도 12d는 본 발명의 실시예 9를 설명하는 제조 공정을 나타내는 단면도.
도 13a 내지 도 13c는 본 발명의 실시예 10을 설명하는 제조 공정을 나타내는 단면도.
도 14a 내지 도 14d는 본 발명의 실시예 11을 설명하는 제조 공정을 나타내는 단면도.
도 15는 본 발명의 실시예 12를 설명하는 반도체 장치의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 플러그
2 : 플러그부 층간 절연막
4 : 성막 방지막
5 : 하부 전극
본 발명은 메모리 셀 캐패시터의 전극 또는 플러그가 화학적 기상 성장법으로 형성되는 반도체 장치 및 그 제조 방법에 관한 것이다.
다이내믹 랜덤 액세스 메모리(DRAM) 등의 반도체 장치는, 셀 면적의 축소에 의해 고집적화가 실현된다. 이것은 메모리의 캐패시터의 점유 면적이 필연적으로 감소하는 것을 의미한다. 그럼에도 불구하고, 소프트 에러를 방지하기 위해서는 메모리의 판독에 필요한 일정한 축적 전하량을 확보해야만 하였다. 즉, 반도체 장치의 고집적화를 위해서는 단위 면적당 축적 전하량을 증대시키는 수단이 필요해진다. 상기 수단 중 하나로서, 비유전률이 큰 산화물 유전체를 캐패시터 절연막에 적용하는 것을 예로 들 수 있다. 현재, 캐패시터 절연막으로서 종래의 메모리에 이용되고 있는 SiO2막(비유전률 : 3. 8)이나 Si3N4막(비유전률 : 7 ∼ 8) 대신에, Ta2O5막(비유전률 : 20 ∼ 25)이 적용되고 있다. 그러나, 기가비트 스케일의 메모리에서는 캐패시터 절연막으로서 비유전률이 큰 Ta2O5막을 채용하는 것 외에 캐패시터를 입체화하여 실질적인 캐패시터 면적을 증대하여도 판독에 필요한 축적 전하량은 부족하다. 그래서, 캐패시터 유전체막으로서, 100 이상의 비유전률을 갖는 산화물 유전체, 예를 들면 티탄산 스트론튬 : SrTiO3(STO), 티탄산 바륨 스트론튬 : (Ba, Sr)TiO3(BST), 티탄산 지르콘산 납 : Pb(Zr, Ti)O3(PZT) 혹은 SrBi2Ta2O9(SBT) 등의 채용이 현재 검토되고 있다. 그 중에서, PZT나 SBT는 상기 강유전성을 이용한 강유전체 메모리에도 적용할 수 있다.
이들의 산화물 유전체는 상기 전기적 특성(유전성)의 향상을 위해서 적어도 400℃ 내지 700℃에서의 고온 또한 산화성 분위기에서의 막 형성이나 후 열 처리가 필요하다. 그 때, 분위기 중의 산소에 의해서 하부 전극이 산화되면, 캐패시터 절연막보다도 유전률이 낮은 절연막이 형성되고, 캐패시터 용량의 실질적인 저하를 초래한다. 또한, 하부 전극의 하부에 위치하는 배리어층이나 플러그가 산화되면, 트랜지스터와 캐패시터의 전기적인 도통을 잃게 된다. 그래서, 고온 또한 산화성의 분위기에 대하여 비교적 안정된 백금(Pt)이나 산화물이 형성되어도 도전성을 유지하는 루테늄(Ru)이나 이리듐(Ir)이 하부 전극의 유력한 후보로서 검토되어 있다. 그 중에서도 특히 미세 가공성에 우수한 Ru은 산화물 유전체의 하부 전극으로서 가장 바람직한 재료이다.
이상을 통합하면, 기가비트 스케일의 메모리로서는 캐패시터가 점유할 수 있는 면적이 작기 때문에, 비유전률이 높은 산화물 유전체를 이용하여도 판독에 필요한 축적 전하량이 부족할 가능성이 있다. 그래서, 실질적인 캐패시터 면적의 증대를 위해서, 캐패시터 구조를 입체화할 필요성이 생긴다. 예를 들면 캐패시터의 하부 전극을 입체 구조로 형성하여, 그런 후 캐패시터의 산화물 유전체를 형성하는 공정이나 미리 형성된 입체 구조 상에 상기한 하부 전극을 형성하고, 그런 후 산화 물 유전체를 형성하는 공정이 필요하다.
Technical Digest of International Electron Devices and Materials(IEDM) 98. pp. 803-806에서의 "(Ba, Sr)TiO3 Capacitor Technology for Gigabit Scaled DRAMs"라는 제목의 논문에 있어서, 유전체막의 재료에 BST가 이용되며 전극을 볼록 형상으로 하고 상기 재료에 Ru이 이용된 캐패시터의 입체 구조예를 나타내고 있다.
또한, Technical Digest of International Electron Devices and Materials(IEDM) 99. pp. 789-792에서의 "Low Temperature (Ba, Sr)TiO3 Capacior Process Intergration(LTB) Technology for Gigabit Scaled DRAMs"라는 제목의 논문에 있어서 유전체막의 재료는 BST가 이용되며 전극을 오목형상으로 하여 상기 재료에 SrRuO3이 이용된 캐패시터의 입체 구조예를 나타나고 있다.
또한, Technical Digest of International Electron Devices and Materials(IEDM) 99. pp. 793-796에서의 "Development of Ru/Ta2O5/Ru Capacior Technology for Gigabit Scale DRAMs"라는 제목의 논문에 있어서, Ru으로 이루어지는 캐패시터의 하부 전극의 형성 스텝에 있어서 불필요한 Ru을 스퍼터 에치하는 것을 나타내고 있다.
상기 어느 하나의 문헌에도 하기에 진술한 문제점에 대하여 인식되어 있지 않다. 따라서, 이하에 상세하게 설명하는 본 발명에 포함되는 기술적 특징은 어떤 교시도 되어 있지 않고 시사되지도 않았다.
본 발명자의 검토에 따르면, 종래의 기술을 이용하여 입체 구조의 캐패시터를 형성하면 하기의 문제가 생기는 것이 판명되었다.
본 발명 등에 의해 시작(試作)되어 검토된 하부 전극의 입체 구조에 대하여 도 1a 내지 도 1c를 이용하여 설명한다. 도면은 전부 단면을 나타낸다. 우선, 예를 들면 Ru으로 이루어지는 플러그(1) 및 예를 들면 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 막 두께 400㎚의 하부 루테늄 전극막(5)을 피착한다(도 1a). 그런 후에, 주지의 포토리소그래피법과 드라이 에칭법을 이용하여, 하부 루테늄 전극막(5')을 플러그부 층간 절연막(2)의 표면까지 원통형, 타원통형 혹은 구형에 가공하면, 입체 구조의 하부 전극(5)을 형성할 수 있다(도 1b). 그러나, 최소 가공 치수가 0.15㎛ 이하가 되도록 기가비트 스케일의 반도체 장치에서는 상기 형상의 하부 루테늄 전극의 측면을 수직으로 가공하는 것은 곤란하다. 그 때문에, 도 1b에 도시한 바와 같이, 저부가 꼭대기부에 비하여 넓은 가공 형상이 된다. 하부 루테늄 전극(5)을 가공 후, 예를 들면 BST로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착하고, 그런 후에, 예를 들면 Ru으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해 피착하여 캐패시터부가 완성된다(도 1c). 이러한 경우, 상술한 바와 같이 하부 전극의 저부가 넓은 가공 형상이 되기 때문에, 인접하는 캐패시터의 간격이 근접하여 전기적인 상호 작용이 생긴다. 혹은 저부 전극 간의 간격을 충분히 확보하려면, 반대로 상면의 면적을 확보할 수 없게 되어, 전극의 단면 형상이 삼각형이 되는 결과, 입체 전극의 표면적이 저하한다.
본 발명자 등에 의해 시작되어 검토된 다른 구조예로서, 미세 가공이 용이한 실리콘 산화막 중에 상기 표면에서 구멍을 형성하고, 그런 후에, 화학적 기상 성장법에 의해 Ru 하부 전극을 피착하는 입체 구조를 도 2a 내지 도 2c를 이용하여 설명한다. 도면은 전부 단면을 나타낸다. 우선, 예를 들면 Ru으로 이루어지는 플러그(1) 및 예를 들면 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 막 두께 400㎚의 예를 들면 SiO2로 이루어지는 캐패시터부 층간 절연막(3)을 피착한다. 그런 후에, 주지의 포토리소그래피법과 드라이 에칭법을 이용하여, 캐패시터부 층간 절연막(3) 중에 형상이 원통형, 타원통형 혹은 구형이 되도록 플러그부 층간 절연막(2)의 표면까지 달하는 구멍을 형성한다. 그런 후에, 막 두께 30㎚의 하부 루테늄 전극층(5')을 화학적 기상 성장법에 의해서 피착하면, 입체 구조를 갖는 하부 전극을 형성할 수 있다(도 2a). 다만, 하부 전극층(5')의 캐패시터부 층간 절연막(3)의 상면에 피착된 부분을 제거하고, 인접하는 캐패시터 간을 전기적으로 분리할 필요가 있다. 자기 정합적으로 제거하는 것을 목적으로서 일반적으로 이용되는 물리적인 스퍼터 에칭에서는 층간 절연막의 상면에 피착된 전극이 우선적으로 제거되지만 하부 전극으로서 이용하여야 할 부분도 동시에 에칭의 분위기에 노출되게 되기 때문에, 원통형의 측벽부의 상면 부근이나 저부의 중심 부근의 막 두께가 감소하고 하부 전극(5)은 구체적으로는 도 1b에 도시한 바와 같은 형상이 된다. 그런 후에, 예를 들면 BST로 이루어지는 산화물 유전체(6)를 화학적 기상 성장법에 의해 피착하고, 그런 후에, 예를 들면 Ru으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해 피착하여 캐패시터부가 완성된다(도 1c).
이러한 공정에서는 측벽부의 높이가 저하하는 것에 의한 캐패시터 면적의 저감이나 하부 전극의 막 두께의 감소에 의한 캐패시터 저항의 증대라는 문제가 생긴다. 그 때문에, 하부 전극의 일부를 스퍼터 에칭에 의해서 제거하는 공정을 포함하지 않고, 인접하는 캐패시터 간의 전기적인 분리를 행하는 방법이 기대된다.
본 발명의 일 측면에 따르면, 메모리 셀에서의 트랜지스터의 한쌍의 활성 영역 중 1개에 전기적으로 접속되는 캐패시터의 제1 전극은 성막 방지막을 원하는 캐패시터의 제1 전극의 패턴을 규정하도록 절연막 상에 형성하고, 그 성막 방지막에 의해 규정된 패턴에 제1 도전 재료의 막을 형성함으로써 형성된다. 이어서 제1 도전 재료의 막 상 및 성막 방지막 상에 혹은 성막 방지막을 제거하여, 제1 도전 재료의 막 상 및 절연막 상에 유전체막이 소정의 온도에서 형성된다. 이 때, 제1 도전막의 재료는 유전체막 형성의 소정 온도에 노출되어도 도전성을 상실하지 않는 Ru, Pt 혹은 Ir으로 이루어져 있다. 이어서 유전체막 상에 캐패시터의 제2 전극으로서 작용하는 제2 도전층이 형성된다.
본 발명의 다른 측면에 따르면, 메모리 셀에서의 트랜지스터의 한쌍의 활성 영역 중 1개에 전기적으로 접속되는 캐패시터의 제1 전극은 종막을 원하는 캐패시터의 제1 전극의 패턴에 따라서 절연막에 형성된 구멍의 내면 상 및 저면 상에 혹은 필요에 따라서 또한 절연막 상에 형성하고, 그 종막을 이용하여 원하는 패턴으로 제1 도전 재료의 막을 형성함으로써 형성된다. 이어서 제1 도전 재료의 막 상 및 절연막 상에 유전체 막이 소정의 온도로 형성된다. 이 때, 제1 도전막의 재료 는 유전체막 형성의 소정 온도에 노출되어도 도전성을 상실하지 않는 Ru, Pt 혹은 Ir으로 이루어져 있다. 이어서 유전체막 상에 캐패시터의 제2 전극으로서 작용하는 제2 도전층이 형성된다.
본 발명의 다른 측면에 따르면 복수개의 메모리 셀을 포함하는 반도체 장치에 있어서, 층간 절연막 중에 구멍을 형성한 후에, 메모리 셀의 캐패시터의 하부 전극을 구멍의 내측면 벽에 화학적 기상 성장법으로 피착할 때, 구멍의 측면 혹은 내면 및 저면에 선택적으로 하부 전극을 피착시킨다. 그렇게 하면, 인접하는 캐패시터 간의 하부 전극이 전기적으로 접속되지는 않기 때문에, 종래 기술에서는 필요하던 층간 절연막의 상면부에 피착한 전극을 물리적인 스퍼터 에칭에 의해서 제거하는 공정을 생략할 수 있고, 그 공정에서 하부 전극으로서 필요한 부분의 원하지 않은 에칭의 문제를 해결할 수 있다. 그 외에, 가령 층간 절연막의 상면에 Ru 등의 하부 전극 재료가 피착하였다고 해도, 구멍 내면에 대한 선택성 성장에 의해 구멍의 내면벽에 하부 전극 재료가 피착하여 형성된 막의 두께보다도 층간 절연막 상의 하부 전극 재료 막 두께를 충분히 얇게할 수 있으면, 절연막 상면 상의 막을 제거하는 공정을 간편하게 단시간화할 수 있다. 또, 캐패시터의 유전체막은 산화물뿐만 아니라 질화물 유전체 재료로 이루어지는 것으로도 된다.
본 발명의 실시예를 설명하기 전에 본 발명에 기초하여 본 발명 등의 연구, 검토에 의해 얻어진 지견에 대하여 진술한다.
본 발명자 등은 화학적 기상 성장법에 있어서 Ru막의 하지막 상으로의 피착이 하지막의 재질과 성장 온도에 의존하여 선택적이 되는 조건을 알 수 있었다. 그리고, 이러한 하지막 의존성의 특징을 이용하여 소형화된 메모리 셀의 축적 용량이 증가된 캐패시터의 형성이 가능하다. 이하에, (1) 예를 들면, TiN으로 구성되는 비선택성층 즉 성막 방지막의 작성 방법과 그 기능, (2) 성막 방지막을 캐패시터 간 분리층으로서 이용하는 캐패시터의 박막 Ru 전극의 형성, (3) 성막 방지막을 플러그 간 분리층으로서 이용하는 캐패시터의 Ru 플러그의 형성, (4) 성막 방지막을 캐패시터 간 분리층으로서 이용하는 캐패시터의 매립형 Ru 전극의 형성, (5) 매우 얇은 Ru막의 선택성층, 즉 종막으로서의 기능, (6) 매우 얇은 Ru막을 종막으로서 이용하는 매립형 Ru 전극, (7) 매우 얇은 Ru막을 종막으로서 이용하는 박막 Ru 전극, (8) 매우 얇은 Ru막을 종막으로서 이용하는 Ru 플러그, (9) 화학적 기상 성장법을 이용한 종막의 형성 및 화학적 기상 성장법을 이용하여 형성한 종막 상으로의 전극의 형성, (10) 성막 방지막과 화학적 기상 성장법을 이용하여 형성된 종막과의 양쪽을 이용하는 전극 형성법, (11) Ru 종막의 효과를 증대시키기 위한 바람직한 전극 형성 조건, (12) 유전체막 상에 종막을 형성하여 상부 Ru 전극을 형성하는 방법, 그리고 (13) 화학적 기상 성장법의 막 형성 조건에 관한 제약을 설명한다.
우선, 예를 들면 TiN으로 구성되는 비선택성층 즉 성막 방지막의 작성 방법과 그 기능에 대하여 진술한다.
도 3a 내지 도 3c를 이용하여 구체적으로 설명한다. 도 3a는 화학적 기상 성장법에 의한 Ru막의 피착 속도의 하지막 의존을 나타낸다. 여기서 설명에 이용 하는 것 이외의 구체적인 막 형성 조건에 대해서는 발명의 실시예에 대하여 설명한다. SiO2막 상에서는 220℃ 내지 240℃의 범위 내에서 피착 온도의 증대와 함께 Ru막의 피착 속도가 증대한다. 상기 영역에서는 Ru막의 피착은 반응 법칙(반응 속도에서 결정된다)이다. 한편 TiN막 상에서는 피착 온도가 약 255℃까지는 Ru막이 피착되지 않는다. 즉, 본 실험의 피착 조건 하에서는 피착 온도를 적어도 220℃에서 255℃ 간에 설정하면, Ru막의 피착은 하지에 대하여 선택적으로 되어, SiO2막 상에는 Ru막이 성막되지만, TiN막 상에는 성막되지 않는다. 이것은 화학 기상 성장법으로 막의 형성 초기 과정에서 나타나는 기판 상에 막이 형성되기 어려운 소위 인큐베이션 시간을 이용하여 설명할 수 있다. 이것을 도 3b를 참조하여 설명한다.
횡축에 막 형성의 경과 시간, 종축에 형성되는 막의 막 두께를 나타낸다. SiO2막 상에 비하여 TiN막 상에서는 상기 인큐베이션 시간이 길다. 즉, 상기 인큐베이션 시간 차를 이용하면, 예를 들면 도 3b 중의 시점 A에서는 TiN막 상에는 Ru막이 형성되지 않고 SiO2막 상에만 Ru막을 선택적으로 형성할 수 있다.
이하에, 성막 방지막을 캐패시터 간 분리층으로서 이용하는 박막 Ru 전극의 형성을 설명한다.
구체적인 공정으로서, Ru 전극을 피착시키지 않은 영역에 미리 예를 들면 TiN막으로 이루어지는 성막 방지막을 형성해두면 원하는 영역에만 Ru 전극을 피착할 수 있다. Ru 전극을 피착시키지 않은 영역이란, 예를 들면 도 2를 참조하여 상술한 바와 같이, 층간 절연막의 상면의 평탄부를 가리킨다. 층간 절연막을 피착 후에 그 위에 TiN막을 피착하고, 구멍을 층간 절연막 중에 형성할 때, TiN막 중에 동시에 그 구멍이 형성되도록 하면 자기 정합적으로 성막 방지막을 형성할 수 있다. 그런 후에, Ru막을 하지막에 대하여 선택적이 되는 피착 온도 조건으로, 예를 들면 20㎚ 내지 50㎚ 정도의 막 두께로 피착하면 된다. 이러한 공정에 따르면, Ru막은 층간 절연막에 설치한 구멍의 측면(내면) 및 저부에만 피착하기 때문에, 종래 기술에서는 필요하던 층간 절연막의 상면의 전극을 물리적인 스퍼터 에칭에 의해서 제거하는 공정을 생략할 수 있어, 그 공정에서 하부 전극으로서 필요한 부분도 에칭된다고 하는 문제점을 해결할 수 있다.
다만, TiN막은 도전성이기 때문에 본래의 목적인 캐패시터 간의 전기적인 분리는 실현되어 있지 않다. 그래서, Ru막을 피착 후에 예를 들면 TiN막을 산화하여 비도전성으로 하면 된다. 그 공정에서 Ru막이 동시에 산화되어 RuO2로 변화하여도 RuO2막은 도전성을 갖기 때문에, 성막 방지막만을 절연화하는 것이 가능하다. 그러나, Ru막은 산화에 의해 2배 이상 체적 팽창하기 때문에, 하부 전극 형상의 파괴가 우려된다. 그 때문에, Ru막을 산화시키지 않고 TiN막만을 비도성으로 하는 것이 바람직하다.
TiN은 Ru보다도 산화물 생성 자유 에너지의 절대치가 크기 때문에, 적절한 산화 조건을 선택하면, Ru막을 산화시키지 않고 TiN막만을 산화하여 비도성으로 하는 것이 가능하다.
성막 방지막으로서는 상기한 이유에서 Ru보다도 산화물 생성 자유 에너지의 절대치가 큰 재료를 이용하면 되며, 구체적으로는 TiN막 뿐만 아니라 Ti, W, Ta, WN막 등을 이용하여도 동일한 효과가 얻어진다. 또한, 성막 방지막으로서 미리 비도전성의 재료를 이용하면, 성막 방지막을 산화하여 절연화하는 공정을 생략할 수 있다. 구체적으로는 Ti의 산화물, W의 산화물, Ta의 산화물 등을 이용하면 된다. 또한, 하부 전극을 피착 후에 성막 방지막을 드라이 에칭이나 웨트 에칭에 의해서 제거하여도 캐패시터 간의 전기적인 분리는 실현할 수 있다. 이들의 공정 후, 예를 들면 BST막으로 이루어지는 유전체와, 예를 들면 Ru막으로 이루어지는 상부 전극을 순서대로 피착하면 원하는 입체 구조의 캐패시터를 형성할 수 있다. 여기서는 성막 방지막을 제거한 경우에는 캐패시터부 층간 절연막의 상면의 평탄부에 분리층이 존재하지 않도록 층간 절연막과 유전체가 직접 접하는 구조가 된다.
다음에, 성막 방지막을 플러그 간 분리층으로서 이용하는 캐패시터의 Ru 플러그의 형성을 설명한다.
상기한 화학적 기상 성장법에 의한 Ru막의 선택 성장을 이용하면 매립법에 의해 Ru 플러그를 용이하게 형성할 수 있다. 구체적으로는, Ru막을 매립하지 않는 플러그부 층간 절연막의 상면에 성막 방지막을 형성하고, 다음에 성막 방지막에 피복되어 있지 않은 층간 절연막의 영역에 플러그 구멍을 형성한다. 상기 상측에 화학적 기상 성장법에 의해서 Ru막을 선택적으로 피착시키면, 원하는 플러그 구멍의 내측에만 Ru막이 매립되기 때문에 Ru 플러그를 형성할 수 있다. 그런 후에, 플러그의 표면을 화학적 기계적 연마법에 의해서 평탄화하는 것이 바람직하다. 그 때, 성막 방지막은 연마의 스토퍼로서 이용할 수 있다. 또한, 플러그를 형성한 후, 성 막 방지막은 하부 전극의 형성의 경우와 마찬가지로, 선택적으로 산화하여 비도전성으로 하거나 제거하면 된다.
다음에, 성막 방지막을 캐패시터 간 분리층으로서 이용하는 캐패시터의 매립형 Ru 전극의 형성을 설명한다.
상기한 화학적 기상 성장법에 의한 Ru막의 선택 성장을 이용하면, 매립형의 볼록형의 하부 Ru 전극의 형성에 대해서도 용이하게 실현할 수 있다. 구체적인 공정으로서, 상술한 플러그 형성의 경우와 마찬가지로, Ru 전극을 매립하고자 하는 영역 이외의 영역에, 미리 예를 들면 TiN막으로 이루어지는 성막 방지막을 형성해두면, 원하는 영역에만 Ru 전극이 피착하기 때문에 Ru막을 매립할 수 있다. Ru 전극을 매립하고자 하는 영역 이외의 영역이란, 예를 들면 구멍이 형성된 층간 절연막의 상면의 평탄부를 가리킨다. 층간 절연막의 피착 후에 예를 들면 TiN막을 그 위에 피착하고, 형상이 예를 들면 원통형, 타원통형 혹은 구형이 되도록 층간 절연막 중에 구멍을 형성할 때, 동시에 TiN막 중에도 구멍이 형성되도록 하면, 자기 정합적으로 성막 방지막을 형성할 수 있다. 그런 후에, 하지막에 대하여 선택적이 되는 조건, 즉 도 3b에서의 형성 시간 A에서 Ru막을 피착하면 된다. 이러한 공정에 따르면, Ru막은 층간 절연막에 설치한 구멍의 측면(내면) 및 저면에만 피착하기 때문에, 구멍을 Ru막으로 매립할 수 있다. 그런 후에, 층간 절연막을 제거하면 볼록형의 하부 Ru 전극을 실현할 수 있다.
혹은 Ru 전극을 매립하지 않는 층간 절연막의 영역에 미리 설치한 TiN막 등으로 이루어지는 성막 방지막 상에도 Ru막이 피착해도 상관없다. 즉, 도 3b에서 A 보다도 긴 시간, 즉 TiN막 상의 인큐베이션 시간을 경과하는 것과 같은 시간 B까지 Ru막의 형성을 접속하면 TiN막 상에도 Ru막이 형성된다. 그러나, 성막 방지막 상의 Ru막의 막 두께는 층간 절연막 내에 설치한 구멍의 측면 및 저부에 형성되는 막 두께와 비하여 충분 작으므로, 성막 방지막 상의 Ru막에 의해 구멍이 막힐 수 없고 층간 절연막에 설치한 구멍의 측면(내면) 및 저면에 Ru막을 피착시킬 수 있다. 그 외에, 성막 방지막 상의 Ru막의 막 두께가 작으므로, 연마 등에 의해서 이것을 제거할 때도 비교적 단시간에 이것을 제거할 수 있다. 계속해서 매립한 Ru 전극 주위의 층간 절연막을 제거하면, 볼록형의 하부 Ru 전극을 실현할 수 있다. 여기서, Ru 전극이 후 열 처리에 의해서 변형하는 것을 막기 위해서 층간 절연막을 제거하기 전에 열 처리에 의해서 매립된 Ru 전극을 소결해두면 바람직하다.
성막 방지막으로서는 Ru보다도 산화물 생성 자유 에너지의 절대치가 큰 재료를 이용하면 되며, 구체적으로는 TiN막 뿐만 아니라, Ti, W, Ta, WN막이나 Ti의 산화물, W의 산화물, Ta의 산화물 등의 막을 이용해도 동일한 효과가 얻어진다. 이들의 공정 후, 예를 들면 BST막으로 이루어지는 유전체와, 예를 들면 Ru막으로 이루어지는 상부 전극을 순서대로 피착하면 원하는 볼록형의 입체 구조 캐패시터를 형성할 수 있다.
다음에, 매우 얇은 Ru막의 선택성층 즉 종막으로서의 기능을 설명한다.
화학적 기상 성장법에 있어서, Ru막 상으로의 선택 성장을 이용하여 전극을 형성하는 방법을 도 3b를 이용하여 설명한다. Ru막 상에 화학적 기상 성장법을 이용하여 Ru막을 형성할 때는 인큐베이션 시간을 소멸시킬 수 있다. 즉, 도 3b 중의 시간 C에서 막 형성을 멈추면, SiO2막 상에는 Ru막은 피착하지 않았지만, Ru막 상에만 Ru막이 피착하도록 선택적 조건을 선택할 수 있다. 보다 구체적인 조건으로 설명하면, 도 3a에서 피착 온도가 약 220℃까지는 SiO2막 상에는 Ru막은 피착하지 않았지만, Ru막 상에는 Ru막은 피착한다. 즉, 본 실험의 피착 조건 하에서는 피착 온도를 예를 들면 210℃로 설정하면, Ru막의 피착은 SiO2막 즉 하지막에 대하여 선택적으로 된다. 상기 하지막 선택성을 이용하면 매립법에 의한 플러그나 볼록형의 하부 Ru 전극을 용이하게 실현할 수 있다.
우선, 매우 얇은 Ru막을 종막으로서 이용하는 매립형 볼록형 하부 Ru 전극의 형성 공정에 대하여 설명한다.
공정으로서, Ru 전극을 피착시키고자 하는 영역에, 미리 얇은 Ru막을 형성해두면 원하는 영역에 Ru 전극을 매립할 수 있다. Ru 전극을 피착시키고자 하는 영역이란, 예를 들면 구멍이 형성된 층간 절연막에 형성한 구멍의 측면(내면)과 저면을 가리킨다. 층간 절연막 중에 구멍을 형성하고 얻어진 구조체의 전면에, 예를 들면 스퍼터링법으로 Ru막을 피착한다. 이것을 종막이라고 부른다. 이와 같이 스퍼터링법으로 구멍의 내면에 Ru막 종막을 형성할 수 있으면, 화학적 기상 성장법 등이 불필요하다고 생각할 수 있지만 이것은 필수 불가결하다. 왜냐하면, 종막에는 화학적 기상 성장법으로 형성하는 전극에 요구되는 것과 같은 평탄성, 균일성 및 단차 피복성 모두 요구되지 않기 때문이다. 예를 들면, 두께 1㎚ 정도의 불연속막이라도 충분히 종막으로서 기능한다. 이것보다 얇아도 되지만 오히려, 이것보 다 얇은 막을 형성하는 것 자체가 곤란해진다. 불연속적인 극박막이라도 상관없으면 스퍼터링법 등의 단차 피복성에 뒤떨어지는 성막법을 이용하여도 충분히 종막을 형성할 수 있다. 종막을 형성한 후, 화학적 기계적 연마법에 의해서 층간 절연막의 상면에 피착한 Ru 종막을 제거할 때도 종막은 얇기 때문에, 단시간에 이것을 제거할 수 있다. 혹은 구멍 내면의 종막이 완전히 없어지지 않으면, 스퍼터 에칭에 의해 제거해도 된다. 그런 후에, 상기한 하지막에 대하여 선택적이 되는 조건 하에서 화학적 기상 성장법에 의해 Ru막을 피착한다. 이러한 공정에 따르면, Ru막은 층간 절연막의 측면(내면) 및 저부에만 피착하기 때문에 구멍을 Ru막으로 매립할 수 있다.
혹은 층간 절연막의 상면에도 Ru막이 피착해도 상관없다. 즉, 도 3b에서 C보다도 긴 시간, 즉 층간 절연막 상의 인큐베이션 시간을 경과하는 것과 같은 시간 D까지 Ru막을 형성하면, 층간 절연막 상에도 Ru막이 형성된다. 그러나, 층간 절연막 상의 Ru막의 막 두께는 층간 절연막에 설치한 구멍 내의 종막의 측면(내면) 및 저면에 형성되는 막 두께와 비하여 충분히 작기 때문에, 구멍이 Ru막에 막힐 수 없고 층간 절연막에 설치한 구멍의 측면(내면) 및 저면에 Ru막을 피착시킬 수 있다. 상기 층간 절연막 상에 형성된 Ru막은 종막 상의 Ru막과 비하여 충분히 얇기 때문에, 연마 등에 의해 단시간에 제거할 수 있다. 그런 후에, 매립한 Ru 전극 주위의 층간 절연막을 제거하면 볼록형의 하부 Ru 전극을 실현할 수 있다. 여기서, Ru 전극 후 열 처리에 의해서 변형하는 것을 막기 위해서 층간 절연막을 제거하기 전에 열 처리에 의해서 소결해두는 것이 바람직하다. 이들 공정 후, 예를 들면 BST막으 로 이루어지는 유전체와, 예를 들면 Ru막으로 이루어지는 상부 전극을 순서대로 피착하면, 원하는 볼록형의 입체 구조 캐패시터를 형성할 수 있다.
물론, 매우 얇은 Ru막을 종막으로서 이용하는 방법은 매립 전극뿐만 아니라 박막 Ru 전극의 형성 방법에도 적용할 수 있다.
즉, 종막 상에 20㎚ 내지 50㎚ 정도의 두께의 전극을 형성하는 캐패시터 구조에도 이러한 방법은 적용할 수 있다. 종막을 이용함으로써 도 3b에 도시한 바와 같이, 막 두께의 증대는 막 형성 시간에 대하여 원점을 통하여 비례하기 때문에, 막 두께를 보다 정밀도좋게 제어할 수 있다. 종막을 형성하기까지의 방법은 매립에 의한 볼록형 전극을 형성하는 경우와 동일하다. 종막 상에 화학적 기상 성장법을 이용하여, 도 3b에서의 막형성 시간 C를 선택하여 선택적으로 20㎚ 내지 50㎚ 정도 Ru막을 형성하면, 층간 절연막 상에는 Ru막은 형성되지 않으므로, 캐패시터 간은 전기적으로 절연된다. 이렇게 해서 생긴 하부 전극 상에 예를 들면 BST막으로 이루어지는 유전체와, 예를 들면 Ru막으로 이루어지는 상부 전극을 순서대로 피착하면, 원하는 박막 Ru 전극을 구비하는 입체 구조 캐패시터를 형성할 수 있다.
다음에, 매우 얇은 Ru막을 종막으로서 이용하는 Ru 플러그의 형성에 대하여 간단하게 설명한다. 여기서는 Ru막 상으로의 Ru막의 선택 성장을 이용하여, 매립형에 의해 Ru 플러그를 형성한다. 하부 전극의 형성 방법과 완전히 마찬가지로, 미리 얇은 Ru막에 의한 종막을 절연막의 원하는 영역 내에 형성된 플러그 구멍의 내면에 형성하고, 그들의 플러그 구멍에 Ru을 매립함으로써 Ru 플러그가 얻어진다. 그런 후에, 플러그의 표면을 화학적 기계적 연마법에 의해서 평탄화하는 것이 바람 직하다.
또한, 종막에는 전극 등의 균일성이나 연속성이 요구되지 않기 때문에 화학적 기상 성장법을 이용하여 종막을 형성하는 방법에 대하여 설명한다.
Ru막을 선택 형성하는 종막이 되는 Ru막의 형성 방법은, 상기한 스퍼터법뿐만 아니라, 화학적 기상 성장법을 이용할 수 있다. 구체적으로는 층간 절연막에 형상이 원통형, 타원통형 혹은 구형이 되는 구멍을 형성하고, 이어서 화학적 기상 성장법으로 Ru막의 종막을 절연막의 표면 상에 피착한다. 다음에, 화학적 기계적 연마법 혹은 종막이 없어지지 않는 한 스퍼터 에칭법에 의해서 층간 절연막의 상면에 피착한 Ru막을 제거한다. 여기서, 한번 Ru막을 열 처리에 의해서 소결함으로써 보다 금속적인 종막으로서 기능을 양호하게 한다. 그리고, 화학적 기상 성장법에 의해, Ru막을 상기 종막 상에 대하여 선택적이 되는 조건 하에서 피착하면 된다. 상기 이후의 상세한 순서는 상에서 설명한 스퍼터링법으로 종막을 형성하는 경우와 동일하다. 상기 일련의 공정에 따르면, Ru막이 층간 절연막에 형성한 구멍의 측면(내면) 및 저면에만 피착하기 때문에, 구멍을 Ru막으로 매립하는 볼록형의 하부 Ru 전극이나 두께가 20㎚ 내지 50㎚ 정도의 박막 Ru 전극을 형성할 수 있다.
다음에, 성막 방지막과 화학적 기상 성장법을 이용하여 형성된 종막과의 양쪽을 이용하는 전극 형성에 대하여 설명한다.
종막의 형성에 화학적 기상 성장법을 이용하는 경우, 전술한 성막 방지막과 조합하면, 층간 절연막 상에 피착한 Ru막을 제거하는 공정을 생략할 수 있다. 우선, 종막이 되는 Ru 전극을 피착시키지 않는 영역에 미리 예를 들면 TiN막으로 이 루어지는 성막 방지막을 형성해두면, 원하는 영역에만 Ru 전극을 피착할 수 있다. Ru 전극을 피착시키지 않는 영역이란, 예를 들면 구멍이 형성된 층간 절연막의 상면의 평탄부를 가리킨다. 층간 절연막의 피착 후에 TiN막을 그 상측에 피착하고, 전극 구멍 혹은 플러그 구멍을 층간 절연막 중에 형성한다. 동시에, TiN막 중에도 구멍이 형성되도록 하면 자기 정합적으로 성막 방지막을 형성할 수 있다. 종막의 Ru막은 열 처리에 의해서 소결로 해두면 바람직하다. 그 이유는 먼저 진술한 바와 같이, 보다 금속적인 종막을 형성하기 때문이다. 그런 후에, 하지막에 대하여 선택적이 되는 조건으로 화학적 기상 성장법에 의한 Ru막을 피착한다.
이러한 공정에 따르면, Ru막은 층간 절연막에 설치한 구멍의 측면(내면) 및 저면에만 피착한다. 형성하는 Ru 전극의 형태로서는 매립형 볼록형 전극이라도 좋고, 두께 20㎚ 내지 50㎚의 박막 전극 중 어느 하나라도 좋다. 매립형의 볼록형 전극 혹은 플러그인 경우에는 이러한 공정에 따르면, Ru막은 층간 절연막의 측면(내면) 및 저면에만 피착하기 때문에 구멍을 Ru으로 매립할 수 있다.
물론, 구멍이 있는 층간 절연막의 상면 상에도 Ru막이 피착해도 된다. 그 경우에는 층간 절연막의 상면 상에 피착한 Ru막을 스퍼터 에칭이나 화학적 기계적 연마법으로 제거하는 공정이 부여된다. 마지막으로, 매립한 Ru 주변의 층간 절연막을 제거하면, 볼록형의 하부 Ru 전극 혹은 Ru 플러그를 실현할 수 있다. 여기서, Ru 전극이 후 열 처리에 의해서 변형하는 것을 막기 위해서, 층간 절연막을 제거하기 전에 열 처리에 의해서 소결해 두는 것이 바람직하다. 이들의 공정 후, 예를 들면 BST막으로 이루어지는 유전체와, 예를 들면 Ru막으로 이루어지는 상부 전 극을 순서대로 피착하면 원하는 볼록형의 입체 구조 캐패시터를 형성할 수 있다.
다음에, Ru 종막의 효과를 증대시키기 위한 화학적 기상 성장법을 이용하여 Ru 전극을 형성할 때의 바람직한 전극 형성 조건에 대하여 설명한다. 여기서는 종막 상으로의 화학적 기상 성장법에 의한 Ru막 형성이 저온에 의해 현저해지는 현상을 이용한다.
도 3c를 이용하여 이것을 설명한다. 횡축은 화학적 기상 성장법에 의한 형성 온도, 종축을 Ru막 상에 형성된 Ru막의 형성 속도/SiO2막 상에 형성되는 Ru막의 형성 속도(막형성 속도비)를 나타낸다. 막 형성의 분위기 중의 산소 농도가 10 내지 30%일 때는 300℃보다 낮은 피착 온도로, 현저한 종막 상에서의 막 형성 속도의 증대가 나타난다. 한편, 산소 농도가 70%일 때는 피착 온도가 변해도 종막 상의 막 형성 속도의 증대는 나타나지 않는다. 따라서, Ru막 상으로의 선택적 성장에 의해, Ru 하부 전극, Ru 하부 매립 전극 및 Ru 플러그를 형성할 때는 산소 농도는 70%를 하회하는 것이 바람직하다. 산소 농도의 하한은 유기 루테늄 화합물 원료의 분해에 필요한 0.01%를 넘는 것이 바람직하다.
다음에, 유전체막 상에 종막을 형성하여 상부 Ru 전극을 형성하는 방법에 대하여 설명한다.
입체 구조의 캐패시터에서는 상부 전극도 단차 피복성에 우수한 화학적 기상 성장법에서의 형성이 필수이다. 화학적 기상 성장법에 의해서 Ru막을 형성하기 위해서는 원료의 분해 온도 이상으로 형성 온도를 설정할 필요가 있다. 그러나, 형 성 온도가 고온이 되면, 예를 들면 BST막으로 이루어지는 유전체막에서는 산소 결손이 생기거나 환원되는 등의 문제가 발생한다. 이것을 해결하는 하나의 방법은 상부 Ru 전극 형성에도 종막을 이용하는 방법이다. 구체적으로는, 예를 들면 BST막으로 이루어지는 유전체막을 형성 후에, 예를 들면 스퍼터링법으로 Ru막의 종막을 형성한다. 다음에, 종막 상에 화학적 기상 성장법에 의해 선택적으로 형성되는 조건 하에서 Ru막을 피착한다. 이 때, 종막이 존재함으로써 BST막의 표면이 화학적 기상 성장법의 분위기에 직접 노출되지 않게 되기 때문에 상부 전극/유전체 계면을 화학적으로 안정화할 수 있어, 결과로서 캐패시터 특성의 열화를 억제할 수 있다. 이 때는 선택 성장이 가능한 상한 온도는 도 3c에서의 최고 온도 450℃를 넘지 않는 것이 바람직하다. 상기 이상의 온도에서는 유전체막과 Ru 금속막 간에서 서로 반응이 시작된다. 상기 문제를 해결하는 다른 하나의 방법은 도 3c에서 설명한 저온으로 종막의 효과가 증대하는 현상을 이용하는 방법이다. 이 때, 유전체막 상에 직접 형성하는 경우에 비하여 보다 저온으로 Ru막을 형성할 수 있기 때문에, 상기한 유전체막에 산소 결손이 발생하는 등의 문제를 해결할 수 있다. 종막을 이용했다고 해도 선택성 Ru 금속막의 형성 온도는 200℃보다도 높은 것이 바람직하다. 상기 이하의 온도에서는 유기 루테늄 화합물 원료의 분해가 촉진되지 않는다.
마지막으로, 화학적 기상 성장법의 막 형성 조건에 관한 제약에 대하여 진술한다. 도 3a 내지 도 3c에서의 선택 성장하는 형성 온도나 산소 압력의 경계 조건은 우선, 막 형성 장치 구조에 의해서 변화한다. 막 형성 온도는 시료의 가열 방 법, 온도의 측정 방법 등의 차이에 의해서, 일의적으로 결정할 수 없는 것이 일반적이다. 압력은 장치 내의 가스가 흐르는 방법, 시료와 가스의 흐름과의 위치 관계에 크게 좌우된다. 다만, 장치 내의 전 압력은 10Torr을 넘으면 기상 반응이 시작되고, 0.1Torr 이하에서는 막 형성 속도가 격감하기 때문에, 상기한 사이에 있는 것이 바람직하다. 또한, Ru 원료의 차이는 기본적으로 경계 조건에 영향을 미친다. 또한, 동일 Ru 원료를 이용하여도 Ru 원료를 용매에 희석하여 원료 용기로부터 성막실로 반송하는 수단을 이용하면, 원료를 그대로 고체 승화나 버블링 기화법에 의해 반송하는 방법과 비교하여, 일반적으로, 경계 조건은 보다 고온, 고산소 분압측으로 시프트한다. 또한, 동일 용매 희석법이라도 용매의 차이는 또한 경계 조건을 이동시킨다.
그러나, 어느쪽의 경우라도 적당한 막 형성 조건을 선택하면, 화학적 기상 성장법에 의해서, Ru막을 TiN 등의 성막 방지층과, 실리콘 산화막과, Ru막 3자 간에서 선택 성장시킬 수 있다는 본질은 변하지 않는다. 그 외에, 선택 성장의 전체적 경향은 도 3a 내지 도 3c에 도시하는 경향과 일치한다. 즉, 본 발명은 전부에 대하여 적용되며, 마찬가지로 캐패시터 구조를 실현할 수 있다. 또한 먼저 진술한 바와 같이 캐패시터 전극의 재료로서는 Ru 이외에 Ir이나 Pt도 마찬가지로 이용할 수 있다.
<실시예 1>
실시예 1을 도 4a 내지 도 4d를 참조하여 설명한다. 본 실시예에서는 성막 방지막을 이용하여 루테늄막을 선택적으로 피착하고 오목형의 하부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 계속해서, 막 두께 50㎚의 TiN막으로 이루어지는 성막 방지막(4)용 층을 DC 반응성 스퍼터링법에 의해서 피착하였다. TiN막의 스퍼터 조건은, 순도 99.99%의 Ti 타겟을 이용하여, 기판 온도는 500℃, 입사 전력은 12㎾, Ar/N2 유량비는 1/7, 압력은 1mTorr이다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 성막 방지막(4)용 층을 캐패시터부 층간 절연막(3)용 층의 표면까지 드라이 에칭하여 성막 방지막(4)을 형성하였다. 또, 성막 방지막(4)의 에칭 가공 형상은 구멍이 타원통형이 되도록 하였다.
다음에, 레지스트 제거 후, 성막 방지막(4)을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다(도 1a). 이러한 방법에 의해, 하부 전극의 Ru막을 피착시키지 않은 영역, 즉 캐패시터부 층간 절연막(3)의 상면에 자기 정합적으로 성막 방지막(4)이 형성된다. 또, 캐패시터부 층간 절연막의 에칭 형상은 구멍이 타원통형이 되도록 하고, 구멍의 저면 및 측면(내면)을 캐패시터로서 이용한다. 이하, 구멍의 「측면」은 구멍의 「내면」도 의미하는 것으로 한다. 그런 후에, 막 두께 30㎚의 Ru으로 이루어지는 하부 전극(5)을 화학적 기상 성장법에 의해서 피착하였 다. Ru 하부 전극의 피착 조건은 원료의 유기 루테늄 화합물 예를 들면, Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고 피착 온도는 230℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도인 O2 가스를 성막실 직전에서 Ru의 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고 Ru 금속막이 피착된다. 상기 조건 하에서는 루테늄막 피착의 하지 선택성이 생기기 때문에, 도 4b에 도시한 바와 같이, 구멍의 저면[Ru으로 이루어지는 플러그(1) 상과 SiO2로 이루어지는 플러그부 층간 절연막(2) 상]과 측면[캐패시터부 층간 절연막(3) 상]에는 Ru막이 피착하지만, 캐패시터부 층간 절연막의 상면[TiN막으로 이루어지는 성막 방지막(4) 상]에는 Ru막은 피착하지 않는다.
다만, TiN막(4)은 도전성이기 때문에, 본래의 목적인 캐패시터 간의 전기적인 분리는 실현되어 있지 않다. 그래서, 하부 전극의 Ru막을 피착 후에 산화 열 처리를 행하였다. TiN은 Ru보다도 산화물 생성 자유 에너지의 절대치가 크기 때문에, Ru막을 산화시키지 않고 TiN막만을 산화하여 비도성으로 하는 것이 가능하다. 구체적으로는 산소 기류 중에서 400℃, 10분간의 열 처리를 행하면, TiN막은 산화되어 TiO2막이 되어 비도성이 되지만, Ru막의 표면은 산화되지만 벌크는 Ru 금속막 그대로 잔존한다. 또는 의도적인 산화 열 처리를 행하지 않아도, 유전체의 BST막의 피착 시 또는 결정화 열 처리 시에 산화성의 분위기에 노출되기 때문에, 성막 방지막의 TiN막은 산화하여 비도전성이 된다. 이들의 공정에 의해 캐패시터부 층 간 절연막의 상면부에만 분리층(8)을 형성할 수 있다(도 4c).
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착한다(도 4d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3
)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)
3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 400℃, 압력은 0.5Torr이다. BST막 피착 후에 BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 30초간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C
5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착한다.
상기 실시예 1에 따르면, 하부 전극의 Ru의 피착 후에 스퍼터 에칭법에 의해서 캐패시터 간의 전기적인 분리를 행하는 공정을 생략할 수 있다.
성막 방지막의 재료는 상기한 TiN막 뿐만 아니라, Ru보다도 산화물 생성 자유 에너지가 작은(절대치가 크다) 재료이면 좋고, 예를 들면 Ti, W, Ta, Pb 등의 금속이나 이들의 질화물이라도 동일한 효과가 얻어진다. 산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SrBi2Ta2O9(SBT)를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기한 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]뿐만 아니라, Ru(Cp)2[Ru(C5H5)2 : 비스(시클로 펜타 디에닐)루테늄]이나 Ru(MeCp)2[Ru(CH3C5H4)2 : 비스(메틸 시클로 펜타 디에닐)루테늄]이나 Ru(DPM)3[Ru{(CH3)3CCOCH2
COC(CH3)3}3 : 루테늄 디피바로일 메탄] 등의 Ru의 유기 화합물 원료를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
하부 Ru 전극의 피착 조건은, 상기한 것 뿐만 아니라, SiO2막 상에는 막이 형성되지만 성막 방지막 상에는 형성되지 않는 하지 선택성이 생기는 조건으로 피착을 행하면 상기한 효과가 얻어진다. 구체적으로는 압력은 0.1Torr를 넘고 또한 10Torr를 넘지 않는 것이 필요하다. 형성 온도는 200℃를 넘고 300℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃ 내지 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 250℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진 시키기 위해서 분위기에 함유되는 산소는 0.01%을 넘고 또한 70%을 넘지 않는 농도로 하는 것이 필요하다.
<실시예 2>
실시예 2를 도 5a 내지 도 5d를 참조하여 설명한다. 본 실시예에 있어서는 실시예 1과 마찬가지로, 성막 방지막을 이용하여 루테늄막을 선택적으로 피착함으로써, 오목형의 하부 루테늄 전극이 형성되지만, 산화물 유전체를 형성하기 전에 성막 방지막을 제거하는 점이 실시예 1과 다르다.
도 5a 및 도 5b는 도 4a 및 도 4b와 마찬가지의 구조를 나타내고, 도 5b에 도시되는 구조를 얻기 위한 공정은 도 4b의 구조를 얻기 위한 공정과 동일해도 된다. 따라서, 그들의 공정의 기재는 생략하고 그 이후의 공정으로 기재한다.
실시예 1에서 진술한 바와 같이 도 5b에 도시되는 구조에 있어서, TiN막(4)은 도전성이기 때문에, 본래의 목적인 캐패시터 간의 전기적인 분리는 실현되어 있지 않다. 그래서, 본 실시예에서는 하부 전극의 Ru막(5)을 피착한 후에 TiN막(4)을 제거하였다. TiN막(4)은 Cl2 가스에 의해서 증기압이 높은 염화 티탄이 형성되기 때문에 에칭되지만, Ru막은 Cl2 가스에 대한 반응성이 상대적으로 낮기 때문에 에칭되지 않는다. 그 때문에, Ru막을 남겨서 TiN막만을 제거하는 것이 가능하다(도 5c). 그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착한다(도 5d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3
)3}3 : 바륨 디피바로일 메 탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)
3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 350℃, 압력은 0.5Torr이다. BST막 피착 후에, BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 1분간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C
5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착된다. 상기 실시예 2를 이용하면 하부 전극의 Ru의 피착 후에 스퍼터 에칭법에 의해서 캐패시터 간의 전기적인 분리를 행하는 공정을 생략할 수 있다.
성막 방지막의 재료는 상기한 TiN막 뿐만 아니라, Ru보다도 산화물 생성 자유 에너지가 작은(절대치가 큰) 재료이면 좋고, 예를 들면 Ti, W, Ta, Pb 등의 금속이나 이들의 질화물이라도 동일한 효과가 얻어진다. 산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SrBi2Ta2O9(SBT) 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는, 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기한 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]뿐만 아니라, Ru(Cp)2[Ru(C5H5)2 : 비스(시클로 펜타 디에닐)루테늄]이나 Ru(MeCp)2[Ru(CH3C5H4)2 : 비스(메틸 시클로 펜타 디에닐)루테늄]이나 Ru(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}
3 : 루테늄 디피바로일 메탄] 등의 Ru의 유기 화합물 원료를 이용하면, 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
하부 Ru 전극의 피착 조건은, 상기한 것 뿐만 아니라, SiO2막 상에는 막이 형성되지만 성막 방지막 상에는 형성되지 않는 하지막 선택성이 생기는 조건으로 피착을 행하면, 상기한 효과가 얻어진다. 구체적으로는, 압력은 0.1Torr를 넘고 또한 10Torr를 넘지 않는 것이 필요하다. 형성 온도는 200℃를 넘고 300℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃ 내지 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 250℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 혼합하는 산소는 0.01%를 넘고 또한 70%을 넘지 않는 것이 필요하다.
<실시예 3>
실시예 3을 도 6a 내지 도 6d를 참조하여 설명한다. 본 실시예에서는 성막 방지막을 이용하여 루테늄막이 선택적으로 피착됨으로써, 볼록형의 하부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 계속해서, 막 두께 50㎚의 TiN막으로 이루어지는 성막 방지막(4)용 층을 DC 반응성 스퍼터링법에 의해서 피착하였다. TiN막의 스퍼터 조건은 순도 99.99%의 Ti 타겟을 이용하고, 기판 온도는 500℃, 입사 전력은 12㎾, Ar/N2 유량비는 1/7, 압력은 1mTorr이다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 성막 방지막(4)용 층을, 캐패시터부 층간 절연막(3)용 층의 표면까지 드라이 에칭하여 성막 방지막(4)을 형성하였다. 또, 성막 방지막(4)의 에칭 가공 형상은 구멍이 타원통형이 되도록 하였다.
다음에, 레지스트 제거 후, 성막 방지막(4)을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다(도 6a). 이러한 방법에 의해, 하부 전극의 Ru막을 피착시키지 않은 영역, 즉 캐패시터부 층간 절연막(3)의 상면에 자기 정합적으로 성막 방지막(4)이 형성된다. 또, 캐패시터부 층간 절연막의 에칭 가공 형상은 구멍이 타원통형이 되도록 하였다. 그런 후에, Ru으로 이루어지는 하부 전극(5)을 화학적 기상 성장법에 의해서 피착하였다. Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실의 직전에서 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착된다. 상기 조건 하에서는 루테늄막 피착의 하지막 선택성이 생기기 때문에, 도 6b에 도시한 바와 같이, 구멍의 저면[Ru으로 이루어지는 플러그(1) 상과 SiO2로 이루어지는 플러그부 층간 절연막(2) 상]과 구멍의 내면에는 Ru막이 피착되지만, 캐패시터부 층간 절연막(3)의 상면[TiN막으로 이루어지는 성막 방지막(4) 상]에는 Ru막은 피착하지 않기 때문에, 층간 절연막의 구멍이 Ru에서 매립된다. 이러한 단계에서, 하부 루테늄 전극의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 성막 방지막의 TiN이 연마의 스토퍼가 된다. Ru막을 매립한 후에 성막 방지막(4)과 층간 절연막(3)을 제거하고, 볼록형 하부 루테늄 전극이 형성된다(도 6c). 여기서, 후 열 처리에 의해서 하부 루테늄 전극(5)이 변형하는 것을 막기 위해서 성막 방지막(4)과 층간 절연막(3)을 제거하기 전에 하부 루테늄 전극(5)을 열 처리에 의해서 소결하는 것이 바람직하다. 구체적으로는 불활성 분위기 중 예를 들면 아르곤 중에서 700℃, 1분간의 열 처리를 행하였다. 열 처리 온도는 유전체 산화막의 결정화를 위한 열 처리 온도보다도 고온인 것이 바람직하다.
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착한다(도 3d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3
)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)
3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 400℃, 압력은 0.5Torr이다. BST막 피착 후에, BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 30초간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C
5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고 Ru의 금속막이 피착된다.
상기 실시예 3을 이용하면, 볼록형의 하부 루테늄 전극을 용이하게 실현할 수 있다.
성막 방지막의 재료는 상기한 TiN막 뿐만 아니라, Ru보다도 산화물 생성 자유 에너지가 작은(절대치가 큰) 재료이면 좋고, 예를 들면, Ti, W, Ta, Pb 등의 금속이나 이들의 질화물이라도 동일한 효과가 얻어진다. 산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기한 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]뿐만 아니라, Ru(Cp)2[Ru(C5H5)2 : 비스(시클로 펜타 디에닐)루테늄]이나 Ru(MeCp)2[Ru(CH3C5H4)2 : 비스(메틸 시클로 펜타 디에닐)루테늄]이나 Ru(DPM)3[Ru{(CH3)3 CCOCH2COC(CH3)3}
3 : 루테늄 디피바로일 메탄] 등의 Ru의 유기 화합물 원료를 이용하면, 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
하부 Ru 전극의 피착 조건은 상기한 것 뿐만 아니라, SiO2막 상에는 막이 형성되지만 성막 방지막 상에는 형성되지 않는 하지 선택성이 생기는 조건으로 피착을 행하면, 상기한 효과가 얻어진다. 구체적으로는 압력은 0.1Torr를 넘고 또한 10Torr을 넘지 않는 것이 필요하다. 형성 온도는 200℃를 넘고 300℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃ 내지 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 250℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 분위기에 함유되는 산소는 0.01%을 넘고 또한 70%을 넘지 않는 농도로 하는 것이 필요하다.
<실시예 4>
실시예 4를 도 7a 내지 도 7d를 참조하여 설명한다. 본 실시예에서는 성막 방지막을 이용하여 루테늄막을 선택적으로 피착함으로써 루테늄 플러그가 형성된다.
우선, SiO2로 이루어지는 플러그부 층간 절연막(2)용 층 상에 막 두께 50㎚의 TiN막으로 이루어지는 성막 방지막(4)용 층을 DC 반응성 스퍼터링법에 의해서 피착하였다. TiN막의 스퍼터 조건은 순도 99.99%의 Ti 타겟을 이용하고, 기판 온도는 500℃, 입사 전력은 12㎾, Ar/N2 유량비는 1/7, 압력은 1mTorr이다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포 현상하고, 그것을 마스크로 하여 성막 방지막(4)용 층을 플러그부 층간 절연막(2)용 층의 표면까지 드라이 에칭하여 성막 방지막(4)을 형성하였다. 또, 성막 방지막(4)의 에칭 가공 형상은 구멍이 원통형이 되도록 하였다.
다음에, 레지스트 제거 후, 성막 방지막(4)을 마스크로 하여 플러그부 층간 절연막(2)용 층을 드라이 에칭하여 플러그부 층간 절연막(2)을 형성하였다(도 7a). 이러한 방법에 의해 플러그의 Ru막을 피착시키지 않는 영역, 즉 플러그부 층간 절연막(2)의 상면에 자기 정합적으로 성막 방지막(4)이 형성된다. 또, 플러그부 층간 절연막(2)의 에칭이 가공 형상은 구멍이 원통형이 되도록 하고, 이들 구멍을 플러그의 형성에 이용한다. 그런 후에, Ru으로 이루어지는 플러그(9)를 화학적 기상 성장법에 의해서 피착하였다. Ru 플러그의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고 Ru의 금속막이 피착한다. 이러한 조건 하에서는 루테늄막 피착의 하지막 선택성이 생기기 때문에, 도 7b에 도시한 바와 같이 구멍의 저면과 측면에는 Ru이 피착하지만, 플러그부 층간 절연막의 상면[TiN막으로 이루어지는 성막 방지막(4) 상]에는 Ru은 피착하지 않기 때문에, 층간 절연막의 개구부가 Ru으로 매립된다. 이러한 단계에서 루테늄 플러그의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 성막 방지막의 TiN이 연마의 스토퍼가 된다.
여기서, TiN막은 도전성이기 때문에, 플러그 간의 전기적인 분리를 할 수 없다. 그래서, Ru 플러그(9)를 피착 후에, 산화 열 처리를 행하였다. TiN은 Ru보다도 산화물 생성 자유 에너지의 절대치가 크기 때문에, Ru막을 산화시키지 않고서 TiN막만을 산화하여 비도전성으로 하는 것이 가능하다. 구체적으로는, 산소 가스 중에서 400℃, 10분간의 열 처리를 행하면, TiN막(4)은 산화되어 TiO2막(8)이 되어 절연화하지만, Ru막의 표면은, 산화되는 것인 벌크는 Ru 금속막대로 잔존한다. 이들의 공정에 의해 인접하는 플러그 간이 전기적으로 절연된 루테늄 플러그를 형성할 수 있다(도 7c).
그런 후에, 실시예 1과 마찬가지로하여 SiO2로 이루어지는 캐패시터부 층간 절연막(3)과, 루테늄으로 이루어지는 하부 전극(10)과, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 형성한다(도 7d).
상기 실시예 4를 이용하면, 매립에 의해서 루테늄 플러그를 용이하게 실현할 수 있다.
성막 방지막의 재료는 상기한 TiN막 뿐만 아니라, Ru보다도 산화물 생성 자유 에너지가 작은(절대치가 큰) 재료이면 되고, 예를 들면, Ti, W, Ta, Pb 등의 금속이나 이들의 질화물이라도 동일한 효과가 얻어진다. 산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기한 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]뿐만 아니라, Ru(Cp)2[Ru(C5H5)2 : 비스(시클로 펜타 디에닐)루테늄]이나 Ru(MeCp)2[Ru(CH3C5H4)2 : 비스(메틸 시클로 펜타 디에닐)루테늄]이나 Ru(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}
3 : 루테늄 디피바로일 메탄] 등의 Ru의 유기 화합물 원료를 이용하면 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
Ru 플러그의 피착 조건은 상기한 것 뿐만 아니라, SiO2막 상에는 막이 형성 되지만 성막 방지막 상에는 형성되지 않는 하지 선택성이 생기는 조건으로 피착을 행하면 상기한 효과가 얻어진다. 구체적으로는 압력은 0.1Torr을 넘고 또한 10Torr를 넘지 않는 것이 필요하다. 형성 온도는 200℃를 넘고 300℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃에서 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 250℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 분위기에 함유되는 산소는 0.01%을 넘고 또한 70%을 넘지 않는 농도로 하는 것이 필요하다.
<실시예 5>
실시예 5를 도 8a 내지 도 8d를 참조하여 설명한다. 본 실시예에 있어서는 실시예 4와 마찬가지로, 성막 방지막을 이용하여 루테늄막을 선택적으로 피착함으로써 루테늄 플러그가 형성되지만, 성막 방지막을 제거하는 점이 실시예 4와 다르다.
도 8a 및 도 8b는 도 7a 및 도 7b와 마찬가지의 구조를 나타내고 도 7b에 도시되는 구조를 얻기 위한 공정은 도 7b의 구조를 얻기 위한 공정과 동일해도 된다. 따라서 그들 공정의 기재는 생략하고 그 이후의 공정부터 기재한다.
실시예 4에 있어서 진술한 바와 같이 도 7b에 도시되는 구조에 있어서, TiN막은 도전성이기 때문에, 플러그 간의 전기적인 분리를 할 수 없다. 그래서, 본 실시예에서는 Ru 플러그(9)를 피착 후에, TiN막(4)을 제거하였다. TiN막(4)은 Cl2
가스에 의해서 증기압이 높은 염화 티탄이 형성되기 때문에 에칭되지만, Ru 플러그(9)는 Cl2 가스에 대한 반응성이 상대적으로 낮기 때문에 에칭되지 않는다. 그 때문에, Ru 플러그(9)를 남겨서 TiN막(4)만을 제거하는 것이 가능하다. 이러한 단계에서는 루테늄 플러그의 표면이 플러그부 층간 절연막의 표면보다 상부로 돌출되어 있기 때문에, 플러그의 표면을 화학적 기계적 연마법에 의해서 평탄화하는 것이 바람직하다. 이상의 공정에 의해, 루테늄의 매립 플러그(9)가 완성된다(도 8c).
그런 후에, 실시예 2와 마찬가지로하여 SiO2로 이루어지는 캐패시터부 층간 절연막(3)과, 루테늄으로 이루어지는 하부 전극(10)과, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 형성한다(도 8d).
상기 실시예 5를 이용하면, 매립에 의해서 루테늄 플러그를 용이하게 실현할 수 있다.
성막 방지막의 재료는, 상기한 TiN막 뿐만 아니라, Ru보다도 산화물 생성 자유 에너지가 작은(절대치가 크다) 재료이면 좋고, 예를 들면, Ti, W, Ta, Pb 등의 금속이나 이들의 질화물이라도 동일한 효과가 얻어진다. 산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원 료는 상기한 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
Ru 플러그의 피착 조건은 상기한 것 뿐만 아니라, 실시예 4에 대하여 진술한 조건과 동일해도 된다.
<실시예 6>
실시예 6을 도 9a 내지 도 9d를 참조하여 설명한다. 본 실시예에서는 스퍼터법과 화학적 기상 성장법의 2 단계에서 루테늄막을 선택적으로 피착함으로써 볼록형 하부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다. 에칭 가공 형상은 구멍이 타원통형이 되도록 하고, 구멍을 하부 전극으로서 이용한다. 레지스트 제거 후, 막 두께 25㎚ 상당의 스퍼터링법에 의한 하부 Ru 전극(11)을 피착하였다. Ru막의 스퍼터 조건은 순도 99.99%의 Ru 타겟을 이용하여, 기판 온도는 300℃, 입사 전력은 1㎾, 압력은 1mTorr이다. 스퍼터법은 단차 피복성이 뒤떨어지기 때문에, 막 두께의 분포를 강 조하여 나타내면 구멍의 측면과 저면은 막 두께가 얇아져서, 도 9a에 도시하는 형상이 된다. 다음에, 화학적 기계적 연마법에 의해서, 캐패시터부 층간 절연막(3)의 상면에 형성되어 있는 Ru막을 제거한다(도 9b). 이러한 방법에 의해, 화학적 기상 성장법에 의해서 Ru막을 매립하고자 하는 영역, 즉 캐패시터부 층간 절연막(3)의 구멍의 측면 및 저면에 하지가 되는 Ru막을 형성할 수 있다. 여기서, 화학적 기계적 연마법에 의해서 Ru막을 제거할 때, 캐패시터부 층간 절연막의 표면부에 Si3N4등의 스토퍼를 형성해두는 것이 바람직하다. 상기 스토퍼는 화학적 기계적 연마 후에 제거해도 되며 그대로 남겨두어도 지장은 없다. 또한, 화학적 기계적 연마 시에 캐패시터부 층간 절연막(3)의 구멍에 파티클이 떨어지는 것을 막기 위해서 실리콘 산화막을 매립해두는 것이 바람직하다. 상기 실리콘 산화막은 화학적 기계적 연마 후에 제거할 필요가 있다. 상술한 화학적 기계적 연마법에 의한 Ru막의 제거 후에 화학적 기상 성장법에 의한 하부 루테늄 전극(12)을 피착하였다. Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4
) : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고 Ru의 금속막이 피착한다. 상기 조건 하에서는 루테늄막 피착의 하지 선택성이 생기기 때문에, 도 9c에 도시한 바와 같이, 구멍의 저면과 측면에는 Ru막이 피착되지만, 캐패시터부 층간 절연막의 상면에는 Ru막은 피착하지 않기 때문에, 층간 절연막(3)의 구멍이 Ru으로 매립된다. 이러한 단계에서, 하부 루테늄 전극(12)의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 전술한 Si3N4막을 남겨두면 연마의 스토퍼가 된다. 루테늄막(12)을 매립한 후, 캐패시터부 층간 절연막(3)을 제거하면, 볼록형의 하부 루테늄 전극(12)을 형성할 수 있다. 여기서, 후 열 처리에 의해서 하부 루테늄 전극이 변형하는 것을 막기 위해서, 캐패시터부 층간 절연막(3)을 제거하기 전에 하부 루테늄 전극을 열 처리에 의해서 소결하는 것이 바람직하다. 구체적으로는 불활성 분위기 중, 예를 들면 아르곤 중에서 700℃, 1분간의 열 처리를 행하면 된다. 열 처리 온도는 유전체 산화막의 결정화 열 처리 온도보다도 고온인 것이 바람직하다.
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착한다(도 9d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 400℃, 압력은 0.5Torr이다. BST막 피착 후에 BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 20초간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, 막은 산화되지 않고 Ru의 금속막이 피착된다.
상기 실시예 6을 이용하면 볼록형의 하부 루테늄 전극을 용이하게 실현할 수 있다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
하부 루테늄 전극의 피착 조건은 상기한 것 뿐만 아니라, Ru막 상에는 막이 형성되지만 SiO2 상에는 형성되지 않는 하지 선택성이 생기는 조건으로 피착을 행하면 상기한 효과가 얻어진다. 구체적으로는, 압력은 0.1Torr를 넘고 또한 10Torr을 넘지 않는 것이 필요하다. 형성 온도는 150℃를 넘고 300℃를 넘지 않는 것이 필 요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃에서 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 200℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 분위기에 함유되는 산소는 0.01%을 넘고 또한 70%을 넘지 않는 농도로 하는 것이 필요하다.
<실시예 7>
실시예 7을 도 10a 내지 도 10d를 참조하여 설명한다. 본 실시예에서는 스퍼터법과 화학적 기상 성장법의 2 단계에서 루테늄막을 선택적으로 피착함으로써 루테늄 플러그가 형성된다.
우선, SiO2로 이루어지는 플러그부 층간 절연막(2)용 층상을 형성하였다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 플러그부 층간 절연막(2)용 층을 드라이 에칭하여 플러그부 층간 절연막(2)을 형성하였다. 또한, 플러그부 층간 절연막의 에칭 가공 형상은 구멍이 원통형이 되도록 하고, 구멍을 플러그로서 이용한다. 레지스트 제거 후, 막 두께 5㎚ 상당의 스퍼터링법에 의해 루테늄(13)을 피착하였다. Ru막의 스퍼터 조건은 순도 99.99%의 Ru 타겟을 이용하고, 기판 온도는 300℃, 입사 전력은 1㎾, 압력은 1mTorr이다. 스퍼터법은 단차 피복성이 뒤떨어지기 때문에, 구멍의 측면과 저면은 막 두께가 얇아져서, 도 10a에 도시하는 형상이 된다. 물론, 스퍼터 형성막의 두께가 5㎚로 얇기 때문에 도면은 강조도이다.
다음에, 화학적 기계적 연마법에 의해서, 플러그부 층간 절연막(3)의 상면에 형성되어 있는 Ru막을 제거하였다(도 10b). 이러한 방법에 의해, 화학적 기상 성장법에 의해서 Ru막을 매립하고자 하는 영역, 즉 플러그부 층간 절연막(2)의 개구부에 하지가 되는 Ru막을 형성할 수 있다. 여기서, 화학적 기계적 연마법에 의해서 Ru막을 제거할 때, 플러그부 층간 절연막의 표면부에 Si3N4 등의 스토퍼를 형성해두는 것이 바람직하다. 상기 스토퍼는 화학적 기계적 연마 후에 제거하여도 되며, 그대로 남겨두어도 지장은 없다. 또한, 화학적 기계적 연마 시에 플러그부 층간 절연막(2)의 구멍에 파티클이 떨어지는 것을 막기 위해서 실리콘 산화막을 매립해두는 것이 바람직하다. 상기 실리콘 산화막은 화학적 기계적 연마 후에 제거할 필요가 있다. 화학적 기계적 연마법에 의한 Ru막의 제거 후에 화학적 기상 성장법에 의한 루테늄 플러그(14)를 피착하였다. Ru 플러그의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4) : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착된다. 상기 조건 하에서는 루테늄막 피착의 하지막 선택성이 생기기 때문에, 도 10c에 도시한 바와 같이, 구멍의 저면과 측면에는 Ru막이 피착하지만, 플러그부 층간 절연막의 상면에는 Ru막은 피착하지 않기 때문에, 층간 절연막의 구멍이 Ru으로 매립된다. 이러한 단계에서, 루테늄 플러그의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 전술한 Si3N4막을 남겨두면 연마의 스토퍼가 된다.
그런 후에, 실시예 2와 마찬가지로하여 SiO2로 이루어지는 캐패시터부 층간 절연막(3)과, 루테늄으로 이루어지는 하부 전극(10)과, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 형성하였다(도 10d).
상기 실시예 7을 이용하면, 매립에 의해서 루테늄 플러그를 용이하게 실현할 수 있다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
Ru 플러그의 피착 조건은 상기한 실시예 4에 대하여 진술한 조건과 동일해도 된다.
<실시예 8>
실시예 8을 도 11a 내지 도 11d를 참조하여 설명한다. 본 실시예에서는 화 학적 기상 성장법으로 루테늄막을 2단계로 피착함으로써 볼록형의 하부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다. 에칭 가공 형상은, 구멍이 타원통형이 되도록 하고, 구멍을 하부 전극의 형성에 이용한다. 레지스트를 제거한 후, 화학적 기상 성장법에 의한 제1 하부 루테늄 전극(15)을 전면에 피착된다(도 11a). Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4
)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고 피착 온도는 230℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착된다. 다음에, 화학적 기계적 연마법에 의해서, 캐패시터부 층간 절연막(3)의 상면에 형성되어 있는 Ru막을 제거하였다(도 11b). 이러한 방법에 의해 화학적 기상 성장법에 의해서 Ru막을 매립하고자 하는 영역, 즉 캐패시터부 층간 절연막(3)의 구멍의 내면 및 저면에 하지 가 되는 Ru막을 형성할 수 있다. 여기서, 화학적 기계적 연마법에 의해서 Ru막을 제거할 때, 캐패시터부 층간 절연막의 표면부에 Si3N4 등의 스토퍼를 형성해두는 것이 바람직하다. 상기 스토퍼는 화학적 기계적 연마 후에 제거해도 되며, 그대로 남겨두어도 지장은 없다. 또한, 화학적 기계적 연마 시에, 캐패시터부 층간 절연막(3)의 구멍에 파티클이 떨어지는 것을 막기 위해서 실리콘 산화막을 매립해두는 것이 바람직하다. 상기 실리콘 산화막은 화학적 기계적 연마 후에 제거할 필요가 있다. 또한, 이러한 단계에서, 열 처리에 의해서 제1 하부 루테늄 전극을 소결해두는 것이 바람직하다. 열 처리 조건은, 예를 들면, 아르곤 분위기 중에서, 700℃, 1분간 정도로 좋다. 화학적 기계적 연마법에 의한 Ru막의 제거 후에 화학적 기상 성장법에 의한 제2 하부 루테늄 전극(16)을 피착하였다. Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2
: 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다.
원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도인 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru의 금속막이 피착된다. 상기 조건 하에서는 루테늄막 피착의 하지 선택성이 생기기 때문에, 도 11c에 도시한 바와 같이 구멍의 저면과 측면에는 Ru막이 피착하지만, 캐패시터부 층간 절연막(3)의 상면에는 Ru막은 피착하지 않기 때문에, 층간 절연막의 구멍이 Ru으로 매립된다. 이러한 단계에서, 하부 루테늄 전극의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 전술한 Si3N4막을 남겨두면 연마의 스토퍼가 된다. 루테늄막을 매립한 후, 캐패시터부 층간 절연막(3)을 제거하면 볼록형의 하부 루테늄 전극을 형성할 수 있다. 여기서, 후 열 처리에 의해서 하부 루테늄 전극이 변형하는 것을 막기 위해서, 캐패시터부 층간 절연막(3)을 제거하기 전에 하부 루테늄 전극을 열 처리에 의해서 소결하는 것이 바람직하다. 구체적으로는, 불활성 분위기 중, 예를 들면 아르곤 중에서, 700℃, 1분간의 열 처리를 행하면 된다. 열 처리 온도는 유전체 산화막의 결정화 열 처리 온도보다도 고온인 것이 바람직하다.
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착된다(도 11d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3
)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)
3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 350℃, 압력은 0.5Torr이다. BST막 피착 후에, BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 1분간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C
5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법 에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, 막은, 산화되지 않고, Ru 금속막이 피착된다.
상기 실시예 8을 이용하면, 볼록형의 하부 루테늄 전극을 용이하게 실현할 수 있다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원료는 상기한 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
제2 하부 루테늄 전극(16)의 피착 조건은 상기한 것 뿐만 아니라, Ru막 상에는 막이 형성되지만 SiO2 상에는 형성되지 않은 하지 선택성이 생기는 조건으로 피착을 행하면 상기한 효과가 얻어진다. 구체적으로는, 압력은 0.1Torr을 넘어서 또는 10Torr를 넘지 않는 것이 필요하다. 형성 온도는 150℃를 넘고 300℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃ 내지 100℃ 고온측으로 시프트하기 때문에, 형 성 온도는 200℃를 넘고 400℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 분위기 중에 함유되는 산소는, 0.01%를 넘고 또한 70%을 넘지 않는 농도로 하는 것이 필요하다.
<실시예 9>
실시예 9를 도 12a 내지 도 12d를 참조하여 설명한다. 본 실시예에서는 실시예 8과 마찬가지로 화학적 기상 성장법으로 루테늄막을 2 단계로 피착함으로써 볼록형의 하부 루테늄 전극이 형성되지만 성막 방지층을 이용하는 점이 실시예 8과 다르다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에, 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 계속해서, 막 두께 50㎚의 TiN막으로 이루어지는 성막 방지막(4)용 층을 DC 반응성 스퍼터링법에 의해서 피착하였다. TiN막의 스퍼터 조건은 순도 99.99%의 Ti 타겟을 이용하여, 기판 온도는 500℃, 입사 전력은 12㎾, Ar/N2 유량비는 1/7, 압력은 1mTorr이다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 성막 방지막(4)용 층을 캐패시터부 층간 절연막(3)용 층의 표면까지 드라이 에칭하여 성막 방지막(4)을 형성하였다. 또, 성막 방지막(4)의 에칭 가공 형상은 구멍이 타원통형이 되도록 하였다. 다음에, 레지스트 제거 후, 성막 방지막(4)을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다(도 12a). 이러한 방법에 의해, 하부 전극의 Ru막을 피착시키지 않은 영역, 즉 캐패시터부 층간 절연막(3)의 상면에 자기 정합적으로 성막 방지막(4)을 형성할 수 있다. 또, 캐패시터부 층간 절연막(4)의 에칭 가공 형상은 구멍이 타원통형이 되도록 하고, 구멍의 저면 및 측면을 캐패시터의 하부 전극의 형성에 이용한다.
그런 후에, 막 두께 50㎚의 화학적 기상 성장법에 의한 제1 하부 루테늄 전극(15)을 피착하였다. Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5
C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru 금속막이 피착된다. 상기 조건 하에서는 루테늄막 피착의 하지막 선택성이 생기기 때문에, 도 12b에 도시한 바와 같이, 구멍의 저면[Ru으로 이루어지는 플러그(1) 상과 SiO2로 이루어지는 플러그부 층간 절연막(2) 상]과 구멍의 내면에는 Ru막이 피착하지만, 캐패시터부 층간 절연막의 상면[TiN막으로 이루어지는 성막 방지막(4) 상]에는 Ru막은 피착하지 않는다. 이러한 단계에서 성막 방지층(4)을 제거해도 되며, 후술하는 제2 하부 루테늄 전극을 형성 후에 제거해도 된다. 또한, 이러한 단계에서 열 처리에 의해서 제1 하부 루테늄 전극을 소결해두는 것이 바람직하다. 열 처리 조건은 예를 들면, 아르곤 분위기 중에서, 700℃, 1분간 정도로 좋다.
다음에, 화학적 기상 성장법에 의한 제2 하부 루테늄 전극(16)을 피착하였다. Ru 하부 전극의 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H
4) : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고 Ru 금속막이 피착한다. 상기 조건 하에서는 루테늄막 피착의 하지 선택성이 생기기 때문에, 도 12c에 도시한 바와 같이, 구멍의 저면과 측면에는 Ru가 피착되지만, 캐패시터부 층간 절연막의 상면에는 Ru은 피착하지 않기 때문에, 층간 절연막의 구멍이 Ru으로 매립된다. 이러한 단계에서, 하부 루테늄 전극의 표면을 화학적 기계적 연마법에 의해서 평탄화해도 된다. 그런 경우에, 성막 방지층(4)이 남게 되므로 연마의 스토퍼가 된다. 루테늄을 매립한 후, 캐패시터부 층간 절연막(3)을 제거하면, 볼록형 하부 루테늄 전극을 형성할 수 있다. 여기서, 후 열 처리에 의해서 하부 루테늄 전극이 변형하는 것을 막기 위해서 캐패시터부 층간 절연막(3)을 제거하기 전에 하부 루테늄 전극을 열 처리에 의해서 소결하는 것이 바람직하다. 구체적으로는, 불활성 분위기 중 예를 들면 아르곤 중에서 700℃, 1분간의 열 처리를 행하면 된다. 열 처리 온도는 유전체 산화막의 결정화 열 처리 온도보다도 고온인 것이 바람직하다.
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 의해서 순차 피착하였다(도 12d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3
)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)
3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 410℃, 압력은 0.5Torr이다. BST막 피착 후에 BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 1분간이다. BST막의 열 처리 후에 피착한 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C
5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, 막은 산화되지 않고, Ru 금속막이 피착된다.
상기 실시예 9를 이용하면, 볼록형의 하부 루테늄 전극을 용이하게 실현할 수 있다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 하부 전극 및 상부 전극의 재료는 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 상술한 하부 및 상부 전극을 형성하기 위한 화학적 기상 성장법의 원 료는 상기 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
제2 하부 루테늄 전극(16)의 피착 조건은 상기한 것 뿐만 아니라, 실시예 8에 대하여 진술한 조건과 동일해도 된다.
<실시예 10>
실시예 10을 도 13a 내지 도 13c를 참조하여 설명한다. 본 실시예에서는 스퍼터법과 화학적 기상 성장법의 2 단계로 상부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절연막(2) 상에 하부 루테늄 전극(5)과, 예를 들면 BST로 이루어지는 산화물 유전체(6)를 형성하였다. 하부 전극은 실시예 3, 6, 8 혹은 9에서 설명한 바와 같은 화학적 기상 성장법으로 Ru막을 구멍에 매립하는 공정을 이용하여 형성한다. BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH
3)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH
3)3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을, 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 400℃, 압력은 0.5Torr이다. BST막 피착 후에 BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은 산소 기류 중에서 600℃, 1분간이다(도 13a).
계속해서, 막 두께 5㎚ 상당의 스퍼터링법에 의해 제1 상부 루테늄 전극(17) 을 피착하였다. Ru막의 스퍼터 조건은 순도 99.99%의 Ru 타겟을 이용하여, 기판 온도는 실온, 입사 전력은 1㎾, 압력은 1mTorr이다. 스퍼터법은 단차 피복성이 뒤떨어지기 때문에, 과장하여 나타내면 단차의 저부는 막 두께가 얇아져서 도 13b에 도시하는 형상이 된다.
다음에, 화학적 기상 성장법에 의해 제2 상부 루테늄 전극(18)을 피착하였다. 피착 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)
2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위해서, 캐리어 가스인 Ar에 대하여 1%의 농도인 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru 금속막이 피착된다. 화학적 기상 성장법은 피복성에 우수하기 때문에, 단차의 저부에도 충분한 두께의 Ru막을 형성할 수 있다(도 13c).
스퍼터링법에 의한 제1 상부 루테늄 전극(17)을 형성하지 않고, 산화물 유전체(6) 상에 직접 화학적 기상 성장법에 의한 제2 상부 루테늄 전극(18)을 형성하면, 열에 의해서 산화물 유전체막의 표면에 산소 결손이 생겨서 캐패시터의 누설 전류가 증대한다. 동시에, 전극의 형성 분위기 자체가 유전체 계면을 오염하고, 캐패시터 특성을 열화시킨다. 그 때문에, 본 실시예와 같이 스퍼터링법에 의해서 저온으로 상부 전극을 형성하고, 그런 후 화학적 기상 성장법에 의해서 상부 전극을 완성하는 공정이 바람직하다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 상부 전극의 재료는 상기한 루테늄뿐만 아니라 백금, 이리듐을 이용할 수 있다.
또한, 상술한 제2 상부 전극 형성을 위한 화학적 기상 성장법의 원료는 상기 실시예 4에 대하여 진술한 Ru의 유기 화합물의 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석하여도 동일한 효과가 얻어진다.
화학적 기상 성장법에 의한 상부 루테늄 전극(18)의 피착 조건은 상기한 것 뿐만 아니라, Ru막 상에는 막이 형성되는 조건으로 피착을 행하면, 상기한 효과가 얻어진다. 구체적으로는 압력은 0.1Torr을 넘고 또한 10Torr를 넘지 않는 것이 필요하다. 형성 온도는 150℃를 넘고 350℃를 넘지 않는 것이 필요하다. 다만, Ru 원료를 에테르 화합물 용매에 희석한 경우에는 Ru의 선택성이 얻어지는 조건이 50℃에서 100℃ 고온측으로 시프트하기 때문에, 형성 온도는 200℃를 넘고 450℃를 넘지 않는 것이 필요하다. 또한, 원료의 분해를 촉진시키기 위해서 분위기에 함유되는 산소는 0.01%을 넘고 또한 70%를 넘지 않는 농도로 하는 것이 필요하다.
<실시예 11>
실시예 11을 도 14a 내지 도 14d를 참조하여 설명한다. 본 실시예에서도 스퍼터법과 화학적 기상 성장법의 2단계로 루테늄막을 선택적으로 피착함으로써 오목형의 하부 루테늄 전극이 형성된다.
우선, Ru으로 이루어지는 플러그(1) 및 SiO2로 이루어지는 플러그부 층간 절 연막(2) 상에 막 두께 400㎚의 SiO2로 이루어지는 캐패시터부 층간 절연막(3)용 층을 모노실란 가스를 원료로 하는 플라즈마 CVD법에 의해서 피착하였다. 그런 후에, 주지의 포토리소그래피법에 의해서 레지스트를 도포, 현상하고, 그것을 마스크로 하여 캐패시터부 층간 절연막(3)용 층을 플러그(1)의 표면까지 드라이 에칭하여 캐패시터부 층간 절연막(3)을 형성하였다. 에칭 가공 형상은 구멍이 타원통형이 되도록 하고, 구멍을 하부 전극으로서 이용한다. 레지스트 제거 후, 막 두께 20㎚ 상당의 스퍼터링법에 의해 제1 하부 Ru 전극(11)을 피착하였다. Ru막의 스퍼터 조건은 순도 99.99%의 Ru 타겟을 이용하고, 기판 온도는 300℃, 입사 전력은 1㎾, 압력은 1mTorr이다. 스퍼터법은 단차 피복성이 뒤떨어지기 때문에, 막 두께의 분포를 강조하여 나타내면 구멍의 측면과 단면은 막 두께가 얇아져서, 도 14a에 도시하는 형상이 된다. 다음에, 화학적 기계적 연마법에 의해서, 캐패시터부 층간 절연막(3)의 상면에 형성되어 있는 Ru막을 제거한다(도 14b).
이러한 방법에 의해, 화학적 기상 성장법에 의해서 Ru막을 선택적으로 피착하고자 하는 영역, 즉 캐패시터부 층간 절연막(3)의 측면 및 저면부에 하지가 되는 Ru막을 형성할 수 있다. 여기서, 화학적 기계적 연마법에 의해서 Ru막을 제거할 때, 캐패시터부 층간 절연막(3)의 표면부에 Si3N4 등의 스토퍼를 형성해두는 것이 바람직하다. 상기 스토퍼는 화학적 기계적 연마 후에 제거해도 되고, 그대로 남겨두어도 지장은 없다. 또한, 화학적 기계적 연마 시에 캐패시터부 층간 절연막(3)의 구멍에 파티클이 떨어지는 것을 막기 위해서 실리콘 산화막을 매립해두는 것이 바람직하다. 상기 실리콘 산화막은 화학적 기계적 연마 후에 제거할 필요가 있다. 상기 화학적 기계적 연마법에 의한 Ru막의 제거 후에 화학적 기상 성장법에 의한 제2 하부 루테늄 전극(12)을 피착하였다. 제2 Ru 하부 전극의 피착 조건은, 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 200℃, 압력은 0.5Torr이다. 원료의 분해를 촉진하기 위하여, 캐리어 가스인 Ar에 대하여 1%의 농도의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, RuO2막은 형성되지 않고, Ru 금속막이 피착한다. 상기 조건 하에서는 루테늄막 피착의 하지 선택성이 생기기 때문에, 도 14c에 도시한 바와 같이, 구멍의 저면과 측면(내면)에는 Ru이 피착하지만, 캐패시터부 층간 절연막(3)의 상면에는 Ru은 피착하지 않다. 여기서, 후 열 처리에 의해서 제2 하부 루테늄 전극(12)이 변형하는 것을 막기 위해서 하부 루테늄 전극을 열 처리에 의해서 소결하는 것이 바람직하다. 구체적으로는, 불활성 분위기 중 예를 들면 아르곤 중에서 700℃, 1분간의 열 처리를 행하면 된다. 열 처리 온도는 유전체 산화막의 결정화 열 처리 온도보다도 고온인 것이 바람직하다.
그런 후에, BST막으로 이루어지는 산화물 유전체(6)와 Ru막으로 이루어지는 상부 전극(7)을 화학적 기상 성장법에 따라서 순차 피착하였다(도 14d). BST막의 피착 조건은 Ba 원료로서 Ba(DPM)2[Ba{(CH3)3CCOCH2COC(CH3)3}3 : 바륨 디피바로일 메탄], Sr 원료로서 Sr(DPM)2[Sr{(CH3)3CCOCH2COC(CH3)3}3 : 스트론튬 디피바로일 메탄], Ti 원료로서 Ti(OC3H7)4(트리 이소프로폭사이드 티타늄)을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 400℃, 압력은 0.5Torr이다. BST막 피착 후에 BST막의 결정화를 촉진시키기 위해서 열 처리를 행하였다. 열 처리 조건은, 산소 기류 중에서 600℃, 20초간이다. BST막의 열 처리 후에 피착된 상부 전극의 Ru의 성장 조건은 원료의 Ru(EtCp)2[Ru(C2H5C5H4)2 : 비스(에틸 시클로 펜타 디에닐)루테늄]을 캐리어 가스로서 Ar을 이용하는 액체 버블링법에 의해서 공급하고, 피착 온도는 230℃, 압력은 0.5Torr이다. 다만, 캐리어 가스인 Ar에 대하여 10%의 O2 가스를 성막실 직전에 Ru 원료와 혼합시켰다. 또, 막은 산화되지 않고, Ru 금속막이 피착한다.
상기 실시예 11을 이용하면, 오목형의 하부 루테늄 전극을 형성하는 공정에서 루테늄막의 피착 후에 스퍼터 에칭법에 의해서 캐패시터 간의 전기적인 분리를 행하는 공정을 생략할 수 있다.
산화물 유전체막의 재료는 상기한 티탄산 바륨 스트론튬뿐만 아니라, 탄탈 산화물, 티탄산 스트론튬, 티탄산 지르콘산 납, SBT 강유전체를 이용할 수 있다. 상부 전극의 재료는 상기한 루테늄뿐만 아니라, 백금, 이리듐을 이용할 수 있다.
또한, 상술한 제2 하부 전극 및 상부 전극 형성을 위한 화학적 기상 성장법의 원료는 상기 실시예 4에 대하여 진술한 Ru의 유기 화합물 재료 중 어느 하나를 이용해도 동일한 효과가 얻어진다. 또한, 상기한 원료를 에테르 화합물 용매에 희석해도 동일한 효과가 얻어진다.
하부 루테늄 전극(12)의 피착 조건은 상기한 것 뿐만 아니라, 실시예 8에 대하여 진술한 조건과 동일해도 된다.
<실시예 12>
실시예 12를 도 15에서 설명한다. 이것은 실시예 1에서 설명한 성막 방지막의 TiN막이 형성되어 있지 않은 영역에, 하부 전극의 Ru막을 선택적으로 피착시키고, 그런 후 성막 방지막의 TiN막을 비도성으로 함으로써 캐패시터 간의 전기적인 분리를 행하는 공정을 이용하여 용량 기억 소자를 제작한 것이다.
Si 기판(19)에 열 산화에 의한 소자 분리 영역(20)과 이온 주입에 의한 확산층(21)을 형성하고, 그 위에 poly-Si(22)와 WSi2(23)의 적층으로 이루어지는 워드선을 형성하였다. 그런 후에, Si3N4로 이루어지는 배리어층(25) 상에 poly-Si(26)과 WSi2(27)의 적층으로 이루어지는 비트선을 형성하였다. 또한, SiO2로 이루어지는 플러그부 층간 절연막(30) 간에 poly-Si으로 이루어지는 플러그(24)와, TiN으로 이루어지는 플러그(28)와 Ru으로 이루어지는 플러그(29)를 형성하였다. 상기 적층 플러그에 의해, 트랜지스터의 확산층(21)과 캐패시터의 하부 전극(33)을 전기적으로 접속한다. 그런 후에, 실시예 1에서 설명한 공정을 이용하여, SiO2로 이루어지는 캐패시터부 층간 절연막(31), TiO2로 이루어지는 분리층(32), Ru으로 이루어지는 하부 전극(33), BST로 이루어지는 용량 절연막(34), Ru으로 이루어지는 상부 전극(35)을 형성하였다. 캐패시터의 상부에 SiO2로 이루어지는 배선부 층간 절연막(36)과, W으로 이루어지는 제2 배선층(37)을 형성하였다. 상기 용량 기억 소자의 메모리 동작을 확인한 바, 원하는 특성이 얻어지는 것이 확인되었다.
여기서는, 실시예 1에서 설명한 성막 방지막이 형성되어 있지 않은 영역에 화학적 기상 성장법에 의해서 하부 루테늄 전극을 선택적으로 피착시키고, 그런 후 성막 방지막을 비도전성으로 함으로써 캐패시터 간의 전기적인 분리를 행하는 공정을 이용하여 용량 기억 소자를 제작하였다. 상기한 것 뿐만 아니라, 실시예 2에서 설명한 성막 방지막이 형성되어 있지 않은 영역에, 화학적 기상 성장법에 의해서 하부 루테늄 전극을 선택적으로 피착시키고, 그런 후 성막 방지막을 선택적으로 제거함으로써 캐패시터 간의 전기적인 분리를 행하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 3에서 설명한 성막 방지막이 형성되지 않은 영역에, 화학적 기상 성장법에 의한 하부 루테늄 전극을 선택적으로 피착시켜서 구멍을 매립함으로써 볼록형의 하부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 4에서 설명한 성막 방지막이 형성되어 있지 않은 영역에, 화학적 기상 성장법에 의한 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 플러그를 형성하고, 그런 후에 성막 방지막을 비도전성함으로써 플러그 간의 전기적인 분리를 행하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 5에서 설명한 성막 방지막이 형성되어 있지 않은 영역에 화학 적 기상 성장법에 의해서 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 플러그를 형성하고, 그런 후에 성막 방지막을 선택적으로 제거함으로써 플러그 간의 전기적인 분리를 행하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 6에서 설명한 스퍼터법에 의한 Ru막이 형성되어 있는 영역에 화학적 기상 성장법에 의한 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 볼록형의 하부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 7에서 설명한 스퍼터법에 의한 Ru막이 형성되어 있는 영역에 화학적 기상 성장법에 의한 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 플러그를 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 11에서 설명한 스퍼터법에 의한 Ru막이 형성되어 있는 영역에 화학적 기상 성장법에 의한 루테늄막을 선택적으로 피착시켜서, 오목형 즉 박막의 하부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 8에서 설명한 화학적 기상 성장법에 의한 제1 루테늄막이 형성되어 있는 영역에, 화학적 기상 성장법에 의한 제2 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 볼록형의 하부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 9에서 설명한 성막 방지막이 형성되어 있지 않은 영역에 화학적 기상 성장법에 의한 제1 루테늄막을 선택적으로 피착시키고, 그런 후에, 제1 루테늄막이 형성되어 있는 영역에, 화학적 기상 성장법에 의한 제2 루테늄막을 선택적으로 피착시켜서 구멍을 매립함으로써 볼록형의 하부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
또한, 실시예 10에서 설명한 산화물 유전체막 상에 스퍼터법에 의한 Ru막을 형성하고, 그런 후에 Ru막이 형성되어 있는 영역에 화학적 기상 성장법에 의한 루테늄막을 피착시켜서 상부 전극을 형성하는 공정을 이용하여 용량 기억 소자를 제작하여도 원하는 메모리 동작의 특성이 얻어졌다.
상술한 바와 같이, Ru 하부 전극으로서 이용하는 캐패시터에 있어서, 자기 정합적으로, 캐패시터 간의 전기적인 분리가 가능해지기 때문에, 스퍼터 에칭에 의해서 하부 전극을 가공하는 공정을 생략할 수 있다. 또한, 매립형의 볼록형의 하부 전극이나 플러그 또한 상부 전극의 형성도 용이해진다. 그에 따라, 반도체 용량 소자의 미세화에 따른 고집적화, 공정 간략화에 의한 수율의 향상, 공정수 삭감에 의한 저비용화 등을 실현할 수 있다.
Claims (33)
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 상에, 성막 방지막을 형성하는 공정과,상기 성막 방지막을 관통하여 상기 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 성막 방지막을 이용하여, 상기 절연막 내의 구멍 각각의 내면 및 저면 상에만 화학적 기상 성장에 의해 제1 도전막을 형성하는 공정과,상기 제1 도전막 상 및 상기 성막 방지막 상에 유전체막을 상기 제1 도전막의 재료가 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 도전막을 형성하는 공정을 포함하고,상기 제1 도전막의 재료는 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 도전막과, 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 유전체막은 산화물인 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 성막 방지막은 Ti의 산화물, W의 산화물 혹은 Ta의 산화물로 이루어지는 반도체 장치의 제조 방법.
- 제1항에 있어서,상기 성막 방지막은 Ti, W, Ta, TiN 혹은 WN으로 이루어지는 도전성의 성막 방지막인 반도체 장치의 제조 방법.
- 제4항에 있어서,상기 도전성의 성막 방지막을 산화시켜, 비도전성으로 하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제4항에 있어서,상기 제1 도전막의 형성 공정과 상기 유전체막의 형성 공정 사이에 상기 도전성의 성막 방지막을 제거하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서,제1 도전막의 형성 공정은 산화성 가스를 0.1% 이상 70% 이하의 농도로 포함하는 분위기 중에서 행해지는 반도체 장치의 제조 방법.
- 제1항에 있어서,제1 도전막의 형성 공정은 200℃ 이상 450℃ 이하의 온도로 행해지는 반도체 장치의 제조 방법.
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 상에, 성막 방지막을 형성하는 공정과,상기 성막 방지막을 관통하여 상기 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 성막 방지막을 이용하여, 상기 절연막 내의 구멍을 화학적 기상 성장에 의해, 제1 도전 재료로 매립하는 공정과,상기 성막 방지막 및 상기 절연막을 제거하여 상기 매립된 제1 도전 재료를 노출시켜서, 서로 분리된 복수개의 제1 전극을 형성하는 공정과,상기 제1 전극 상에 유전체막을 상기 제1 전극이 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 전극이 되는 제2 도전 재료의 막을 형성하는 공정을 포함하고,상기 제1 전극은 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 전극과, 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 제9항에 있어서,상기 성막 방지막은 Ti의 산화물, W의 산화물 혹은 Ta의 산화물인 반도체 장치의 제조 방법.
- 제9항에 있어서,상기 성막 방지막은 Ti, W, Ta, TiN 혹은 WN으로 이루어지는 도전성의 성막 방지막인 반도체 장치의 제조 방법.
- 제9항에 있어서,제1 도전막의 형성 공정은 산화성 가스를 0.1% 이상 70% 이하의 농도로 포함하는 분위기 중에서 행해지는 반도체 장치의 제조 방법.
- 제9항에 있어서,제1 도전막의 형성 공정은 200℃ 이상 450℃ 이하의 온도로 행해지는 반도체 장치의 제조 방법.
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 상에, 성막 방지막을 형성하는 공정과,상기 성막 방지막을 관통하여 상기 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 성막 방지막을 이용하여, 상기 절연막 내의 구멍을 화학적 기상 성장에 의해 도전 재료로 매립함으로써 복수개의 플러그를 형성하는 공정과,상기 플러그 각각에 대응하여, 하나의 제1 전극을 설치하고, 제1 전극 각각은 대응하는 플러그와 전기적으로 접속되도록 그 플러그 상면에 접촉하여 형성되는 공정과,상기 제1 전극 상에 유전체막을 상기 제1 전극이 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 전극을 형성하는 공정을 포함하고,상기 제1 전극은 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 전극과, 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 제14항에 있어서,상기 성막 방지막은 Ti의 산화물, W의 산화물 혹은 Ta의 산화물인 반도체 장치의 제조 방법.
- 제14항에 있어서,상기 성막 방지막은 Ti, W, Ta, TiN 혹은 WN으로 이루어지는 도전성의 성막 방지막인 반도체 장치의 제조 방법.
- 제16항에 있어서,상기 도전성의 성막 방지막을 산화시켜, 비도전성으로 하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제16항에 있어서,상기 플러그의 형성 공정과 상기 제1 전극의 형성 공정 사이에, 상기 도전성의 성막 방지막을 제거하는 공정을 더 포함하는 반도체 장치의 제조 방법.
- 제14항에 있어서,상기 플러그의 형성 공정은 산화성 가스를 0.1% 이상 70% 이하의 농도로 포함하는 분위기 중에서 행해지는 반도체 장치의 제조 방법.
- 제14항에 있어서,상기 플러그의 형성 공정은 200℃ 이상 450℃ 이하의 온도로 행해지는 반도체 장치의 제조 방법.
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 절연막 상과, 상기 구멍의 각각의 내면 상 및 저면 상에 스퍼터링에 의해 제1 도전 재료의 막을 형성하는 공정과,상기 절연막 상에서 상기 제1 도전 재료의 막을 제거하고, 상기 구멍의 내면 상 및 저면 상의 제1 도전 재료의 막을 종막(種膜)으로서 잔존시키는 공정과,상기 구멍의 내면 상 및 저면 상의 종막을 이용하여 상기 절연막 내의 구멍을 화학적 기상 성장에 의해 상기 제1 도전 재료와 동일 재료로 매립하는 공정과,상기 절연막을 제거하여 상기 매립된 제1 도전 재료를 노출시켜서, 서로 분리된 복수개의 제1 전극을 형성하는 공정과,상기 제1 전극 상에 유전체막을 상기 제1 도전 재료가 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 전극이 되는 제2 도전 재료의 막을 형성하는 공정을 포함하고,상기 제1 도전 재료는 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 전극과, 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 절연막 상과, 상기 구멍 각각의 내면 상 및 저면 상에 제1 도전 재료의 막을 화학적 기상 성장에 의해 형성하는 공정과,상기 절연막 상에서 상기 제1 도전 재료의 막을 제거하고, 상기 구멍의 내면 상 및 저면 상의 제1 도전 재료의 막을 종막으로서 잔존시키는 공정과,상기 구멍의 내면 상 및 저면 상의 종막을 이용하여 상기 절연막 내의 구멍을 화학적 기상 성장에 의해, 상기 제1 도전 재료와 동일 재료로 매립하는 공정과,상기 절연막을 제거하여 상기 매립된 제1 도전 재료를 노출시켜서, 서로 분리된 복수개의 제1 전극을 형성하는 공정과,상기 제1 전극 상에 유전체막을 상기 제1 도전 재료가 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 전극이 되는 제2 도전 재료의 막을 형성하는 공정을 포함하고,상기 제1 도전 재료는 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 전극 및 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 삭제
- 반도체 장치로서,반도체 기판과,상기 반도체 기판의 주면에 형성되고 소스 영역 및 드레인 영역을 포함하는 MOS 트랜지스터와,상기 소스 영역 및 드레인 영역 중 한쪽에 전기적으로 접속된 플러그와,상기 플러그 상에 설치된 층간 절연막과,상기 층간 절연막 상에 설치되고, Ti의 산화물, W의 산화물, 혹은 Ta의 산화물로 이루어지는 성막 방지막과,상기 성막 방지막을 관통하여 상기 층간 절연막에 형성된 구멍의 내면 및 저면에 형성되어 상기 플러그와 전기적으로 접속된 Ru, Ru의 산화물, Ir, Ir의 산화물 혹은 Pt로 이루어지는 제1 전극과,상기 제1 전극 상 및 상기 성막 방지막 상에 설치된 산화물 유전체막과,상기 산화물 유전체막 상에 설치된 제2 전극을 포함하고,상기 제1 및 제2 전극과, 산화물 유전체막에 의해 캐패시터가 구성되는 반도체 장치.
- 삭제
- 반도체 기판과 그 반도체 기판에 형성된 복수개의 메모리 셀을 포함하는 반도체 장치로서,상기 메모리 셀 각각은, 상기 반도체 기판의 표면에 형성된 한쌍의 활성 영역 및 반도체 기판 상측에서 상기 한쌍의 활성 영역 간에 형성된 제어 전극을 포함하는 스위칭 트랜지스터와 캐패시터를 포함하고, 각 메모리 셀에서 상기 한쌍의 활성 영역과 제어 전극 간에는 절연막이 형성되고,각 메모리 셀의 상기 캐패시터는 제1 및 제2 전극과 이들 사이에 끼워진 산화물 유전체막을 포함하고, 상기 제1 전극은 Ru, Ru의 산화물, Ir, Ir의 산화물 혹은 Pt로 이루어지며 상기 절연막을 개재시켜 상기 한쌍의 활성 영역 중 하나에 전기적으로 접속되어 있으며, 상기 캐패시터는 용량 증대를 위해 상기 기판에 평행하지 않는 부분을 갖는 것과 같은 형상으로 되어 있고,상기 메모리 셀의 인접 캐패시터의 제1 전극은, 상기 제1 전극을 규정하고 있는 패턴의 제2 절연막에 의해 분리되고, 상기 제2 절연막은 Ti의 산화물, W의 산화물, 혹은 Ta의 산화물로 이루어지며, 상기 산화물 유전체의 일부는 상기 제2 절연막 상에 연장되어 있는 반도체 장치.
- 반도체 기판과 그 반도체 기판에 형성된 복수개의 메모리 셀을 포함하는 반도체의 제조 방법으로서,상기 메모리 셀 각각은 상기 반도체 기판의 표면에 형성된 한쌍의 활성 영역 및 반도체 기판 상측에서 상기 한쌍의 활성 영역 간에 형성된 제어 전극을 포함하는 스위칭 트랜지스터와 캐패시터를 포함하고, 각 메모리 셀에 있어서 상기 한쌍의 활성 영역과 제어 전극 간에는 절연막이 형성되어 있으며,상기 방법은,개재하는 절연막을 통하여 상기 한쌍의 활성 영역 중 1개에 전기적으로 접속되며, 상기 캐패시터의 제1 전극으로서 작용하는 제1 도전막을 임의의 패턴으로 형성하는 공정으로서, 상기 패턴을 규정하는 성막 방지막을 형성하는 것과, 그 성막 방지막에 의해 규정된 패턴에 도전 재료의 층을 형성하는 것을 포함하는 공정과,상기 제1 도전막 상 및 상기 성막 방지막 상에 유전체막을 상기 제1 도전막의 재료가 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 상기 캐패시터의 제2 전극으로서 작용하는 제2 도전막을 형성하는 공정을 포함하고,상기 제1 도전막의 재료는 Ru, Pt 및 Ir 중에서 선택되는 반도체의 제조 방법.
- 삭제
- 반도체 기판과 그 반도체 기판에 형성되고 각각 캐패시터를 포함하는 복수개의 메모리 셀을 포함하는 반도체 장치의 제조 방법으로서,상기 반도체 기판의 상측에 형성된 절연막 상에 성막 방지막을 형성하는 공정과,상기 성막 방지막을 관통하여 상기 절연막 내에 복수개의 구멍을 형성하는 공정과,상기 성막 방지막을 이용하여 상기 구멍 각각의 내면 상 및 저면 상에만 화학적 기상 성장에 의해 제1 도전 재료의 막을 형성하는 공정과,상기 구멍의 내면 상 및 저면 상의 종막을 이용하여 상기 절연막 내의 구멍을 화학적 기상 성장에 의해 상기 제1 도전 재료와 동일한 재료로 매립하는 공정과,상기 절연막을 제거하여 상기 매립된 제1 도전 재료를 노출시켜서 서로 분리된 복수개의 제1 전극을 형성하는 공정과,상기 제1 전극 상에 유전체막을 상기 제1 도전 재료가 노출되어도 도전성을 잃지 않는 온도로 형성하는 공정과,상기 유전체막 상에 제2 전극이 되는 제2 도전 재료의 막을 형성하는 공정을 포함하고,상기 제1 도전 재료는 Ru, Pt 및 Ir 중에서 선택되고,상기 제1 및 제2 전극과, 유전체막은 상기 캐패시터를 구성하는 반도체 장치의 제조 방법.
- 제9항에 있어서,상기 제2 도전 재료의 막 형성은, 스퍼터링에 의해 상기 유전체막 상에 제3 도전 재료의 막을 형성하는 공정과, 화학적 기상 성장에 의해 상기 제3 도전 재료의 막 상에 제4 도전 재료의 막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제21항에 있어서,상기 제2 도전 재료의 막 형성은, 스퍼터링에 의해 상기 유전체막 상에 제3 도전 재료의 막을 형성하는 공정과, 화학적 기상 성장에 의해 상기 제3 도전 재료의 막 상에 제4 도전 재료의 막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제22항에 있어서,상기 제2 도전 재료의 막 형성은, 스퍼터링에 의해 상기 유전체막 상에 제3 도전 재료의 막을 형성하는 공정과, 화학적 기상 성장에 의해 상기 제3 도전 재료의 막 상에 제4 도전 재료의 막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
- 제29항에 있어서,상기 제2 도전 재료의 막 형성은, 스퍼터링에 의해 상기 유전체막 상에 제3 도전 재료의 막을 형성하는 공정과, 화학적 기상 성장에 의해 상기 제3 도전 재료의 막 상에 제4 도전 재료의 막을 형성하는 공정을 포함하는 반도체 장치의 제조 방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-021758 | 2000-01-26 | ||
| JP2000021758A JP3976462B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010083146A KR20010083146A (ko) | 2001-08-31 |
| KR100737192B1 true KR100737192B1 (ko) | 2007-07-10 |
Family
ID=18548127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010003750A KR100737192B1 (ko) | 2000-01-26 | 2001-01-26 | 반도체 장치 및 그 제조 방법 |
Country Status (4)
| Country | Link |
|---|---|
| US (4) | US6503791B2 (ko) |
| JP (1) | JP3976462B2 (ko) |
| KR (1) | KR100737192B1 (ko) |
| TW (1) | TW497255B (ko) |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6821845B1 (en) * | 1998-10-14 | 2004-11-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
| KR100389913B1 (ko) * | 1999-12-23 | 2003-07-04 | 삼성전자주식회사 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
| KR100423913B1 (ko) * | 2001-12-28 | 2004-03-22 | 삼성전자주식회사 | 루테늄 함유 박막 형성 방법 |
| JP4034518B2 (ja) * | 2000-03-31 | 2008-01-16 | 株式会社日立国際電気 | 半導体装置の製造方法 |
| KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
| US6440495B1 (en) * | 2000-08-03 | 2002-08-27 | Applied Materials, Inc. | Chemical vapor deposition of ruthenium films for metal electrode applications |
| WO2002015275A1 (fr) | 2000-08-11 | 2002-02-21 | Hitachi, Ltd. | Procédé de fabrication d'un dispositif à semi-conducteur |
| KR100396891B1 (ko) * | 2001-03-21 | 2003-09-03 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
| KR100429876B1 (ko) * | 2001-07-27 | 2004-05-04 | 삼성전자주식회사 | 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비 |
| JP4065670B2 (ja) * | 2001-08-09 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
| KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
| KR20030058039A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
| US6787460B2 (en) * | 2002-01-14 | 2004-09-07 | Samsung Electronics Co., Ltd. | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed |
| JP4218350B2 (ja) * | 2002-02-01 | 2009-02-04 | パナソニック株式会社 | 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ |
| KR100455382B1 (ko) * | 2002-03-12 | 2004-11-06 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
| JP4047631B2 (ja) * | 2002-05-28 | 2008-02-13 | エルピーダメモリ株式会社 | 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法 |
| US6703272B2 (en) * | 2002-06-21 | 2004-03-09 | Micron Technology, Inc. | Methods of forming spaced conductive regions, and methods of forming capacitor constructions |
| US6984301B2 (en) * | 2002-07-18 | 2006-01-10 | Micron Technology, Inc. | Methods of forming capacitor constructions |
| KR100476375B1 (ko) * | 2002-12-27 | 2005-03-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법 |
| JP4470144B2 (ja) | 2003-03-19 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
| CN100352007C (zh) * | 2003-03-24 | 2007-11-28 | 精工爱普生株式会社 | 电极膜及其制造方法和强电介质存储器及半导体装置 |
| KR100988082B1 (ko) | 2003-05-21 | 2010-10-18 | 삼성전자주식회사 | 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법 |
| US7101767B2 (en) * | 2003-08-25 | 2006-09-05 | Micron Technology, Inc. | Methods of forming capacitors |
| DE102005015138A1 (de) * | 2004-03-31 | 2005-11-03 | Magnachip Semiconductor, Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
| KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
| JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
| JP4376761B2 (ja) * | 2004-11-24 | 2009-12-02 | パナソニック株式会社 | 容量素子及び半導体記憶装置 |
| KR100641546B1 (ko) * | 2004-12-16 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
| KR100583964B1 (ko) * | 2004-12-27 | 2006-05-26 | 삼성전자주식회사 | 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법 |
| JP4628862B2 (ja) * | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| JP2007081189A (ja) * | 2005-09-15 | 2007-03-29 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
| JP2007266474A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | 半導体記憶装置 |
| KR101368803B1 (ko) * | 2007-10-02 | 2014-02-28 | 삼성전자주식회사 | 반도체 기억 장치 및 그 형성 방법 |
| US20090141426A1 (en) * | 2007-11-29 | 2009-06-04 | Cheol-Seong Hwang | Thin film multi-layered ceramic capacitor and method of fabricating the same |
| JP2010067638A (ja) * | 2008-09-08 | 2010-03-25 | Tokyo Electron Ltd | ルテニウム膜の成膜方法 |
| US8753933B2 (en) * | 2008-11-19 | 2014-06-17 | Micron Technology, Inc. | Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures |
| JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
| EP2584588B1 (en) | 2011-10-21 | 2017-10-04 | Imec | Method of forming MIM capacitor with Ru-comprising oxygen diffusion barrier |
| JP6107430B2 (ja) * | 2012-06-08 | 2017-04-05 | 豊田合成株式会社 | 半導体装置 |
| TWI549168B (zh) * | 2014-01-20 | 2016-09-11 | 華亞科技股份有限公司 | 電容器結構之製造方法及半導體裝置 |
| KR102143438B1 (ko) * | 2014-12-04 | 2020-08-11 | 삼성전자주식회사 | 반도체 소자용 액티브 구조물 및 이의 형성 방법 |
| WO2016204794A1 (en) * | 2015-06-19 | 2016-12-22 | Intel Corporation | Vertical transistor using a through silicon via gate |
| KR101748193B1 (ko) | 2015-07-02 | 2017-06-19 | 연세대학교 산학협력단 | 저항변화 메모리 제조 방법 및 그 메모리 |
| TWI790320B (zh) * | 2017-12-16 | 2023-01-21 | 美商應用材料股份有限公司 | 釕的選擇性原子層沉積 |
| US11664172B2 (en) * | 2018-03-30 | 2023-05-30 | The Research Foundation For The State University Of New York | Performance of capacitors |
| US10741442B2 (en) | 2018-05-31 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer formation for conductive feature |
| KR102196447B1 (ko) * | 2020-01-08 | 2020-12-29 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그의 제조방법 |
| KR102339385B1 (ko) * | 2020-01-08 | 2021-12-15 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그의 제조방법 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
| JPH06236879A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 半導体集積回路装置の配線の形成方法 |
| US5381365A (en) * | 1990-01-26 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having stacked type capacitor and manufacturing method therefor |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| JPH11340435A (ja) * | 1998-05-22 | 1999-12-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置，半導体装置の製造方法および半導体製造装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5200635A (en) * | 1988-12-21 | 1993-04-06 | Hitachi, Ltd. | Semiconductor device having a low-resistivity planar wiring structure |
| US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
| JP3430771B2 (ja) * | 1996-02-05 | 2003-07-28 | 株式会社デンソー | 半導体力学量センサの製造方法 |
| JPH1010A (ja) * | 1996-06-13 | 1998-01-06 | Shizuoka Prefecture | 農事用台車等用のレール等挾持装置 |
| US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
| JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
| JP2967755B2 (ja) * | 1997-04-17 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6165864A (en) * | 1998-07-28 | 2000-12-26 | Siemens Aktiengesellschaft | Tapered electrode for stacked capacitors |
| EP1001459B1 (en) * | 1998-09-09 | 2011-11-09 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
| KR100272172B1 (ko) * | 1998-10-16 | 2000-11-15 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
| US6265262B1 (en) * | 1999-06-02 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6294425B1 (en) * | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
-
2000
- 2000-01-26 JP JP2000021758A patent/JP3976462B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-20 TW TW090101415A patent/TW497255B/zh not_active IP Right Cessation
- 2001-01-24 US US09/767,706 patent/US6503791B2/en not_active Expired - Lifetime
- 2001-01-26 KR KR1020010003750A patent/KR100737192B1/ko not_active IP Right Cessation
- 2001-03-19 US US09/810,627 patent/US6555429B2/en not_active Expired - Lifetime
- 2001-03-19 US US09/810,401 patent/US6483143B2/en not_active Expired - Lifetime
-
2002
- 2002-08-05 US US10/211,569 patent/US6521494B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381365A (en) * | 1990-01-26 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having stacked type capacitor and manufacturing method therefor |
| JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
| JPH06236879A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 半導体集積回路装置の配線の形成方法 |
| US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| JPH11340435A (ja) * | 1998-05-22 | 1999-12-10 | Toshiba Corp | 半導体装置の製造方法 |
| JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置，半導体装置の製造方法および半導体製造装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020030210A1 (en) | 2002-03-14 |
| TW497255B (en) | 2002-08-01 |
| KR20010083146A (ko) | 2001-08-31 |
| US20010026988A1 (en) | 2001-10-04 |
| US6555429B2 (en) | 2003-04-29 |
| JP3976462B2 (ja) | 2007-09-19 |
| JP2001210802A (ja) | 2001-08-03 |
| US20020192896A1 (en) | 2002-12-19 |
| US6483143B2 (en) | 2002-11-19 |
| US6521494B2 (en) | 2003-02-18 |
| US6503791B2 (en) | 2003-01-07 |
| US20010023955A1 (en) | 2001-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100737192B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| KR0147640B1 (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
| KR100441190B1 (ko) | 확산 배리어층 및 그의 제조 방법 | |
| JP3494852B2 (ja) | 半導体素子のコンタクト配線方法及びこれを利用したキャパシタの製造方法 | |
| US6599794B2 (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| US5824563A (en) | Method for forming lower electrode of capacitor | |
| KR100417855B1 (ko) | 반도체소자의 캐패시터 및 그 제조방법 | |
| US6483167B1 (en) | Semiconductor device and production method thereof | |
| US6501113B2 (en) | Semiconductor device with capacitor using high dielectric constant film or ferroelectric film | |
| US6989304B1 (en) | Method for manufacturing a ruthenium film for a semiconductor device | |
| KR100520447B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20030057641A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR0168339B1 (ko) | 다마신 공정을 이용한 커패시터 제조방법 | |
| KR100419027B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100507246B1 (ko) | 반도체 장치의 제조 방법 | |
| KR100541374B1 (ko) | 백금 하부전극을 구비하는 캐패시터 제조 방법 | |
| KR20060038615A (ko) | 캐패시터 및 그 제조 방법 | |
| KR100448235B1 (ko) | 강유전체 캐패시터의 제조방법 | |
| KR20040020172A (ko) | 콘택 플러그의 산화를 방지할 수 있는 하부 전극을 갖는반도체 메모리 소자 및 그 제조방법 | |
| KR19990055176A (ko) | 반도체 장치의 고유전체 캐패시터 제조방법 | |
| KR20010059004A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR20040003967A (ko) | 반도체장치의 캐패시터 제조방법 | |
| JP2001244434A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2002033462A (ja) | 半導体装置の製造方法 | |
| KR20010016809A (ko) | 반도체 소자의 캐패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130621 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140626 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |