JP4041396B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4041396B2 JP4041396B2 JP2002520305A JP2002520305A JP4041396B2 JP 4041396 B2 JP4041396 B2 JP 4041396B2 JP 2002520305 A JP2002520305 A JP 2002520305A JP 2002520305 A JP2002520305 A JP 2002520305A JP 4041396 B2 JP4041396 B2 JP 4041396B2
- Authority
- JP
- Japan
- Prior art keywords
- ruthenium
- film
- forming
- raw material
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/04—Coating on selected surface areas, e.g. using masks
- C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/18—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metallo-organic compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/7687—Thin films associated with contacts of capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Memories (AREA)
Description
本発明は、ダイナミックランダムアクセスメモリ(DRAM)等のメモリ部に用いられる酸化物誘電体キャパシタの電極としてルテニウムを用いた半導体装置及の製造方法に関する。
背景技術
DRAM等を備えた半導体装置は、メモリセル面積の縮小により高集積化が実現される。これは、キャパシタ部の占有面積が必然的に減少することを意味する。それにもかかわらず、ソフトエラーを防止するためには、メモリの読み出しに必要な一定の蓄積電荷量を確保しなければならない。すなわち、半導体装置の高集積化のためには、単位面積あたりの蓄積電荷量を増大させる手段が必要となる。
その手段の一つとして、比誘電率が大きい酸化物誘電体をキャパシタ絶縁膜に適用することがあげられる。現在、キャパシタ絶縁膜としてシリコン酸化膜(SiO2膜,比誘電率:3.8)やシリコン窒化膜(Si3N4膜,比誘電率:7〜8)が用いられている。それに代わり、五酸化タンタル膜(Ta2O5膜,比誘電率:20〜25)や、100以上の比誘電率を有する酸化物誘電体、例えば、チタン酸ストロンチウム[SrTiO3(STO)],チタン酸バリウムストロンチウム[(Ba,Sr)TiO3{BST}],チタン酸ジルコン酸鉛[Pb(Zr,Ti)3{PZT}],ビスマス系層状強誘電体などの採用が現在検討されている。この中で、PZTやビスマス系層状強誘電体は、その強誘電性を利用した強誘電体メモリにも適用できる。しかし、ギガビットスケールのメモリにおいては、キャパシタ絶縁膜として比誘電率の大きい酸化物誘電体を採用しても、読み出しに必要な蓄積電荷量は不足する。このため、キャパシタ部を立体化して実質的なキャパシタ面積を増大する必要がある。
上記の酸化物誘電体は、その電気的特性の向上のために、少なくとも400℃から700℃の高温かつ酸化性雰囲気での膜形成や後熱処理が必要である。その際、雰囲気中の酸素によって下部電極が酸化されると、キャパシタ絶縁膜よりも誘電率の低い絶縁膜が形成され、キャパシタ容量の実質的な低下を招く。また、下部電極の下部に位置するバリア層やプラグが酸化されると、トランジスタとキャパシタとの電気的な導通が失われる。そこで、高温かつ酸化性の雰囲気に対して比較的安定な白金(Pt)や、酸化物が形成されても導電性を保つルテニウム(Ru)やイリジウム(Ir)が下部電極の有力な候補として検討されている。この中でも、特に微細加工性にすぐれるルテニウムは酸化物誘電体の下部電極として最も好ましい材料である。また、キャパシタの電気的特性は、誘電体/電極の界面特性によって支配されるため、下部電極と同じ材料を上部電極に用いる必要がある。
以上をまとめると、ギガビットスケールのメモリではキャパシタが占有できる面積が小さいため、比誘電率の高い酸化物誘電体を用いても読み出しに必要な蓄積電荷量が不足する可能性がある。そこで、実質的なキャパシタ面積の増大のために、キャパシタを立体化する必要性が生じる。具体的には、あらかじめ立体的に加工された構造上に上記の下部電極を被覆させ、その後酸化物誘電体と上部電極を形成する工程が必要である。
上記の立体構造下部電極の形成方法として、従来技術による形成方法を以下に図を用いて説明し、さらに問題点や課題を指摘する。
微細加工が容易なシリコン酸化膜中にその表面から深孔を加工して、その後、スパッタリング法により下部ルテニウム電極を堆積して立体構造を形成する方法について、図9を用いて説明する。図は全て断面を表す。
まず、例えば窒化チタンからなるプラグ1及び例えばシリコン酸化膜からなるプラグ部層間絶縁膜2上に、膜厚700nmの例えばシリコン酸化膜からなるキャパシタ部層間絶縁膜3を堆積する。その後、周知のフォトリソグラフィー法とドライエッチング法を用いて、キャパシタ部層間絶縁膜3を開口部が円筒形,楕円筒形あるいは矩形となるようにプラグ部層間絶縁膜2の表面まで加工する。ここで、深孔の幅を130nmとすると、深孔のアスペクト比(高さ/幅)は700nm/130nm、すなわち約5.4である。深孔の形成後、下部ルテニウム電極を堆積する。ここで、段差被覆性が悪い従来のスパッタリング法を用いると、深孔の側壁部にはルテニウム膜が堆積しない。そのため、段差被覆性に優れた形成方法を用いる必要がある。詳細は後述するが、低圧遠隔スパッタリング(LTS:Long Through Sputtering)法を用いれば、この課題を解決できる。そこで、下部ルテニウム電極4を低圧遠隔スパッタリング法によって堆積する[図9(a)]。
この場合、開口部の側壁に20nmの膜厚のルテニウムを堆積させるためには、上面に300nm程度のルテニウムを堆積させる必要がある。スパッタリング粒子は直進性が高いため、深孔の底部に堆積するルテニウムの膜厚は、側壁部のおよそ2倍の40nmとなる。
次に、隣り合うキャパシタ間を電気的に分離するために、キャパシタ部層間絶縁膜3の上面に堆積した下部電極をスパッタエッチングによって除去すれば、立体構造を持つ下部電極が形成できる[図9(b)]。
その後、膜厚10nm程度の例えば五酸化タンタルからなる酸化物誘電体膜5を化学的気相成長法により堆積する[図9(c)]。
ここで、深孔の高さは、底部のルテニウムの膜厚(40nm)と誘電体の膜厚(10nm)の分だけ減少し、およそ650nmとなる。一方、深孔の幅は、側壁のルテニウム膜厚(20nm)の2倍と誘電体膜厚(10nm)の2倍の分だけ減少し、およそ70nmとなる。したがって、上部電極を形成する時のアスペクト比は70nm/650nm、すなわち約9.3であり、下部電極を形成する時のおよそ1.7倍に増大する。そのため、例えばルテニウムからなる上部電極30を低圧遠隔スパッタリング法によって堆積しても、深孔の側壁にはルテニウム膜が堆積されないという新たな課題が生じる[図9(d)]。
まとめると、凹型のキャパシタを作製する工程において、従来のスパッタリング法では、下部ルテニウム電極を形成できない。加えて、上部電極の形成時には、さらにアスペクト比が大きくなる。そのため、被覆性の高いルテニウム電極の形成方法が求められていた。
発明の開示
まず、下部電極の形成方法について説明する。
前述したように、従来のスパッタリング法では深孔の側壁にルテニウム膜が堆積しない。しかし、低圧遠隔スパッタリング法を用いれば、深孔の側壁にもルテニウム膜を堆積できることを見出した。これは、ターゲットと基板間の距離を長くするとともにスパッタリング雰囲気の圧力を低くして、スパッタ粒子の直進性を高める方法である。これによって、スパッタされた粒子は、深孔の内部にまで到達できる。
また、スパッタ粒子の直進性を高める方法としては、低圧遠隔スパッタ法に限らず、ターゲットと基板との間にコリメーターを設置するコリメーティッドスパッタ(Collimated Sputter)法や、スパッタ粒子をイオン化し電界によって進行方向を揃えるイオナイズドスパッタ(Ionized Sputter)法を用いても同様の効果が得られる。
後述する化学的気相成長法を用いても被覆性よくルテニウム膜を堆積できるが、化学的気相成長法によるルテニウム膜は下地のSiO2との接着性が悪いため、キャパシタの下部電極に用いると剥離が発生する。
一方、低圧遠隔スパッタリング法の場合、スパッタ粒子は高い運動エネルギーを有しているため、下地との衝突によってルテニウム下部電極とSiO2との密着性を高くできる。
まとめると、下部ルテニウム電極の形成に低圧遠隔スパッタリング法等の粒子の直進性を高めたスパッタリング法を用いれば、深孔の側壁にルテニウム膜を堆積でき、加えて化学的気相成長法で形成したルテニウム膜に比べて高い密着性が得られる。
しかしながら、上部電極の形成時にはアスペクト比がさらに大きくなるため、低圧遠隔スパッタリング法を用いてもルテニウム膜を深孔の側壁に堆積させることができない。そのため、上部電極の形成には、さらに被覆性の高い形成方法が必要である。
この課題を解決するために、ルテニウム電極を化学的気相成長法によって形成する技術を検討した。原料は、例えば常温常圧で液体のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]を用いた。原料を搬送する方法として、アルゴンガス等によって液体原料をバブリングする方法(バブリング法)と、アルゴンガス等の圧力によって容器から原料を押し出す方法(液体搬送法)があげられる。
Ru(EtCp)2をバブリング法および液体搬送法によって搬送し、化学的気相成長法によってルテニウム膜を形成する方法については、例えば特開平11−035589に記載されている。ただし、良好な段差被覆性を得る手段については記載されていない。また、液体搬送法については、Japanese Journal of Applied Physics,Vol.38(1999)pp.L1134−L1136にも記載されているが、上記の特許と同様に、良好な段差被覆性を得る手段については記載されていない。
また、溶媒に溶解した原料を搬送する方法も考えられる(溶媒搬送法)。これは、例えばテトラハイドロフラン(THF,C4H8O)に原料のRu(EtCp)2を溶解し、アルゴンガス等の圧力によって容器から原料を押し出す方法である。原料の分解を促進するため、通常は成膜室の直前で原料と酸素を混合させ、酸化性雰囲気で膜形成が行われる。
そこで、酸素分圧と形成温度を変化させ、段差被覆性を評価した。その結果、バブリング法や液体搬送法では、ルテニウム膜の形成速度が反応律速となる条件(低温低酸素分圧の条件)で形成すれば、ほぼ100%の段差被覆性が得られることを見出した。一方、溶媒搬送法では、原料に加えて溶媒も分解する必要があるため、バブリング法に比べて多くの酸素ガスを必要とする。このため、孔構造の上面と底面で酸素濃度の差が大きくなり、段差被覆性が悪くなる。ただし、あらかじめルテニウムによる種層を形成しておけば、低酸素分圧の条件において、ほぼ100%の段差被覆性が得られることを見出した。詳細な形成条件については後述する。
まとめると、有機ルテニウム化合物原料を用いる化学的気相成長法は、原料を搬送する方法(バブリング法,液体搬送法)と溶媒に溶解した原料を搬送する方法(溶媒搬送法)に分けられ、前者は良好な被覆性が得られる形成条件が存在するが、後者はルテニウム種層が必要である。
上記の技術を用いる凹型キャパシタの形成工程を考案した。これを以下に、(1)低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法、(2)誘電体膜上に原料を搬送する化学的気相成長法で極薄ルテニウム種層を形成して、溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法、(3)スパッタリング法で極薄ルテニウム種層を形成して、化学的気相成長法で下部ルテニウム電極を形成する方法、(4)種層と電極を形成するときの望ましい形成条件、そして、(5)望ましい装置構造の順に説明する。
(1)まず、低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する工程について説明する。
層間絶縁膜を開口部が円筒形、楕円筒形あるいは矩形となるように加工しておき、低圧遠隔スパッタリング法によって下部ルテニウム電極を深孔の側壁の膜厚が20nm程度となるように全面に堆積する。スパッタリング法で形成した下部電極は下地との接着性が高いため、剥離を抑制することができる。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去する。ここで、ルテニウム電極を焼き締めるために、熱処理を行ってもよい。
これらの工程後、例えば五酸化タンタル膜からなる誘電体を堆積する。
続いて、例えばRu(EtCp)2を原料に用い、バブリングで原料を搬送する化学的気相成長法で上部ルテニウム電極を堆積する。ルテニウム膜の堆積速度が形成温度依存する条件(反応律速条件)を用いれば、被覆性よく上部ルテニウム電極を形成できる。
これらの工程を用いれば、所望の凹型の立体構造キャパシタを形成できる。もちろん上記のバブリングで原料を搬送する化学的気相成長法の代わりに、液体搬送による化学的気相成長法を用いてもよい。
(2)次に、原料を搬送する化学的気相成長法で極薄ルテニウム種層を形成して、溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する工程について説明する。
層間絶縁膜を開口部が円筒形,楕円筒形あるいは矩形となるように加工しておき、低圧遠隔スパッタリング法によって下部ルテニウム電極を深孔の側壁の膜厚が20nm程度となるように全面に堆積する。スパッタリング法で形成した下部電極は下地との接着性が高いため、剥離を抑制することができる。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去する。ここで、ルテニウム電極を焼き締めるために、熱処理を行ってもよい。
これらの工程後、例えば五酸化タンタル膜からなる誘電体を堆積する。
続いて、上部ルテニウム電極を堆積する工程が必要である。例えばRu(EtCp)2を原料に用い、バブリング法もしくは液体搬送法による化学的気相成長法で上部ルテニウム電極を堆積する工程については、先に述べた。しかし、これらの方法は原料を直接搬送するため、原料容器や配管等の温度によって形成されるルテニウムの膜厚が変動しやすいという問題点がある。また、原料の粘性が高いと、バルブや配管部で原料が詰まる懸念がある。そのため、原料を安定良く供給できる方法として、溶媒搬送法を用いるのが望ましい。溶媒搬送法は、固体の有機化合物原料を用いることができるという利点もある。しかし、前述したように、良好な被覆性を得るためには、ルテニウム種層が必要である。そこで、誘電体の堆積後、原料を搬送する化学的気相成長法(バブリング法または液体搬送法)で極薄のルテニウム膜を全面に堆積する。これを種層と呼ぶ。種層は、厚さ1nm程度の不連続膜でも十分に機能する。種層の膜厚が変動しても機能は変化しない。また、膜厚が薄いため使用する原料の量が少なくて済む。このため、バブリング法もしくは液体搬送法における、膜厚が変動しやすく、バルブ等で原料が詰まる懸念があるという問題点は無視できる。この種層上に、溶媒搬送法を用いる化学的気相成長法により、所望の膜厚の上部ルテニウム電極を堆積する。種層上であれば、溶媒搬送法でも被覆性の高い上部ルテニウム電極を形成できる。
これらの工程により、所望の凹型の立体構造キャパシタを形成できる。
(3)次に、スパッタリング法で極薄ルテニウム種層を形成して、化学的気相成長法で下部ルテニウム電極を形成する工程について説明する。
層間絶縁膜を開口部が円筒形,楕円筒形あるいは矩形となるように加工する。
次に、下部電極を形成する工程が必要である。低圧遠隔スパッタリング法によって下部ルテニウム電極を深孔の側壁の膜厚が20nm程度となるように全面に堆積する方法については、先に述べた。この場合、層間絶縁膜の上面に300nm程度のルテニウムを堆積させる必要がある。隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって上面のルテニウム膜を除去する必要があり、この工程においてはルテニウム膜が薄い方が望ましい。このためには、まず、低圧遠隔スパッタリング法でルテニウムの種層を形成し、その後、被覆性に優れる化学的気相成長法によって下部電極を堆積すればよい。側壁の種層は、厚さ1nm程度の不連続膜でも十分に機能するため、上面部に堆積するルテニウムの膜厚は15nm程度でよい。化学的気相成長法による下部電極の形成では、上面部のルテニウムの膜厚は、側壁部とほぼ同じの20nm程度となる。すなわち、この方法によれば、除去すべき上面部のルテニウムの膜厚は35nm程度であり、低圧遠隔スパッタリング法で下部電極を形成する方法での300nmに比べて、1/8以下に低減できる。また、低圧遠隔スパッタリング法で種層を形成すれば、下地との接着性は高いため、剥離を抑制できる。下部電極を形成する化学的気相成長法は、原料を搬送する方法(バブリング搬送,液体搬送)、溶媒に溶解した原料を搬送する方法(溶媒搬送)のいずれを用いてもよい。低圧遠隔スパッタリング法によってルテニウムの種層を形成し、続いて化学的気相成長法によって下部ルテニウム電極を形成する。
次に、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去する。ここで、ルテニウム電極を焼き締めるために、熱処理を行ってもよい。
これらの工程後、例えば五酸化タンタル膜からなる誘電体を堆積する。続いて、例えばRu(EtCp)2を原料に用い、バブリングで原料を搬送する化学的気相成長法で上部ルテニウム電極を堆積すれば、所望の凹型の立体構造キャパシタを形成できる。
もちろん上記のバブリングで原料を搬送する化学的気相成長法の代わりに、液体搬送による化学的気相成長法を用いてもよい。また、バブリング法または液体搬送法によって極薄のルテニウム種膜を堆積し、続いて溶媒搬送法によって、所望の膜厚の上部ルテニウム電極を堆積してもよい。
(4)次に、種層と電極を形成するときの望ましい形成条件について説明する。
バブリング搬送法による種層または電極の形成条件について図7を用いて説明する。直径300nm,深さ700nmの孔に、Ru(EtCp)2を原料に用いるバブリング法によってルテニウム膜を形成して、段差被覆性を評価した。横軸を形成温度、縦軸を孔底部の膜厚/上平面部の膜厚で定義する被覆率とする。膜形成中の酸素比が1.3%では、被覆率は230℃以下の形成温度で100%に達するが、形成温度の増大と共に急激に減少し、270℃では30%近くまで低下する。酸素比を25%に増大させると、被覆率は概ね20%程度減少する。したがって、バブリング法によりルテニウム種層を形成する時には、酸素濃度は25%を下回ることが望ましく、酸素濃度の下限は原料の分解に必要な0.1%を超えることが望ましい。また、形成温度は230℃を下回ることが望ましく、形成温度の下限は原料の分解に必要な200℃を超えることが望ましい。ただし、形成温度や酸素圧力の境界条件は、装置構造によって変化する。膜形成温度は、試料の加熱方法,温度の測定方法などの違いによって、一義的に決定できないのは一般的である。圧力は、装置内のガスの流れ方,試料とガスの流れとの位置関係に大きく左右される。ただし、装置内の全圧力は10Torrを超えると気相反応が始まり、0.1Torr以下では膜形成速度が激減するので、この間にあることが望ましい。また、液体搬送法による種層または電極の形成条件についても、バブリング法と同様の範囲内であることが望ましい。
溶媒搬送法による電極の形成条件について図8を用いて説明する。直径300nm,深さ700nmの孔に、低圧遠隔スパッタリング法でルテニウム種層を形成した後に、Ru(EtCp)2をTHF溶媒に溶解した溶媒搬送法によってルテニウム膜を形成して、段差被覆性を評価した。横軸を形成温度、縦軸を被覆率とする。膜形成中の酸素比が10%では、被覆率は形成温度に関係なく100%に達する。酸素比を30%,70%と増大させると、被覆性は急激に減少する。したがって、溶媒搬送法によりルテニウム電極を形成するときには、酸素濃度は30%を下回ることが望ましく、酸素濃度の下限は原料の分解に必要な1%を超えることが望ましい。また、形成温度は450℃を下回ることが望ましく、形成温度の下限は原料の分解に必要な250℃を超えることが望ましい。ただし、前述したように、この境界条件は一義的に決定できるものではない。圧力は、バブリング法と同様に0.1Torrと10Torrの間にあることが望ましい。
(5)最後に、望ましい装置構造について説明する。
バブリング法によって種層を形成し、溶媒搬送法によって電極を形成する方法は、原料の供給方法が異なるだけであって、成膜室の構造は同一で良い。したがって、一つの成膜室に、バブリング法と溶媒搬送法の2つの搬送系が備わっている装置が望ましい。具体的な装置構成について、図5を用いて説明する。搬送系の一つは、バブリング法用である。原料容器内には、溶媒に溶解しない原料が充填されている。マスフローコントローラ(MFC)によって流量を調整したアルゴン(Ar)ガスをキャリアガスに用いて、原料をバブリングによって搬送し、成膜室の前で反応ガスである酸素(O2)ガスを混合する。原料と酸素は、ディストリビューターを介して、ヒーターで加熱されたウエハ上に供給される。このバブリング法による原料供給系を用いて、ルテニウム種層を形成する。搬送系のもう一つは、溶媒搬送法用である。原料容器内には、溶媒に溶解した原料が充填されている。液体マスフローメーターで流量を調整した原料を気化器で気化する。バブリング法と同様に、成膜室の前で反応ガスである酸素ガスを混合し、原料と酸素はディストリビューターを介して、ヒーターで加熱されたウエハ上に供給される。この溶媒搬送法による原料供給系を用いて、ルテニウム電極を形成する。この装置を用いれば、種層と電極を連続形成することができるため、種層の性能を最大限に引き出すことができる。
もちろん、種層を形成した後に成膜室から取り出し、層間絶縁膜上平面のルテニウム膜の除去や、種層の焼き締めを行った後に、成膜室に再び戻して電極を形成してもよい。
また、バブリング法用の搬送系の代わりに、液体搬送法用の搬送系を用いても良い。この場合、液体マスフローメーターで流量を調整した原料を気化器で気化し、成膜室の前で反応ガスである酸素ガスを混合し、原料と酸素はディストリビューターを介して、ヒーターで加熱されたウエハ上に供給される。
発明を実施するための最良の形態
<実施例1>
本発明の実施例1を図1を用いて説明する。本実施例は、低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成するものである。
まず、窒化チタンからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚700nmのSiO2からなるキャパシタ部層間絶縁膜3を、モノシランガスを原料とするプラズマCVD法によって堆積した。
その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。
レジスト除去後、低圧遠隔スパッタリング法による下部ルテニウム電極4を全面に堆積した[図1(a)]。下部ルテニウム電極の堆積条件は、温度は300℃、入射電力は2kW、圧力は0.1Paである。また、ターゲットと基板間の距離は170mmとした。膜厚は、深孔の側壁部においておよそ20nm、孔底部においておよそ40nm、上面の平坦部においておよそ300nmである。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去した[図1(b)]。ここで、ルテニウム膜を除去する際に、事前にキャパシタ部層間絶縁膜の表面部にシリコン窒化膜などのストッパーを形成しておくことが望ましい。このストッパーはルテニウム膜の除去後に除去してもよいし、そのまま残しておいても差し支えない。また、ルテニウム膜の除去時にキャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐために、凹部にシリコン酸化膜やレジストを埋め込んでおくことが望ましい。このシリコン酸化膜やレジストは下部電極の形成前に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃,1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
その後、五酸化タンタル膜からなる酸化物誘電体5を化学的気相成長法によって堆積した[図1(c)]。Ta原料としてTa(OC2H5)5(ペンタエトキシタンタル)を、キャリアガスとしてArを用いるバブリング法によって搬送し、成膜室の直前で酸素と混合させた。堆積温度は400℃、圧力は0.5Torr、膜厚は10nmである。五酸化タンタル膜を堆積後に、五酸化タンタル膜の結晶化を促進させるために熱処理を行った。まず、窒素気流中で650℃、120秒間で結晶化熱処理を行った後、酸素気流中で600℃,60秒間の酸化熱処理を行った。
その後、バブリングCVD法による上部ルテニウム電極6を全面に堆積した[図1(d)]。原料はRu(EtCp)2を用い、キャリアガスとしてArを用いた。原料の分解を促進するために、キャリアガスのArに対して1%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は230℃、圧力は0.5Torr、膜厚はおよそ50nmである。バブリング法によるルテニウム膜の形成は、上記の堆積条件では良好な被覆性が得られるため、孔の底部および側面部において、均一な上部ルテニウム電極が形成できる。
本実施例1を用いれば、ルテニウム電極を有する微細な凹型キャパシタが実現できる。
下部ルテニウム電極の形成方法は上記の低圧遠隔スパッタ法に限らず、コリメーティッドスパッタ法や、イオナイズドスパッタ法を用いても同様の効果が得られる。
酸化物誘電体膜の材料は上記の五酸化タンタルに限らず、チタン酸ストロンチウム,チタン酸バリウムストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。
また、化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、液体のルテニウム有機化合物を用いれば、同様の効果が得られる。また、原料の搬送方法は、バブリング法に限らず、液体搬送法を用いても同様の効果が得られる。
ルテニウム上部電極の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて230℃を超えないことが望ましく、200℃を超えて350℃を超えないことが必要である。また、酸素比は、0.1%を超えてかつ25%を超えないことが必要である。ただし、これらの形成温度,酸素比,圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
<実施例2>
本発明の実施例2を図2を用いて説明する。本実施例は、低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成するものである。
まず、窒化チタンからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚700nmのSiO2からなるキャパシタ部層間絶縁膜3を、モノシランガスを原料とするプラズマCVD法によって堆積した。
その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。レジスト除去後、低圧遠隔スパッタリング法による下部ルテニウム電極4を全面に堆積した[図2(a)]。下部ルテニウム電極の堆積条件は、温度は300℃、入射電力は2kW、圧力は0.1Paである。また、ターゲットと基板間の距離は170mmとした。膜厚は、深孔の側壁部においておよそ20nm、孔底部においておよそ40nm、上面の平坦部においておよそ300nmである。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去した[図2(b)]。ここで、ルテニウム膜を除去する際に、事前にキャパシタ部層間絶縁膜の表面部にシリコン窒化膜などのストッパーを形成しておくことが望ましい。このストッパーはルテニウム膜の除去後に除去してもよいし、そのまま残しておいても差し支えない。また、ルテニウム膜の除去時にキャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐために、凹部にシリコン酸化膜やレジストを埋め込んでおくことが望ましい。このシリコン酸化膜やレジストは下部電極の形成前に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃,1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
その後、五酸化タンタル膜からなる酸化物誘電体5を化学的気相成長法によって堆積した[図2(c)]。Ta原料としてTa(OC2H5)5(ペンタエトキシタンタル)を、キャリアガスとしてArを用いるバブリング法によって搬送し、成膜室の直前で酸素と混合させた。堆積温度は400℃、圧力は0.5Torr、膜厚は10nmである。五酸化タンタル膜を堆積後に、五酸化タンタル膜の結晶化を促進させるために熱処理を行った。まず、窒素気流中で650℃、120秒間で結晶化熱処理を行った後、酸素気流中で600℃、60秒間の酸化熱処理を行った。
五酸化タンタル膜の熱処理後、バブリングCVD法によるルテニウム種層7を全面に堆積した。原料はRu(EtCp)2を用い、キャリアガスとしてArを用いた。原料の分解を促進するために、キャリアガスのArに対して1%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は230℃、圧力は0.5Torr、膜厚はおよそ2nmである。バブリング法によるルテニウム膜の形成は、上記の堆積条件では良好な被覆性が得られるため、孔の底部および側面部において、均一なルテニウム種層が形成できる。
その後、溶媒搬送CVD法による上部ルテニウム電極8を全面に堆積した[図2(d)]。Ru(EtCp)2原料をTHF溶媒に濃度が0.1mol/リットルとなるように溶解し、液体マスフローコントローラーによって供給量を0.5sccmに調整した。また、成膜室の手前で、気化器を用いて150℃で気化した。原料の分解を促進するために、Arに対して10%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は300℃、圧力は5Torr、膜厚はおよそ50nmである。溶媒搬送法によるルテニウム膜の形成は、ルテニウム種層上において、上記の堆積条件で良好な被覆性が得られるため、孔の底部および側面部において、均一な上部ルテニウム電極が形成できる。
本実施例2を用いれば、ルテニウム電極を有する微細な凹型キャパシタが実現できる。
下部ルテニウム電極の形成方法は上記の低圧遠隔スパッタ法に限らず、コリメーティッドスパッタ法や、イオナイズドスパッタ法を用いても同様の効果が得られる。
酸化物誘電体膜の材料は上記の五酸化タンタルに限らず、チタン酸ストロンチウム,チタン酸バリウムストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。
また、ルテニウム種層を形成するための、バブリング法を用いた化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、液体のルテニウム有機化合物を用いれば、同様の効果が得られる。また、原料の搬送方法は、バブリング法に限らず、液体搬送法を用いても同様の効果が得られる。
また、ルテニウム上部電極を形成するための、溶媒搬送法を用いる化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、溶媒搬送法において、原料を溶解する溶媒はTHFに限らず、原料を溶解できるエーテル化合物を用いれば同様の効果が得られる。
ルテニウム種層の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて230℃を超えないことが望ましく、200℃を超えて350℃を超えないことが必要である。また、酸素比は、0.1%を超えてかつ25%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
ルテニウム上部電極の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、250℃を超えて450℃を超えないことが必要である。また、酸素比は、1%を超えてかつ30%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
本実施例では、バブリング法によるルテニウム種層と溶媒搬送法によるルテニウム上部電極を個別の装置で形成したが、図5に示すような一つの成膜室にバブリング法と溶媒搬送法の2つの搬送系が備わっている装置を用いれば、種層と電極を連続形成することができるため、種層の性能を最大限に引き出すことができる。また、バブリング法用の搬送系の代わりに、液体搬送法用の搬送系を用いても良い。
<実施例3>
本発明の実施例3を図3を用いて説明する。本実施例は、低圧遠隔スパッタリング法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成するものである。
まず、窒化チタンからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚700nmのSiO2からなるキャパシタ部層間絶縁膜3を、モノシランガスを原料とするプラズマCVD法によって堆積した。
その後、周知のフォトリソグラフィー法によってレジストを塗布,現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。
レジスト除去後、低圧遠隔スパッタリング法によるルテニウム種層9を全面に堆積した。ルテニウム種層の堆積条件は、温度は300℃、入射電力は2kW、圧力は0.1Paである。また、ターゲットと基板間の距離は170mmとした。膜厚は、深孔の側壁部においておよそ1nm、孔底部においておよそ2nm、上面の平坦部においておよそ15nmである。
その後、溶媒搬送CVD法による下部ルテニウム電極10を全面に堆積した[図3(a)]。Ru(EtCp)2原料をTHF溶媒に濃度が0.1mol/リットルとなるように溶解し、液体マスフローコントローラーによって供給量を0.5sccmに調整した。また、成膜室の手前で、気化器を用いて150℃で気化した。原料の分解を促進するために、Arに対して10%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は300℃、圧力は5Torr、膜厚はおよそ20nmである。溶媒搬送法によるルテニウム膜の形成は、ルテニウム種層上において、上記の堆積条件で良好な被覆性が得られるため、孔の底部および側面部において、均一な下部ルテニウム電極が形成できる。また、種層の形成にスパッタ法を用いているため、下地との接着性は高い。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去した[図3(b)]。ここで、ルテニウム膜を除去する際に、事前にキャパシタ部層間絶縁膜の表面部にシリコン窒化膜などのストッパーを形成しておくことが望ましい。このストッパーはルテニウム膜の除去後に除去してもよいし、そのまま残しておいても差し支えない。また、ルテニウム膜の除去時にキャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐために、凹部にシリコン酸化膜やレジストを埋め込んでおくことが望ましい。このシリコン酸化膜やレジストは下部電極の形成前に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
その後、五酸化タンタル膜からなる酸化物誘電体5を化学的気相成長法によって堆積した[図3(c)]。Ta原料としてTa(OC2H5)5(ペンタエトキシタンタル)を、キャリアガスとしてArを用いるバブリング法によって搬送し、成膜室の直前で酸素と混合させた。堆積温度は400℃、圧力は0.5Torr、膜厚は10nmである。五酸化タンタル膜を堆積後に、五酸化タンタル膜の結晶化を促進させるために熱処理を行った。まず、窒素気流中で650℃、120秒間で結晶化熱処理を行った後、酸素気流中で600℃、60秒間の酸化熱処理を行った。
その後、バブリングCVD法による上部ルテニウム電極6を全面に堆積した[図3(d)]。原料はRu(EtCp)2を用い、キャリアガスとしてArを用いた。原料の分解を促進するために、キャリアガスのArに対して1%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は230℃、圧力は0.5Torr、膜厚はおよそ50nmである。バブリング法によるルテニウム膜の形成は、上記の堆積条件では良好な被覆性が得られるため、孔の底部および側面部において、均一な上部ルテニウム電極が形成できる。
本実施例3を用いれば、ルテニウム電極を有する微細な凹型キャパシタが実現できる。
ルテニウム種層の形成方法は上記の低圧遠隔スパッタ法に限らず、コリメーティッドスパッタ法や、イオナイズドスパッタ法を用いても同様の効果が得られる。
酸化物誘電体膜の材料は上記の五酸化タンタルに限らず、チタン酸ストロンチウム,チタン酸バリウムストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。
また、ルテニウム下部電極を形成するための溶媒搬送法を用いる化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。
また、溶媒搬送法において、原料を溶解する溶媒はTHFに限らず、原料を溶解できるエーテル化合物を用いれば同様の効果が得られる。もちろん、バブリング法や液体搬送法を用いてルテニウム下部電極を形成しても差し支えない。
また、ルテニウム上部電極を形成するための、バブリング法を用いた化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、液体のルテニウム有機化合物を用いれば、同様の効果が得られる。また、原料の搬送方法は、バブリング法に限らず、液体搬送法を用いても同様の効果が得られる。
ルテニウム下部電極の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、250℃を超えて450℃を超えないことが必要である。また、酸素比は、1%を超えてかつ30%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
ルテニウム上部電極の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて230℃を超えないことが望ましく、200℃を超えて350℃を超えないことが必要である。また、酸素比は、0.1%を超えてかつ25%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
<実施例4>
本発明の実施例4を図4を用いて説明する。本実施例は、低圧遠隔スパッタリング法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成するものである。
まず、窒化チタンからなるプラグ1及びSiO2からなるプラグ部層間絶縁膜2上に、膜厚700nmのSiO2からなるキャパシタ部層間絶縁膜3を、モノシランガスを原料とするプラズマCVD法によって堆積した。
その後、周知のフォトリソグラフィー法によってレジストを塗布、現像し、それをマスクとしてキャパシタ部層間絶縁膜3をプラグ1の表面までドライエッチング法によって加工した。加工形状は、開口部が楕円筒形になるようにし、開口部を下部電極として利用する。
レジスト除去後、低圧遠隔スパッタリング法によるルテニウム種層9を全面に堆積した。ルテニウム種層の堆積条件は、温度は300℃、入射電力は2kW、圧力は0.1Paである。また、ターゲットと基板間の距離は170mmとした。膜厚は、深孔の側壁部においておよそ1nm、孔底部においておよそ2nm、上面の平坦部においておよそ15nmである。
その後、溶媒搬送CVD法による下部ルテニウム電極10を全面に堆積した[図4(a)]。Ru(EtCp)2原料をTHF溶媒に濃度が0.1mol/リットルとなるように溶解し、液体マスフローコントローラーによって供給量を0.5sccmに調整した。また、成膜室の手前で、気化器を用いて150℃で気化した。原料の分解を促進するために、Arに対して10%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は300℃、圧力は5Torr、膜厚はおよそ20nmである。溶媒搬送法によるルテニウム膜の形成は、ルテニウム種層上において、上記の堆積条件で良好な被覆性が得られるため、孔の底部および側面部において、均一な下部ルテニウム電極が形成できる。また、種層の形成にスパッタ法を用いているため、下地との接着性は高い。
次に、隣り合うキャパシタ間を電気的に分離するために、化学的機械的研磨法あるいはスパッタエッチング法によって、層間絶縁膜の上面に堆積したルテニウム膜を除去した[図4(b)]。ここで、ルテニウム膜を除去する際に、事前にキャパシタ部層間絶縁膜の表面部にシリコン窒化膜などのストッパーを形成しておくことが望ましい。このストッパーはルテニウム膜の除去後に除去してもよいし、そのまま残しておいても差し支えない。また、ルテニウム膜の除去時にキャパシタ部層間絶縁膜の凹部にパーティクルが落ちるのを防ぐために、凹部にシリコン酸化膜やレジストを埋め込んでおくことが望ましい。このシリコン酸化膜やレジストは下部電極の形成前に除去する必要がある。
ここで、後熱処理によって下部ルテニウム電極が変形するのを防ぐために、下部ルテニウム電極を熱処理によって焼き締めることが望ましい。具体的には、不活性雰囲気中、例えばアルゴン中で、700℃、1分間の熱処理を行えばよい。熱処理温度は、誘電体酸化膜の結晶化熱処理温度よりも高温であることが望ましい。
その後、五酸化タンタル膜からなる酸化物誘電体5を化学的気相成長法によって堆積した[図4(c)]。Ta原料としてTa(OC2H5)5(ペンタエトキシタンタル)を、キャリアガスとしてArを用いるバブリング法によって搬送し、成膜室の直前で酸素と混合させた。堆積温度は400℃、圧力は0.5Torr、膜厚は10nmである。五酸化タンタル膜を堆積後に、五酸化タンタル膜の結晶化を促進させるために熱処理を行った。まず、窒素気流中で650℃、120秒間で結晶化熱処理を行った後、酸素気流中で600℃、60秒間の酸化熱処理を行った。
五酸化タンタル膜の熱処理後、バブリングCVD法によるルテニウム種層7を全面に堆積した。原料はRu(EtCp)2を用い、キャリアガスとしてArを用いた。原料の分解を促進するために、キャリアガスのArに対して1%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は230℃、圧力は0.5Torr、膜厚はおよそ2nmである。バブリング法によるルテニウム膜の形成は、上記の堆積条件では良好な被覆性が得られるため、孔の底部および側面部において、均一なルテニウム種層が形成できる。
その後、溶媒搬送CVD法による上部ルテニウム電極8を全面に堆積した[図4(d)]。Ru(EtCp)2原料をTHF溶媒に濃度が0.1mol/リットルとなるように溶解し、液体マスフローコントローラーによって供給量を0.5sccmに調整した。また、成膜室の手前で、気化器を用いて150℃で気化した。原料の分解を促進するために、Arに対して10%の濃度のO2ガスを成膜室の直前で混合させた。なお、膜は酸化されず、Ru金属膜が堆積する。堆積温度は300℃、圧力は5Torr、膜厚はおよそ50nmである。溶媒搬送法によるルテニウム膜の形成は、ルテニウム種層上において、上記の堆積条件で良好な被覆性が得られるため、孔の底部および側面部において、均一な上部ルテニウム電極が形成できる。
本実施例4を用いれば、ルテニウム電極を有する微細な凹型キャパシタが実現できる。
下部ルテニウム電極形成前のルテニウム種層の形成方法は上記の低圧遠隔スパッタ法に限らず、コリメーティッドスパッタ法や、イオナイズドスパッタ法を用いても同様の効果が得られる。
酸化物誘電体膜の材料は上記の五酸化タンタルに限らず、チタン酸ストロンチウム,チタン酸バリウムストロンチウム,チタン酸ジルコン酸鉛,ビスマス系層状強誘電体を用いることができる。
また、ルテニウム下部電極およびルテニウム上部電極を形成するための、溶媒搬送法を用いる化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、Ru(Cp)2[Ru(C5H5)2:ビス(シクロペンタジエニル)ルテニウム]やRu(MeCp)2[Ru(CH3C5H4)2:ビス(メチルシクロペンタジエニル)ルテニウム]やRu(DPM)3[Ru{(CH3)3CCOCH2COC(CH3)3}3:ルテニウムジピバロイルメタン]などの、Ruの有機化合物原料を用いれば、同様の効果が得られる。また、溶媒搬送法において、原料を溶解する溶媒はTHFに限らず、原料を溶解できるエーテル化合物を用いれば同様の効果が得られる。
また、上部電極形成前のルテニウム種層を形成するための、バブリング法を用いた化学的気相成長法の原料は、上記のRu(EtCp)2[Ru(C2H5C5H4)2:ビス(エチルシクロペンタジエニル)ルテニウム]に限らず、液体のルテニウム有機化合物を用いれば、同様の効果が得られる。また、原料の搬送方法は、バブリング法に限らず、液体搬送法を用いても同様の効果が得られる。
ルテニウム下部電極およびルテニウム上部電極の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、250℃を超えて450℃を超えないことが必要である。また、酸素比は、1%を超えてかつ30%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
上部電極形成前のルテニウム種層の形成条件は、上記のものに限らず、孔の側壁部にもルテニウム膜が堆積する条件であればよい。具体的には、圧力は0.1Torrを超えてかつ10Torrを超えないことが必要である。形成温度は、200℃を超えて230℃を超えないことが望ましく、200℃を超えて350℃を超えないことが必要である。また、酸素比は、0.1%を超えてかつ25%を超えないことが必要である。ただし、これらの形成温度、酸素比、圧力の境界条件は、装置構造によって変化するため、一義的には決定できない。
本実施例では、バブリング法によるルテニウム種層と、溶媒搬送法によるルテニウム上部電極を、個別の装置で形成したが、図5に示すような一つの成膜室にバブリング法と溶媒搬送法の2つの搬送系が備わっている装置を用いれば、種層と電極を連続形成することができるため、種層の性能を最大限に引き出すことができる。また、バブリング法用の搬送系の代わりに、液体搬送法用の搬送系を用いても良い。
<実施例5>
本発明の実施例5を図6を用いて説明する。本実施例は、実施例1で説明した、低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法を用いて容量記憶素子を作製したものである。
Si基板11に、熱酸化による素子分離12とイオン打ち込みによる拡散層13を形成し、その上にPoly−SiとWSi2の積層からなるワード線14と15を形成した。
その後、Si3N4からなるバリア層17上にPoly−SiとWSi2の積層からなるビット線18と19を形成した。
また、SiO2からなるプラグ部層間絶縁膜22とSi3N4からなる層間絶縁膜に、Poly−Siからなる第一のプラグ16と、第二のプラグ20と、TiNからなるバリア21を形成した。この積層プラグにより、トランジスタの拡散層13とキャパシタの下部電極25を電気的に接続する。
その後、実施例1で説明した方法を用いて、SiO2からなるキャパシタ部層間絶縁膜24,低圧遠隔スパッタリング法によるRuからなる下部電極25,Ta2O5からなる容量絶縁膜26を形成した。その後、バブリング法によるRuからなる上部電極27を形成した。
その後、キャパシタの上部にSiO2からなる配線部層間絶縁膜28と、Wからなる第二の配線層29を形成した。
この容量記憶素子のメモリ動作を確認したところ、所望の特性が得られることが確認された。
ここでは、実施例1で説明した低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法を用いて容量記憶素子を作製したが、これに限らず、実施例2で説明した低圧遠隔スパッタリング法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法や、実施例3で説明した低圧遠隔スパッタリング法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法や、実施例4で説明した低圧遠隔スパッタリング法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で下部ルテニウム電極を形成し、原料を搬送する化学的気相成長法でルテニウム種層を形成した後に溶媒に溶解した原料を搬送する化学的気相成長法で上部ルテニウム電極を形成する方法、等を用いて容量記憶素子を作製しても、所望のメモリ動作の特性が得られる。
本発明によれば、ルテニウム電極を有する微細な凹型キャパシタが実現できる。それにより、半導体容量素子の微細化による高集積化/工程簡略化による歩留まりの向上,工程数削減による低コスト化等が実現できる。
【図面の簡単な説明】
図1は本発明の実施例1を説明する工程の縦断面図である。
図2は本発明の実施例2を説明する工程の縦断面図である。
図3は本発明の実施例3を説明する工程の縦断面図である。
図4は本発明の実施例4を説明する工程の縦断面図である。
図5は本発明を実施するための装置構成図である。
図6は本発明の実施例5を説明する工程の縦断面図である。
図7は液体バブリング法によるRu膜の被覆性の形成温度と酸素比依存を示す図である。
図8は溶媒搬送法によるRu膜の被覆性の形成温度と酸素比依存を示す図である。
図9は従来方法の一例を説明する工程の縦断面図である。
Claims (17)
- 半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に凹型の孔を形成する工程と、
上記孔の内面上及び上記層間絶縁膜の上面上に、低圧遠隔スパッタリング法によってルテニウム膜を形成する工程と、
上記層間絶縁膜上に形成された上記ルテニウム膜を除去し、上記孔内に下部電極を形成する工程と、
上記層間絶縁膜の上面上及び上記下部電極上に、誘電体膜を形成する工程と、
上記誘電体膜上に、バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、酸化性ガスを含む雰囲気中で行い、上記酸化性ガスの濃度を0.1%以上25%以下の範囲とすることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、雰囲気の圧力が0.1Torr以上10Torr以下の範囲で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、200℃以上350℃以下の温度条件で行うことを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記有機ルテニウム化合物として、ビス(エチルシクロペンタジエニル)ルテニウム、ビス(シクロペンタジエニル)ルテニウム、ビス(メチルシクロペンタジエニル)ルテニウム、ルテニウムジピバロイルメタンの中から選ばれた少なくとも1種を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 上記誘電体膜として、タンタル酸化物、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛、ビスマス系層状強誘電体の中から選ばれた少なくとも1種を用いることを特徴とする請求項1に記載の半導体装置の製造方法。
- 半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に凹型の孔を形成する工程と、
上記孔の内面上及び上記層間絶縁膜の上面上に、低圧遠隔スパッタリング法によって第1のルテニウム膜を形成する工程と、
上記層間絶縁膜上に形成された上記第1のルテニウム膜を除去し、上記孔内に下部電極を形成する工程と、
上記層間絶縁膜の上面上及び上記下部電極上に、誘電体膜を形成する工程と、
上記誘電体膜上に、バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によってルテニウム種層を形成する工程と、
上記種層上に、溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって第2のルテニウム膜を形成し、上記ルテニウム種層と上記第2のルテニウム膜とにより上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に凹型の孔を形成する工程と、
上記孔の内面上及び上記層間絶縁膜の上面上に、低圧遠隔スパッタリング法によってルテニウム種層を形成する工程と、
上記ルテニウム種層上に、溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によってルテニウム膜を形成する工程と、
上記層間絶縁膜上に形成された上記種層及び上記ルテニウム膜を除去し、上記孔内に下部電極を形成する工程と、
上記層間絶縁膜の上面上及び上記下部電極上に、誘電体膜を形成する工程と、
上記誘電体膜上に、バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 半導体基板上に層間絶縁膜を形成する工程と、
上記層間絶縁膜に凹型の孔を形成する工程と、
上記孔の内面上及び上記層間絶縁膜の上面上に、低圧遠隔スパッタリング法によって第1のルテニウム種層を形成する工程と、
上記第1のルテニウム種層上に、溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって第1のルテニウム膜を形成する工程と、
上記層間絶縁膜上に形成された上記第1のルテニウム種層及び上記第1のルテニウム膜を除去し、上記孔内に下部電極を形成する工程と、
上記層間絶縁膜の上面上及び上記下部電極上に、誘電体膜を形成する工程と、
上記誘電体膜上に、バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって第2のルテニウム種層を形成する工程と、
上記第2のルテニウム種層上に、溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法によって第2のルテニウム膜を形成し、上記第2のルテニウム種層と上記第2のルテニウム膜とにより上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。 - 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、酸化性ガスを含む雰囲気中で行い、上記酸化性ガスの濃度を0.1%以上25%以下の範囲とすることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、酸化性ガスを含む雰囲気中で行い、上記酸化性ガスの濃度を1%以上30%以下の範囲とすることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、雰囲気の圧力が0.1Torr以上10Torr以下の範囲で行うことを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記溶媒搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、雰囲気の圧力が0.1Torr以上10Torr以下の範囲で行うことを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記バブリング法又は液体搬送法により有機ルテニウム化合物原料を搬送する化学気相成長法を、200℃以上350℃以下の温度条件で行うことを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記有機ルテニウム化合物として、ビス(エチルシクロペンタジエニル)ルテニウム、ビス(シクロペンタジエニル)ルテニウム、ビス(メチルシクロペンタジエニル)ルテニウム、ルテニウムジピバロイルメタンの中から選ばれた少なくとも1種を用いることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記溶媒搬送法に用いる溶媒として、エーテル化合物を用いることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
- 上記誘電体膜として、タンタル酸化物、チタン酸ストロンチウム、チタン酸バリウムストロンチウム、チタン酸ジルコン酸鉛、ビスマス系層状強誘電体の中から選ばれた少なくとも1種を用いることを特徴とする請求項7乃至9のいずれか一に記載の半導体装置の製造方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2000/005399 WO2002015275A1 (fr) | 2000-08-11 | 2000-08-11 | Procédé de fabrication d'un dispositif à semi-conducteur |
Publications (1)
Publication Number | Publication Date |
---|---|
JP4041396B2 true JP4041396B2 (ja) | 2008-01-30 |
Family
ID=11736350
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002520305A Expired - Fee Related JP4041396B2 (ja) | 2000-08-11 | 2000-08-11 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6989304B1 (ja) |
JP (1) | JP4041396B2 (ja) |
TW (1) | TW507299B (ja) |
WO (1) | WO2002015275A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004247559A (ja) * | 2003-02-14 | 2004-09-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
US6909137B2 (en) | 2003-04-07 | 2005-06-21 | International Business Machines Corporation | Method of creating deep trench capacitor using a P+ metal electrode |
JP4571836B2 (ja) * | 2004-07-23 | 2010-10-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
KR100647318B1 (ko) * | 2005-02-03 | 2006-11-23 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
JP2014165219A (ja) * | 2013-02-21 | 2014-09-08 | Renesas Electronics Corp | 半導体装置の製造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3488007B2 (ja) | 1996-03-05 | 2004-01-19 | 富士通株式会社 | 薄膜形成方法、半導体装置及びその製造方法 |
US5874364A (en) * | 1995-03-27 | 1999-02-23 | Fujitsu Limited | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same |
US5612558A (en) * | 1995-11-15 | 1997-03-18 | Micron Technology, Inc. | Hemispherical grained silicon on refractory metal nitride |
JP3523962B2 (ja) | 1996-05-21 | 2004-04-26 | アネルバ株式会社 | スパッタリング装置及びホール内へのスパッタリングによる薄膜作成方法 |
JPH10204630A (ja) * | 1997-01-22 | 1998-08-04 | Sony Corp | スパッタリング装置、スパッタリング方法およびターゲット |
US6002036A (en) | 1997-07-17 | 1999-12-14 | Kabushikikaisha Kojundokagaku Kenkyusho | Process for producing bis(alkyl-cyclopentadienyl)ruthenium complexes and process for producing ruthenium-containing films by using the same |
JP3371328B2 (ja) * | 1997-07-17 | 2003-01-27 | 株式会社高純度化学研究所 | ビス(アルキルシクロペンタジエニル)ルテニウム錯 体の製造方法およびそれを用いたルテニウム含有薄膜 の製造方法 |
US5985759A (en) * | 1998-02-24 | 1999-11-16 | Applied Materials, Inc. | Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers |
JP3334605B2 (ja) * | 1998-05-07 | 2002-10-15 | 三菱電機株式会社 | 電極形成用cvd原料、およびそれを用いて形成されたキャパシタ用電極、配線膜 |
JP3905977B2 (ja) | 1998-05-22 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
US6380574B1 (en) * | 1998-05-25 | 2002-04-30 | Hitachi, Ltd. | Ferroelectric capacitor with a self-aligned diffusion barrier |
JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置,半導体装置の製造方法および半導体製造装置 |
US6063705A (en) * | 1998-08-27 | 2000-05-16 | Micron Technology, Inc. | Precursor chemistries for chemical vapor deposition of ruthenium and ruthenium oxide |
US6821845B1 (en) * | 1998-10-14 | 2004-11-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
KR100275752B1 (ko) * | 1998-11-18 | 2000-12-15 | 윤종용 | 접합 스페이서를 구비한 컨케이브 커패시터의 제조방법 |
US6265260B1 (en) | 1999-01-12 | 2001-07-24 | Lucent Technologies Inc. | Method for making an integrated circuit capacitor including tantalum pentoxide |
US6274195B1 (en) * | 1999-04-30 | 2001-08-14 | Postech Foundation | Organometallic complex process for the preparation thereof and metal organic chemical vapor deposition using same |
JP3976462B2 (ja) | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2002033462A (ja) | 2000-07-17 | 2002-01-31 | Hitachi Ltd | 半導体装置の製造方法 |
US6440495B1 (en) * | 2000-08-03 | 2002-08-27 | Applied Materials, Inc. | Chemical vapor deposition of ruthenium films for metal electrode applications |
US6462368B2 (en) * | 2000-10-31 | 2002-10-08 | Hitachi, Ltd. | Ferroelectric capacitor with a self-aligned diffusion barrier |
-
2000
- 2000-08-11 WO PCT/JP2000/005399 patent/WO2002015275A1/ja active IP Right Grant
- 2000-08-11 JP JP2002520305A patent/JP4041396B2/ja not_active Expired - Fee Related
- 2000-08-11 US US10/297,811 patent/US6989304B1/en not_active Expired - Fee Related
-
2001
- 2001-05-03 TW TW090110615A patent/TW507299B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
US6989304B1 (en) | 2006-01-24 |
WO2002015275A1 (fr) | 2002-02-21 |
TW507299B (en) | 2002-10-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100737192B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6992022B2 (en) | Fabrication method for semiconductor integrated devices | |
US6580111B2 (en) | Metal-insulator-metal capacitor | |
US6335049B1 (en) | Chemical vapor deposition methods of forming a high K dielectric layer and methods of forming a capacitor | |
US7259058B2 (en) | Fabricating method of semiconductor integrated circuits | |
US6551873B2 (en) | Method for forming a tantalum oxide capacitor | |
US7071053B2 (en) | Method of forming capacitor with ruthenium top and bottom electrodes by MOCVD | |
JP2003508902A (ja) | チタン含有誘電体膜及びその形成方法 | |
US6376299B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
US6486022B2 (en) | Method of fabricating capacitors | |
US20050280066A1 (en) | Capacitor in semiconductor device having dual dielectric film structure and method for fabricating the same | |
US6339009B1 (en) | Method of manufacturing capacitor of semiconductor device | |
JP4041396B2 (ja) | 半導体装置の製造方法 | |
US7923343B2 (en) | Capacitor of semiconductor device and method for forming the same | |
US6297122B1 (en) | Method of forming conductive film and capacitor | |
US6448128B1 (en) | Capacitor for semiconductor memory device and method of manufacturing the same | |
KR100507246B1 (ko) | 반도체 장치의 제조 방법 | |
JPH09199445A (ja) | 半導体装置の製造方法 | |
JP2002033462A (ja) | 半導体装置の製造方法 | |
KR100656282B1 (ko) | 캐패시터 제조 방법 | |
JP2001244434A (ja) | 半導体記憶装置およびその製造方法 | |
KR20040001902A (ko) | 반도체장치의 캐패시터 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040331 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040604 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060213 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070919 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071016 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101116 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111116 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121116 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131116 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |