JP2010177257A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2010177257A JP2010177257A JP2009015356A JP2009015356A JP2010177257A JP 2010177257 A JP2010177257 A JP 2010177257A JP 2009015356 A JP2009015356 A JP 2009015356A JP 2009015356 A JP2009015356 A JP 2009015356A JP 2010177257 A JP2010177257 A JP 2010177257A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- lower electrode
- interlayer insulating
- adhesion layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】下部電極を構成する貴金属電極に変形が発生することを防止し、正常な形状の立体セルを形成する。
【解決手段】半導体装置は、半導体基板10の上に形成され、開口部180を有する層間絶縁膜160と、開口部180の少なくとも側壁上に形成された密着層240と、開口部180の底面上及び少なくとも密着層240の側面上に形成された第1の下部電極260と、第1の下部電極260の上に形成された強誘電体膜又は高誘電体膜360と、強誘電体膜又は高誘電体膜360の上に形成された上部電極340とを備えている。第1の下部電極260は、開口部180から突出する突出部260aを有し、強誘電体膜又は高誘電体膜360は、突出部260aを覆うように形成され、上部電極340は、強誘電体膜又は高誘電体膜360を覆うように形成されている。
【選択図】図1
【解決手段】半導体装置は、半導体基板10の上に形成され、開口部180を有する層間絶縁膜160と、開口部180の少なくとも側壁上に形成された密着層240と、開口部180の底面上及び少なくとも密着層240の側面上に形成された第1の下部電極260と、第1の下部電極260の上に形成された強誘電体膜又は高誘電体膜360と、強誘電体膜又は高誘電体膜360の上に形成された上部電極340とを備えている。第1の下部電極260は、開口部180から突出する突出部260aを有し、強誘電体膜又は高誘電体膜360は、突出部260aを覆うように形成され、上部電極340は、強誘電体膜又は高誘電体膜360を覆うように形成されている。
【選択図】図1
Description
本発明は、容量絶縁膜に強誘電体膜又は高誘電体膜を用いる半導体装置及びその製造方法に関し、特に立体構造を有するメモリセルに関する。
近年、電子マネー等の発達により、動作電圧が低く、高速で読み書きが可能な不揮発性メモリ装置に対する需要が高まっている。この特性を有する不揮発性メモリ装置として、高誘電体膜又は強誘電体膜を容量絶縁膜とする不揮発性メモリ装置が用いられて来たが、近年の用途の広がりと共に、単位面積あたりのメモリ容量を増やすことが必須となっている。この為、メモリセルの投影面積を増やさず、電荷量の形成に寄与する面積を増やすために、従来のプレーナ型セルに代わって、立体型のセルの開発が盛んに行われている。従来の立体セル及びその製造方法については、例えば特許文献1に開示されている。
しかしながら、微細化が進むにつれ、この従来の立体セルの構造でも蓄積電荷量が十分ではなくなってきている。そこで、同じ投影面積でもさらに大きな電荷量を得るために、例えば、図7(a)及び(b)に示すように、立体セルの周囲を形成している層間絶縁膜16の一部をエッチングし、立体セルの下部電極26の外側の側面の一部を露出して下部電極26の両面が共に電荷量の増大に寄与する構造が特許文献2に開示されている。
特開2001−210802号公報
特開2002−217388号公報
一方、容量絶縁膜として強誘電体膜を用いる場合、強誘電体膜を結晶化させる酸素雰囲気における熱処理工程である急速熱酸化(Rapid Thermal Oxidation:RTO)工程が必須である。図7(b)に示す立体セルにおいては、一般に層間絶縁膜の材料として用いられているシリコン酸化膜の場合、図8に示すように、シリコン酸化膜と強誘電体メモリに一般に使用される貴金属電極とでは温度変化に対する線膨張係数が大きく異なる。
このため、図7(c)に示すように、酸化シリコンからなる層間絶縁膜16と貴金属からなる下部電極26との間において剥離が発生し、この剥離が原因となって下部電極26が変形し、正常なメモリセルが形成できないという問題がある。
そこで、本発明は、前記従来の問題に鑑み、その目的は、立体セルの周囲を形成している層間絶縁膜の一部をエッチングし、立体セルの下部電極の外側の側面の一部を露出して下部電極の両側面とも電荷の形成に寄与する構造の立体セルにおいて、下部電極を構成する金属電極に変形が発生することを防止し、正常な形状の立体セルを形成して、投影面積を変えることなく電荷容量を増やすことができる半導体装置を得られるようにすることにある。
前記の目的を達成するために、本発明は、半導体装置を、層間絶縁膜と下部電極との間に密着層を設ける構成とする。
具体的には、本発明に係る第1の半導体装置は、半導体基板の上に形成され、開口部を有する層間絶縁膜と、開口部の少なくとも側壁上に形成された密着層と、開口部の底面上及び少なくとも密着層の側面上に形成された第1の下部電極と、第1の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とを備え、第1の下部電極は、開口部から突出する突出部を有し、容量絶縁膜は、第1の下部電極及び密着層のうち少なくとも第1の下部電極の突出部を覆うように形成され、上部電極は、突出部に形成された容量絶縁膜を覆うように形成されていることを特徴とする。
本発明の第1の半導体装置によると、層間絶縁膜と下部電極との間に形成した密着層により、RTO処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。
本発明の第1の半導体装置において、密着層は、開口部から突出するように形成され、第1の下部電極は、密着層の側面上に形成され、容量絶縁膜は、第1の下部電極及び密着層における開口部から突出した突出部を覆うように形成されていることが好ましい。
また、本発明の第1の半導体装置において、密着層は、開口部の側壁上にのみ形成され、第1の下部電極の突出部は、密着層の上端から突出しており、容量絶縁膜は、第1の下部電極の突出部を直接に覆うように形成されていることが好ましい。
本発明に係る第2の半導体装置は、半導体基板の上に形成され、開口部を有する層間絶縁膜と、開口部の少なくとも側壁上に形成されると共に、層間絶縁膜の上方に突出する突出部を有する密着層と、開口部の底面上及び密着層の側面上に形成された第1の下部電極と、第1の下部電極の上に形成された第2の下部電極と、第2の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、容量絶縁膜の上に形成された上部電極とを備え、第2の下部電極は、第1の下部電極の上から密着層における突出部の外側の側面上にまで延伸して形成され、容量絶縁膜は、突出部に形成されている第2の下部電極を覆うように形成され、上部電極は、突出部に形成されている容量絶縁膜を覆うように形成されていることを特徴とする。
本発明の第2の半導体装置によると、層間絶縁膜と下部電極との間に形成した密着層により、RTO処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。
本発明の第1の半導体装置及び第2の半導体装置は、層間絶縁膜の開口部の底面上で且つ下部電極の下に形成された酸素バリア膜をさらに備えていることが好ましい。
本発明の第1の半導体装置及び第2の半導体装置は、層間絶縁膜における開口部の下側部分に形成され、第1の下部電極と電気的に接続されるコンタクトプラグをさらに備えていることが好ましい。
本発明の第1の半導体装置及び第2の半導体装置において、第1の下部電極における突出部の長さは、第1の下部電極における突出部の長さと層間絶縁膜の開口部の側壁に対向する部分の長さとの和の3分の1以下であることが好ましい。
本発明の第1の半導体装置及び第2の半導体装置において、密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
本発明の第1の半導体装置及び第2の半導体装置において、第1の下部電極及び上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ又はそれらのうちの2つ以上の積層膜からなることが好ましい。
本発明の第2の半導体装置において、第2の下部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
本発明の第1の半導体装置及び第2の半導体装置において、強誘電体は、一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物であることが好ましい。
この場合、元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることが好ましい。
本発明に係る半導体装置の製造方法は、半導体基板の上に第1の層間絶縁膜を形成する工程(a)と、第1の層間絶縁膜に半導体基板と接続されるコンタクトプラグを形成する工程(b)と、コンタクトプラグを覆うように、第1の層間絶縁膜の上に第2の層間絶縁膜を形成する工程(c)と、第2の層間絶縁膜に、コンタクトプラグを露出する開口部を形成する工程(d)と、開口部の少なくとも側壁上に密着層を形成する工程(e)と、開口部の底面上及び密着層の側面上に第1の下部電極を形成する工程(f)と、第2の層間絶縁膜における開口部の周縁部の上部を除去することにより、密着層の一部及び第1の下部電極の一部を第2の層間絶縁膜の上方に突出させる工程(g)と、開口部内において第1の下部電極に沿うと共に、密着層における第2の層間絶縁膜の上方に突出した部分の外側の側面上にまで延伸するように第2の下部電極を形成する工程(h)と、開口部内において第2の下部電極に沿うと共に、密着層における第2の層間絶縁膜の上方に突出した部分の第2の下部電極の外側の側面上にまで延伸するように強誘電体又は高誘電体からなる容量絶縁膜を形成する工程(i)と、開口部内において容量絶縁膜に沿うと共に、密着層における前記第2の層間絶縁膜の上方に突出した部分の容量絶縁膜の外側の側面上にまで延伸するように上部電極を形成する工程(j)と、上部電極を含む第2の層間絶縁膜の上に第3の層間絶縁膜を形成する工程(k)と、工程(k)の後に、半導体基板を酸化雰囲気で熱処理して容量絶縁膜を結晶化する工程(l)とを備えていることを特徴とする。
本発明に係る半導体装置の製造方法によると、層間絶縁膜と下部電極との間に密着層を形成することにより、RTO処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。
本発明の半導体装置の製造方法において、工程(b)と工程(c)との間に、コンタクトプラグを覆うように酸素バリア膜を形成する工程(m)をさらに備え、工程(d)において、コンタクトプラグを露出する代わりに、酸素バリア膜を露出することが好ましい。
本発明の半導体装置の製造方法は、工程(g)において、密着層及び第1の下部電極における第2の層間絶縁膜の上方に突出した部分の長さが、密着層及び第1の下部電極における層間絶縁膜の上方に突出した部分の長さと層間絶縁膜の開口部の側壁に対向する部分の長さとの和の3分の1以下となるように、第2の層間絶縁膜における開口部の周縁部の上部を除去することが好ましい。
本発明の半導体装置の製造方法において、密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
本発明の半導体装置の製造方法において、第1の下部電極、第2の下部電極及び上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
本発明の半導体装置の製造方法において、強誘電体は、一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物であることが好ましい。
この場合、元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることが好ましい。
本発明の半導体装置及びその製造方法によると、層間絶縁膜と下部電極との間に形成した密着層により、RTO処理を行っても層間絶縁膜と下部電極とが剥離せず、正常な立体セル形状を維持することができる。その結果、高歩留まり且つ高い信頼性がある半導体装置を得ることができる。
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置について、図1を参照しながら説明する。図1は本発明に係る第1の実施形態に係る半導体装置の断面構成を示している。
本発明の第1の実施形態に係る半導体装置について、図1を参照しながら説明する。図1は本発明に係る第1の実施形態に係る半導体装置の断面構成を示している。
図1に示すように、素子分離領域20とシリサイド領域30を有する半導体基板10の上には、厚さが600nmのシリコン酸化膜からなる第1の層間絶縁膜40が形成されている。第1の層間絶縁膜40の上には、第1の層間絶縁膜40からの水素の侵入により強誘電体膜が還元されて容量素子の特性が劣化するのを防ぐために、厚さが50nm〜150nmのシリコン窒化膜からなる水素バリア膜100が形成されている。また、水素バリア膜100及び第1の層間絶縁膜40を貫通してシリサイド領域30を露出するコンタクトホールが形成されている。コンタクトホールには、チタン(Ti)/窒化チタン(TiN)からなる密着層及びタングステン−化学気相成長(W−Chemical Vapor Deposition:W−CVD)法によって埋め込まれたタングステンからなるコンタクトプラグ120が形成されている。コンタクトプラグ120の上には、コンタクトプラグ120を被覆するように、例えば、白金(Pt)/酸化イリジウム(IrO2)/イリジウム(Ir)/窒化チタンアルミニウム(TiAlN)からなる積層膜である導電性の酸素バリア膜140が形成されている。ここで、酸素バリア膜140を構成する積層膜の膜厚は100nm〜300nmとする。また、隣接する酸素バリア膜140の間を埋め込むように第2の層間絶縁膜160が形成され、酸素バリア膜140の上には立体メモリセルを形成するためのホール(開口部)180が形成されている。
ホール180内の第2の層間絶縁膜160の側壁上に、第2の層間絶縁膜160と後に形成する第1の下部電極260との密着性を向上させるための厚さが20nm〜100nmの密着層240が形成されている。ここで、密着層240はホール180の上方に突出して形成されている。密着層240は酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
ホール180内の密着層240及び酸素バリア膜140に沿うように、導電膜からなる第1の下部電極260が形成されており、密着層240と同様にホール180の上方に突出する突出部260aが形成されている。ここで、この導電膜は、貴金属を主とする材料、例えば白金(Pt)を用い、膜厚を20nm〜150nmとする。また、突出部260aの長さは、第1の下部電極260における、突出部260aの長さと第2の層間絶縁膜160のホール180の側壁に対向する部分の長さとの和の3分の1以下であることが好ましい。
第1の下部電極260の上に例えば厚さが30nm〜100nmのBi4Ti3O12(略称BiT)からなる強誘電体膜360が形成されている。ここで強誘電体膜360は、密着層240及び第1の下部電極260の上部、すなわち凸状に突出した突出部260aの外側部分を覆うように形成されている。強誘電体膜360は、BiTの他に一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることが好ましい。
強誘電体膜360の上には、貴金属を主材料とし、例えば厚さが20nm〜150nmの白金(Pt)からなる上部電極340が形成されている。ここで、上部電極340は、密着層240及び第1の下部電極260の突出部260aを覆うように形成された強誘電体膜360をさらに覆うように形成されている。第1の下部電極260及び上部電極340は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか1つ又はそれらのうちの2つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。
第2の層間絶縁膜160及び上部電極340の上には、第3の層間絶縁膜380が形成されている。
以上のように第1の実施形態に係る半導体装置によると、第2の層間絶縁膜160と第1の下部電極260との間に密着層240が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のRTOを行っても、第1の下部電極260が第2の層間絶縁膜160から剥がれない。このため、電極の上部の一部が露出している立体セルの第1の下部電極260が、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。
(第2の実施形態)
以下、本発明の第2の実施形態に係る半導体装置について、図2を参照しながら説明する。図2は本発明に係る第2の実施形態に係る半導体装置の断面構成を示している。
以下、本発明の第2の実施形態に係る半導体装置について、図2を参照しながら説明する。図2は本発明に係る第2の実施形態に係る半導体装置の断面構成を示している。
図2において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。第1の実施形態との相違点は次の通りである。
図2に示すように、ホール180内の第2の層間絶縁膜160の側壁上に、第2の層間絶縁膜160と後に形成する第1の下部電極260との密着性を向上させるための厚さが20nm〜100nmの密着層240が形成されている。ここで、密着層240は第2の層間絶縁膜160の側壁上にのみ形成され、ホール180の上方に突出しないように形成されている。密着層240は酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
ホール180内の密着層240及び酸素バリア膜140に沿うように、導電膜からなる第1の下部電極260が形成されており、第1の下部電極260は、密着層240の側面上だけでなく、ホール180の上方に突出し、突出部260aが形成されている。ここで、この導電膜は、貴金属を主とする材料、例えば白金(Pt)を用い、膜厚を20nm〜150nmとする。また、突出部260aの長さは、第1の下部電極260における、第2の層間絶縁膜160の上方に突出部260aの長さと第2の層間絶縁膜160のホール180の側壁に対向する部分の長さとの和の3分の1以下であることが好ましい。
第1の下部電極260の上に例えば厚さが30nm〜100nmのBiTからなる強誘電体膜360が形成されている。ここで強誘電体膜360は、第1の下部電極260の上部、すなわち凸状に突出した突出部260aの外側部分を覆うように形成されている。強誘電体膜360は、BiTの他に一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることが好ましい。
強誘電体膜360の上には、貴金属を主材料とし、例えば厚さが20nm〜150nmの白金(Pt)からなる上部電極340が形成されている。ここで、上部電極340は、第1の下部電極260の突出部260aを覆うように形成された強誘電体膜360をさらに覆うように形成されている。第1の下部電極260及び上部電極340は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。
第2の層間絶縁膜160及び上部電極340の上には、第3の層間絶縁膜380が形成されている。
以上のように第2の実施形態に係る半導体装置によると、第2の層間絶縁膜160と第1の下部電極260との間に密着層240が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のRTOを行っても、第1の下部電極260が第2の層間絶縁膜160から剥がれない。このため、電極の上部の一部が露出している立体セルの第1の下部電極260が、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。また、第1の実施形態と異なり強誘電体膜360は、第1の下部電極260に対して、密着層240を挟まない構造となるため、強誘電体膜の膜厚が薄くなるのと同様の効果が現れると想定される。強誘電体膜360と膜厚が同一の密着層240を形成した場合は、第1の下部電極260の一部の両面を容量形成に寄与させる場合、密着層240を挟む第1の実施形態と比べて、電化量増大の効果は2倍となる。
(第3の実施形態)
以下、本発明の第3の実施形態に係る半導体装置について、図3を参照しながら説明する。図3は本発明に係る第3の実施形態に係る半導体装置の断面構成を示している。
以下、本発明の第3の実施形態に係る半導体装置について、図3を参照しながら説明する。図3は本発明に係る第3の実施形態に係る半導体装置の断面構成を示している。
図3において、図1と同一の構成部材には同一の符号を付すことにより説明を省略する。第1の実施形態との相違点は次の通りである。
図3に示すように、第1の下部電極260の上に例えば白金からなる第2の下部電極280が形成されている。ここで第2の下部電極280は、密着層240及び第1の下部電極260の上部、すなわち凸状に突出した突出部240aの外側部分を覆うように形成されている。
第2の下部電極280の上に例えば厚さが30nm〜100nmのBiTからなる強誘電体膜360が形成されている。ここで強誘電体膜360は、密着層240及び第1の下部電極260の突出部240aを覆うように形成された第2の下部電極280をさらに覆うように形成されている。強誘電体膜360は、BiTの他に一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物を用いてもよい。またこの場合、元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることが好ましい。
強誘電体膜360の上には、貴金属を主材料とし、例えば厚さが20nm〜150nmの白金(Pt)からなる上部電極340が形成されている。ここで、上部電極340は、密着層240及び第1の下部電極260の突出部240aを覆うように形成された第2の下部電極280及び強誘電体膜360をさらに覆うように形成されている。第1の下部電極260、第2の下部電極280及び上部電極340は白金の他に、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム又はオスミウムの酸化物、酸化イリジウム、酸化ルテニウム及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜を材料としてもよい。さらには、酸化鉄を用いてもよい。
以上のように第3の実施形態に係る半導体装置によると、第2の層間絶縁膜160と第1の下部電極260との間に密着層240が設けられているため、強誘電体膜を用いる不揮発性メモリ装置に必須のRTOを行っても、第1の下部電極260が第2の層間絶縁膜160から剥がれない。このため、電極上部の一部が露出している立体セルの第1の下部電極260と第2の下部電極280とが、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置及びその製造方法を提供することができる。
次に、本発明の第3の実施形態に係る半導体装置の製造方法について、図4(a)〜(c)ならびに図5(a)及び(b)を参照しながら説明する。
まず、図4(a)に示すように、素子分離領域20とシリサイド領域30を有する半導体基板10の上に、膜厚が600nmの酸化シリコンからなる第1の層間絶縁膜40を堆積し、化学機械研磨(Chemical Mechanical Polishing:CMP)法を用いて上面を平坦化する。次に、第1の層間絶縁膜40の上に、第1の層間絶縁膜40からの水素の侵入により強誘電体膜が還元されて容量素子の特性が劣化するのを防ぐために、膜厚が50nm〜150nmの窒化シリコンからなる水素バリア膜100を堆積する。次に、リソグラフィ法とドライエッチ法を用いて、水素バリア膜100及び第1の層間絶縁膜40を貫通してシリサイド領域30を露出するコンタクトホールを形成する。次に、コンタクトホールをTi/TiN密着層及びW−CVDによって埋め込み、水素バリア膜100上に形成されたTi/TiN密着層及びW−CVDをCMP法により除去して、コンタクトプラグ120を形成する。
次に、コンタクトプラグ120を被覆するように、例えば、Pt/IrO2/Ir/TiAlNからなる積層膜を堆積し、リソグラフィ法とドライエッチ法とを用いて所望の形状の導電性の酸素バリア膜140を形成する。ここで、酸素バリア膜140の積層膜の膜厚は100nm〜300nmとする。次に、半導体基板10の上に、隣接する酸素バリア膜140の間を埋め込むとともにそれらを覆うように、膜厚が1000nmの第2の層間絶縁膜160を堆積し、CMP法により表面を平坦化する。
次に、リソグラフィ法とドライエッチ法とを用いて、酸素バリア膜140の上の所望の領域に、立体メモリセルを形成するためのホール180を形成する。
次に、図4(b)に示すように、ホール180内に沿うと共に第2の層間絶縁膜160の上を覆うように、第2の層間絶縁膜160と後に形成する第1の下部電極260との密着性を向上させるための密着層240を20nm〜100nmの厚さに堆積する。次に、半導体基板10の全面にレジストを塗布し、レジストと密着層240とのエッチング選択比が1:1に近い条件においてドライエッチングによる全面エッチバックを行い、ホール180内の側壁上以外に堆積した密着層240を除去して、ホール180内の側壁上にのみ密着層240を残す。
次に、ホール180内の密着層240及び酸素バリア膜140に沿うと共に第2の層間絶縁膜160の上面を覆うように、第1の下部電極260となる導電膜を堆積する。ここで、この導電膜は、貴金属を主とする材料、例えば白金(Pt)を用い、膜厚を20nm〜150nmとする。その後、例えばCMP法により、第2の層間絶縁膜160の上の導電膜を除去してホール180の底面及び側面を覆う第1の下部電極260を形成する。
次に、図4(c)に示すように、第2の層間絶縁膜160におけるホール180の周辺部分の上部をエッチング除去して、密着層240及び第1の下部電極260の上部を凸状に突出するように露出させ、突出部240aを形成する。このとき、図6(a)に示すように、以降に形成する第2の下部電極280の一部の両面を容量形成に寄与させる構成とすると、立体メモリセルのコンケイブの高さの10分の1に相当する膜厚分の第2の層間絶縁膜160を除去すれば、コンケイブの直径が300nm、コンケイブの高さが600nmの立体セルを形成した場合、電荷量の増加に寄与する立体セルの表面積として10%増加する。また、図6(b)に示すように、立体メモリセルのコンケイブの高さの3分の1に相当する膜厚分の第2の層間絶縁膜160を除去すれば、30%増加する。さらに、図6(c)に示すように、立体メモリセルのコンケイブの高さの2分の1に相当する膜厚分の第2の層間絶縁膜160を除去すれば、44%増加する。上記の効果は、レイアウト変更を伴う投影面積を拡大することなく得ることができる。
なお、ホール180の直径が1μm以下の微細な構造になると、第1の下部電極260をさらに薄くする必要が生じるため、第2の層間絶縁膜160を除去する量は、上記したホール180の高さの3分の1相当以下であることが望ましい。
次に、図5(a)に示すように、半導体基板10の上の積層構造体の上に、貴金属を主材料とする第2の下部電極280となる、例えば厚さが20nm〜150nmの白金(Pt)を堆積し、続いて、強誘電体膜360となる、例えば厚さが30nm〜100nmのBiTを堆積する。その後、さらに、貴金属を主材料とする上部電極340となる、例えば厚さが20nm〜150nmの白金(Pt)を堆積する。
次に、リソグラフィ法で所望のパターンを形成し、ドライエッチング法によって強誘電体膜360と上部電極340との不要な部分を除去して、ホール180の内部に形成された第2の下部電極280の上から、密着層240及び第1の下部電極260の上部、すなわち凸状に突出した突出部240aの外側の側面上に形成された第2の下部電極280の上に至る領域を覆うように強誘電体膜360と上部電極340とを形成する。このようにして、立体メモリセルが完成する。
次に、図5(b)に示すように、メモリセルの上に厚さが50nm〜300nmの第3の層間絶縁膜380を堆積する。その後、RTOを行い、強誘電体膜360を結晶化して強誘電体特性を発現させる。
以上のように第3の実施形態に係る半導体装置の製造方法によると、第2の層間絶縁膜160と第1の下部電極260との間に密着層240を設けることにより、強誘電体膜を用いる不揮発性メモリ装置に必須のRTOを行っても、第1の下部電極260が第2の層間絶縁膜160から剥がれない。このため、電極の上部の一部が露出している立体セルの第1の下部電極260と第2の下部電極280とが、剥離による引っ張り応力を受けず、正常な立体セルを形成することができる。その結果、高歩留まりで且つ高い信頼性を有する半導体装置を得ることができる。
また、本実施形態においては、下部電極を第1の下部電極260と第2の下部電極280との2層構造としたが、図1に示すように、下部電極を第1の下部電極260のみとし、密着層240及び第1の下部電極260の上部である凸状に突出した突出部240aの外側の面を強誘電体膜360で直接覆う構造としても構わない。この時、強誘電体膜として、BiT膜を用いた場合、密着層240は、Ti又はIrを含まない材料であることが必須である。例えば、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることが好ましい。
また、図1の構造とした場合には、第1の下部電極260の上部に対して密着層240を挟む構造となるため、強誘電体膜360の膜厚が厚くなるのと同等である。従って、強誘電体膜360と膜厚が同一の密着層240を形成した場合は、第1の下部電極260の上部の両面を容量形成に寄与させる場合、密着層240を挟まない場合と比べて、電荷量増大の効果は半分となる。
また、本実施形態においては、密着層240を、第2の層間絶縁膜160から露出している第1の下部電極260の部分においても形成しているが、図2に示すように、密着層240を、第2の層間絶縁膜160と対向する第1の下部電極260の部分にのみ設けても構わない。
また、本実施形態においては、密着層240をホール180の側面上にのみ形成し底面上には形成していないが、密着層240として導電性の材料を選択すればホール180の底面(酸素バリア膜140と第1の下部電極260との間)に設けても構わない。
なお、本実施形態において、第1の下部電極260、第2の下部電極280及び上部電極340の材料の貴金属として白金(Pt)を用いたが、他の貴金属として、イリジウム(Ir)、ルテニウム(Ru)、金(Au)、銀(Ag)、パラジウム(Pd)、ロジウム(Rh)若しくはオスミウム(Os)の酸化物、酸化イリジウム(IrO2 )、酸化ルテニウム(RuO2)又は酸化銀(Ag2O)等でも同様の効果を得ることができ、また、これらの膜の積層構造としても良い。さらには、酸化鉄(Fe2O3、Fe3O4)を用いてもよい。
また、本実施形態において、強誘電体膜360としてBiTを用いたが、他の強誘電体膜360として、一般式がABO3(但し、AとBとは異なる元素である。)で表されるペロブスカイト構造を有する化合物ならば同様の効果を得ることができる。ここで、元素Aは、例えば、鉛(Pb)、バリウム(Ba)、ストロンチウム(Sr)、カルシウム(Ca)、ランタン(La)、リチウム(Li)、ナトリウム(Na)、カリウム(K)、マグネシウム(Mg)及びビスマス(Bi)からなる群より選択される少なくとも1つであり、元素Bは、例えば、チタン(Ti)、ジルコニウム(Zr)、ニオブ(Nb)、タンタル(Ta)、タングステン(W)、鉄(Fe)、ニッケル(Ni)、スカンジウム(Sc)、コバルト(Co)、ハフニウム(Hf)、マグネシウム(Mg)及びモリブデン(Mo)からなる群より選択される少なくとも1つである。
また、本実施形態において、密着層240として酸化チタン(TiOx)を用いたが、他の密着層240の材料として、窒化チタン(TiN)、窒化チタンアルミニウム(TiAlN)、酸窒化チタンアルミニウム(TiAlON)、窒化チタン(TiN)、酸化イリジウム(IrOx)、イリジウム(Ir)、酸化ルテニウム(RuOx)又はルテニウム(Ru)でも同様の効果を得ることができ、また、これらの積層構造としてもよい。なお、ここで酸化イリジウム及び酸化ルテニウムの一般式におけるxは正の実数である。
本発明の半導体装置及びその製造方法は、下部電極を構成する貴金属電極に変形が発生することを防止し、正常な形状の立体セルを形成して、同じ投影面積のままで電荷容量を増やすことができる。特に、立体セルの周囲を形成している層間絶縁膜の一部をエッチングし、立体セルの下部電極の外側の側面の一部を露出して下部電極の両側とも電荷量形成に寄与する構造の立体セルにおいて有用である。
10 半導体基板
20 素子分離領域
30 シリサイド領域
40 第1の層間絶縁膜
100 水素バリア膜
120 コンタクトプラグ
140 酸素バリア膜
160 第2の層間絶縁膜
180 ホール(開口部)
240 密着層
240a 突出部
260 第1の下部電極
260a 突出部
280 第2の下部電極
340 上部電極
360 強誘電体膜
380 第3の層間絶縁膜
20 素子分離領域
30 シリサイド領域
40 第1の層間絶縁膜
100 水素バリア膜
120 コンタクトプラグ
140 酸素バリア膜
160 第2の層間絶縁膜
180 ホール(開口部)
240 密着層
240a 突出部
260 第1の下部電極
260a 突出部
280 第2の下部電極
340 上部電極
360 強誘電体膜
380 第3の層間絶縁膜
Claims (19)
- 半導体基板の上に形成され、開口部を有する層間絶縁膜と、
前記開口部の少なくとも側壁上に形成された密着層と、
前記開口部の底面上及び少なくとも前記密着層の側面上に形成された第1の下部電極と、
前記第1の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、
前記容量絶縁膜の上に形成された上部電極とを備え、
前記第1の下部電極は、前記開口部から突出する突出部を有し、
前記容量絶縁膜は、前記第1の下部電極及び密着層のうち少なくとも前記第1の下部電極の前記突出部を覆うように形成され、
前記上部電極は、前記突出部に形成された前記容量絶縁膜を覆うように形成されていることを特徴とする半導体装置。 - 前記密着層は、前記開口部から突出するように形成され、
前記第1の下部電極は、前記密着層の側面上に形成され、
前記容量絶縁膜は、前記第1の下部電極及び密着層における前記開口部から突出した突出部を覆うように形成されていることを特徴とする請求項1に記載の半導体装置。 - 前記密着層は、前記開口部の側壁上にのみ形成され、
前記第1の下部電極の前記突出部は、前記密着層の上端から突出しており、
前記容量絶縁膜は、前記第1の下部電極の前記突出部を直接に覆うように形成されていることを特徴とする請求項1に記載の半導体装置。 - 半導体基板の上に形成され、開口部を有する層間絶縁膜と、
前記開口部の少なくとも側壁上に形成されると共に、前記層間絶縁膜の上方に突出する突出部を有する密着層と、
前記開口部の底面上及び前記密着層の側面上に形成された第1の下部電極と、
前記第1の下部電極の上に形成された第2の下部電極と、
前記第2の下部電極の上に形成された強誘電体又は高誘電体からなる容量絶縁膜と、
前記容量絶縁膜の上に形成された上部電極とを備え、
前記第2の下部電極は、前記第1の下部電極の上から前記密着層における前記突出部の外側の側面上にまで延伸して形成され、
前記容量絶縁膜は、前記突出部に形成されている前記第2の下部電極を覆うように形成され、
前記上部電極は、前記突出部に形成されている前記容量絶縁膜を覆うように形成されていることを特徴とする半導体装置。 - 前記層間絶縁膜の前記開口部の底面上で且つ前記下部電極の下に形成された酸素バリア膜をさらに備えていることを特徴とする請求項1〜4のうちのいずれか1項に記載の半導体装置。
- 前記層間絶縁膜における前記開口部の下側部分に形成され、前記第1の下部電極と電気的に接続されるコンタクトプラグをさらに備えていることを特徴とする請求項1〜5のうちのいずれか1項に記載の半導体装置。
- 前記第1の下部電極における前記突出部の長さは、前記第1の下部電極における前記突出部の長さと前記層間絶縁膜の開口部の側壁に対向する部分の長さとの和の3分の1以下であることを特徴とする請求項1〜6のうちのいずれか1項に記載の半導体装置。
- 前記密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることを特徴とする請求項1〜7のうちのいずれか1項に記載の半導体装置。
- 前記第1の下部電極及び前記上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることを特徴とする請求項1〜7のうちのいずれか1項に記載の半導体装置。
- 前記第2の下部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることを特徴とする請求項4に記載の半導体装置。
- 前記強誘電体は、一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物であることを特徴とする請求項1〜7のうちのいずれか1項に記載の半導体装置。
- 前記元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、
前記元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることを特徴とする請求項11に記載の半導体装置。 - 半導体基板の上に第1の層間絶縁膜を形成する工程(a)と、
前記第1の層間絶縁膜に前記半導体基板と接続されるコンタクトプラグを形成する工程(b)と、
前記コンタクトプラグを覆うように、前記第1の層間絶縁膜の上に第2の層間絶縁膜を形成する工程(c)と、
前記第2の層間絶縁膜に、前記コンタクトプラグを露出する開口部を形成する工程(d)と、
前記開口部の少なくとも側壁上に密着層を形成する工程(e)と、
前記開口部の底面上及び前記密着層の側面上に第1の下部電極を形成する工程(f)と、
前記第2の層間絶縁膜における前記開口部の周縁部の上部を除去することにより、前記密着層の一部及び前記第1の下部電極の一部を前記第2の層間絶縁膜の上方に突出させる工程(g)と、
前記開口部内において前記第1の下部電極に沿うと共に、前記密着層における前記第2の層間絶縁膜の上方に突出した部分の外側の側面上にまで延伸するように第2の下部電極を形成する工程(h)と、
前記開口部内において前記第2の下部電極に沿うと共に、前記密着層における前記第2の層間絶縁膜の上方に突出した部分の前記第2の下部電極の外側の側面上にまで延伸するように強誘電体又は高誘電体からなる容量絶縁膜を形成する工程(i)と、
前記開口部内において前記容量絶縁膜に沿うと共に、前記密着層における前記第2の層間絶縁膜の上方に突出した部分の前記容量絶縁膜の外側の側面上にまで延伸するように上部電極を形成する工程(j)と、
前記上部電極を含む前記第2の層間絶縁膜の上に第3の層間絶縁膜を形成する工程(k)と、
前記工程(k)の後に、前記半導体基板を酸化雰囲気で熱処理して前記容量絶縁膜を結晶化する工程(l)とを備えていることを特徴とする半導体装置の製造方法。 - 前記工程(b)と前記工程(c)との間に、前記コンタクトプラグを覆うように酸素バリア膜を形成する工程(m)をさらに備え、
前記工程(d)において、前記コンタクトプラグを露出する代わりに、前記酸素バリア膜を露出することを特徴とする請求項13に記載の半導体装置の製造方法。 - 前記工程(g)において、前記密着層及び第1の下部電極における前記第2の層間絶縁膜の上方に突出した部分の長さが、前記密着層及び第1の下部電極における前記層間絶縁膜の上方に突出した部分の長さと前記層間絶縁膜の開口部の側壁に対向する部分の長さとの和の3分の1以下となるように、前記第2の層間絶縁膜における前記開口部の周縁部の上部を除去することを特徴とする請求項13又は14に記載の半導体装置の製造方法。
- 前記密着層は、酸化チタン、窒化チタン、窒化チタンアルミニウム、酸窒化チタンアルミニウム、酸化イリジウム、イリジウム、酸化ルテニウム及びルテニウムのうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなる請求項13〜15のうちのいずれか1項に記載の半導体装置の製造方法。
- 前記第1の下部電極、前記第2の下部電極及び前記上部電極は、白金、イリジウム、ルテニウム、金、銀、パラジウム、ロジウム若しくはオスミウムの酸化物、酸化イリジウム、酸化ルテニウム、酸化鉄及び酸化銀のうちのいずれか1つ、又はそれらのうちの2つ以上の積層膜からなることを特徴とする請求項13〜15のうちのいずれか1項に記載の半導体装置の製造方法。
- 前記強誘電体は、一般式がABO3(但し、AとBとは異なる元素)で表されるペロブスカイト構造を有する化合物であることを特徴とする請求項13〜15のうちのいずれか1項に記載の半導体装置の製造方法。
- 前記元素Aは、鉛、バリウム、ストロンチウム、カルシウム、ランタン、リチウム、ナトリウム、カリウム、マグネシウム及びビスマスからなる群より選択された少なくとも1つであり、
前記元素Bは、チタン、ジルコニウム、ニオブ、タンタル、タングステン、鉄、ニッケル、スカンジウム、コバルト、ハフニウム、マグネシウム及びモリブデンからなる群より選択された少なくとも1つであることを特徴とする請求項18に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009015356A JP2010177257A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置及びその製造方法 |
US12/628,439 US20100187584A1 (en) | 2009-01-27 | 2009-12-01 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009015356A JP2010177257A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010177257A true JP2010177257A (ja) | 2010-08-12 |
Family
ID=42353463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009015356A Pending JP2010177257A (ja) | 2009-01-27 | 2009-01-27 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20100187584A1 (ja) |
JP (1) | JP2010177257A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021143186A1 (zh) * | 2020-01-16 | 2021-07-22 | 华中科技大学 | 一种非对称铁电隧穿结多值存储单元的调制方法 |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011108823A (ja) * | 2009-11-17 | 2011-06-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
EP2724342B1 (en) | 2011-06-27 | 2018-10-17 | Xerox Corporation | Short circuit reduction in a ferroelectric memory cell comprising a stack of layers arranged on a flexible substrate |
EP2740122B1 (en) * | 2011-06-27 | 2016-08-31 | Thin Film Electronics ASA | Short circuit reduction in an electronic component comprising a stack of layers arranged on a flexible substrate |
US9219225B2 (en) | 2013-10-31 | 2015-12-22 | Micron Technology, Inc. | Multi-bit ferroelectric memory device and methods of forming the same |
US9305995B1 (en) * | 2015-06-01 | 2016-04-05 | Cypress Semiconductor Corporation | Methods of fabricating an F-RAM |
FR3039704B1 (fr) | 2015-07-28 | 2017-12-29 | Commissariat Energie Atomique | Electrode pour structure metal-isolant-metal, capacite de type metal-isolant-metal, et procede de realisation d’une telle electrode et d’une telle capacite. |
US9515075B1 (en) * | 2015-08-31 | 2016-12-06 | Cypress Semiconductor Corporation | Method for fabricating ferroelectric random-access memory on pre-patterned bottom electrode and oxidation barrier |
US10361213B2 (en) | 2016-06-28 | 2019-07-23 | Sandisk Technologies Llc | Three dimensional memory device containing multilayer wordline barrier films and method of making thereof |
US10355139B2 (en) | 2016-06-28 | 2019-07-16 | Sandisk Technologies Llc | Three-dimensional memory device with amorphous barrier layer and method of making thereof |
KR102656866B1 (ko) * | 2017-01-24 | 2024-04-11 | 삼성전자주식회사 | 반도체 장치 |
US11158642B2 (en) * | 2017-02-09 | 2021-10-26 | Texas Instruments Incorporated | Capacitor comprising a bismuth metal oxide-based lead titanate thin film |
US10115735B2 (en) | 2017-02-24 | 2018-10-30 | Sandisk Technologies Llc | Semiconductor device containing multilayer titanium nitride diffusion barrier and method of making thereof |
US10229931B1 (en) | 2017-12-05 | 2019-03-12 | Sandisk Technologies Llc | Three-dimensional memory device containing fluorine-free tungsten—word lines and methods of manufacturing the same |
US10615123B2 (en) | 2018-03-14 | 2020-04-07 | Sandisk Technologies Llc | Three-dimensional memory device containing compositionally graded word line diffusion barrier layer for and methods of forming the same |
US11532439B2 (en) | 2019-03-07 | 2022-12-20 | Intel Corporation | Ultra-dense ferroelectric memory with self-aligned patterning |
US11183503B2 (en) * | 2019-07-31 | 2021-11-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory cell having top and bottom electrodes defining recesses |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2633650B2 (ja) * | 1988-09-30 | 1997-07-23 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
KR100215867B1 (ko) * | 1996-04-12 | 1999-08-16 | 구본준 | 반도체 소자의 커패시터 구조 및 제조 방법 |
JPH11186524A (ja) * | 1997-12-24 | 1999-07-09 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP3976462B2 (ja) * | 2000-01-26 | 2007-09-19 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP4223189B2 (ja) * | 2000-12-26 | 2009-02-12 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置及びその製造方法 |
KR100407575B1 (ko) * | 2001-04-18 | 2003-12-01 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그 형성 방법 |
JP2005217189A (ja) * | 2004-01-29 | 2005-08-11 | Matsushita Electric Ind Co Ltd | 容量素子及びその製造方法 |
JP2006011177A (ja) * | 2004-06-28 | 2006-01-12 | Nissan Motor Co Ltd | 反射表皮材 |
JP2007329314A (ja) * | 2006-06-08 | 2007-12-20 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びその製造方法 |
-
2009
- 2009-01-27 JP JP2009015356A patent/JP2010177257A/ja active Pending
- 2009-12-01 US US12/628,439 patent/US20100187584A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021143186A1 (zh) * | 2020-01-16 | 2021-07-22 | 华中科技大学 | 一种非对称铁电隧穿结多值存储单元的调制方法 |
Also Published As
Publication number | Publication date |
---|---|
US20100187584A1 (en) | 2010-07-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010177257A (ja) | 半導体装置及びその製造方法 | |
US7064365B2 (en) | Ferroelectric capacitors including a seed conductive film | |
US6831323B2 (en) | Semiconductor device and method for fabricating the same | |
JP2003188281A (ja) | 半導体装置及びその製造方法 | |
JP2009065089A (ja) | 半導体装置及びその製造方法 | |
JP2005217189A (ja) | 容量素子及びその製造方法 | |
JP2000031430A (ja) | 半導体メモリ装置及びその製造方法 | |
JP4552946B2 (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
JP4002916B2 (ja) | 半導体装置及びその製造方法 | |
JP2010056133A (ja) | 半導体記憶装置 | |
JP2007005639A (ja) | 半導体装置及びその製造方法 | |
US6734061B2 (en) | Semiconductor memory device having a plug contacted to a capacitor electrode and method for fabricating the capacitor | |
JP2002076298A (ja) | 半導体記憶装置およびその製造方法 | |
JP2007329314A (ja) | 半導体記憶装置及びその製造方法 | |
US7067329B2 (en) | Methods of forming ferroelectric memory devices | |
JP2007335745A (ja) | 誘電体メモリ装置及びその製造方法 | |
TWI761193B (zh) | 電阻式隨機存取記憶單元及其製造方法 | |
JP2004281965A (ja) | 半導体装置及びその製造方法 | |
JP2007221156A (ja) | 半導体装置及びその製造方法 | |
KR100443361B1 (ko) | 전기화학증착법을 이용한 캐패시터 제조방법 | |
JP2009071141A (ja) | 強誘電体メモリ装置の製造方法及び強誘電体メモリ装置 | |
JP2007035915A (ja) | 半導体装置及びその製造方法 | |
JP2006253194A (ja) | 半導体装置およびその製造方法 | |
JP2010141143A (ja) | 半導体装置及びその製造方法 | |
JP4016004B2 (ja) | 半導体装置の製造方法 |