JP2001210802A5 - - Google Patents

Claims (20)

1. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
   層間絶縁膜上にルテニウムの成膜を防止する成膜防止膜を形成する第１の工程と、
   前記成膜防止膜を貫通して上記層間絶縁膜内に凹型の孔を形成する第２の工程と、
   有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記成膜防止膜が形成されていない部分の前記凹型の孔の内側側面及び底面上に選択的にルテニウムからなるキャパシタの下部電極を形成する第３の工程と、
   前記下部電極上及び前記成膜防止膜上に渡って酸化物誘電体膜を形成する第４の工程と、
   前記酸化物誘電体膜上に上部電極を形成する第５の工程とを有することを特徴とする半導体装置の製造方法。
2. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
   シリコン酸化膜上にルテニウムの成膜を防止する成膜防止膜を形成する第１の工程と、
   前記成膜防止膜を貫通して前記シリコン酸化膜内に凹型の孔を形成する第２の工程と、
   有機ルテニウム化合物を原料として用いた化学的気相成長法により前記成膜防止膜が形成されていない部分の前記凹型の孔の内部に選択的にルテニウムからなるキャパシタの下部電極を埋め込み形成する第３の工程と、
   前記成膜防止膜及び前記シリコン酸化膜を除去して凸型の前記下部電極の側面を露出する第４の工程と、
   前記下部電極上に酸化物誘電体膜を形成する第５の工程と、
   前記酸化物誘電体膜上に上部電極を形成する第６の工程とを有することを特徴とする半導体装置の製造方法。
3. 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
   シリコン酸化膜上にルテニウムの成膜を防止する成膜防止膜を形成する第１の工程と、
   該成膜防止膜を貫通して前記シリコン酸化膜内に凹型の孔を設ける第２の工程と、
   有機ルテニウム化合物を原料として用いた化学的気相成長法により前記成膜防止膜が形成されていない部分の該凹型の孔の内部に選択的にルテニウムからなるプラグを埋め込み形成する第３の工程と、
   前記プラグの上面と接触したキャパシタの下部電極を形成する第４の工程と、
   前記下部電極上に酸化物誘電体膜を形成する第５の工程と、
   前記酸化物誘電体膜上に上部電極を形成する第６の工程とを有することを特徴とする半導体装置の製造方法。
4. 前記第１の工程において、成膜防止膜としてＴｉ，Ｗ或いはＴａの酸化物膜を形成することを特徴とする請求項１、２または３のいずれかに記載の半導体装置の製造方法。
5. 前記第１の工程において、成膜防止膜としてＴｉ，Ｗ，Ｔａ，ＴｉＮ，ＷＮの何れかからなる導電膜を形成することを特徴とする請求項１または３のいずれかに記載の半導体装置の製造方法。
6. 前記第１の工程と前記第４の工程の間に、さらに、酸化雰囲気中での熱処理により、前記導電膜を酸化する第６の工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
7. 前記第６の工程を、前記第３の工程後、前記第４の工程前に行うことを特徴とする請求項６に記載の半導体装置の製造方法。
8. 前記第３の工程と前記第４の工程の間に、さらに、前記導電膜を選択的に除去する第６の工程を有することを特徴とする請求項５に記載の半導体装置の製造方法。
9. 前記第３の工程を、酸化性ガスを含む雰囲気中で行い、前記酸化性ガスの濃度は０．０１％以上７０％以下であることを特徴とする請求項１、２または３のいずれかに記載の半導体装置の製造方法。
10. 前記第３の工程を、０．１Ｔｏｒｒ以上１０Ｔｏｒｒ以下の圧力下で行うことを特微とする請求項１、２または３のいずれかに記載の半導体装置の製造方法。
11. 前記第３の工程を、２００℃以上４５０℃以下の形成温度で行うことを特徴とする請求項１、２または３のいずれかに記載の半導体装置の製造方法。
12. 下部電極と誘電体膜と上部電極からなるキャパシタを有する半導体装置の製造方法において、
    層間絶縁膜中に凹型の孔を設ける第１の工程と、
    第１のルテニウム膜を前記凹型の孔内部および前記絶縁膜の全面に形成する第２の工程と、
    前記凹型の孔の内側側面及び底面を除いた前記層間絶縁膜上の前記第１のルテニウム膜を除去する第３の工程と、
    有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記凹型の孔内部に残された第１のルテニウム膜上に選択的に第２のルテニウム膜を形成して前記凹型の孔を埋め込み、前記第１及び第２のルテニウム膜からなるキャパシタの下部電極となる部分を形成する第４の工程と、
    前記層間絶縁膜を除去して凸型の前記下部電極の側面を露出させる第５の工程と、
    前記下部電極の上面及び側面を覆う酸化物誘電体膜を形成する第６の工程と、
    前記酸化物誘電体膜上に上部電極を形成する第７の工程とを有することを特徴とする半導体装置の製造方法。
13. キャパシタを有する半導体装置の製造方法において、
    シリコン酸化膜内に凹型の孔を設ける第１の工程と、
    第１のルテニウム膜を前記シリコン酸化膜の上面上及び前記凹型の孔の内面上に形成する第２の工程と、
    前記シリコン酸化膜の上面上の前記第１のルテニウム膜を除去する第３の工程と、
    有機ルテニウム化合物を原料として用いた化学的気相成長法により、第２のルテニウム膜を前記凹型の孔内部に残された第１のルテニウム膜上に選択的に形成して前記凹型の孔を埋め込みルテニウムのプラグを形成する第４の工程と、
    前記第１及び第２のルテニウム膜からなるプラグと電気的に接続された下部電極を形成する第５の工程と、
    前記下部電極上に酸化物誘電体膜を形成する第６の工程と、
    前記酸化物誘電体膜上に上部電極を形成する第７の工程とを有することを特徴とする半導体装置の製造方法。
14. キャパシタを有する半導体装置の製造方法において、
    層間絶縁膜中に凹型の孔を設ける第１の工程と、
    第１のルテニウム膜を前記凹型の孔内部および前記絶縁膜の全面に形成する第２の工程と、
    前記凹型の孔の内側側面上及び底面上以外の前記第１のルテニウム膜を除去する第３の工程と、
    化学的気相成長法により、前記凹型の孔内部に残された第１のルテニウム膜上に選択的に第２のルテニウム膜を堆積して、前記第１及び第２のルテニウム膜からなる凹型の下部電極を形成する第４の工程と、
    前記下部電極上に酸化物誘電体膜を形成する第５の工程と、
    前記酸化物誘電体膜上に上部電極を形成する第６の工程とを有することを特徴とする半導体装置の製造方法。
15. 前記第２の工程を、スパッタ法により行うことを特徴とする請求項１２乃至１４の何れかに記載の半導体装置の製造方法。
16. 前記第２の工程を、有機ルテニウム化合物を原料として用いた化学的気相成長法により行うことを特徴とする請求項１２乃至１４の何れかに記載の半導体装置の製造方法。
17. 前記第４の工程を、酸化性ガスを含む雰囲気中で行い、前記酸化性ガスの濃度を０．０１％以上７０％以下とすることを特徴とする請求項１２乃至１４の何れかに記載の半導体装置の製造方法。
18. 前記第４の工程を、０．１Ｔｏｒｒ以上１０Ｔｏｒｒ以下の圧力下で行うことを特徴とする請求項１２乃至１４の何れかに記載の半導体装置の製造方法。
19. 前記第４の工程を、２００℃以上４５０℃以下の形成温度で行うことを特徴とする請求項１２乃至１４の何れかに記載の半導体装置の製造方法。
20. 半導体基板と、前記半導体基板の主面に形成されたＭＯＳトランジスタと、前記ＭＯＳトランジスタのソース領域またはドレイン領域と電気的に接続されたプラグと、前記プラグ上に設けられた凹型の孔を有する層間絶縁膜と、前記層間絶縁膜の上面に形成されたＴｉ，Ｗ，Ｔａ，ＴｉＮ，ＷＮから選択された何れかの酸化物からなるＲｕ，Ｒｕの酸化物，Ｉｒ，Ｉｒの酸化物あるいはＰｔの成膜を防止するための成膜防止膜と、前記凹型の孔の内側側面及び底面上に形成され、かつ、前記プラグと電気的に接続されたＲｕ，Ｒｕの酸化物，Ｉｒ，Ｉｒの酸化物あるいはＰｔの何れかからなるキャパシタ下部電極と、前記凹型の孔内の下部電極上及び前記層間絶縁膜上の成膜防止膜上に渡って設けられた酸化物誘電体膜と、前記酸化物誘電体膜上に設けられた上部電極とを有し、前記下部電極と上部電極と酸化物誘電体とによりキャパシタが構成されていることを特徴とする半導体装置。