JP2001210802A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2001210802A5 JP2001210802A5 JP2000021758A JP2000021758A JP2001210802A5 JP 2001210802 A5 JP2001210802 A5 JP 2001210802A5 JP 2000021758 A JP2000021758 A JP 2000021758A JP 2000021758 A JP2000021758 A JP 2000021758A JP 2001210802 A5 JP2001210802 A5 JP 2001210802A5
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- ruthenium
- concave hole
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000005092 Ruthenium Substances 0.000 claims 23
- KJTLSVCANCCWHF-UHFFFAOYSA-N ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 claims 23
- 229910052707 ruthenium Inorganic materials 0.000 claims 23
- 230000015572 biosynthetic process Effects 0.000 claims 19
- 238000005755 formation reaction Methods 0.000 claims 19
- 239000004065 semiconductor Substances 0.000 claims 18
- 238000004519 manufacturing process Methods 0.000 claims 16
- 239000003990 capacitor Substances 0.000 claims 12
- 239000011229 interlayer Substances 0.000 claims 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims 8
- 238000005229 chemical vapour deposition Methods 0.000 claims 7
- 230000001590 oxidative Effects 0.000 claims 6
- 239000002994 raw material Substances 0.000 claims 6
- 150000003304 ruthenium compounds Chemical class 0.000 claims 6
- 229910052741 iridium Inorganic materials 0.000 claims 4
- 239000000758 substrate Substances 0.000 claims 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N tin hydride Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims 2
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 230000002265 prevention Effects 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
Claims (20)
- 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
層間絶縁膜上にルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
前記成膜防止膜を貫通して上記層間絶縁膜内に凹型の孔を形成する第2の工程と、
有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記成膜防止膜が形成されていない部分の前記凹型の孔の内側側面及び底面上に選択的にルテニウムからなるキャパシタの下部電極を形成する第3の工程と、
前記下部電極上及び前記成膜防止膜上に渡って酸化物誘電体膜を形成する第4の工程と、
前記酸化物誘電体膜上に上部電極を形成する第5の工程とを有することを特徴とする半導体装置の製造方法。 - 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
シリコン酸化膜上にルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
前記成膜防止膜を貫通して前記シリコン酸化膜内に凹型の孔を形成する第2の工程と、
有機ルテニウム化合物を原料として用いた化学的気相成長法により前記成膜防止膜が形成されていない部分の前記凹型の孔の内部に選択的にルテニウムからなるキャパシタの下部電極を埋め込み形成する第3の工程と、
前記成膜防止膜及び前記シリコン酸化膜を除去して凸型の前記下部電極の側面を露出する第4の工程と、
前記下部電極上に酸化物誘電体膜を形成する第5の工程と、
前記酸化物誘電体膜上に上部電極を形成する第6の工程とを有することを特徴とする半導体装置の製造方法。 - 酸化物誘電体キャパシタを有する半導体装置の製造方法において、
シリコン酸化膜上にルテニウムの成膜を防止する成膜防止膜を形成する第1の工程と、
該成膜防止膜を貫通して前記シリコン酸化膜内に凹型の孔を設ける第2の工程と、
有機ルテニウム化合物を原料として用いた化学的気相成長法により前記成膜防止膜が形成されていない部分の該凹型の孔の内部に選択的にルテニウムからなるプラグを埋め込み形成する第3の工程と、
前記プラグの上面と接触したキャパシタの下部電極を形成する第4の工程と、
前記下部電極上に酸化物誘電体膜を形成する第5の工程と、
前記酸化物誘電体膜上に上部電極を形成する第6の工程とを有することを特徴とする半導体装置の製造方法。 - 前記第1の工程において、成膜防止膜としてTi,W或いはTaの酸化物膜を形成することを特徴とする請求項1、2または3のいずれかに記載の半導体装置の製造方法。
- 前記第1の工程において、成膜防止膜としてTi,W,Ta,TiN,WNの何れかからなる導電膜を形成することを特徴とする請求項1または3のいずれかに記載の半導体装置の製造方法。
- 前記第1の工程と前記第4の工程の間に、さらに、酸化雰囲気中での熱処理により、前記導電膜を酸化する第6の工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第6の工程を、前記第3の工程後、前記第4の工程前に行うことを特徴とする請求項6に記載の半導体装置の製造方法。
- 前記第3の工程と前記第4の工程の間に、さらに、前記導電膜を選択的に除去する第6の工程を有することを特徴とする請求項5に記載の半導体装置の製造方法。
- 前記第3の工程を、酸化性ガスを含む雰囲気中で行い、前記酸化性ガスの濃度は0.01%以上70%以下であることを特徴とする請求項1、2または3のいずれかに記載の半導体装置の製造方法。
- 前記第3の工程を、0.1Torr以上10Torr以下の圧力下で行うことを特微とする請求項1、2または3のいずれかに記載の半導体装置の製造方法。
- 前記第3の工程を、200℃以上450℃以下の形成温度で行うことを特徴とする請求項1、2または3のいずれかに記載の半導体装置の製造方法。
- 下部電極と誘電体膜と上部電極からなるキャパシタを有する半導体装置の製造方法において、
層間絶縁膜中に凹型の孔を設ける第1の工程と、
第1のルテニウム膜を前記凹型の孔内部および前記絶縁膜の全面に形成する第2の工程と、
前記凹型の孔の内側側面及び底面を除いた前記層間絶縁膜上の前記第1のルテニウム膜を除去する第3の工程と、
有機ルテニウム化合物を原料として用いた化学的気相成長法により、前記凹型の孔内部に残された第1のルテニウム膜上に選択的に第2のルテニウム膜を形成して前記凹型の孔を埋め込み、前記第1及び第2のルテニウム膜からなるキャパシタの下部電極となる部分を形成する第4の工程と、
前記層間絶縁膜を除去して凸型の前記下部電極の側面を露出させる第5の工程と、
前記下部電極の上面及び側面を覆う酸化物誘電体膜を形成する第6の工程と、
前記酸化物誘電体膜上に上部電極を形成する第7の工程とを有することを特徴とする半導体装置の製造方法。 - キャパシタを有する半導体装置の製造方法において、
シリコン酸化膜内に凹型の孔を設ける第1の工程と、
第1のルテニウム膜を前記シリコン酸化膜の上面上及び前記凹型の孔の内面上に形成する第2の工程と、
前記シリコン酸化膜の上面上の前記第1のルテニウム膜を除去する第3の工程と、
有機ルテニウム化合物を原料として用いた化学的気相成長法により、第2のルテニウム膜を前記凹型の孔内部に残された第1のルテニウム膜上に選択的に形成して前記凹型の孔を埋め込みルテニウムのプラグを形成する第4の工程と、
前記第1及び第2のルテニウム膜からなるプラグと電気的に接続された下部電極を形成する第5の工程と、
前記下部電極上に酸化物誘電体膜を形成する第6の工程と、
前記酸化物誘電体膜上に上部電極を形成する第7の工程とを有することを特徴とする半導体装置の製造方法。 - キャパシタを有する半導体装置の製造方法において、
層間絶縁膜中に凹型の孔を設ける第1の工程と、
第1のルテニウム膜を前記凹型の孔内部および前記絶縁膜の全面に形成する第2の工程と、
前記凹型の孔の内側側面上及び底面上以外の前記第1のルテニウム膜を除去する第3の工程と、
化学的気相成長法により、前記凹型の孔内部に残された第1のルテニウム膜上に選択的に第2のルテニウム膜を堆積して、前記第1及び第2のルテニウム膜からなる凹型の下部電極を形成する第4の工程と、
前記下部電極上に酸化物誘電体膜を形成する第5の工程と、
前記酸化物誘電体膜上に上部電極を形成する第6の工程とを有することを特徴とする半導体装置の製造方法。 - 前記第2の工程を、スパッタ法により行うことを特徴とする請求項12乃至14の何れかに記載の半導体装置の製造方法。
- 前記第2の工程を、有機ルテニウム化合物を原料として用いた化学的気相成長法により行うことを特徴とする請求項12乃至14の何れかに記載の半導体装置の製造方法。
- 前記第4の工程を、酸化性ガスを含む雰囲気中で行い、前記酸化性ガスの濃度を0.01%以上70%以下とすることを特徴とする請求項12乃至14の何れかに記載の半導体装置の製造方法。
- 前記第4の工程を、0.1Torr以上10Torr以下の圧力下で行うことを特徴とする請求項12乃至14の何れかに記載の半導体装置の製造方法。
- 前記第4の工程を、200℃以上450℃以下の形成温度で行うことを特徴とする請求項12乃至14の何れかに記載の半導体装置の製造方法。
- 半導体基板と、前記半導体基板の主面に形成されたMOSトランジスタと、前記MOSトランジスタのソース領域またはドレイン領域と電気的に接続されたプラグと、前記プラグ上に設けられた凹型の孔を有する層間絶縁膜と、前記層間絶縁膜の上面に形成されたTi,W,Ta,TiN,WNから選択された何れかの酸化物からなるRu,Ruの酸化物,Ir,Irの酸化物あるいはPtの成膜を防止するための成膜防止膜と、前記凹型の孔の内側側面及び底面上に形成され、かつ、前記プラグと電気的に接続されたRu,Ruの酸化物,Ir,Irの酸化物あるいはPtの何れかからなるキャパシタ下部電極と、前記凹型の孔内の下部電極上及び前記層間絶縁膜上の成膜防止膜上に渡って設けられた酸化物誘電体膜と、前記酸化物誘電体膜上に設けられた上部電極とを有し、前記下部電極と上部電極と酸化物誘電体とによりキャパシタが構成されていることを特徴とする半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000021758A JP3976462B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置の製造方法 |
TW090101415A TW497255B (en) | 2000-01-26 | 2001-01-20 | Semiconductor device and method for making the same |
US09/767,706 US6503791B2 (en) | 2000-01-26 | 2001-01-24 | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device |
KR1020010003750A KR100737192B1 (ko) | 2000-01-26 | 2001-01-26 | 반도체 장치 및 그 제조 방법 |
US09/810,401 US6483143B2 (en) | 2000-01-26 | 2001-03-19 | Semiconductor device having a capacitor structure including a self-alignment deposition preventing film |
US09/810,627 US6555429B2 (en) | 2000-01-26 | 2001-03-19 | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device |
US10/211,569 US6521494B2 (en) | 2000-01-26 | 2002-08-05 | Method of manufacturing semiconductor devices utilizing underlayer-dependency of deposition of capacitor electrode film, and semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000021758A JP3976462B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001210802A JP2001210802A (ja) | 2001-08-03 |
JP2001210802A5 true JP2001210802A5 (ja) | 2004-12-16 |
JP3976462B2 JP3976462B2 (ja) | 2007-09-19 |
Family
ID=18548127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000021758A Expired - Fee Related JP3976462B2 (ja) | 2000-01-26 | 2000-01-26 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (4) | US6503791B2 (ja) |
JP (1) | JP3976462B2 (ja) |
KR (1) | KR100737192B1 (ja) |
TW (1) | TW497255B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6821845B1 (en) * | 1998-10-14 | 2004-11-23 | Hitachi, Ltd. | Semiconductor device and method for manufacturing the same |
KR100389913B1 (ko) * | 1999-12-23 | 2003-07-04 | 삼성전자주식회사 | 공정조건을 변화시키면서 화학기상 증착법으로 루테늄막을형성하는 방법 및 그에 의해 형성된 루테늄막 |
KR100423913B1 (ko) * | 2001-12-28 | 2004-03-22 | 삼성전자주식회사 | 루테늄 함유 박막 형성 방법 |
JP4034518B2 (ja) * | 2000-03-31 | 2008-01-16 | 株式会社日立国際電気 | 半導体装置の製造方法 |
KR100569587B1 (ko) * | 2000-06-30 | 2006-04-10 | 주식회사 하이닉스반도체 | 고유전체 캐패시터의 제조 방법 |
US6440495B1 (en) * | 2000-08-03 | 2002-08-27 | Applied Materials, Inc. | Chemical vapor deposition of ruthenium films for metal electrode applications |
WO2002015275A1 (fr) | 2000-08-11 | 2002-02-21 | Hitachi, Ltd. | Procédé de fabrication d'un dispositif à semi-conducteur |
KR100396891B1 (ko) * | 2001-03-21 | 2003-09-03 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
KR100429876B1 (ko) * | 2001-07-27 | 2004-05-04 | 삼성전자주식회사 | 고밀도 씨딩층을 갖는 루테늄막을 구비하는 반도체 소자의제조 방법 및 그러한 반도체 소자를 형성하기 위한 제조장비 |
JP4065670B2 (ja) * | 2001-08-09 | 2008-03-26 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6545287B2 (en) * | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
KR100422594B1 (ko) * | 2001-09-12 | 2004-03-16 | 주식회사 하이닉스반도체 | 반도체 소자의 커패시터 및 제조방법 |
KR20030058039A (ko) * | 2001-12-29 | 2003-07-07 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
US6787460B2 (en) * | 2002-01-14 | 2004-09-07 | Samsung Electronics Co., Ltd. | Methods of forming metal layers in integrated circuit devices using selective deposition on edges of recesses and conductive contacts so formed |
JP4218350B2 (ja) * | 2002-02-01 | 2009-02-04 | パナソニック株式会社 | 強誘電体薄膜素子およびその製造方法、これを用いた薄膜コンデンサ並びに圧電アクチュエータ |
KR100455382B1 (ko) * | 2002-03-12 | 2004-11-06 | 삼성전자주식회사 | 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법 |
JP4047631B2 (ja) * | 2002-05-28 | 2008-02-13 | エルピーダメモリ株式会社 | 王冠構造のキャパシタを有する半導体集積回路装置およびその製造方法 |
US6703272B2 (en) * | 2002-06-21 | 2004-03-09 | Micron Technology, Inc. | Methods of forming spaced conductive regions, and methods of forming capacitor constructions |
US6984301B2 (en) * | 2002-07-18 | 2006-01-10 | Micron Technology, Inc. | Methods of forming capacitor constructions |
KR100476375B1 (ko) * | 2002-12-27 | 2005-03-17 | 주식회사 하이닉스반도체 | 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법 |
JP4470144B2 (ja) | 2003-03-19 | 2010-06-02 | エルピーダメモリ株式会社 | 半導体集積回路装置の製造方法 |
CN100352007C (zh) * | 2003-03-24 | 2007-11-28 | 精工爱普生株式会社 | 电极膜及其制造方法和强电介质存储器及半导体装置 |
KR100988082B1 (ko) | 2003-05-21 | 2010-10-18 | 삼성전자주식회사 | 스택형 커패시터, 그를 구비한 반도체 메모리 소자 및 그제조방법 |
US7101767B2 (en) * | 2003-08-25 | 2006-09-05 | Micron Technology, Inc. | Methods of forming capacitors |
DE102005015138A1 (de) * | 2004-03-31 | 2005-11-03 | Magnachip Semiconductor, Ltd. | Verfahren zur Herstellung eines Halbleiterbauelements |
KR100568306B1 (ko) | 2004-07-23 | 2006-04-05 | 삼성전기주식회사 | 박막형 다층 세라믹 캐패시터 및 그 제조방법 |
JP2006108291A (ja) * | 2004-10-04 | 2006-04-20 | Seiko Epson Corp | 強誘電体キャパシタ及びその製造方法、並びに強誘電体メモリ装置 |
JP4376761B2 (ja) * | 2004-11-24 | 2009-12-02 | パナソニック株式会社 | 容量素子及び半導体記憶装置 |
KR100641546B1 (ko) * | 2004-12-16 | 2006-11-01 | 동부일렉트로닉스 주식회사 | 금속-절연체-금속 커패시터의 제조 방법 |
KR100583964B1 (ko) * | 2004-12-27 | 2006-05-26 | 삼성전자주식회사 | 도드라진 셀 랜딩패드를 갖는 반도체소자 및 그 제조방법 |
JP4628862B2 (ja) * | 2005-05-12 | 2011-02-09 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
JP2007081189A (ja) * | 2005-09-15 | 2007-03-29 | Elpida Memory Inc | 半導体記憶装置及びその製造方法 |
JP2007266474A (ja) * | 2006-03-29 | 2007-10-11 | Hitachi Ltd | 半導体記憶装置 |
KR101368803B1 (ko) * | 2007-10-02 | 2014-02-28 | 삼성전자주식회사 | 반도체 기억 장치 및 그 형성 방법 |
US20090141426A1 (en) * | 2007-11-29 | 2009-06-04 | Cheol-Seong Hwang | Thin film multi-layered ceramic capacitor and method of fabricating the same |
JP2010067638A (ja) * | 2008-09-08 | 2010-03-25 | Tokyo Electron Ltd | ルテニウム膜の成膜方法 |
US8753933B2 (en) * | 2008-11-19 | 2014-06-17 | Micron Technology, Inc. | Methods for forming a conductive material, methods for selectively forming a conductive material, methods for forming platinum, and methods for forming conductive structures |
JP2010177257A (ja) * | 2009-01-27 | 2010-08-12 | Panasonic Corp | 半導体装置及びその製造方法 |
EP2584588B1 (en) | 2011-10-21 | 2017-10-04 | Imec | Method of forming MIM capacitor with Ru-comprising oxygen diffusion barrier |
JP6107430B2 (ja) * | 2012-06-08 | 2017-04-05 | 豊田合成株式会社 | 半導体装置 |
TWI549168B (zh) * | 2014-01-20 | 2016-09-11 | 華亞科技股份有限公司 | 電容器結構之製造方法及半導體裝置 |
KR102143438B1 (ko) * | 2014-12-04 | 2020-08-11 | 삼성전자주식회사 | 반도체 소자용 액티브 구조물 및 이의 형성 방법 |
WO2016204794A1 (en) * | 2015-06-19 | 2016-12-22 | Intel Corporation | Vertical transistor using a through silicon via gate |
KR101748193B1 (ko) | 2015-07-02 | 2017-06-19 | 연세대학교 산학협력단 | 저항변화 메모리 제조 방법 및 그 메모리 |
TWI790320B (zh) * | 2017-12-16 | 2023-01-21 | 美商應用材料股份有限公司 | 釕的選擇性原子層沉積 |
US11664172B2 (en) * | 2018-03-30 | 2023-05-30 | The Research Foundation For The State University Of New York | Performance of capacitors |
US10741442B2 (en) | 2018-05-31 | 2020-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Barrier layer formation for conductive feature |
KR102196447B1 (ko) * | 2020-01-08 | 2020-12-29 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그의 제조방법 |
KR102339385B1 (ko) * | 2020-01-08 | 2021-12-15 | 엘지디스플레이 주식회사 | 플렉서블 표시장치 및 그의 제조방법 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5200635A (en) * | 1988-12-21 | 1993-04-06 | Hitachi, Ltd. | Semiconductor device having a low-resistivity planar wiring structure |
US5381365A (en) * | 1990-01-26 | 1995-01-10 | Mitsubishi Denki Kabushiki Kaisha | Dynamic random access memory having stacked type capacitor and manufacturing method therefor |
JPH05198525A (ja) * | 1992-01-21 | 1993-08-06 | Sony Corp | 配線構造及び配線の形成方法 |
JPH06236879A (ja) * | 1993-02-09 | 1994-08-23 | Kawasaki Steel Corp | 半導体集積回路装置の配線の形成方法 |
US5508881A (en) * | 1994-02-01 | 1996-04-16 | Quality Microcircuits Corporation | Capacitors and interconnect lines for use with integrated circuits |
US5877087A (en) * | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
JP3430771B2 (ja) * | 1996-02-05 | 2003-07-28 | 株式会社デンソー | 半導体力学量センサの製造方法 |
JPH1010A (ja) * | 1996-06-13 | 1998-01-06 | Shizuoka Prefecture | 農事用台車等用のレール等挾持装置 |
US5843830A (en) * | 1996-06-26 | 1998-12-01 | Micron Technology, Inc. | Capacitor, and methods for forming a capacitor |
JP3749776B2 (ja) * | 1997-02-28 | 2006-03-01 | 株式会社東芝 | 半導体装置 |
JP2967755B2 (ja) * | 1997-04-17 | 1999-10-25 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3905977B2 (ja) * | 1998-05-22 | 2007-04-18 | 株式会社東芝 | 半導体装置の製造方法 |
JPH11354751A (ja) * | 1998-06-04 | 1999-12-24 | Toshiba Corp | 半導体装置,半導体装置の製造方法および半導体製造装置 |
US6165864A (en) * | 1998-07-28 | 2000-12-26 | Siemens Aktiengesellschaft | Tapered electrode for stacked capacitors |
EP1001459B1 (en) * | 1998-09-09 | 2011-11-09 | Texas Instruments Incorporated | Integrated circuit comprising a capacitor and method |
KR100272172B1 (ko) * | 1998-10-16 | 2000-11-15 | 윤종용 | 반도체장치의 커패시터 및 그 제조방법 |
US6265262B1 (en) * | 1999-06-02 | 2001-07-24 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of fabricating the same |
US6294425B1 (en) * | 1999-10-14 | 2001-09-25 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors by electroplating electrodes from seed layers |
-
2000
- 2000-01-26 JP JP2000021758A patent/JP3976462B2/ja not_active Expired - Fee Related
-
2001
- 2001-01-20 TW TW090101415A patent/TW497255B/zh not_active IP Right Cessation
- 2001-01-24 US US09/767,706 patent/US6503791B2/en not_active Expired - Lifetime
- 2001-01-26 KR KR1020010003750A patent/KR100737192B1/ko not_active IP Right Cessation
- 2001-03-19 US US09/810,627 patent/US6555429B2/en not_active Expired - Lifetime
- 2001-03-19 US US09/810,401 patent/US6483143B2/en not_active Expired - Lifetime
-
2002
- 2002-08-05 US US10/211,569 patent/US6521494B2/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001210802A5 (ja) | ||
JP4111427B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP2002170940A5 (ja) | ||
US20070023810A1 (en) | Capacitor, semiconductor device having the same, and method of manufacturing the semiconductor device | |
JP2001237400A (ja) | 半導体素子のキャパシタ製造方法 | |
TW434887B (en) | Method of manufacturing ferroelectric memory device | |
US7462898B2 (en) | Semiconductor device having capacitor with upper electrode of conductive oxide and its manufacture method | |
JP4035626B2 (ja) | 半導体素子のキャパシタ製造方法 | |
TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
US6319765B1 (en) | Method for fabricating a memory device with a high dielectric capacitor | |
KR100308131B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
JP4034518B2 (ja) | 半導体装置の製造方法 | |
JP4771589B2 (ja) | 半導体素子のキャパシタ製造方法 | |
JP4223248B2 (ja) | 半導体素子の誘電膜形成方法 | |
KR100670726B1 (ko) | 반도체 소자의 캐패시터 및 그 형성방법 | |
KR100376268B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR100624904B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
US6511880B2 (en) | Capacitor of a semiconductor device and method of manufacturing the same | |
KR100373161B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100503961B1 (ko) | 커패시터 제조 방법 | |
KR20000043578A (ko) | 캐패시터 제조방법 | |
KR100387262B1 (ko) | 반도체 소자의 캐패시터 제조 방법 | |
KR100309127B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
KR20010113320A (ko) | 반도체 소자의 커패시터 제조 방법 | |
KR100376987B1 (ko) | 반도체소자의 캐패시터 제조방법 |