JP3696386B2 - パルス幅変調信号生成回路 - Google Patents
パルス幅変調信号生成回路 Download PDFInfo
- Publication number
- JP3696386B2 JP3696386B2 JP31410297A JP31410297A JP3696386B2 JP 3696386 B2 JP3696386 B2 JP 3696386B2 JP 31410297 A JP31410297 A JP 31410297A JP 31410297 A JP31410297 A JP 31410297A JP 3696386 B2 JP3696386 B2 JP 3696386B2
- Authority
- JP
- Japan
- Prior art keywords
- delay
- circuit
- clock signal
- clock
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 title claims description 49
- 230000003111 delayed effect Effects 0.000 claims description 59
- 238000000034 method Methods 0.000 claims description 16
- 230000010354 integration Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 29
- 230000000694 effects Effects 0.000 description 23
- 239000000872 buffer Substances 0.000 description 22
- 238000003079 width control Methods 0.000 description 21
- 239000003990 capacitor Substances 0.000 description 6
- 230000010363 phase shift Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000001934 delay Effects 0.000 description 3
- 238000003491 array Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Logic Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Laser Beam Printer (AREA)
- Pulse Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、レーザビームプリンタなどの電子写真方式の画像形成装置において、レーザダイオードなどの発光素子を制御するために好適なパルス幅変調信号生成回路に関するものである。
【０００２】
【従来の技術】
図１６は従来のレーザビームプリンタの画像出力部の概略構成を示す構成図である。図において、６０は画像の構成要素である画素データがシリアルに入力され各画素データに基づいてパルス幅制御信号を出力する画素パルス生成回路であり、７３は当該パルス幅制御信号が入力され駆動信号を出力するレーザダイオードドライバであり、６１は当該駆動信号が入力され、当該駆動信号に応じて発光するレーザダイオードであり、６２は当該レーザダイオード６１の発光光が照射され、当該発光光の走査に応じた電荷分布の静電潜像が形成される感光体ドラムである。
【０００３】
また、６３は上記シリアル画素データが入力され、各画素データ毎に階調データ信号および画素内描画位置制御信号を出力するパルス制御信号生成回路であり、６４は上記レーザダイオード６１による各画素の描画時間に応じて設定された動作基準クロック信号を出力する動作基準クロック発生回路であり、６５は上記階調データ信号に応じたレベル信号を出力するレベル信号発生回路であり、６６は上記動作基準クロック信号および上記画素内描画位置制御信号が入力され、当該動作基準クロック信号に同期した３種類の三角波から１種類の三角波を選択して出力三角波として出力する三角波発生回路であり、６７は上記レベル信号と当該出力三角波とを比較して、出力三角波がレベル信号よりも大きい期間にパルス幅制御信号を出力するコンパレータである。
【０００４】
次に動作について説明する。
図１７は上記従来の画素パルス生成回路６０の各種信号の相互関係を示すタイミングチャートである。図において、ＣＬＫは上記動作基準クロック信号であり、ＣＴＲＬは上記画素内描画位置制御信号であり、１ｓｔランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号とともに立ち上がった後暫時レベルが低下する左寄三角波であり、２ｎｄランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号の立ち上がりとともに暫時レベルが上昇して当該動作基準クロック信号の周期のほぼ半分において最高レベルとなった後暫時レベルが低下する中央寄三角波であり、３ｒｄランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号とともに暫時レベルが上昇し当該動作基準クロック信号の次の立ち上がり時に最高レベルとなる右寄三角波である。
【０００５】
同図の最初の動作基準クロックにおいては、三角波発生回路６６では画素内描画位置制御信号により左寄三角波が選択され、これが出力三角波としてコンパレータ６７に供給される。また、レベル信号発生回路６５も上記階調データ信号に応じたレベル信号をコンパレータ６７に出力する。そして、当該コンパレータ６７は上記左寄三角波と当該レベル信号とを比較し、動作基準クロック信号の立ち上がりタイミングから上記レベル比較結果に応じた期間においてハイレベルのパルス幅制御信号を出力する。その結果、上記レーザダイオード６１からは当該パルス幅制御信号のハイレベル期間において発光光が出力され、感光体ドラム６２は当該発光光により走査され、感光体ドラム６２の最初の画素の描画領域内において当該走査方向上流側よりの部位の電荷分布が変化する。
【０００６】
同図の２番目の動作基準クロックにおいては、まず、三角波発生回路６６からは画素内描画位置制御信号に応じて中央寄三角波が出力され、次に、動作基準クロック信号の中央を中心としてその前後に当該中央寄三角波とレベル信号との比較結果に応じた期間のパルス幅制御信号が出力され、その結果、感光体ドラム６２の２番目の画素の描画領域内において中央寄りの部位の電荷分布が変化する。
【０００７】
同様に、３番目の動作基準クロックにおいては、右寄三角波とレベル信号との比較がなされ、感光体ドラム６２の三番目の画素の描画領域の走査方向下流側よりの部位の電荷分布が変化し、４番目の動作基準クロックにおいては、左寄三角波とレベル信号との比較がなされ、感光体ドラム６２の四番目の画素の描画領域の走査方向上流側よりの部位の電荷分布が変化する。
【０００８】
従って、上記感光体ドラム６２には当該パルス幅制御信号に応じた電荷分布（静電潜像）が形成され、上記画像形成装置ではこれに基づいて高速に高階調且つ高分解能にて出力画像を形成することができる。
【０００９】
【発明が解決しようとする課題】
従来の画素パルス生成回路は以上のように構成されているので、三角波発生回路にてアナログ回路を使用する必要があり、ＣＭＯＳプロセスにて集積化を図ることができなかった。
【００１０】
そこで、図１８に示すように、デジタル回路のみで構成される位相変化回路をＣＭＯＳプロセスにて形成し、それを用いてパルス幅制御信号を生成することが考えられる。図において、６８は上記動作基準クロックの整数倍の周波数を有する高周波クロック信号入力端子であり、６９はリセット信号や位相設定信号とともに当該高周波クロック信号が入力されるカウンタであり、７０は上記高周波クロック信号および当該カウンタ出力が入力される論理積回路であり、７１は当該論理積回路７０の出力を上記動作基準クロックと同一の周期となるまで分周する分周回路であり、７２は当該分周回路７１の出力を位相変化クロック信号として出力する出力端子である。
【００１１】
次に動作について説明する。
図１９は位相設定信号として「３」が設定された際の位相変化回路の各種信号の相互関係を示すタイミングチャートである。動作基準クロック信号と同期させてリセット信号が解除されると当該カウンタは高周波クロック信号のクロック数をカウントし始める。そして、当該カウント値が「３」となるとカウンタはカウンタ出力をハイレベルに変化させ、これにより論理積回路７０からは高周波クロック信号が出力されるようになる。その結果、分周回路７１は当該高周波クロック信号を動作基準クロック信号と同一の周期となるまで分周して位相変化クロック信号として出力する。
【００１２】
従って上記位相変化回路では、動作基準クロック信号に対して高周波クロック信号３つ分だけ位相がずれた位相変化クロック信号を出力することができる。
【００１３】
しかしながら、このような位相変化回路を上記画像形成装置に適用しようとした場合、今日の画像形成装置では高速に高階調（２５６階調以上）かつ高分解能にて高階調画像を形成する要請が強くあり、このような要請に対応しようとした場合には上記高周波クロック信号として非常に高い周波数を使用しなければならず、しかも、このクロック信号に応じて動作できるように上記カウンタ、論理積回路、分周回路といったものには応答速度の速い回路素子を用いる必要がある。
従って、このような位相変化回路をＣＭＯＳプロセスで形成しても今日の画像形成装置において好適に利用できるものとはならない。
【００１４】
この発明は上記のような課題を解決するためになされたもので、ＣＭＯＳプロセスにて形成することができ、しかも、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができるクロック信号発生回路およびそれを用いたクロック位相制御回路を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係るパルス幅変調信号生成回路は、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列とを有し、上記メイン遅延回路におけるメイン遅延回路の直列接続数よりも上記プリ遅延回路におけるプリ遅延回路の直列接続数の方が大きいものである。
【００１６】
この発明に係るパルス幅変調信号生成回路は、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列と、プリ遅延回路列とメイン遅延回路列との間に配設される複数のミドル遅延回路列とを有し、各プリ遅延クロック信号は複数のメイン遅延回路列に入力され、且つ、ミドル遅延回路列は少なくとも当該複数のメイン遅延回路列のうちの１つとプリ遅延回路列との間に設けられているものである。
【００１７】
この発明に係るパルス幅変調信号生成回路は、プリ遅延回路列は、プリ遅延クロック信号の数よりも１つ多いプリ遅延回路からなるとともに、プリ遅延制御回路は、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、それら２つのプリ遅延クロック信号の位相差に応じた位相比較信号を出力する位相比較回路と、当該位相比較信号に応じてチャージ電流を授受するチャージポンプと、当該チャージ電流の積分値を出力するローパスフィルタとを有し、当該チャージ電流の積分値に応じて各プリ遅延回路の遅延量を制御するものである。
【００１８】
この発明に係るパルス幅変調信号生成回路は、２番目のプリ遅延回路の出力から最後のプリ遅延回路の出力までのうちの少なくとも２つのプリ遅延クロック信号出力が入力され、設定に応じてそれらのうちの１つのプリ遅延クロック信号をセレクト遅延クロック信号として出力する分周率セレクタを有するとともに、当該セレクト信号を最後のプリ遅延回路の出力の代わりにプリ遅延制御回路に入力するものである。
【００１９】
この発明に係るパルス幅変調信号生成回路は、プリ遅延回路は、ＣＭＯＳプロセスで形成されて互いに直列に接続された複数の遅延素子と、複数の遅延素子の出力のうち１つを選択して出力する単位遅延時間セレクタとを有するものである。
【００２０】
この発明に係るパルス幅変調信号生成回路は、外部からサブクロック信号が入力される外部端子と、直列接続された複数のサブ遅延回路を有するとともに当該サブクロック信号が入力されるサブ遅延回路列と、当該サブ遅延回路の２つのサブ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するサブ遅延制御回路とを有し、当該サブ遅延制御回路の制御出力信号をメイン遅延回路に供給するものである。
【００２１】
この発明に係るパルス幅変調信号生成回路は、クロック信号および／またはプリ遅延クロック信号が入力され、当該クロック信号よりも周期が長い内部クロック信号を生成するサブクロック発生回路を有し、外部端子に換えて当該クロック信号発生回路の出力をサブ遅延素子列に入力するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるレーザビームプリンタの画像出力部の概略構成を示す構成図である。図において、６０は画像の構成要素である画素データがシリアルに入力され各画素データに基づいてパルス幅制御信号を出力する画素パルス生成回路であり、７３は当該パルス幅制御信号が入力され駆動信号を出力するレーザダイオードドライバであり、７は当該駆動信号が入力され、当該パルス幅制御信号のパルス幅に応じて発光するレーザダイオードであり、８は当該レーザダイオード７の発光光が照射され、当該発光光の走査に応じた電荷分布の静電潜像が形成される感光体ドラムである。
【００２３】
また、１は上記シリアル画素データが入力され、各画素データ毎に階調データ信号および画素内描画位置制御信号を出力するパルス制御信号生成回路であり、２は上記レーザダイオード７による各画素の描画時間に応じて設定された動作基準クロック信号を出力する動作基準クロック発生回路であり、３は入出力データの対応データを有し、上記階調データ信号および画素内描画位置制御信号に基づいてクロック選択信号および論理演算選択信号を出力する制御信号デコーダであり、４は上記動作基準クロック信号が入力され、当該クロック信号と同一の周期を有するとともに互いに位相が異なる複数の位相クロック信号を出力するクロック信号発生回路であり、５は当該複数の位相クロック信号および上記クロック選択信号が入力され、クロック選択信号に基づいて所定の２つの位相クロック信号を選択して位相変化クロック信号として出力する位相クロックセレクタであり、６は上記論理演算選択信号および当該２つの位相クロック信号が入力され、２つの位相クロック信号を論理演算選択信号により選択された論理演算で演算し、その結果をパルス幅制御信号としてレーザダイオード７に出力する論理演算回路である。
【００２４】
そして、パルス制御信号生成回路１はそれ単独でＣＭＯＳプロセスによりＩＣ化され、制御信号デコーダ３、クロック信号発生回路４、位相クロックセレクタ５および論理演算回路６はその全体としてパルス幅変調用集積回路（ＰＷＭ ＩＣ）としてＣＭＯＳプロセスによりＩＣ化されており、これらは画像処理用基板上に実装されている場合が多く、また、レーザダイオードが搭載されている印字基板に実装される場合もある。
【００２５】
図２はこの発明の実施の形態１によるパルス幅変調用集積回路の構成を示すブロック図である。図において、９は上記動作基準クロック発生回路２からの動作基準クロック信号が入力され、この入力と同一の周期を有し、且つ、互いに位相の異なる１６（Ｎ＝１６）個のプリ遅延クロック信号を出力するプリ位相変化回路であり、１０は当該１６個のプリ遅延クロック信号が入力され、プリ遅延クロック信号それぞれに基づいて１６個のメイン遅延クロック信号を生成し、合計２５６個のメイン遅延クロック信号を出力するメイン位相変化回路であり、これらによりクロック信号発生回路４は構成されている。また、１１は２つの位相変化クロック信号が入力される論理積演算回路であり、１２は同様に２つの位相変化クロック信号が入力される論理和演算回路であり、１３は上記制御信号デコーダ３からの論理演算選択信号に基づいて上記２つの論理演算回路１１，１２の出力のうちの一方を選択して出力する論理出力セレクタであり、この論理出力セレクタ１３の出力がパルス幅変調信号となる。これ以外の構成は図１と同様なので説明を省略する。
【００２６】
次に上記構成に基づいてレーザビームプリンタの画像出力部の全体の動作を説明する。
動作基準クロック発生回路２から動作基準クロックが周期的に出力されると、これに応じてクロック信号発生回路４から２５６個の位相クロック信号が出力される。
【００２７】
このような状態で、画素データがシリアルにパルス制御信号生成回路１に入力されると、各画素データ毎にパルス制御信号生成回路１から８ビットの階調データ信号および２ビットの画素内描画位置制御信号が出力される。そして、制御信号デコーダ３がこの階調データ信号および画素内描画位置制御信号に基づいて対応データを検索し、該当するデータに基づいてクロック選択信号および論理演算選択信号を出力する。
【００２８】
従って、位相クロックセレクタ５には、２５６個の位相クロック信号およびクロック選択信号が入力され、このクロック選択信号に応じて２５６個の位相クロック信号から２つのクロック信号を選択し、それを２つの位相変化クロック信号として出力する。更に、論理演算回路６には上記論理演算選択信号および当該２つの位相変化クロック信号とが入力され、当該論理演算回路６は上記論理演算選択信号に基づいて２つの論理演算結果（論理和結果および論理積結果）のうちの一方を選択してパルス幅制御信号として出力する。そして、レーザダイオードドライバ７３にてレーザダイオード７を駆動し当該パルス幅制御信号に基づいて感光体ドラム８を発光光で照射し、感光体ドラム８上の所定の画素領域内に上記画素データに応じた電荷分布を形成する。
【００２９】
そして、上記レーザビームプリンタでは、このような画素データ毎の動作を１つの画像について繰り返すことにより感光体ドラム８上にパルス幅制御信号に応じた電荷分布（静電潜像）を形成することができ、この静電潜像に基づいて高速に高階調（２５６階調）且つ高分解能にて出力画像を形成することができる。
【００３０】
次にクロック信号発生回路４について詳細に説明する。
図３はこの発明の実施の形態１によるプリ位相変化回路９の構成を示すブロック図である。１４は直列接続された３３個のプリ遅延回路１４ａ〜１４ｚからなり、最初のプリ遅延回路１４ａに動作基準クロック信号が入力されるプリ遅延回路列であり、１５は最初のプリ遅延回路１４ａの出力と最後（３３番目）のプリ遅延回路１４ｚの出力とが入力され、これらの位相差がなくなるように各プリ遅延回路１４ａ〜１４ｚにプリ遅延制御信号を出力するプリ遅延制御回路であり、１６はパルス幅変調用集積回路に入力された動作基準クロックを増幅するクロック入力バッファである。
【００３１】
図４はこの発明の実施の形態１によるプリ遅延回路１４ａの構成を示す回路図である。図４（ａ）において、１７はバッファ（遅延素子）あり、図４（ｂ）において、１７ａ，１７ｂはそれぞれｐＭＯＳトランジスタとｎＭＯＳトランジスタとからなるＣＭＯＳインバータであり、１７ｃ，１７ｄはそれぞれ各ＣＭＯＳインバータ１７ａ，１７ｂと高圧側電源との間に配設されたｐＭＯＳトランジスタからなる高圧側電流制御トランジスタであり、１７ｅ，１７ｆはそれぞれ各ＣＭＯＳインバータと低圧側電源との間に配設されたｎＭＯＳトランジスタからなる低圧電流制御トランジスタである。そして、上記２つのＣＭＯＳインバータは直列に接続されている。
【００３２】
図５はプリ遅延制御回路１５の詳細な構成を示す回路図である。図５（ａ）において、１８は最初のプリ遅延回路１４ａから出力されるプリ遅延クロック信号と最後のプリ遅延回路１４ｚから出力されるプリ遅延クロック信号とが入力され、これらの位相差に応じて増加用パルスあるいは減少用パルスを出力する位相比較回路であり、１９は当該増加用パルスおよび減少用パルスが入力され、これらに応じてチャージ電流を発生するチャージポンプであり、２０は当該チャージ電流の累積値に応じた電圧を発生するローパスフィルタであり、２１は当該ローパスフィルタ２０で発生した電圧がゲート端子に供給されるとともにソースが低圧側電源に接続されたドライブトランジスタであり、２２はｐＭＯＳトランジスタからなり、当該ドライブトランジスタ２１のドレイン端子にドレイン端子およびゲート端子が接続されるとともにソース端子が高圧側電源に接続された高圧側トランジスタであり、２３はｐＭＯＳトランジスタからなり、当該高圧側トランジスタ２２のゲート端子がゲートに接続された反転トランジスタであり、２４は反転トランジスタ２３のドレイン端子にドレイン端子およびゲート端子が接続されるとともにソース端子が低圧側電源に接続された低圧側トランジスタである。１４ａ〜１４ｚの高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆに供給される。なお、当該プリ遅延制御回路の構成は以上のＰＬＬ回路に限定されるものではない。
【００３３】
図５（ｂ）において、１８ａは最後のプリ遅延回路のプリ遅延クロック信号が入力される参照側インバータであり、１８ｂは最初のプリ遅延回路のプリ遅延クロック信号が入力されるイニシャル側インバータであり、１８ｃ，１８ｄはそれぞれ直前の出力信号と当該各インバータを介して入力された現在の信号とを排他的論理積をとるＮＡＮＤ素子であり、１８ｅと１８ｇ，１８ｈと１８ｆはそれぞれ当該排他的論理積によりセットされ、所定の時間の後にリセットされるＳＲフリップフロップであり、１８ｉ，１８ｊ，１８ｋは上記排他的論理積の出力から当該セット信号の出力までの間にハイパルスを出力する論理素子であり、１８ｌ，１８ｍ，１８ｎはこれら排他的論理積、セット信号およびハイパルス信号の全てがハイレベルであるときにチャージポンプを動作させる出力制御素子である。
【００３４】
また、１９ａはアップの位相比較信号がゲート端子に入力され、当該信号のレベルに応じたチャージ電流を出力するチャージアップトランジスタであり、１９ｂはダウンの位相比較信号がゲート端子に入力され、当該信号のレベルに応じたチャージ電流を吸引するチャージダウントランジスタであり、２０ｂは上記チャージ電流の累積値に応じた電圧を発生するチャージアップコンデンサであり、２０ａは当該チャージアップコンデンサ２０ｂの電圧変動を抑制する緩衝抵抗である。
【００３５】
次にこのプリ位相変化回路９の動作について詳細に説明する。
動作基準クロック信号がクロック入力バッファ１６を介してプリ遅延回路列１４に入力されると、各プリ遅延回路１４ａ〜１４ｚの２つ目のＣＭＯＳインバータ１７ｂからプリ遅延クロック信号が出力される。そして、当該動作基準クロック信号の１周期分程度時間が経過した時点で最後のプリ遅延回路１４ｚからプリ遅延クロック信号が出力される。すると、上記位相比較回路１８には２つのプリ遅延クロック信号が入力されるようになり、位相比較が行われる。具体的には、最後のプリ遅延クロック信号の位相が最初のプリ遅延クロック信号の位相よりも速い場合には位相比較回路１８からはダウンの位相比較信号が出力され、最後のプリ遅延クロック信号の位相が最初のプリ遅延クロック信号の位相よりも遅い場合には位相比較回路１８からはアップの位相比較信号が出力される。これに応じてチャージポンプ１９は、アップの位相比較信号が入力されればチャージアップコンデンサ２０ｂに対して当該信号出力期間の間チャージ電流を供給し、逆に、ダウンの位相比較信号が入力されれば当該信号出力期間の間チャージアップコンデンサ２０ｂからチャージ電流を吸引する。また、上記２つのダイオードの発生電圧は同一プロセスで形成されているので略当該チャージアップコンデンサ２０ｂの電圧となり、この電圧が各プリ遅延回路の高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆに供給される。
【００３６】
従って、チャージアップコンデンサ２０ｂが上記２つのプリ遅延クロック信号同士の位相のずれ方に応じてそれらを一致するようにチャージされ、しかも、それら位相のずれ量に応じてチャージされるので、各プリ遅延回路の高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆへの印加電圧も当該位相のずれに応じて増減し、当該トランジスタ１７ｃ〜１７ｆがＣＭＯＳインバータに供給することができる電流も制限され、各プリ遅延回路１４ａ〜１４ｚのＣＭＯＳインバータ１７ｂの動作速度も当該位相のずれに応じて増減する。その結果、最終的には２つのプリ遅延クロック信号同士の位相が一致する。
【００３７】
図６はメイン位相変化回路１０の詳細な構成を示すブロック図である。図において、２５はそれぞれ８個のメイン遅延回路２５ａ〜２５ｚが直列に接続されたメイン遅延回路列であり、２６は６４個の第１サブ遅延回路（サブ遅延回路）２６ａ〜２６ｚが直列に接続された第１サブ遅延回路列（サブ遅延回路列）であり、２７は最初の第１サブ遅延回路２６ａの出力と最後の第１サブ遅延回路２６ｚの出力とが入力され、これら２つの出力の位相差に応じたサブ遅延制御信号を当該第１サブ遅延回路列２６に出力する第１サブ遅延制御回路（サブ遅延制御回路）であり、２８はパルス幅制御用集積回路に外部から入力されたサブクロック信号を第１サブ遅延回路列２６に供給するサブクロックバッファである。また、当該メイン遅延回路列２５，２５…は、上記プリ遅延クロック信号に対して１対１対応に設けられ、上記サブ遅延制御信号および各プリ遅延クロック信号が入力され、それぞれ８個のメイン遅延クロック信号を出力する。従って、メイン遅延クロック信号の合計は２５６個となる。なお、各遅延回路２６ａ〜２６ｚ，２５ａ〜２５ｚの構成や第１サブ遅延制御回路２７の内部構成は、プリ位相変化回路９と同様であり説明を省略する。
【００３８】
次にこのメイン位相変化回路１０の動作について詳細に説明する。
サブクロックバッファ２８にサブクロック信号が入力されると、このサブクロックバッファ２８から第１サブ遅延回路列２６に対してサブクロック信号が出力される。各第１サブ遅延回路２６ａ〜２６ｚは当該サブクロック信号を所定の時間ずつ遅延させ、最後の第１サブ遅延回路２６ｚからクロック信号が出力されると第１サブ遅延制御回路２７により最初の第１サブ遅延回路２６ａの出力と最後の第１サブ遅延回路２６ｚの出力との位相比較が行われる。その結果、２つのサブ遅延クロック信号の位相が一致するように第１サブ遅延制御回路２７からサブ遅延制御信号が出力される。従って、各第１サブ遅延回路２６ａ〜２６ｚおよび各メイン遅延回路２５ａ〜２５ｚによる遅延時間は上記サブクロック信号の周期の１／６４の時間に設定される。
【００３９】
この状態で各メイン遅延回路列２５，２５，…に対してプリ遅延クロック信号が入力されると、各メイン遅延回路列２５，２５，…からは当該サブクロック信号の周期の１／６４の時間毎に位相がずれた８個のメイン遅延クロック信号が出力される。
【００４０】
図７は以上のクロック信号発生回路４に対して、１周期が２０ｎｓ（周波数は５０ＭＨｚ）の動作基準クロック信号と、１周期が７５ｎｓ（周波数は１３．３ＭＨｚ）のサブクロック信号を入力した場合の各部の出力信号のタイミング関係を示すタイミングチャート（一部）である。図において、ｗａｖｅ１〜ｗａｖｅ３３はそれぞれ上記動作基準クロック信号に基づくプリ遅延クロック信号波形であり、ｗａｖｅ１＿１〜ｗａｖｅ１＿８はそれぞれ最初のプリ遅延クロック信号が入力されたメイン遅延回路列２５のメイン遅延クロック信号出力波形であり、ｗａｖｅ２＿１〜ｗａｖｅ２＿８はそれぞれ２番目のプリ遅延クロック信号が入力されたメイン遅延回路列２５のメイン遅延クロック信号出力波形である。ちなみに当該動作条件の下ではプリ遅延クロック信号同士の位相差は２０／３２ｎｓとなり、メイン遅延クロック信号同士の位相差は７５／６４ｎｓとなり、隣り合う２つのプリ遅延クロック信号の間には７個のメイン遅延クロック信号が出力される。
【００４１】
そして、このように隣り合う２つのプリ遅延クロック信号の間にそれぞれ７個ずつメイン遅延クロック信号が出力されているので、このクロック信号発生回路４は、０から２５５個の互いに位相のずれた２５６個の位相クロック信号を出力することができる。
【００４２】
以上のように、この実施の形態１によれば、動作基準クロック信号が入力されるプリ遅延回路列１４と、当該プリ遅延回路列１４の複数のプリ遅延クロック信号が入力される複数のメイン遅延回路列２５，２５，…とを有するとともに、プリ遅延回路列１４を構成する各プリ遅延回路１４ａ〜１４ｚとメイン遅延回路列２５を構成するメイン遅延回路２５ａ〜２５ｚとの遅延時間を異なる遅延時間に設定したので、位相の異なる複数の位相クロック信号を生成することができる効果がある。
【００４３】
また、プリ遅延回路列１４と複数のメイン遅延回路列２５，２５，…とを適当に組み合わせて、プリ遅延クロック信号に基づいて複数のメイン遅延クロック信号を形成するように構成しているので、各遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚをＣＭＯＳインバータ１７ａ，１７ｂを２つずつ組み合わせて形成しているにも関わらず、そのＣＭＯＳプロセスで形成された各遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚの最小遅延時間よりも短い時間間隔ごとに位相の異なる位相変化クロック信号を出力することができる。ちなみに、この実施の形態１では上記パルス幅制御用集積回路は０．５ミクロン設計ルールで形成しており、この際の上記遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚの最小遅延時間は約１ｎｓ程度であり、他方、５０ＭＨｚを動作基準クロック信号とした場合に２５６階調を得るためには、約０．０８ｎｓずつ位相をずらした位相変化クロック信号が必要となるが本実施の形態では当該要求を満たした位相変化クロック信号を出力することができる。
【００４４】
その結果、レーザビームプリンタのレーザダイオード７の発光を制御することができる効果がある。
【００４５】
この実施の形態１によれば、プリ遅延回路列１４をプリ遅延クロック信号の数よりも１つ多い数のプリ遅延回路１４ａ〜１４ｚで構成するとともに、最初のプリ遅延回路１４ａの出力と最後のプリ遅延回路１４ｚの出力とをプリ遅延制御回路１５に入力するように構成して当該プリ遅延制御回路１５へクロック信号を出力する回路の構成を同一にしたので、プリ遅延クロック信号の出力数と同数のプリ遅延回路を有し、その直列接続先頭へのクロックバッファの出力と直列接続最後のプリ遅延回路の出力との比較結果に応じて制御を行う場合に比べて、より類似した波形の２つのプリ遅延クロック信号に基づいて比較を行うことができる。
その結果、正確に２つのクロック信号の位相を比較し、正確に遅延量を制御することができ、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４６】
また、この実施の形態１では、遅延時間が直接ＰＬＬ制御されるプリ遅延回路列１４において３２分割した上でメイン遅延回路列２５で４分割することで２５６個の独立した位相変化クロック信号を生成するようにしているので、例えば当該プリ遅延回路列１４で１６分割した上でメイン遅延回路列２５で１６分割したような場合に比べて、各遅延素子のばらつきなどによって生じるクロック信号のタイミング誤差を抑制することができる。従って、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４７】
この実施の形態１によれば、パルス幅制御用集積回路にサブクロック信号を入力するとともに、１つの第１サブ遅延回路列２６と１つの第１サブ遅延制御回路２７とを設け、この第１サブ遅延制御回路２７のサブ遅延制御信号を全てのメイン遅延回路列２５，２５，…に供給するように構成したので、各メイン遅延回路列２５，２５，…ごとに第１サブ遅延回路列２６などを設けた場合に比べて回路規模を格段に削減し、しかも、全てのメイン遅延回路列２５，２５，…による遅延量を均等に設定することができる効果がある。その結果、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４８】
また、第１サブ遅延回路列２６におけるサブ遅延回路数をプリ遅延回路列１４とは異なる段数に設定したり、サブクロック信号をクロック信号と異なる周波数に設定することにより、メイン遅延回路列２５の遅延回路数とプリ遅延回路列１４の遅延回路数とを同一のマスクで形成するようにしても、全てのメイン遅延回路２５ａ〜２５ｚによる遅延量をプリ遅延回路１４ａ〜１４ｚによる遅延量と異なる遅延量に設定することができ、複数のメイン遅延回路列２５，２５，…の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができ、回路規模を抑制しつつ容易に分解能を向上させることができる効果もある。
【００４９】
実施の形態２．
図８はこの発明の実施の形態２によるプリ位相変化回路の構成を示すブロック図である。図において、２９はパルス幅制御用集積回路に設定された分周率データをデコードする分周率デコーダであり、３０は当該分周率デコーダ２９の出力とともに２番目のプリ遅延回路１４ｂの出力から最後のプリ遅延回路１４ｚの出力までの１６個の互いに位相の異なるプリ遅延クロック信号が入力され、当該分周率デコーダ２９の出力に応じて１のプリ遅延クロック信号を選択してセレクト遅延クロック信号として出力する分周率セレクタであり、３１は当該分周率セレクタ３０によるクロック信号の伝搬遅延時間と同一の遅延時間を有するディレイ回路である。これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する。
【００５０】
次にこのプリ位相変化回路９の動作を説明する。
分周率セレクタ３０が分周率デコーダ２９の出力に応じて所定のプリ遅延回路１４ｂ〜１４ｚの出力を選択してセレクト遅延クロック信号として出力する。そして、プリ遅延制御回路１５は、当該セレクト遅延クロック信号とともに最初のプリ遅延回路１４ａの出力がディレイ回路３１を介して入力され、これらの位相差に基づいてプリ遅延制御信号を出力する。上記分周率セレクタ３０が最後のプリ遅延回路１４ｚの出力を選択する場合の動作は実施の形態１と同様なので説明を省略する。
【００５１】
そして、上記分周率セレクタ３０が最後のプリ遅延回路１４ｚ以外の出力（例えばｎ番目とする）を選択する場合には、１番目のプリ遅延回路１４ａからｎ番目のプリ遅延回路１４ｎまでの遅延時間が動作基準クロック信号と同期し、（ｎ＋１）番目のプリ遅延回路の出力は１番目のプリ遅延回路１４ａの出力と一致した位相となる。また、メイン位相変化回路１０でも（ｎ＋１）番目以降のメイン遅延回路列２５，２５…の出力信号は、１番目のプリ遅延クロック信号からｎ番目のプリ遅延クロック信号までと一致した位相になる。
【００５２】
またこの際、１番目からｎ番目のプリ遅延回路２５ａ〜２５ｚの遅延時間は同一なので、１動作基準クロック信号のプリ遅延クロック信号による分割数が減少するだけでなく、それらのプリ遅延クロック信号の相互関係は維持される。
【００５３】
以上のように、この実施の形態２によれば、実施の形態１の効果とともに、プリ遅延制御回路１５により動作基準クロック信号に同期動作されるプリ遅延回路列１４の有効プリ遅延回路数を分周率セレクタ３０で調整するように構成したので、分周率セレクタ３０が出力するプリ遅延クロック信号を切り替えるだけで１クロック周期当たりに生成されるメイン遅延クロック信号の数を増減させることができ、しかも、この際プリ遅延クロック信号同士の時間間隔（相互間隔）を均一に維持することができるので、メイン遅延クロック信号の出力順も維持される。従って、同一のクロック信号入力で動作可能に形成しつつも、２５６階調以外の階調、例えば６４階調や１２８階調にて画像を形成することができ、幅広い階調数の画像形成装置で使用することができる効果がある。
【００５４】
実施の形態３．
図９はこの発明の実施の形態３によるプリ位相変化回路の構成を示すブロック図である。図９（ａ）において、３２はパルス幅制御用集積回路に設定された遅延設定データをデコードする遅延量デコーダであり、この遅延量デコーダ３２の出力が全てのプリ遅延回路１４ａ〜１４ｚに入力されている。図９（ｂ）は各プリ遅延回路１４ａの構成を示すブロック図であり、１７はそれぞれバッファであり、３４は当該各バッファ１７〜１７の出力とともに上記遅延量デコーダ３２の出力が入力され、当該遅延量デコーダ３２からの入力に応じて複数のバッファ出力から１つを選択して出力する単位遅延時間セレクタである。これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する。
【００５５】
次にこのプリ位相変化回路９の動作について説明する。
各単位遅延時間セレクタ３４が遅延量デコーダ３２の出力に応じて所定のバッファ１７の出力を選択する。このような状態でプリ遅延回路列１４に動作基準クロック信号が入力されると、各プリ遅延回路１４ａ〜１４ｚからは所定のバッファ１７からの出力がプリ遅延クロック信号として出力される。
【００５６】
そして、上記単位遅延時間セレクタ３４が最初のバッファ１７の出力を選択した場合には、実施の形態１と同様の周期を有する動作基準クロック信号を入力することにより同様の動作をさせることができる。また、上記単位遅延時間セレクタ３４が最初のバッファ１７以外の出力（例えば、ｍ番目とする）を選択した場合には、各プリ遅延回路１４ａ〜１４ｚによる動作基準クロック信号の遅延量はｍ倍となり、プリ遅延回路列１４としての遅延量もｍ倍となる。従って、動作基準クロック信号として実施の形態１のもののｍ倍の周期のクロック信号を入力することにより、プリ遅延クロック信号同士の位相差をｍ倍にすることができる。
【００５７】
またこの際、１番目からｎ番目のプリ遅延回路１４ａ〜１４ｎの遅延時間は同一となるので、それらのプリ遅延クロック信号同士の相互関係は維持される。
【００５８】
以上のように、この実施の形態３によれば、実施の形態１の効果とともに、各プリ遅延回路１４ａ〜１４ｚを、ＣＭＯＳプロセスで形成された複数のバッファ１７で構成し、その出力を単位遅延時間セレクタ３４などで選択できるように構成したので、動作基準クロック信号の周期が長い場合にも位相変化クロック信号同士の相互関係を維持したまま動作させることができる。従って、低速から高速まで幅広い画像形成装置において使用しても、２５６階調を確保することができる。
【００５９】
実施の形態４．
図１０はこの発明の実施の形態４によるメイン位相変化回路の構成を示すブロック図である。図において、３５はサブクロックバッファ２８の代わりに第１サブ遅延回路列２６にサブクロック信号を供給するサブクロック発生回路である。
これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する
【００６０】
図１１はこの発明の実施の形態４によるサブクロック発生回路３５の詳細な構成を示す回路図である。図において、３５ａ〜３５ｈはそれぞれ２つのプリ遅延クロック信号（図３のＣ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１，Ｃ１３，Ｃ１５）であり、３５ｉは当該８つの反転論理積から１つを選択して出力するサブクロック用セレクタであり、３５ｊは当該セレクタ出力の立ち上がりエッジの数をカウントする３ビットカウンタであり、３５ｋは上記セレクタ出力の立ち上がりエッジをトリガとして出力を反転させるＤフリップフロップであり、３５ｌは当該Ｄフリップフロップ出力を３分周する３分周回路である。
【００６１】
次にこのメイン位相変化回路１０の動作を説明する。
図１２はこの実施の形態４によるカウンタ出力とセレクタの入力選択動作との関係を示す対応図である。図において、Ｓ２，Ｓ１，Ｓ０はカウンタの３ビット出力であり、Ｓｏｕｔは当該カウンタ出力に応じて選択されるセレクタ出力である。従って、カウンタがセレクタ出力の立ち上がりエッジを検出するたびに、セレクタは同図の出力を順番に出力する。
【００６２】
図１３はこの実施の形態４によるカウンタの動作を示すタイミングチャートである。図において、ＣＬＫはプリ遅延回路列に入力される動作基準クロック信号であり、ｗａｖｅ１〜ｗａｖｅ１６はそれぞれ当該プリ遅延回路から出力される１６個のプリ遅延クロック信号であり、ＳＯＵＴは当該８ｔｏ１セレクタの出力信号であり、ＣＬＫＯＵＴはＤフリップフロップの出力である。
同図に示すように、カウンタがそれ自身の出力に応じて図１３のように入力を選択すると、上記動作基準クロック信号が５０ＭＨｚであるので、８０ＭＨｚ（１２．５ｎｓ）のクロック信号を出力することができる。そして、Ｄフリップフロップからは４０ＭＨｚ（２５ｎｓ）のクロックが出力され、３分周カウンタからは１３．３ＭＨｚ（７５ｎｓ）のクロック信号が出力される。
【００６３】
以上のように、この実施の形態４によれば、実施の形態１の効果とともに、プリ遅延クロック信号に基づいてサブクロック発生回路３５がサブクロック信号を生成し、しかも、そのサブクロック信号の周期を動作基準クロック信号が５０ＭＨｚ，２０ｎｓの場合には７５ｎｓとすることができるので、実施の形態１と同様に動作することができる。
従って、サブクロック信号をパルス幅制御用集積回路に入力するための外部入力端子を設けることなく、実施の形態１と同様の効果を得ることができる。
【００６４】
実施の形態５．
図１４はこの発明の実施の形態５によるメイン位相変化回路の構成を示すブロック図である。図において、３６はそれぞれプリ遅延回路列から出力されたプリ遅延クロック信号が入力されるミドル遅延回路列であり、３８は直列接続された複数の第２サブ遅延回路からなり、サブクロック信号が入力される第２サブ遅延回路列であり、３９は当該第２サブ遅延回路の遅延時間を制御する第２サブ遅延制御回路である。なお、各第２サブ遅延回路３８の構成は第１サブ遅延回路２６と同様であり、第２サブ遅延制御回路３９の構成は第１サブ遅延制御回路２７と同様である。また、メイン遅延回路列２５，２５，…は１つのプリ遅延クロック信号に対して２つずつ設けられ、その一方には当該プリ遅延クロック信号が直接入力され、他方には当該ミドル遅延回路列３６を介してプリ遅延クロック信号が入力される。更に、上記メイン遅延回路列２５，２５，…はそれぞれ４つのメイン遅延回路で構成されている。これ以外は実施の形態１と同様の構成なので同一符号を付して説明を省略する。
【００６５】
図１５はミドル遅延回路列３６の構成を示す回路構成図である。図１５（ａ）において、３６ａはプリ遅延クロック信号を遅延させるミドルバッファであり、図１５（ｂ）において、３７ａ，３７ｂはそれぞれｐＭＯＳトランジスタとｎＭＯＳトランジスタとからなるＣＭＯＳバッファであり、３７ｃ，３７ｄはそれぞれＣＭＯＳバッファ３７ａ，３７ｂと高圧側電源との間に配設されたｐＭＯＳトランジスタからなる高圧側電流制御トランジスタであり、３７ｅ，３７ｆはそれぞれＣＭＯＳバッファ３７ａ，３７ｂと低圧側電源との間に配設されたｎＭＯＳトランジスタからなる低圧側電流制御トランジスタである。
【００６６】
以上のように、この発明の実施の形態５によれば、実施の形態１の効果とともに、１つのプリ遅延クロック信号を２つのメイン遅延回路列に入力するとともに、一方のメイン遅延回路列にはミドル遅延回路列を介して当該プリ遅延クロック信号を入力するように構成したので、２５６階調を得ることができるにも拘らず、メイン遅延回路列にて直列接続されるメイン遅延回路の数を半減させることができる。従って、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を容易に確保することができる効果がある。
【００６７】
【発明の効果】
以上のように、この発明によれば、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路を、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列とで構成しているので、プリ遅延素子列を用いてクロック信号を位相の異なる複数のプリ遅延クロック信号を出力し、更に各プリ遅延クロック信号をそれぞれメイン遅延回路列で遅延させて複数のメイン遅延クロック信号を出力することができる効果がある。
【００６８】
従って、この発明では、各遅延回路をＣＭＯＳプロセスで形成することができ、しかも、直列接続された複数の遅延回路にて構成されるプリ遅延回路列にて荒く遅延させた複数のプリ遅延クロック信号を生成し、その後、当該複数のプリ遅延クロック信号をそれぞれメイン遅延回路列にて更に遅延させるように構成したので、各メイン遅延回路列ではプリ遅延クロック信号の１周期の間に１つのメイン遅延クロック信号が来るように遅延させつつも、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができる。それ故、この発明では、ＣＭＯＳプロセスにより遅延回路の最小遅延時間が制限されてしまっていても、その最小遅延時間よりも短い遅延時間毎にメイン遅延クロック信号を設定することができ、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができる効果がある。
【００６９】
更に、この発明では、プリ遅延回路列の全体としての遅延時間を制御するとともに、メイン遅延回路におけるメイン遅延回路の直列接続数よりも上記プリ遅延回路におけるプリ遅延回路の直列接続数の方を大きく構成しているので、遅延時間が直接制御されるプリ遅延回路列において細かく分割した上で、メイン遅延回路列はそれを補うように分割することができ、例えばこれらの遅延回路列の分割数を同一に設定した場合などに比べても、遅延回路のばらつきなどによって生じるクロック信号のタイミング誤差を抑制することができる。従って、高階調画像に必要な多数の位相変化クロック信号を生成させたとしても、各クロック信号の相互間隔を確保することができる効果がある。
【００７０】
この発明によれば、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路を、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列と、プリ遅延回路列とメイン遅延回路列との間に配設される複数のミドル遅延回路列とで構成しているので、プリ遅延素子列を用いてクロック信号を位相の異なる複数のプリ遅延クロック信号を出力し、更に各プリ遅延クロック信号をそれぞれメイン遅延回路列で遅延させて複数のメイン遅延クロック信号を出力することができる効果がある。
【００７１】
従って、この発明では、各遅延回路をＣＭＯＳプロセスで形成することができ、しかも、直列接続された複数の遅延回路にて構成されるプリ遅延回路列にて荒く遅延させた複数のプリ遅延クロック信号を生成し、その後、当該複数のプリ遅延クロック信号をそれぞれメイン遅延回路列にて更に遅延させるように構成したので、各メイン遅延回路列ではプリ遅延クロック信号の１周期の間に１つのメイン遅延クロック信号が来るように遅延させつつも、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができる。それ故、この発明では、ＣＭＯＳプロセスにより遅延回路の最小遅延時間が制限されてしまっていても、その最小遅延時間よりも短い遅延時間毎にメイン遅延クロック信号を設定することができ、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができる効果がある。
【００７２】
更に、この発明では、プリ遅延回路列の全体としての遅延時間を制御するとともに、各プリ遅延クロック信号を複数のメイン遅延回路列に入力し、更に、ミドル遅延回路列を少なくとも当該複数のメイン遅延回路列のうちの１つとプリ遅延回路列との間に設けるように構成したので、更にメイン遅延回路の遅延回路数を削減することができ、遅延回路のばらつきなどによって生じるクロック信号のタイミング誤差を更に抑制することができる。従って、高階調画像に必要な多数の位相変化クロック信号を生成させたとしても、各クロック信号の相互間隔を確保することができる効果がある。
【００７３】
この発明によれば、プリ位相変化回路が、プリ遅延クロック信号の出力数よりも１つ多いプリ遅延回路と、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、それら２つのプリ遅延クロック信号の位相差に応じた位相比較信号を出力する位相比較回路と、当該位相比較信号に応じてチャージ電流を授受するチャージポンプと、当該チャージ電流の積分値を出力するローパスフィルタとを有し、当該チャージ電流の積分値に応じて各プリ遅延回路の遅延量を制御するので、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、その比較結果に応じて各プリ遅延回路の遅延量を制御することになる。従って、プリ遅延クロック信号の出力数と同数のプリ遅延回路を有し、その直列接続先頭への外部入力クロック信号の入力と直列接続最後のプリ遅延回路の出力との比較結果に応じて制御を行う場合に比べて、各クロック信号のドライバ構成や負荷状態が略同一の状態となるので、より類似した波形の２つのプリ遅延クロック信号に基づいて比較を行うことができる。その結果、正確に２つのクロック信号の位相を比較し、正確に遅延量を制御することができ、画像形成装置においては画像描画の際の描画精度を向上させることができる効果がある。
【００７４】
この発明によれば、プリ位相変化回路が、２番目のプリ遅延回路の出力から最後のプリ遅延回路の出力までのうちの少なくとも２つのプリ遅延クロック信号出力が入力され、設定に応じてそれらのうちの１つのプリ遅延クロック信号をセレクト遅延クロック信号として出力する分周率セレクタを有し、当該セレクト遅延クロック信号を一方のプリ遅延クロック信号に換えて位相比較回路に入力するので、分周率セレクタが出力するプリ遅延クロック信号を切り替えるだけで１クロック周期当たりに生成されるメイン遅延クロック信号の数を増減させることができる。また、この際、プリ遅延クロック信号同士の時間間隔は均一であり、しかも、当該時間間隔におけるメイン遅延クロック信号の数も均一なので、メイン遅延クロック信号の出力順は維持される。従って、同一のクロック信号入力で動作可能に形成しつつも、異なる階調数を必要とする画像形成装置に使用することができ、幅広い階調数の画像形成装置で使用することができる効果がある。
【００７５】
この発明によれば、プリ遅延回路が、ＣＭＯＳプロセスで形成されて互いに直列に接続された複数の遅延素子と、複数の遅延素子の出力のうち１つを選択して出力する単位遅延時間セレクタとを有するので、各遅延回路の遅延時間をセレクタで選択することによりクロック信号の周期が長い場合にもプリ遅延回路列は当該クロック信号に同期動作することができる。従って、低速から高速まで幅広い画像形成装置において使用することができる効果がある。
【００７６】
この発明によれば、メイン位相変化回路が、直列接続された複数のメイン遅延回路からなる複数のメイン遅延回路列と、外部からサブクロック信号が入力される外部端子と、直列接続された複数のサブ遅延回路からなり、先頭のサブ遅延回路に当該サブクロック信号が入力される第１サブ遅延回路列と、当該複数のサブ遅延回路のうちの２つの出力が入力され、これらの位相差に応じたサブ位相比較信号を出力するサブ位相比較回路と、当該サブ位相比較信号に応じてチャージ電流を授受するサブチャージポンプと、当該チャージ電流の積分値を出力するサブローパスフィルタとを有し、当該チャージ電流の積分値に応じて各サブ遅延回路および各メイン遅延回路の遅延量を制御するので、各メイン遅延回路列ごとに第１サブ遅延回路列などを設けた場合に比べて回路規模を格段に削減しつつも、全てのメイン遅延回路による遅延量を均等に設定することができる効果がある。
【００７７】
また、サブ遅延素子列におけるサブ遅延回路数をプリ遅延回路列とは異なる段数に設定したり、サブクロック信号をクロック信号と異なる周波数に設定することにより、メイン遅延回路列の遅延回路数とプリ遅延回路列の遅延回路数とが同一であっても、全てのメイン遅延回路による遅延量をプリ遅延回路による遅延量と異なる遅延量に設定することができ、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができ、回路規模を抑制しつつ容易に分解能を向上させることができる効果もある。
【００７８】
この発明によれば、メイン位相変化回路が、クロック信号および／またはプリ遅延クロック信号が入力され、当該クロック信号よりも周期が長い内部クロック信号を生成するサブクロック発生回路を有し、外部端子に換えて当該クロック信号発生回路の出力をサブ遅延素子列に入力するので、クロック信号に基づいて内部クロック信号を生成し、これをサブクロック信号としてサブ遅延素子列に入力するようにしたので、外部からクロック信号を入力することなく、クロック信号よりも周期が長いクロック信号にサブ遅延素子列を同期動作させることができる。従って、新たな外部入力端子を設ける必要がなく、前記発明と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるレーザビームプリンタの画像出力部の概略構成を示す構成図である。
【図２】 この発明の実施の形態１によるパルス幅変調用集積回路の構成を示すブロック図である。
【図３】 この発明の実施の形態１によるプリ位相変化回路の構成を示すブロック図である。
【図４】 この発明の実施の形態１によるプリ遅延回路の構成を示す回路図である。
【図５】 この発明の実施の形態１によるプリ遅延制御回路の詳細な構成を示す回路図である。
【図６】 この発明の実施の形態１によるメイン位相変化回路の詳細な構成を示すブロック図である。
【図７】 この発明の実施の形態１によるクロック信号発生回路に対して、１周期が２０ｎｓ（周期は５０ＭＨｚ）の動作基準クロック信号と、１周期が７５ｎｓ（周期は１３．３ＭＨｚ）のサブクロック信号を入力した場合の各部の出力信号のタイミング関係を示すタイミングチャート（一部）である。
【図８】 この発明の実施の形態２によるプリ位相変化回路の構成を示すブロック図である。
【図９】 この発明の実施の形態３によるプリ位相変化回路の構成を示すブロック図である。
【図１０】 この発明の実施の形態４によるメイン位相変化回路の構成を示すブロック図である。
【図１１】 この発明の実施の形態４によるサブクロック発生回路の構成を示す回路図である。
【図１２】 この発明の実施の形態４による３ビットカウンタ出力とセレクタの入力選択動作との関係を示す図である。
【図１３】 この発明の実施の形態４によるサブクロック発生回路の動作を示すタイミングチャートである。
【図１４】 この発明の実施の形態５によるメイン位相変化回路の構成を示すブロック図である。
【図１５】 この発明の実施の形態５によるミドル遅延回路列の構成を示す回路構成図である。
【図１６】 従来のレーザビームプリンタの画像出力部の概略構成を示す構成図である。
【図１７】 従来の画素パルス生成回路の各種信号の相互関係を示すタイミングチャートである。
【図１８】 デジタル回路のみで構成される位相変化回路である。
【図１９】 図１８の位相変化回路の動作例を示すタイミングチャートである。
【符号の説明】
４ クロック信号発生回路、５ 位相クロックセレクタ、６ 論理演算回路、１４ プリ遅延回路列、１４ａ〜１４ｚ プリ遅延回路、１５ プリ遅延制御回路、１７ バッファ（遅延素子）、１８ 位相比較回路、１９ チャージポンプ、２０ ローパスフィルタ、２５ メイン遅延回路列、２５ａ〜２５ｚ メイン遅延回路、２６ 第１サブ遅延回路列（サブ遅延回路列）、２６ａ〜２６ｚ 第１サブ遅延回路（サブ遅延回路）、２７ 第１サブ遅延制御回路（サブ遅延制御回路）、３０ 分周率セレクタ、３４ 単位遅延時間セレクタ、３５ サブクロック発生回路、３６ ミドル遅延回路列。
【発明の属する技術分野】
この発明は、レーザビームプリンタなどの電子写真方式の画像形成装置において、レーザダイオードなどの発光素子を制御するために好適なパルス幅変調信号生成回路に関するものである。
【０００２】
【従来の技術】
図１６は従来のレーザビームプリンタの画像出力部の概略構成を示す構成図である。図において、６０は画像の構成要素である画素データがシリアルに入力され各画素データに基づいてパルス幅制御信号を出力する画素パルス生成回路であり、７３は当該パルス幅制御信号が入力され駆動信号を出力するレーザダイオードドライバであり、６１は当該駆動信号が入力され、当該駆動信号に応じて発光するレーザダイオードであり、６２は当該レーザダイオード６１の発光光が照射され、当該発光光の走査に応じた電荷分布の静電潜像が形成される感光体ドラムである。
【０００３】
また、６３は上記シリアル画素データが入力され、各画素データ毎に階調データ信号および画素内描画位置制御信号を出力するパルス制御信号生成回路であり、６４は上記レーザダイオード６１による各画素の描画時間に応じて設定された動作基準クロック信号を出力する動作基準クロック発生回路であり、６５は上記階調データ信号に応じたレベル信号を出力するレベル信号発生回路であり、６６は上記動作基準クロック信号および上記画素内描画位置制御信号が入力され、当該動作基準クロック信号に同期した３種類の三角波から１種類の三角波を選択して出力三角波として出力する三角波発生回路であり、６７は上記レベル信号と当該出力三角波とを比較して、出力三角波がレベル信号よりも大きい期間にパルス幅制御信号を出力するコンパレータである。
【０００４】
次に動作について説明する。
図１７は上記従来の画素パルス生成回路６０の各種信号の相互関係を示すタイミングチャートである。図において、ＣＬＫは上記動作基準クロック信号であり、ＣＴＲＬは上記画素内描画位置制御信号であり、１ｓｔランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号とともに立ち上がった後暫時レベルが低下する左寄三角波であり、２ｎｄランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号の立ち上がりとともに暫時レベルが上昇して当該動作基準クロック信号の周期のほぼ半分において最高レベルとなった後暫時レベルが低下する中央寄三角波であり、３ｒｄランプは上記三角波発生回路６６内部で生成されて上記動作基準クロック信号とともに暫時レベルが上昇し当該動作基準クロック信号の次の立ち上がり時に最高レベルとなる右寄三角波である。
【０００５】
同図の最初の動作基準クロックにおいては、三角波発生回路６６では画素内描画位置制御信号により左寄三角波が選択され、これが出力三角波としてコンパレータ６７に供給される。また、レベル信号発生回路６５も上記階調データ信号に応じたレベル信号をコンパレータ６７に出力する。そして、当該コンパレータ６７は上記左寄三角波と当該レベル信号とを比較し、動作基準クロック信号の立ち上がりタイミングから上記レベル比較結果に応じた期間においてハイレベルのパルス幅制御信号を出力する。その結果、上記レーザダイオード６１からは当該パルス幅制御信号のハイレベル期間において発光光が出力され、感光体ドラム６２は当該発光光により走査され、感光体ドラム６２の最初の画素の描画領域内において当該走査方向上流側よりの部位の電荷分布が変化する。
【０００６】
同図の２番目の動作基準クロックにおいては、まず、三角波発生回路６６からは画素内描画位置制御信号に応じて中央寄三角波が出力され、次に、動作基準クロック信号の中央を中心としてその前後に当該中央寄三角波とレベル信号との比較結果に応じた期間のパルス幅制御信号が出力され、その結果、感光体ドラム６２の２番目の画素の描画領域内において中央寄りの部位の電荷分布が変化する。
【０００７】
同様に、３番目の動作基準クロックにおいては、右寄三角波とレベル信号との比較がなされ、感光体ドラム６２の三番目の画素の描画領域の走査方向下流側よりの部位の電荷分布が変化し、４番目の動作基準クロックにおいては、左寄三角波とレベル信号との比較がなされ、感光体ドラム６２の四番目の画素の描画領域の走査方向上流側よりの部位の電荷分布が変化する。
【０００８】
従って、上記感光体ドラム６２には当該パルス幅制御信号に応じた電荷分布（静電潜像）が形成され、上記画像形成装置ではこれに基づいて高速に高階調且つ高分解能にて出力画像を形成することができる。
【０００９】
【発明が解決しようとする課題】
従来の画素パルス生成回路は以上のように構成されているので、三角波発生回路にてアナログ回路を使用する必要があり、ＣＭＯＳプロセスにて集積化を図ることができなかった。
【００１０】
そこで、図１８に示すように、デジタル回路のみで構成される位相変化回路をＣＭＯＳプロセスにて形成し、それを用いてパルス幅制御信号を生成することが考えられる。図において、６８は上記動作基準クロックの整数倍の周波数を有する高周波クロック信号入力端子であり、６９はリセット信号や位相設定信号とともに当該高周波クロック信号が入力されるカウンタであり、７０は上記高周波クロック信号および当該カウンタ出力が入力される論理積回路であり、７１は当該論理積回路７０の出力を上記動作基準クロックと同一の周期となるまで分周する分周回路であり、７２は当該分周回路７１の出力を位相変化クロック信号として出力する出力端子である。
【００１１】
次に動作について説明する。
図１９は位相設定信号として「３」が設定された際の位相変化回路の各種信号の相互関係を示すタイミングチャートである。動作基準クロック信号と同期させてリセット信号が解除されると当該カウンタは高周波クロック信号のクロック数をカウントし始める。そして、当該カウント値が「３」となるとカウンタはカウンタ出力をハイレベルに変化させ、これにより論理積回路７０からは高周波クロック信号が出力されるようになる。その結果、分周回路７１は当該高周波クロック信号を動作基準クロック信号と同一の周期となるまで分周して位相変化クロック信号として出力する。
【００１２】
従って上記位相変化回路では、動作基準クロック信号に対して高周波クロック信号３つ分だけ位相がずれた位相変化クロック信号を出力することができる。
【００１３】
しかしながら、このような位相変化回路を上記画像形成装置に適用しようとした場合、今日の画像形成装置では高速に高階調（２５６階調以上）かつ高分解能にて高階調画像を形成する要請が強くあり、このような要請に対応しようとした場合には上記高周波クロック信号として非常に高い周波数を使用しなければならず、しかも、このクロック信号に応じて動作できるように上記カウンタ、論理積回路、分周回路といったものには応答速度の速い回路素子を用いる必要がある。
従って、このような位相変化回路をＣＭＯＳプロセスで形成しても今日の画像形成装置において好適に利用できるものとはならない。
【００１４】
この発明は上記のような課題を解決するためになされたもので、ＣＭＯＳプロセスにて形成することができ、しかも、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができるクロック信号発生回路およびそれを用いたクロック位相制御回路を得ることを目的とする。
【００１５】
【課題を解決するための手段】
この発明に係るパルス幅変調信号生成回路は、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列とを有し、上記メイン遅延回路におけるメイン遅延回路の直列接続数よりも上記プリ遅延回路におけるプリ遅延回路の直列接続数の方が大きいものである。
【００１６】
この発明に係るパルス幅変調信号生成回路は、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列と、プリ遅延回路列とメイン遅延回路列との間に配設される複数のミドル遅延回路列とを有し、各プリ遅延クロック信号は複数のメイン遅延回路列に入力され、且つ、ミドル遅延回路列は少なくとも当該複数のメイン遅延回路列のうちの１つとプリ遅延回路列との間に設けられているものである。
【００１７】
この発明に係るパルス幅変調信号生成回路は、プリ遅延回路列は、プリ遅延クロック信号の数よりも１つ多いプリ遅延回路からなるとともに、プリ遅延制御回路は、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、それら２つのプリ遅延クロック信号の位相差に応じた位相比較信号を出力する位相比較回路と、当該位相比較信号に応じてチャージ電流を授受するチャージポンプと、当該チャージ電流の積分値を出力するローパスフィルタとを有し、当該チャージ電流の積分値に応じて各プリ遅延回路の遅延量を制御するものである。
【００１８】
この発明に係るパルス幅変調信号生成回路は、２番目のプリ遅延回路の出力から最後のプリ遅延回路の出力までのうちの少なくとも２つのプリ遅延クロック信号出力が入力され、設定に応じてそれらのうちの１つのプリ遅延クロック信号をセレクト遅延クロック信号として出力する分周率セレクタを有するとともに、当該セレクト信号を最後のプリ遅延回路の出力の代わりにプリ遅延制御回路に入力するものである。
【００１９】
この発明に係るパルス幅変調信号生成回路は、プリ遅延回路は、ＣＭＯＳプロセスで形成されて互いに直列に接続された複数の遅延素子と、複数の遅延素子の出力のうち１つを選択して出力する単位遅延時間セレクタとを有するものである。
【００２０】
この発明に係るパルス幅変調信号生成回路は、外部からサブクロック信号が入力される外部端子と、直列接続された複数のサブ遅延回路を有するとともに当該サブクロック信号が入力されるサブ遅延回路列と、当該サブ遅延回路の２つのサブ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するサブ遅延制御回路とを有し、当該サブ遅延制御回路の制御出力信号をメイン遅延回路に供給するものである。
【００２１】
この発明に係るパルス幅変調信号生成回路は、クロック信号および／またはプリ遅延クロック信号が入力され、当該クロック信号よりも周期が長い内部クロック信号を生成するサブクロック発生回路を有し、外部端子に換えて当該クロック信号発生回路の出力をサブ遅延素子列に入力するものである。
【００２２】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるレーザビームプリンタの画像出力部の概略構成を示す構成図である。図において、６０は画像の構成要素である画素データがシリアルに入力され各画素データに基づいてパルス幅制御信号を出力する画素パルス生成回路であり、７３は当該パルス幅制御信号が入力され駆動信号を出力するレーザダイオードドライバであり、７は当該駆動信号が入力され、当該パルス幅制御信号のパルス幅に応じて発光するレーザダイオードであり、８は当該レーザダイオード７の発光光が照射され、当該発光光の走査に応じた電荷分布の静電潜像が形成される感光体ドラムである。
【００２３】
また、１は上記シリアル画素データが入力され、各画素データ毎に階調データ信号および画素内描画位置制御信号を出力するパルス制御信号生成回路であり、２は上記レーザダイオード７による各画素の描画時間に応じて設定された動作基準クロック信号を出力する動作基準クロック発生回路であり、３は入出力データの対応データを有し、上記階調データ信号および画素内描画位置制御信号に基づいてクロック選択信号および論理演算選択信号を出力する制御信号デコーダであり、４は上記動作基準クロック信号が入力され、当該クロック信号と同一の周期を有するとともに互いに位相が異なる複数の位相クロック信号を出力するクロック信号発生回路であり、５は当該複数の位相クロック信号および上記クロック選択信号が入力され、クロック選択信号に基づいて所定の２つの位相クロック信号を選択して位相変化クロック信号として出力する位相クロックセレクタであり、６は上記論理演算選択信号および当該２つの位相クロック信号が入力され、２つの位相クロック信号を論理演算選択信号により選択された論理演算で演算し、その結果をパルス幅制御信号としてレーザダイオード７に出力する論理演算回路である。
【００２４】
そして、パルス制御信号生成回路１はそれ単独でＣＭＯＳプロセスによりＩＣ化され、制御信号デコーダ３、クロック信号発生回路４、位相クロックセレクタ５および論理演算回路６はその全体としてパルス幅変調用集積回路（ＰＷＭ ＩＣ）としてＣＭＯＳプロセスによりＩＣ化されており、これらは画像処理用基板上に実装されている場合が多く、また、レーザダイオードが搭載されている印字基板に実装される場合もある。
【００２５】
図２はこの発明の実施の形態１によるパルス幅変調用集積回路の構成を示すブロック図である。図において、９は上記動作基準クロック発生回路２からの動作基準クロック信号が入力され、この入力と同一の周期を有し、且つ、互いに位相の異なる１６（Ｎ＝１６）個のプリ遅延クロック信号を出力するプリ位相変化回路であり、１０は当該１６個のプリ遅延クロック信号が入力され、プリ遅延クロック信号それぞれに基づいて１６個のメイン遅延クロック信号を生成し、合計２５６個のメイン遅延クロック信号を出力するメイン位相変化回路であり、これらによりクロック信号発生回路４は構成されている。また、１１は２つの位相変化クロック信号が入力される論理積演算回路であり、１２は同様に２つの位相変化クロック信号が入力される論理和演算回路であり、１３は上記制御信号デコーダ３からの論理演算選択信号に基づいて上記２つの論理演算回路１１，１２の出力のうちの一方を選択して出力する論理出力セレクタであり、この論理出力セレクタ１３の出力がパルス幅変調信号となる。これ以外の構成は図１と同様なので説明を省略する。
【００２６】
次に上記構成に基づいてレーザビームプリンタの画像出力部の全体の動作を説明する。
動作基準クロック発生回路２から動作基準クロックが周期的に出力されると、これに応じてクロック信号発生回路４から２５６個の位相クロック信号が出力される。
【００２７】
このような状態で、画素データがシリアルにパルス制御信号生成回路１に入力されると、各画素データ毎にパルス制御信号生成回路１から８ビットの階調データ信号および２ビットの画素内描画位置制御信号が出力される。そして、制御信号デコーダ３がこの階調データ信号および画素内描画位置制御信号に基づいて対応データを検索し、該当するデータに基づいてクロック選択信号および論理演算選択信号を出力する。
【００２８】
従って、位相クロックセレクタ５には、２５６個の位相クロック信号およびクロック選択信号が入力され、このクロック選択信号に応じて２５６個の位相クロック信号から２つのクロック信号を選択し、それを２つの位相変化クロック信号として出力する。更に、論理演算回路６には上記論理演算選択信号および当該２つの位相変化クロック信号とが入力され、当該論理演算回路６は上記論理演算選択信号に基づいて２つの論理演算結果（論理和結果および論理積結果）のうちの一方を選択してパルス幅制御信号として出力する。そして、レーザダイオードドライバ７３にてレーザダイオード７を駆動し当該パルス幅制御信号に基づいて感光体ドラム８を発光光で照射し、感光体ドラム８上の所定の画素領域内に上記画素データに応じた電荷分布を形成する。
【００２９】
そして、上記レーザビームプリンタでは、このような画素データ毎の動作を１つの画像について繰り返すことにより感光体ドラム８上にパルス幅制御信号に応じた電荷分布（静電潜像）を形成することができ、この静電潜像に基づいて高速に高階調（２５６階調）且つ高分解能にて出力画像を形成することができる。
【００３０】
次にクロック信号発生回路４について詳細に説明する。
図３はこの発明の実施の形態１によるプリ位相変化回路９の構成を示すブロック図である。１４は直列接続された３３個のプリ遅延回路１４ａ〜１４ｚからなり、最初のプリ遅延回路１４ａに動作基準クロック信号が入力されるプリ遅延回路列であり、１５は最初のプリ遅延回路１４ａの出力と最後（３３番目）のプリ遅延回路１４ｚの出力とが入力され、これらの位相差がなくなるように各プリ遅延回路１４ａ〜１４ｚにプリ遅延制御信号を出力するプリ遅延制御回路であり、１６はパルス幅変調用集積回路に入力された動作基準クロックを増幅するクロック入力バッファである。
【００３１】
図４はこの発明の実施の形態１によるプリ遅延回路１４ａの構成を示す回路図である。図４（ａ）において、１７はバッファ（遅延素子）あり、図４（ｂ）において、１７ａ，１７ｂはそれぞれｐＭＯＳトランジスタとｎＭＯＳトランジスタとからなるＣＭＯＳインバータであり、１７ｃ，１７ｄはそれぞれ各ＣＭＯＳインバータ１７ａ，１７ｂと高圧側電源との間に配設されたｐＭＯＳトランジスタからなる高圧側電流制御トランジスタであり、１７ｅ，１７ｆはそれぞれ各ＣＭＯＳインバータと低圧側電源との間に配設されたｎＭＯＳトランジスタからなる低圧電流制御トランジスタである。そして、上記２つのＣＭＯＳインバータは直列に接続されている。
【００３２】
図５はプリ遅延制御回路１５の詳細な構成を示す回路図である。図５（ａ）において、１８は最初のプリ遅延回路１４ａから出力されるプリ遅延クロック信号と最後のプリ遅延回路１４ｚから出力されるプリ遅延クロック信号とが入力され、これらの位相差に応じて増加用パルスあるいは減少用パルスを出力する位相比較回路であり、１９は当該増加用パルスおよび減少用パルスが入力され、これらに応じてチャージ電流を発生するチャージポンプであり、２０は当該チャージ電流の累積値に応じた電圧を発生するローパスフィルタであり、２１は当該ローパスフィルタ２０で発生した電圧がゲート端子に供給されるとともにソースが低圧側電源に接続されたドライブトランジスタであり、２２はｐＭＯＳトランジスタからなり、当該ドライブトランジスタ２１のドレイン端子にドレイン端子およびゲート端子が接続されるとともにソース端子が高圧側電源に接続された高圧側トランジスタであり、２３はｐＭＯＳトランジスタからなり、当該高圧側トランジスタ２２のゲート端子がゲートに接続された反転トランジスタであり、２４は反転トランジスタ２３のドレイン端子にドレイン端子およびゲート端子が接続されるとともにソース端子が低圧側電源に接続された低圧側トランジスタである。１４ａ〜１４ｚの高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆに供給される。なお、当該プリ遅延制御回路の構成は以上のＰＬＬ回路に限定されるものではない。
【００３３】
図５（ｂ）において、１８ａは最後のプリ遅延回路のプリ遅延クロック信号が入力される参照側インバータであり、１８ｂは最初のプリ遅延回路のプリ遅延クロック信号が入力されるイニシャル側インバータであり、１８ｃ，１８ｄはそれぞれ直前の出力信号と当該各インバータを介して入力された現在の信号とを排他的論理積をとるＮＡＮＤ素子であり、１８ｅと１８ｇ，１８ｈと１８ｆはそれぞれ当該排他的論理積によりセットされ、所定の時間の後にリセットされるＳＲフリップフロップであり、１８ｉ，１８ｊ，１８ｋは上記排他的論理積の出力から当該セット信号の出力までの間にハイパルスを出力する論理素子であり、１８ｌ，１８ｍ，１８ｎはこれら排他的論理積、セット信号およびハイパルス信号の全てがハイレベルであるときにチャージポンプを動作させる出力制御素子である。
【００３４】
また、１９ａはアップの位相比較信号がゲート端子に入力され、当該信号のレベルに応じたチャージ電流を出力するチャージアップトランジスタであり、１９ｂはダウンの位相比較信号がゲート端子に入力され、当該信号のレベルに応じたチャージ電流を吸引するチャージダウントランジスタであり、２０ｂは上記チャージ電流の累積値に応じた電圧を発生するチャージアップコンデンサであり、２０ａは当該チャージアップコンデンサ２０ｂの電圧変動を抑制する緩衝抵抗である。
【００３５】
次にこのプリ位相変化回路９の動作について詳細に説明する。
動作基準クロック信号がクロック入力バッファ１６を介してプリ遅延回路列１４に入力されると、各プリ遅延回路１４ａ〜１４ｚの２つ目のＣＭＯＳインバータ１７ｂからプリ遅延クロック信号が出力される。そして、当該動作基準クロック信号の１周期分程度時間が経過した時点で最後のプリ遅延回路１４ｚからプリ遅延クロック信号が出力される。すると、上記位相比較回路１８には２つのプリ遅延クロック信号が入力されるようになり、位相比較が行われる。具体的には、最後のプリ遅延クロック信号の位相が最初のプリ遅延クロック信号の位相よりも速い場合には位相比較回路１８からはダウンの位相比較信号が出力され、最後のプリ遅延クロック信号の位相が最初のプリ遅延クロック信号の位相よりも遅い場合には位相比較回路１８からはアップの位相比較信号が出力される。これに応じてチャージポンプ１９は、アップの位相比較信号が入力されればチャージアップコンデンサ２０ｂに対して当該信号出力期間の間チャージ電流を供給し、逆に、ダウンの位相比較信号が入力されれば当該信号出力期間の間チャージアップコンデンサ２０ｂからチャージ電流を吸引する。また、上記２つのダイオードの発生電圧は同一プロセスで形成されているので略当該チャージアップコンデンサ２０ｂの電圧となり、この電圧が各プリ遅延回路の高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆに供給される。
【００３６】
従って、チャージアップコンデンサ２０ｂが上記２つのプリ遅延クロック信号同士の位相のずれ方に応じてそれらを一致するようにチャージされ、しかも、それら位相のずれ量に応じてチャージされるので、各プリ遅延回路の高圧側電流制御トランジスタ１７ｃ，１７ｄおよび低圧側電流制御トランジスタ１７ｅ，１７ｆへの印加電圧も当該位相のずれに応じて増減し、当該トランジスタ１７ｃ〜１７ｆがＣＭＯＳインバータに供給することができる電流も制限され、各プリ遅延回路１４ａ〜１４ｚのＣＭＯＳインバータ１７ｂの動作速度も当該位相のずれに応じて増減する。その結果、最終的には２つのプリ遅延クロック信号同士の位相が一致する。
【００３７】
図６はメイン位相変化回路１０の詳細な構成を示すブロック図である。図において、２５はそれぞれ８個のメイン遅延回路２５ａ〜２５ｚが直列に接続されたメイン遅延回路列であり、２６は６４個の第１サブ遅延回路（サブ遅延回路）２６ａ〜２６ｚが直列に接続された第１サブ遅延回路列（サブ遅延回路列）であり、２７は最初の第１サブ遅延回路２６ａの出力と最後の第１サブ遅延回路２６ｚの出力とが入力され、これら２つの出力の位相差に応じたサブ遅延制御信号を当該第１サブ遅延回路列２６に出力する第１サブ遅延制御回路（サブ遅延制御回路）であり、２８はパルス幅制御用集積回路に外部から入力されたサブクロック信号を第１サブ遅延回路列２６に供給するサブクロックバッファである。また、当該メイン遅延回路列２５，２５…は、上記プリ遅延クロック信号に対して１対１対応に設けられ、上記サブ遅延制御信号および各プリ遅延クロック信号が入力され、それぞれ８個のメイン遅延クロック信号を出力する。従って、メイン遅延クロック信号の合計は２５６個となる。なお、各遅延回路２６ａ〜２６ｚ，２５ａ〜２５ｚの構成や第１サブ遅延制御回路２７の内部構成は、プリ位相変化回路９と同様であり説明を省略する。
【００３８】
次にこのメイン位相変化回路１０の動作について詳細に説明する。
サブクロックバッファ２８にサブクロック信号が入力されると、このサブクロックバッファ２８から第１サブ遅延回路列２６に対してサブクロック信号が出力される。各第１サブ遅延回路２６ａ〜２６ｚは当該サブクロック信号を所定の時間ずつ遅延させ、最後の第１サブ遅延回路２６ｚからクロック信号が出力されると第１サブ遅延制御回路２７により最初の第１サブ遅延回路２６ａの出力と最後の第１サブ遅延回路２６ｚの出力との位相比較が行われる。その結果、２つのサブ遅延クロック信号の位相が一致するように第１サブ遅延制御回路２７からサブ遅延制御信号が出力される。従って、各第１サブ遅延回路２６ａ〜２６ｚおよび各メイン遅延回路２５ａ〜２５ｚによる遅延時間は上記サブクロック信号の周期の１／６４の時間に設定される。
【００３９】
この状態で各メイン遅延回路列２５，２５，…に対してプリ遅延クロック信号が入力されると、各メイン遅延回路列２５，２５，…からは当該サブクロック信号の周期の１／６４の時間毎に位相がずれた８個のメイン遅延クロック信号が出力される。
【００４０】
図７は以上のクロック信号発生回路４に対して、１周期が２０ｎｓ（周波数は５０ＭＨｚ）の動作基準クロック信号と、１周期が７５ｎｓ（周波数は１３．３ＭＨｚ）のサブクロック信号を入力した場合の各部の出力信号のタイミング関係を示すタイミングチャート（一部）である。図において、ｗａｖｅ１〜ｗａｖｅ３３はそれぞれ上記動作基準クロック信号に基づくプリ遅延クロック信号波形であり、ｗａｖｅ１＿１〜ｗａｖｅ１＿８はそれぞれ最初のプリ遅延クロック信号が入力されたメイン遅延回路列２５のメイン遅延クロック信号出力波形であり、ｗａｖｅ２＿１〜ｗａｖｅ２＿８はそれぞれ２番目のプリ遅延クロック信号が入力されたメイン遅延回路列２５のメイン遅延クロック信号出力波形である。ちなみに当該動作条件の下ではプリ遅延クロック信号同士の位相差は２０／３２ｎｓとなり、メイン遅延クロック信号同士の位相差は７５／６４ｎｓとなり、隣り合う２つのプリ遅延クロック信号の間には７個のメイン遅延クロック信号が出力される。
【００４１】
そして、このように隣り合う２つのプリ遅延クロック信号の間にそれぞれ７個ずつメイン遅延クロック信号が出力されているので、このクロック信号発生回路４は、０から２５５個の互いに位相のずれた２５６個の位相クロック信号を出力することができる。
【００４２】
以上のように、この実施の形態１によれば、動作基準クロック信号が入力されるプリ遅延回路列１４と、当該プリ遅延回路列１４の複数のプリ遅延クロック信号が入力される複数のメイン遅延回路列２５，２５，…とを有するとともに、プリ遅延回路列１４を構成する各プリ遅延回路１４ａ〜１４ｚとメイン遅延回路列２５を構成するメイン遅延回路２５ａ〜２５ｚとの遅延時間を異なる遅延時間に設定したので、位相の異なる複数の位相クロック信号を生成することができる効果がある。
【００４３】
また、プリ遅延回路列１４と複数のメイン遅延回路列２５，２５，…とを適当に組み合わせて、プリ遅延クロック信号に基づいて複数のメイン遅延クロック信号を形成するように構成しているので、各遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚをＣＭＯＳインバータ１７ａ，１７ｂを２つずつ組み合わせて形成しているにも関わらず、そのＣＭＯＳプロセスで形成された各遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚの最小遅延時間よりも短い時間間隔ごとに位相の異なる位相変化クロック信号を出力することができる。ちなみに、この実施の形態１では上記パルス幅制御用集積回路は０．５ミクロン設計ルールで形成しており、この際の上記遅延回路１４ａ〜１４ｚ，２５ａ〜２５ｚの最小遅延時間は約１ｎｓ程度であり、他方、５０ＭＨｚを動作基準クロック信号とした場合に２５６階調を得るためには、約０．０８ｎｓずつ位相をずらした位相変化クロック信号が必要となるが本実施の形態では当該要求を満たした位相変化クロック信号を出力することができる。
【００４４】
その結果、レーザビームプリンタのレーザダイオード７の発光を制御することができる効果がある。
【００４５】
この実施の形態１によれば、プリ遅延回路列１４をプリ遅延クロック信号の数よりも１つ多い数のプリ遅延回路１４ａ〜１４ｚで構成するとともに、最初のプリ遅延回路１４ａの出力と最後のプリ遅延回路１４ｚの出力とをプリ遅延制御回路１５に入力するように構成して当該プリ遅延制御回路１５へクロック信号を出力する回路の構成を同一にしたので、プリ遅延クロック信号の出力数と同数のプリ遅延回路を有し、その直列接続先頭へのクロックバッファの出力と直列接続最後のプリ遅延回路の出力との比較結果に応じて制御を行う場合に比べて、より類似した波形の２つのプリ遅延クロック信号に基づいて比較を行うことができる。
その結果、正確に２つのクロック信号の位相を比較し、正確に遅延量を制御することができ、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４６】
また、この実施の形態１では、遅延時間が直接ＰＬＬ制御されるプリ遅延回路列１４において３２分割した上でメイン遅延回路列２５で４分割することで２５６個の独立した位相変化クロック信号を生成するようにしているので、例えば当該プリ遅延回路列１４で１６分割した上でメイン遅延回路列２５で１６分割したような場合に比べて、各遅延素子のばらつきなどによって生じるクロック信号のタイミング誤差を抑制することができる。従って、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４７】
この実施の形態１によれば、パルス幅制御用集積回路にサブクロック信号を入力するとともに、１つの第１サブ遅延回路列２６と１つの第１サブ遅延制御回路２７とを設け、この第１サブ遅延制御回路２７のサブ遅延制御信号を全てのメイン遅延回路列２５，２５，…に供給するように構成したので、各メイン遅延回路列２５，２５，…ごとに第１サブ遅延回路列２６などを設けた場合に比べて回路規模を格段に削減し、しかも、全てのメイン遅延回路列２５，２５，…による遅延量を均等に設定することができる効果がある。その結果、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を確保することができる効果がある。
【００４８】
また、第１サブ遅延回路列２６におけるサブ遅延回路数をプリ遅延回路列１４とは異なる段数に設定したり、サブクロック信号をクロック信号と異なる周波数に設定することにより、メイン遅延回路列２５の遅延回路数とプリ遅延回路列１４の遅延回路数とを同一のマスクで形成するようにしても、全てのメイン遅延回路２５ａ〜２５ｚによる遅延量をプリ遅延回路１４ａ〜１４ｚによる遅延量と異なる遅延量に設定することができ、複数のメイン遅延回路列２５，２５，…の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができ、回路規模を抑制しつつ容易に分解能を向上させることができる効果もある。
【００４９】
実施の形態２．
図８はこの発明の実施の形態２によるプリ位相変化回路の構成を示すブロック図である。図において、２９はパルス幅制御用集積回路に設定された分周率データをデコードする分周率デコーダであり、３０は当該分周率デコーダ２９の出力とともに２番目のプリ遅延回路１４ｂの出力から最後のプリ遅延回路１４ｚの出力までの１６個の互いに位相の異なるプリ遅延クロック信号が入力され、当該分周率デコーダ２９の出力に応じて１のプリ遅延クロック信号を選択してセレクト遅延クロック信号として出力する分周率セレクタであり、３１は当該分周率セレクタ３０によるクロック信号の伝搬遅延時間と同一の遅延時間を有するディレイ回路である。これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する。
【００５０】
次にこのプリ位相変化回路９の動作を説明する。
分周率セレクタ３０が分周率デコーダ２９の出力に応じて所定のプリ遅延回路１４ｂ〜１４ｚの出力を選択してセレクト遅延クロック信号として出力する。そして、プリ遅延制御回路１５は、当該セレクト遅延クロック信号とともに最初のプリ遅延回路１４ａの出力がディレイ回路３１を介して入力され、これらの位相差に基づいてプリ遅延制御信号を出力する。上記分周率セレクタ３０が最後のプリ遅延回路１４ｚの出力を選択する場合の動作は実施の形態１と同様なので説明を省略する。
【００５１】
そして、上記分周率セレクタ３０が最後のプリ遅延回路１４ｚ以外の出力（例えばｎ番目とする）を選択する場合には、１番目のプリ遅延回路１４ａからｎ番目のプリ遅延回路１４ｎまでの遅延時間が動作基準クロック信号と同期し、（ｎ＋１）番目のプリ遅延回路の出力は１番目のプリ遅延回路１４ａの出力と一致した位相となる。また、メイン位相変化回路１０でも（ｎ＋１）番目以降のメイン遅延回路列２５，２５…の出力信号は、１番目のプリ遅延クロック信号からｎ番目のプリ遅延クロック信号までと一致した位相になる。
【００５２】
またこの際、１番目からｎ番目のプリ遅延回路２５ａ〜２５ｚの遅延時間は同一なので、１動作基準クロック信号のプリ遅延クロック信号による分割数が減少するだけでなく、それらのプリ遅延クロック信号の相互関係は維持される。
【００５３】
以上のように、この実施の形態２によれば、実施の形態１の効果とともに、プリ遅延制御回路１５により動作基準クロック信号に同期動作されるプリ遅延回路列１４の有効プリ遅延回路数を分周率セレクタ３０で調整するように構成したので、分周率セレクタ３０が出力するプリ遅延クロック信号を切り替えるだけで１クロック周期当たりに生成されるメイン遅延クロック信号の数を増減させることができ、しかも、この際プリ遅延クロック信号同士の時間間隔（相互間隔）を均一に維持することができるので、メイン遅延クロック信号の出力順も維持される。従って、同一のクロック信号入力で動作可能に形成しつつも、２５６階調以外の階調、例えば６４階調や１２８階調にて画像を形成することができ、幅広い階調数の画像形成装置で使用することができる効果がある。
【００５４】
実施の形態３．
図９はこの発明の実施の形態３によるプリ位相変化回路の構成を示すブロック図である。図９（ａ）において、３２はパルス幅制御用集積回路に設定された遅延設定データをデコードする遅延量デコーダであり、この遅延量デコーダ３２の出力が全てのプリ遅延回路１４ａ〜１４ｚに入力されている。図９（ｂ）は各プリ遅延回路１４ａの構成を示すブロック図であり、１７はそれぞれバッファであり、３４は当該各バッファ１７〜１７の出力とともに上記遅延量デコーダ３２の出力が入力され、当該遅延量デコーダ３２からの入力に応じて複数のバッファ出力から１つを選択して出力する単位遅延時間セレクタである。これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する。
【００５５】
次にこのプリ位相変化回路９の動作について説明する。
各単位遅延時間セレクタ３４が遅延量デコーダ３２の出力に応じて所定のバッファ１７の出力を選択する。このような状態でプリ遅延回路列１４に動作基準クロック信号が入力されると、各プリ遅延回路１４ａ〜１４ｚからは所定のバッファ１７からの出力がプリ遅延クロック信号として出力される。
【００５６】
そして、上記単位遅延時間セレクタ３４が最初のバッファ１７の出力を選択した場合には、実施の形態１と同様の周期を有する動作基準クロック信号を入力することにより同様の動作をさせることができる。また、上記単位遅延時間セレクタ３４が最初のバッファ１７以外の出力（例えば、ｍ番目とする）を選択した場合には、各プリ遅延回路１４ａ〜１４ｚによる動作基準クロック信号の遅延量はｍ倍となり、プリ遅延回路列１４としての遅延量もｍ倍となる。従って、動作基準クロック信号として実施の形態１のもののｍ倍の周期のクロック信号を入力することにより、プリ遅延クロック信号同士の位相差をｍ倍にすることができる。
【００５７】
またこの際、１番目からｎ番目のプリ遅延回路１４ａ〜１４ｎの遅延時間は同一となるので、それらのプリ遅延クロック信号同士の相互関係は維持される。
【００５８】
以上のように、この実施の形態３によれば、実施の形態１の効果とともに、各プリ遅延回路１４ａ〜１４ｚを、ＣＭＯＳプロセスで形成された複数のバッファ１７で構成し、その出力を単位遅延時間セレクタ３４などで選択できるように構成したので、動作基準クロック信号の周期が長い場合にも位相変化クロック信号同士の相互関係を維持したまま動作させることができる。従って、低速から高速まで幅広い画像形成装置において使用しても、２５６階調を確保することができる。
【００５９】
実施の形態４．
図１０はこの発明の実施の形態４によるメイン位相変化回路の構成を示すブロック図である。図において、３５はサブクロックバッファ２８の代わりに第１サブ遅延回路列２６にサブクロック信号を供給するサブクロック発生回路である。
これ以外の構成は実施の形態１と同様なので同一符号を付して説明を省略する
【００６０】
図１１はこの発明の実施の形態４によるサブクロック発生回路３５の詳細な構成を示す回路図である。図において、３５ａ〜３５ｈはそれぞれ２つのプリ遅延クロック信号（図３のＣ１，Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１，Ｃ１３，Ｃ１５）であり、３５ｉは当該８つの反転論理積から１つを選択して出力するサブクロック用セレクタであり、３５ｊは当該セレクタ出力の立ち上がりエッジの数をカウントする３ビットカウンタであり、３５ｋは上記セレクタ出力の立ち上がりエッジをトリガとして出力を反転させるＤフリップフロップであり、３５ｌは当該Ｄフリップフロップ出力を３分周する３分周回路である。
【００６１】
次にこのメイン位相変化回路１０の動作を説明する。
図１２はこの実施の形態４によるカウンタ出力とセレクタの入力選択動作との関係を示す対応図である。図において、Ｓ２，Ｓ１，Ｓ０はカウンタの３ビット出力であり、Ｓｏｕｔは当該カウンタ出力に応じて選択されるセレクタ出力である。従って、カウンタがセレクタ出力の立ち上がりエッジを検出するたびに、セレクタは同図の出力を順番に出力する。
【００６２】
図１３はこの実施の形態４によるカウンタの動作を示すタイミングチャートである。図において、ＣＬＫはプリ遅延回路列に入力される動作基準クロック信号であり、ｗａｖｅ１〜ｗａｖｅ１６はそれぞれ当該プリ遅延回路から出力される１６個のプリ遅延クロック信号であり、ＳＯＵＴは当該８ｔｏ１セレクタの出力信号であり、ＣＬＫＯＵＴはＤフリップフロップの出力である。
同図に示すように、カウンタがそれ自身の出力に応じて図１３のように入力を選択すると、上記動作基準クロック信号が５０ＭＨｚであるので、８０ＭＨｚ（１２．５ｎｓ）のクロック信号を出力することができる。そして、Ｄフリップフロップからは４０ＭＨｚ（２５ｎｓ）のクロックが出力され、３分周カウンタからは１３．３ＭＨｚ（７５ｎｓ）のクロック信号が出力される。
【００６３】
以上のように、この実施の形態４によれば、実施の形態１の効果とともに、プリ遅延クロック信号に基づいてサブクロック発生回路３５がサブクロック信号を生成し、しかも、そのサブクロック信号の周期を動作基準クロック信号が５０ＭＨｚ，２０ｎｓの場合には７５ｎｓとすることができるので、実施の形態１と同様に動作することができる。
従って、サブクロック信号をパルス幅制御用集積回路に入力するための外部入力端子を設けることなく、実施の形態１と同様の効果を得ることができる。
【００６４】
実施の形態５．
図１４はこの発明の実施の形態５によるメイン位相変化回路の構成を示すブロック図である。図において、３６はそれぞれプリ遅延回路列から出力されたプリ遅延クロック信号が入力されるミドル遅延回路列であり、３８は直列接続された複数の第２サブ遅延回路からなり、サブクロック信号が入力される第２サブ遅延回路列であり、３９は当該第２サブ遅延回路の遅延時間を制御する第２サブ遅延制御回路である。なお、各第２サブ遅延回路３８の構成は第１サブ遅延回路２６と同様であり、第２サブ遅延制御回路３９の構成は第１サブ遅延制御回路２７と同様である。また、メイン遅延回路列２５，２５，…は１つのプリ遅延クロック信号に対して２つずつ設けられ、その一方には当該プリ遅延クロック信号が直接入力され、他方には当該ミドル遅延回路列３６を介してプリ遅延クロック信号が入力される。更に、上記メイン遅延回路列２５，２５，…はそれぞれ４つのメイン遅延回路で構成されている。これ以外は実施の形態１と同様の構成なので同一符号を付して説明を省略する。
【００６５】
図１５はミドル遅延回路列３６の構成を示す回路構成図である。図１５（ａ）において、３６ａはプリ遅延クロック信号を遅延させるミドルバッファであり、図１５（ｂ）において、３７ａ，３７ｂはそれぞれｐＭＯＳトランジスタとｎＭＯＳトランジスタとからなるＣＭＯＳバッファであり、３７ｃ，３７ｄはそれぞれＣＭＯＳバッファ３７ａ，３７ｂと高圧側電源との間に配設されたｐＭＯＳトランジスタからなる高圧側電流制御トランジスタであり、３７ｅ，３７ｆはそれぞれＣＭＯＳバッファ３７ａ，３７ｂと低圧側電源との間に配設されたｎＭＯＳトランジスタからなる低圧側電流制御トランジスタである。
【００６６】
以上のように、この発明の実施の形態５によれば、実施の形態１の効果とともに、１つのプリ遅延クロック信号を２つのメイン遅延回路列に入力するとともに、一方のメイン遅延回路列にはミドル遅延回路列を介して当該プリ遅延クロック信号を入力するように構成したので、２５６階調を得ることができるにも拘らず、メイン遅延回路列にて直列接続されるメイン遅延回路の数を半減させることができる。従って、２５６階調の画像を形成するために２５６個の位相変化クロック信号を生成する際にも、各クロック信号の相互間隔を容易に確保することができる効果がある。
【００６７】
【発明の効果】
以上のように、この発明によれば、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路を、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列とで構成しているので、プリ遅延素子列を用いてクロック信号を位相の異なる複数のプリ遅延クロック信号を出力し、更に各プリ遅延クロック信号をそれぞれメイン遅延回路列で遅延させて複数のメイン遅延クロック信号を出力することができる効果がある。
【００６８】
従って、この発明では、各遅延回路をＣＭＯＳプロセスで形成することができ、しかも、直列接続された複数の遅延回路にて構成されるプリ遅延回路列にて荒く遅延させた複数のプリ遅延クロック信号を生成し、その後、当該複数のプリ遅延クロック信号をそれぞれメイン遅延回路列にて更に遅延させるように構成したので、各メイン遅延回路列ではプリ遅延クロック信号の１周期の間に１つのメイン遅延クロック信号が来るように遅延させつつも、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができる。それ故、この発明では、ＣＭＯＳプロセスにより遅延回路の最小遅延時間が制限されてしまっていても、その最小遅延時間よりも短い遅延時間毎にメイン遅延クロック信号を設定することができ、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができる効果がある。
【００６９】
更に、この発明では、プリ遅延回路列の全体としての遅延時間を制御するとともに、メイン遅延回路におけるメイン遅延回路の直列接続数よりも上記プリ遅延回路におけるプリ遅延回路の直列接続数の方を大きく構成しているので、遅延時間が直接制御されるプリ遅延回路列において細かく分割した上で、メイン遅延回路列はそれを補うように分割することができ、例えばこれらの遅延回路列の分割数を同一に設定した場合などに比べても、遅延回路のばらつきなどによって生じるクロック信号のタイミング誤差を抑制することができる。従って、高階調画像に必要な多数の位相変化クロック信号を生成させたとしても、各クロック信号の相互間隔を確保することができる効果がある。
【００７０】
この発明によれば、クロック信号が入力され、当該クロック信号と同一の周期を有し、且つ、互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、上記クロック信号発生回路を、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列と、プリ遅延回路列とメイン遅延回路列との間に配設される複数のミドル遅延回路列とで構成しているので、プリ遅延素子列を用いてクロック信号を位相の異なる複数のプリ遅延クロック信号を出力し、更に各プリ遅延クロック信号をそれぞれメイン遅延回路列で遅延させて複数のメイン遅延クロック信号を出力することができる効果がある。
【００７１】
従って、この発明では、各遅延回路をＣＭＯＳプロセスで形成することができ、しかも、直列接続された複数の遅延回路にて構成されるプリ遅延回路列にて荒く遅延させた複数のプリ遅延クロック信号を生成し、その後、当該複数のプリ遅延クロック信号をそれぞれメイン遅延回路列にて更に遅延させるように構成したので、各メイン遅延回路列ではプリ遅延クロック信号の１周期の間に１つのメイン遅延クロック信号が来るように遅延させつつも、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができる。それ故、この発明では、ＣＭＯＳプロセスにより遅延回路の最小遅延時間が制限されてしまっていても、その最小遅延時間よりも短い遅延時間毎にメイン遅延クロック信号を設定することができ、レーザビームプリンタなどの電子写真方式の画像形成装置においてレーザダイオードなどの発光素子を制御するために好適に用いることができる効果がある。
【００７２】
更に、この発明では、プリ遅延回路列の全体としての遅延時間を制御するとともに、各プリ遅延クロック信号を複数のメイン遅延回路列に入力し、更に、ミドル遅延回路列を少なくとも当該複数のメイン遅延回路列のうちの１つとプリ遅延回路列との間に設けるように構成したので、更にメイン遅延回路の遅延回路数を削減することができ、遅延回路のばらつきなどによって生じるクロック信号のタイミング誤差を更に抑制することができる。従って、高階調画像に必要な多数の位相変化クロック信号を生成させたとしても、各クロック信号の相互間隔を確保することができる効果がある。
【００７３】
この発明によれば、プリ位相変化回路が、プリ遅延クロック信号の出力数よりも１つ多いプリ遅延回路と、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、それら２つのプリ遅延クロック信号の位相差に応じた位相比較信号を出力する位相比較回路と、当該位相比較信号に応じてチャージ電流を授受するチャージポンプと、当該チャージ電流の積分値を出力するローパスフィルタとを有し、当該チャージ電流の積分値に応じて各プリ遅延回路の遅延量を制御するので、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、その比較結果に応じて各プリ遅延回路の遅延量を制御することになる。従って、プリ遅延クロック信号の出力数と同数のプリ遅延回路を有し、その直列接続先頭への外部入力クロック信号の入力と直列接続最後のプリ遅延回路の出力との比較結果に応じて制御を行う場合に比べて、各クロック信号のドライバ構成や負荷状態が略同一の状態となるので、より類似した波形の２つのプリ遅延クロック信号に基づいて比較を行うことができる。その結果、正確に２つのクロック信号の位相を比較し、正確に遅延量を制御することができ、画像形成装置においては画像描画の際の描画精度を向上させることができる効果がある。
【００７４】
この発明によれば、プリ位相変化回路が、２番目のプリ遅延回路の出力から最後のプリ遅延回路の出力までのうちの少なくとも２つのプリ遅延クロック信号出力が入力され、設定に応じてそれらのうちの１つのプリ遅延クロック信号をセレクト遅延クロック信号として出力する分周率セレクタを有し、当該セレクト遅延クロック信号を一方のプリ遅延クロック信号に換えて位相比較回路に入力するので、分周率セレクタが出力するプリ遅延クロック信号を切り替えるだけで１クロック周期当たりに生成されるメイン遅延クロック信号の数を増減させることができる。また、この際、プリ遅延クロック信号同士の時間間隔は均一であり、しかも、当該時間間隔におけるメイン遅延クロック信号の数も均一なので、メイン遅延クロック信号の出力順は維持される。従って、同一のクロック信号入力で動作可能に形成しつつも、異なる階調数を必要とする画像形成装置に使用することができ、幅広い階調数の画像形成装置で使用することができる効果がある。
【００７５】
この発明によれば、プリ遅延回路が、ＣＭＯＳプロセスで形成されて互いに直列に接続された複数の遅延素子と、複数の遅延素子の出力のうち１つを選択して出力する単位遅延時間セレクタとを有するので、各遅延回路の遅延時間をセレクタで選択することによりクロック信号の周期が長い場合にもプリ遅延回路列は当該クロック信号に同期動作することができる。従って、低速から高速まで幅広い画像形成装置において使用することができる効果がある。
【００７６】
この発明によれば、メイン位相変化回路が、直列接続された複数のメイン遅延回路からなる複数のメイン遅延回路列と、外部からサブクロック信号が入力される外部端子と、直列接続された複数のサブ遅延回路からなり、先頭のサブ遅延回路に当該サブクロック信号が入力される第１サブ遅延回路列と、当該複数のサブ遅延回路のうちの２つの出力が入力され、これらの位相差に応じたサブ位相比較信号を出力するサブ位相比較回路と、当該サブ位相比較信号に応じてチャージ電流を授受するサブチャージポンプと、当該チャージ電流の積分値を出力するサブローパスフィルタとを有し、当該チャージ電流の積分値に応じて各サブ遅延回路および各メイン遅延回路の遅延量を制御するので、各メイン遅延回路列ごとに第１サブ遅延回路列などを設けた場合に比べて回路規模を格段に削減しつつも、全てのメイン遅延回路による遅延量を均等に設定することができる効果がある。
【００７７】
また、サブ遅延素子列におけるサブ遅延回路数をプリ遅延回路列とは異なる段数に設定したり、サブクロック信号をクロック信号と異なる周波数に設定することにより、メイン遅延回路列の遅延回路数とプリ遅延回路列の遅延回路数とが同一であっても、全てのメイン遅延回路による遅延量をプリ遅延回路による遅延量と異なる遅延量に設定することができ、複数のメイン遅延回路列の出力により当該プリ遅延クロック信号の１周期の間に複数のメイン遅延クロック信号が来るように設定することができ、回路規模を抑制しつつ容易に分解能を向上させることができる効果もある。
【００７８】
この発明によれば、メイン位相変化回路が、クロック信号および／またはプリ遅延クロック信号が入力され、当該クロック信号よりも周期が長い内部クロック信号を生成するサブクロック発生回路を有し、外部端子に換えて当該クロック信号発生回路の出力をサブ遅延素子列に入力するので、クロック信号に基づいて内部クロック信号を生成し、これをサブクロック信号としてサブ遅延素子列に入力するようにしたので、外部からクロック信号を入力することなく、クロック信号よりも周期が長いクロック信号にサブ遅延素子列を同期動作させることができる。従って、新たな外部入力端子を設ける必要がなく、前記発明と同様の効果を得ることができる。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるレーザビームプリンタの画像出力部の概略構成を示す構成図である。
【図２】 この発明の実施の形態１によるパルス幅変調用集積回路の構成を示すブロック図である。
【図３】 この発明の実施の形態１によるプリ位相変化回路の構成を示すブロック図である。
【図４】 この発明の実施の形態１によるプリ遅延回路の構成を示す回路図である。
【図５】 この発明の実施の形態１によるプリ遅延制御回路の詳細な構成を示す回路図である。
【図６】 この発明の実施の形態１によるメイン位相変化回路の詳細な構成を示すブロック図である。
【図７】 この発明の実施の形態１によるクロック信号発生回路に対して、１周期が２０ｎｓ（周期は５０ＭＨｚ）の動作基準クロック信号と、１周期が７５ｎｓ（周期は１３．３ＭＨｚ）のサブクロック信号を入力した場合の各部の出力信号のタイミング関係を示すタイミングチャート（一部）である。
【図８】 この発明の実施の形態２によるプリ位相変化回路の構成を示すブロック図である。
【図９】 この発明の実施の形態３によるプリ位相変化回路の構成を示すブロック図である。
【図１０】 この発明の実施の形態４によるメイン位相変化回路の構成を示すブロック図である。
【図１１】 この発明の実施の形態４によるサブクロック発生回路の構成を示す回路図である。
【図１２】 この発明の実施の形態４による３ビットカウンタ出力とセレクタの入力選択動作との関係を示す図である。
【図１３】 この発明の実施の形態４によるサブクロック発生回路の動作を示すタイミングチャートである。
【図１４】 この発明の実施の形態５によるメイン位相変化回路の構成を示すブロック図である。
【図１５】 この発明の実施の形態５によるミドル遅延回路列の構成を示す回路構成図である。
【図１６】 従来のレーザビームプリンタの画像出力部の概略構成を示す構成図である。
【図１７】 従来の画素パルス生成回路の各種信号の相互関係を示すタイミングチャートである。
【図１８】 デジタル回路のみで構成される位相変化回路である。
【図１９】 図１８の位相変化回路の動作例を示すタイミングチャートである。
【符号の説明】
４ クロック信号発生回路、５ 位相クロックセレクタ、６ 論理演算回路、１４ プリ遅延回路列、１４ａ〜１４ｚ プリ遅延回路、１５ プリ遅延制御回路、１７ バッファ（遅延素子）、１８ 位相比較回路、１９ チャージポンプ、２０ ローパスフィルタ、２５ メイン遅延回路列、２５ａ〜２５ｚ メイン遅延回路、２６ 第１サブ遅延回路列（サブ遅延回路列）、２６ａ〜２６ｚ 第１サブ遅延回路（サブ遅延回路）、２７ 第１サブ遅延制御回路（サブ遅延制御回路）、３０ 分周率セレクタ、３４ 単位遅延時間セレクタ、３５ サブクロック発生回路、３６ ミドル遅延回路列。
Claims (7)
- クロック信号が入力され、当該クロック信号と同一の周期を有し且つ互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、
上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列とを有し、上記メイン遅延回路におけるメイン遅延回路の直列接続数よりも上記プリ遅延回路におけるプリ遅延回路の直列接続数の方が大きいことを特徴とするパルス幅変調信号生成回路。 - クロック信号が入力され、当該クロック信号と同一の周期を有し且つ互いに位相の異なる複数のメイン遅延クロック信号を発生するクロック信号発生回路と、当該複数のメイン遅延クロック信号から２つの信号を選択して位相変化クロック信号として出力する位相クロックセレクタと、当該２つの位相変化クロックを論理演算して出力する論理演算回路とを有するパルス幅変調信号生成回路において、
上記クロック信号発生回路は、直列接続された複数のプリ遅延回路を有するとともに上記クロック信号が入力されるプリ遅延回路列と、当該プリ遅延回路の２つのプリ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するプリ遅延制御回路と、直列接続された複数のメイン遅延回路を有するとともに上記プリ遅延クロック信号が入力される複数のメイン遅延回路列と、プリ遅延回路列とメイン遅延回路列との間に配設される複数のミドル遅延回路列とを有し、各プリ遅延クロック信号は複数のメイン遅延回路列に入力され、且つ、ミドル遅延回路列は少なくとも当該複数のメイン遅延回路列のうちの１つとプリ遅延回路列との間に設けられていることを特徴とするパルス幅変調信号生成回路。 - プリ遅延回路列は、プリ遅延クロック信号の数よりも１つ多いプリ遅延回路からなるとともに、プリ遅延制御回路は、直列接続先頭のプリ遅延回路の出力と直列接続最後のプリ遅延回路の出力とを比較し、それら２つのプリ遅延クロック信号の位相差に応じた位相比較信号を出力する位相比較回路と、当該位相比較信号に応じてチャージ電流を授受するチャージポンプと、当該チャージ電流の積分値を出力するローパスフィルタとを有し、当該チャージ電流の積分値に応じて各プリ遅延回路の遅延量を制御することを特徴とする請求項１または請求項２記載のパルス幅変調信号生成回路。
- ２番目のプリ遅延回路の出力から最後のプリ遅延回路の出力までのうちの少なくとも２つのプリ遅延クロック信号出力が入力され、設定に応じてそれらのうちの１つのプリ遅延クロック信号をセレクト遅延クロック信号として出力する分周率セレクタを有するとともに、当該セレクト信号を最後のプリ遅延回路の出力の代わりにプリ遅延制御回路に入力することを特徴とする請求項１または請求項２記載のパルス幅変調信号生成回路。
- プリ遅延回路は、ＣＭＯＳプロセスで形成されて互いに直列に接続された複数の遅延素子と、複数の遅延素子の出力のうち１つを選択して出力する単位遅延時間セレクタとを有することを特徴とする請求項１または請求項２記載のパルス幅変調信号生成回路。
- 外部からサブクロック信号が入力される外部端子と、直列接続された複数のサブ遅延回路を有するとともに当該サブクロック信号が入力されるサブ遅延回路列と、当該サブ遅延回路の２つのサブ遅延クロック信号同士を比較してこれらの位相差が一定となるように制御するサブ遅延制御回路とを有し、当該サブ遅延制御回路の制御出力信号をメイン遅延回路に供給することを特徴とする請求項１または請求項２記載のパルス幅変調信号生成回路。
- クロック信号および／またはプリ遅延クロック信号が入力され、当該クロック信号よりも周期が長い内部クロック信号を生成するサブクロック発生回路を有し、外部端子に換えて当該クロック信号発生回路の出力をサブ遅延素子列に入力することを特徴とする請求項６記載のパルス幅変調信号生成回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31410297A JP3696386B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調信号生成回路 |
| US09/056,626 US5963107A (en) | 1997-11-14 | 1998-04-08 | Pulse-width modulation signal generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31410297A JP3696386B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調信号生成回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11138893A JPH11138893A (ja) | 1999-05-25 |
| JP3696386B2 true JP3696386B2 (ja) | 2005-09-14 |
Family
ID=18049273
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31410297A Expired - Fee Related JP3696386B2 (ja) | 1997-11-14 | 1997-11-14 | パルス幅変調信号生成回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5963107A (ja) |
| JP (1) | JP3696386B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7003031B1 (en) * | 1999-04-23 | 2006-02-21 | Fuji Photo Film Co., Ltd. | Pulse width modulating device and exposure device |
| JP3559726B2 (ja) * | 1999-06-29 | 2004-09-02 | Ｎｅｃエレクトロニクス株式会社 | パルス幅変調信号生成装置 |
| JP3800415B2 (ja) * | 2002-07-30 | 2006-07-26 | ミネベア株式会社 | パルス幅変調回路及びそれを用いた照明装置 |
| DE10248304A1 (de) * | 2002-10-16 | 2004-05-13 | Siemens Ag | Verfahren und Vorrichtung zur Erzeugung von zwei- oder mehrkanaligen pulsweitenmodulierten Rechteckpulsen |
| JP4242712B2 (ja) * | 2003-06-20 | 2009-03-25 | パナソニック株式会社 | クロック生成回路 |
| US7148910B2 (en) * | 2003-11-06 | 2006-12-12 | Eastman Kodak Company | High-speed pulse width modulation system and method for linear array spatial light modulators |
| JP4449543B2 (ja) * | 2004-04-09 | 2010-04-14 | 富士ゼロックス株式会社 | パルス幅変調装置および方法 |
| US20060093029A1 (en) * | 2004-10-29 | 2006-05-04 | Becker Matthew E | Apparatus and method for grey encoding modulated data |
| US7885361B2 (en) * | 2005-12-19 | 2011-02-08 | Teradyne, Inc. | Method and apparatus for 0/180 degree phase detector |
| KR101545645B1 (ko) * | 2009-03-20 | 2015-08-20 | 삼성디스플레이 주식회사 | 신호 변복조 방법, 이를 수행하기 위한 신호 변복조 장치 및 이를 포함하는 표시 장치 |
| JP7121465B2 (ja) * | 2016-08-18 | 2022-08-18 | ラピスセミコンダクタ株式会社 | 出力信号生成回路 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6369314A (ja) * | 1986-09-11 | 1988-03-29 | Sony Corp | Ｃｍｏｓ回路を用いた可変遅延装置 |
| JPS63200221A (ja) * | 1987-02-17 | 1988-08-18 | Fujitsu Ltd | クロツクパルス自動調整回路 |
| JP2954599B2 (ja) * | 1989-05-09 | 1999-09-27 | 株式会社リコー | 書込装置ドライブ回路 |
| JPH04192914A (ja) * | 1990-11-27 | 1992-07-13 | Mitsubishi Electric Corp | 半導体集積回路 |
| JPH05191234A (ja) * | 1991-04-23 | 1993-07-30 | Matsushita Electric Ind Co Ltd | タイミング制御回路 |
| JPH05218832A (ja) * | 1991-08-21 | 1993-08-27 | Sony Corp | パルス制御回路 |
| JPH05283993A (ja) * | 1992-04-03 | 1993-10-29 | Ricoh Co Ltd | パルス幅変調方法およびパルス幅変調回路 |
| JPH06122232A (ja) * | 1992-10-13 | 1994-05-06 | Canon Inc | 画素変調装置 |
| JP3327413B2 (ja) * | 1992-12-30 | 2002-09-24 | ソニー株式会社 | パルス幅変調回路 |
| JP3298959B2 (ja) * | 1992-12-29 | 2002-07-08 | ソニー株式会社 | パルス幅変調回路 |
| JP3327414B2 (ja) * | 1992-12-29 | 2002-09-24 | ソニー株式会社 | パルス幅変調回路 |
| US5268656A (en) * | 1992-11-05 | 1993-12-07 | At&T Bell Laboratories | Programmable clock skew adjustment circuit |
| JPH06188691A (ja) * | 1992-12-18 | 1994-07-08 | Toshiba Corp | パルス幅制御装置 |
| JP2573787B2 (ja) * | 1993-05-18 | 1997-01-22 | 株式会社メガチップス | パルス幅変調回路 |
| JPH07106956A (ja) * | 1993-09-29 | 1995-04-21 | Kokusai Electric Co Ltd | クロック位相選択回路 |
| US5475344A (en) * | 1994-02-22 | 1995-12-12 | The Board Of Trustees Of The Leland Stanford Junior University | Multiple interconnected ring oscillator circuit |
| JP3183494B2 (ja) * | 1994-06-02 | 2001-07-09 | 株式会社アドバンテスト | タイミング信号発生回路 |
| JPH08102660A (ja) * | 1994-10-03 | 1996-04-16 | Nippon Steel Corp | 信号変調回路 |
| JP2000091907A (ja) * | 1998-09-11 | 2000-03-31 | Olympus Optical Co Ltd | 高速カウンタ回路 |
-
1997
- 1997-11-14 JP JP31410297A patent/JP3696386B2/ja not_active Expired - Fee Related
-
1998
- 1998-04-08 US US09/056,626 patent/US5963107A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11138893A (ja) | 1999-05-25 |
| US5963107A (en) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3566051B2 (ja) | 位相の異なる複数のクロック信号を出力するクロック信号発生回路およびそれを用いたクロック位相制御回路 | |
| KR100465265B1 (ko) | 클럭 제어 방법 및 회로 | |
| US7348823B2 (en) | Delay circuit and delay synchronization loop device | |
| US6600354B2 (en) | Clock control method and circuit | |
| US5422835A (en) | Digital clock signal multiplier circuit | |
| EP0656688B1 (en) | Clock generating circuit generating a plurality of non-overlapping clock signals | |
| JP2557185B2 (ja) | 高解像度プログラマブル・パルス発生器 | |
| JP3696386B2 (ja) | パルス幅変調信号生成回路 | |
| WO2002031980A2 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
| EP1158678A1 (en) | Timing difference division circuit and signal controlling method and apparatus | |
| JPH11205129A (ja) | 半導体装置 | |
| JP6860454B2 (ja) | 半導体集積回路、ｄｌｌ回路、及びデューティ調整回路 | |
| EP0680672B1 (en) | Retriggered oscillator for jitter-free phase locked loop frequency synthesis | |
| US6259295B1 (en) | Variable phase shifting clock generator | |
| EP0881767A1 (en) | Combinational delay circuit for a digital frequency multiplier | |
| US6967512B2 (en) | Multiphase-clock processing circuit and clock multiplying circuit | |
| US6577202B1 (en) | Multiple duty cycle tap points for a precise and programmable duty cycle generator | |
| US20010050581A1 (en) | Clock control method and circuit | |
| JP3107164B2 (ja) | パルス幅変調回路 | |
| US20030080783A1 (en) | Pulse processing circuit and frequency multiplier circuit | |
| US6333659B1 (en) | Clock control method and circuit | |
| JP4829844B2 (ja) | パルス合成回路 | |
| JPH07202656A (ja) | 遅延回路装置 | |
| JP2004328448A (ja) | 半導体集積回路装置 | |
| JPH09162728A (ja) | 位相比較器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050322 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050531 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090708 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100708 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110708 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120708 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130708 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |