JP2016063111A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2016063111A
JP2016063111A JP2014190929A JP2014190929A JP2016063111A JP 2016063111 A JP2016063111 A JP 2016063111A JP 2014190929 A JP2014190929 A JP 2014190929A JP 2014190929 A JP2014190929 A JP 2014190929A JP 2016063111 A JP2016063111 A JP 2016063111A
Authority
JP
Japan
Prior art keywords
region
semiconductor device
sic
oxygen
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014190929A
Other languages
English (en)
Other versions
JP6305294B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014190929A priority Critical patent/JP6305294B2/ja
Priority to EP15176888.4A priority patent/EP2998984A1/en
Priority to US14/813,619 priority patent/US9893153B2/en
Publication of JP2016063111A publication Critical patent/JP2016063111A/ja
Application granted granted Critical
Publication of JP6305294B2 publication Critical patent/JP6305294B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3211—Nitridation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】高い移動度の半導体装置を提供する。
【解決手段】実施形態の半導体装置は、ＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域と、ＳｉＣ層の第１の領域側に設けられ、元素の濃度よりも高い酸素濃度を有する第２の領域と、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置及びその製造方法に関する。
次世代の半導体デバイス用の材料としてＳｉＣ（炭化珪素）が期待されている。ＳｉＣはＳｉ（シリコン）と比較して、バンドギャップが３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
しかし、ＳｉＣを用いてＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造を形成する場合、半導体と絶縁膜との間に存在する界面準位等の準位密度がＳｉと比較して大きくなる。このため、電荷の移動度が低下し、ＭＩＳＦＥＴ（Ｍｅａｔｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）のオン抵抗が高くなるという問題がある。
Ｔ． Ｈｉｙｏｓｈｉ ａｎｄ Ｔ．Ｋｉｍｏｔｏ，"Ｒｅｄｕｃｔｉｏｎ ｏｆ Ｄｅｅｐ Ｌｅｖｅｌｓ ａｎｄ Ｉｍｐｒｏｖｅｍｅｎｔ ｏｆ Ｃａｒｒｉｅｒ Ｌｉｆｅｔｉｍｅ ｉｎ ｎ−Ｔｙｐｅ ４Ｈ−ＳｉＣ ｂｙ Ｔｈｅｒｍａｌ Ｏｘｉｄａｔｉｏｎ"，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｅｘｐｒｅｓｓ ２ （２００９） ０４１１０１
本発明が解決しようとする課題は、高い移動度の半導体装置及びその製造方法を提供することにある。
実施形態の半導体装置は、ＳｉＣ層と、ゲート電極と、前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域と、前記ＳｉＣ層の前記第１の領域側に設けられ、前記元素の濃度よりも高い酸素濃度を有する第２の領域と、を備える。
第１の実施形態の半導体装置を示す模式断面図。 第１の実施形態のＳｉＣ半導体の結晶構造を示す図。 第１の実施形態の半導体装置の元素プロファイルを示す図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第１の実施形態の半導体装置及び半導体装置の製造方法の作用の説明図。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第３の実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図。 第４の実施形態の半導体装置を示す模式断面図 第５の実施形態の半導体装置を示す模式断面図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一の部材等には同一の符号を付し、一度説明した部材等については適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ−及び、ｐ＋、ｐ、ｐ−の表記は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型の不純物濃度が相対的に高く、ｎ−はｎよりもｎ型の不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型の不純物濃度が相対的に高く、ｐ−はｐよりもｐ型の不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ−型を単にｎ型、ｐ＋型、ｐ−型を単にｐ型と記載する場合もある。
（第１の実施形態）
本実施形態の半導体装置は、ＳｉＣ層と、ゲート電極と、ＳｉＣ層とゲート電極との間に設けられるゲート絶縁膜と、ＳｉＣ層とゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域（界面領域）と、ＳｉＣ層の第１の領域側に設けられ、上記元素の濃度よりも高い酸素濃度を有する第２の領域（酸素領域）と、を備える。
以下、便宜上、界面領域（第１の領域）に含有される上記元素を終端元素と称する。
図１は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ１００は、ｐウェルとソース領域をイオン注入で形成する、Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔａｔｉｏｎ ＭＯＳＦＥＴ（ＤＩＭＯＳＦＥＴ）である。
このＭＩＳＦＥＴ１００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
図２は、ＳｉＣ半導体の結晶構造を示す図である。ＳｉＣ半導体の代表的な結晶構造は、４Ｈ−ＳｉＣのような六方晶系である。六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の一方が（０００１）面である。（０００１）面と等価な面を、シリコン面と称し｛０００１｝面と表記する。シリコン面にはＳｉ（シリコン）が配列している。
六角柱の軸方向に沿うｃ軸を法線とする面（六角柱の頂面）の他方が（０００−１）面である。（０００−１）面と等価な面を、カーボン面と称し｛０００−１｝面と表記する。カーボン面にはＣ（炭素）が配列している
一方、六角柱の側面（柱面）が、（１−１００）面と等価な面であるＭ面、すなわち｛１−１００｝面である。また、隣り合わない一対の稜線を通る面が（１１−２０）面と等価な面であるＡ面、すなわち｛１１−２０｝面である。Ｍ面及びＡ面には、Ｓｉ（シリコン）及びＣ（炭素）の双方が配列している。
以下、ＳｉＣ基板１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上８度以下傾斜した面、及び、カーボン面に対し０度以上８度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のドリフト層１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ１００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜、シリコン酸窒化膜、又はｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を適用することが望ましい。
また、ゲート絶縁膜２８中にＣ（炭素）が過剰に存在すると、信頼性等のデバイス特性に悪影響を与えるトラップ準位の密度が増加する恐れがある。したがって、ゲート絶縁膜２８中のＣ（炭素）の濃度が１×１０１８ｃｍ−３以下であることが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えば、ドーピングされたポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート絶縁膜２８は、ゲート電極３０とｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域（第１の領域）４０が設けられる。界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
界面領域（第１の領域）４０では、終端元素が、ＳｉＣ層表面の炭素原子又はシリコン原子を置換することにより、ＳｉＣ層とゲート絶縁膜２８との間のダングリングボンドを終端している。あるいは、ダングリングボンドに直接結合することによりダングリングボンドを終端している。
界面領域４０とｐウェル領域１６との間には、酸素領域（第２の領域）６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
酸素領域６０は、酸素を含有するＳｉＣ層であり、ＭＩＳＦＥＴ１００のチャネル領域として機能する。酸素領域６０は、２つの酸素がＳｉＣ格子中の１つの炭素を置換した構造を備える。この構造を備えることにより、酸素領域６０では、ＳｉＣ層の炭素空孔密度が低減されている。
図３は、本実施形態の半導体装置の元素プロファイルを示す図である。ｐウェル領域（ＳｉＣ層）１６とゲート絶縁膜２８とを含む断面の、酸素と終端元素の濃度プロファイルを示す。
図３に示すように、界面領域４０では、ゲート絶縁膜２８とｐウェル領域（ＳｉＣ層）１６との間で、終端元素の濃度がピークを備える。また、界面領域４０のｐウェル領域１６側に、終端元素の濃度よりも高い酸素濃度を備える酸素領域６０が存在する。上記終端元素は、ｐウェル領域１６とゲート絶縁膜２８との間の界面に偏析している。
ＭＩＳＦＥＴ１００は、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
ソース電極３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。ドレイン電極３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
次に、本実施形態の半導体装置の製造方法について説明する。本実施形態の半導体装置の製造方法は、ＳｉＣ層の表面に膜厚５ｎｍ以下の熱酸化膜を形成し、ＳｉＣ層を、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む酸素領域を形成し、酸素領域を形成した後に、酸素領域表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する界面領域を形成し、ＳｉＣ層上にゲート絶縁膜を堆積し、ゲート絶縁膜上にゲート電極を形成する。本実施形態の半導体装置の製造方法は、図１に示した半導体装置の製造方法の一例である。
図４−図８は、本実施形態の半導体装置の製造方法において、製造途中の半導体装置を示す模式断面図である。
まず、シリコン面である第１の面と、カーボン面である第２の面を有するｎ＋型のＳｉＣ基板１２を準備する。次に、ＳｉＣ基板１２の第１の面上に、エピタキシャル成長法により、ｎ−型のドリフト層１４を形成する。ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面となる。
次に、公知のフォトリソグラフィー法とイオン注入法により、ｐ型のｐウェル領域（ＳｉＣ層）１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
次に、ｐウェル領域（ＳｉＣ層）１６、ドリフト層１４、ソース領域１８、ｐウェルコンタクト領域２０の表面に膜厚５ｎｍ以下の熱酸化膜６２を形成する（図５）。熱酸化膜６２の膜厚は、０．５ｎｍ以上３ｎｍ以下であることが望ましい。１ｎｍ程度が更に望ましい。熱酸化膜６２の形成は、例えば、８００℃以上１３００℃以下の温度で行われる。この時、界面近傍には炭素欠損が大量に出来ることになる。
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行う。第１の熱処理中のＳｉＣの酸化量は、例えば、熱処理時に熱処理炉内にＳｉＣウェハのテストウェハを入れることでモニタすることが可能である。
酸素領域６０は、ｐウェル領域１６と熱酸化膜６２との間に形成される。第１の熱処理により、ｐウェル領域（ＳｉＣ層）１６に酸素を拡散させ、酸素領域６０を形成する（図６）。
第１の熱処理の「ＳｉＣの酸化量が１ｎｍ未満となる条件」とは、実質的にＳｉＣを酸化しない条件である。第１の熱処理は、３００℃以上９００℃以下の温度で行われることが望ましい。また、上限には面方位依存性がある。６時間以上の常圧ドライ酸化をしても１ｎｍを超えて酸化が進まない温度として規定する。Ｃ面では８００℃以下、Ａ面やＭ面では８５０℃以下、Ｓｉ面では９００℃以下の温度で行われることが望ましい。下限については、拡散が早い方が良いので高い方が良い。よって、Ｃ面では７００℃〜８００℃、Ａ面やＭ面では７５０℃以上８５０℃以下、Ｓｉ面では８００℃以上９００℃以下の温度で行われることが望ましい。つまりどの面方位であっても８００℃程度で行われることが望ましいと言える。
次に、酸素領域６０を形成した後に、酸素領域６０表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの終端元素を含有する界面領域４０を形成する（図７）。界面領域４０は、酸素領域６０と熱酸化膜６２との間に形成される。
例えば、終端元素がＮ（窒素）の場合、ＮＯ雰囲気中、例えば、１２５０℃以上１３００℃以下の温度で酸素領域６０の表面を窒化し界面領域４０を形成する。Ｎ２Ｏ雰囲気、ＮＨ３雰囲気で窒化処理を行うことも可能である。
また、例えば、終端元素が、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）のいずれかである場合、例えば、酸化膜を５０ｎｍ程度堆積し、その内部に終端元素のイオンをイオン注入し、熱拡散によりＳｉＣと酸化膜との界面に導入し界面領域４０を形成する。その後、堆積酸化膜はエッチングにより取り去る。
また、例えば、終端元素が、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の場合は、例えば、ＨやＦを含む雰囲気中で熱処理をすることにより、界面領域４０を形成する。
次に、界面領域４０の形成後、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を行うことが望ましい。第２の熱処理は、実質的にＳｉＣを酸化しない条件である。第２の熱処理は、３００℃以上９００℃以下の温度で行われることが望ましい。
次に、ｐウェル領域（ＳｉＣ層）１６上の熱酸化膜６２表面に、ゲート絶縁膜２８を堆積する（図８）。ゲート絶縁膜２８は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成されるシリコン酸化膜である。
ゲート絶縁膜２８の形成後に、ゲート絶縁膜２８のデンシファイのためのアニールを行っても構わない。アニールは、例えば、窒素やアルゴン等の不活性ガス雰囲気下で行われる。
次に、公知の方法で、ゲート絶縁膜２８上にゲート電極３０を形成する。ゲート電極３０は、例えば、ＬＰＣＶＤ法により形成されるドーピングされたポリシリコンである。
その後、公知のプロセスにより、層間絶縁膜３２、ソース電極３４、ドレイン電極３６を形成し、図１に示す本実施形態のＭＩＳＦＥＴ１００が製造される。
なお、図１におけるゲート絶縁膜２８は、熱酸化膜６２を含んでいる。
以下、本実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
図９は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。第１原理計算に基づく、ＳｉＣを酸化する場合の炭素空孔の形成機構を示す。
ＳｉＣ表面から酸素（Ｏ）がＳｉＣ中に供給されると、ＳｉＣ格子中の炭素（Ｃ）と酸素が結合して一酸化炭素（ＣＯ）が生成される。結果として、炭素空孔が形成される（図９（ａ））。この炭素空孔形成機構を第１の炭素空孔形成モードと称する。
そして、炭素空孔と２個の酸素が共存する場合、炭素空孔を２個の酸素で置換した構造がエネルギー的に安定することが第１原理計算により明らかになった（図９（ｂ））。ＳｉＣ格子中にＳｉ−Ｏ−Ｓｉ結合が形成されている。炭素空孔を２個の酸素で置換することにより、８．２ｅＶと大きなエネルギー利得が得られる。
図９（ｂ）に示す構造は、エネルギー的に安定であるが、例えば、高温でＳｉＣの酸化が進むと、ＳｉＣ中に２個の酸素が存在する構造は体積が大きいため周囲に歪を与える。この歪を解消するために、ＳｉＣ格子中の炭素が、格子間に放出され格子間炭素となる。結果として、炭素空孔が形成される（図９（ｃ））。この炭素空孔形成機構を第２の炭素空孔形成モードと称する。
ＳｉＣを酸化して酸化膜を形成する場合には、第１の炭素空孔形成モードと第２の炭素空孔形成モードの２つのモードにより、酸化膜直下のＳｉＣ中に炭素空孔が形成され得ることが明らかになった。
図１０は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。図１０（ａ）がＳｉＣ格子中に炭素空孔がある場合のバンド図、図１０（ｂ）がＳｉＣ格子中の炭素を２個の酸素で置換した場合のバンド図である。
図１０（ａ）に示すように、炭素空孔が存在する場合は、バンドギャップにギャップ中状態が形成される。このギャップ中状態が相互作用することにより、バンドギャップの伝導帯の下端側、及び、価電子帯の上端側に局在状態が形成される。
図１０（ｂ）に示すように、ＳｉＣ格子中の炭素を２個の酸素で置換した場合は、ギャップ中状態が消滅する。したがって、バンドギャップ中の局在状態が形成されることもない。
ＭＩＳＦＥＴのチャネル領域に炭素空孔が存在すると、特に、伝導帯の下端側の局在準位が、電子のトラップとして機能する。このため、電子の移動度が低下すると考えられる。
ＭＩＳＦＥＴのチャネル領域の炭素空孔は、ＳｉＣのエピタキシャル成長、ＳｉＣ中へのイオン注入、あるいは、ＳｉＣの酸化等により形成される。
本実施形態のＭＩＳＦＥＴ１００は、ゲート絶縁膜２８直下のｐウェル領域１６に、酸素領域６０を設ける。言い換えれば、チャネル領域となるＳｉＣ層に酸素領域６０を設ける。
酸素領域６０では、炭素空孔を２個の原子によって置換することで、炭素空孔の密度が低減されている。したがって、電子の移動度の低下が抑制され、高い移動度のＭＩＳＦＥＴ１００が実現される。
酸素領域６０は、キャリアが移動するチャネル領域として機能する観点から、ゲート絶縁膜２８の直下の浅い領域に存在することが望ましい。この観点から、界面領域４０と酸素領域６０の境界と、界面領域４０の元素の濃度のピーク位置との距離（図３中のｄ）は５ｎｍ以下であることが望ましい。界面領域４０の元素の濃度のピーク位置との距離は、例えば、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）で測定することが可能である。Ａｔｏｍ ｐｒｏｂｅにより終端物質や酸素の分布を詳細に測定することも可能である。
また、酸素領域６０の酸素濃度は、１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下であることが望ましい。上記範囲を下回ると、十分に移動度の低下を抑制できない恐れがある。また、上記範囲を上回ると、ＳｉＣの歪が大きくなり炭素空孔密度が高くなり、十分に移動度の低下を抑制できない恐れがある。酸素領域６０の酸素濃度は、１×１０１７ｃｍ−３以上１×１０２０ｃｍ−３以下であることがより望ましい。チャネル形成方法を最適化した時、チャネルに形成される炭素欠損の濃度を５×１０１６ｃｍ−３以上５×１０２０ｃｍ−３以下に調整することが可能である。チャネルに形成された炭素欠損に二つの酸素を導入した濃度が最適である。下限については、炭素欠損量の下限の１０％程度あれば効果がみられることから、１×１０１６ｃｍ−３以上となり、１×１０１７ｃｍ−３以上が理想的である。上限についても、上限の１０％程度あれば効果がみられるので、１×１０２０ｃｍ−３以下で有効である。更に上限濃度に達した炭素欠陥の全てに酸素を二つ導入した場合である１×１０２１ｃｍ−３が上限と考えて良い。酸素領域６０の酸素濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で、測定することが可能である。
そして、酸素領域６０にＳｉ−Ｏ−Ｓｉ結合があることが望ましい。Ｓｉ−Ｏ−Ｓｉ結合があるか否かは、ＸＰＳ（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又はＦＴ−ＩＲ装置（Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｍｅｔｅｒ）で測定することにより判断することが可能である。
また、酸素領域６０中の酸素がＳｉＣ格子の炭素を置換していることが望ましい。酸素領域６０中の酸素がＳｉＣ格子の炭素を置換しているか否かは、ＸＰＳ、又はＦＴ−ＩＲ装置で判断することが可能である。
更に、本実施形態のＭＩＳＦＥＴ１００は、界面領域４０で、終端元素により、ダングリングボンドが終端され、ダングリングボンドの密度も低減されている。したがって、電子の移動度の低下が抑制され、高い移動度のＭＩＳＦＥＴ１００が実現される。
界面領域４０の厚さは、５ｎｍ以下であることが望ましい。３ｎｍ以下であることがより望ましく、１ｎｍ以下であることが更に望ましい。ＳｉＣ基板の最表面元素の置換、或いは最表面元素のダングリングボンドへの吸着により終端されるので、究極的には０．２５ｎｍ以下にすることが最も好ましい。界面領域４０の厚さは、上記終端元素の濃度分布が示すピークの半値全幅で規定される。界面領域４０の厚さは、例えば、ＡＦＭで測定することが可能である。或いはＡＴＯＭ Ｐｒｏｂｅにより終端物質の分布を測定することが可能である。
界面領域４０の終端元素のピーク濃度は、１×１０１８ｃｍ−３以上１×１０２３ｃｍ−３以下であることが望ましい。１×１０２１ｃｍ−３以上５×１０２２ｃｍ−３以下であることがより望ましい。面密度にすると１×１０１２ｃｍ−２以上２．５×１０１５ｃｍ−２以下であることが望ましく、１×１０１４ｃｍ−２以上１．３×１０１５ｃｍ−２以下であることが更に望ましい。界面領域４０の終端元素のピーク濃度は、例えば、ＳＩＭＳで、測定することが可能である。
界面領域４０の終端元素は、終端構造の安定性が高いＮ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）であることが望ましい。特にＣ面ではＮが望ましく、Ｓｉ面ではＰ、Ａｓ、Ｓｂの少なくとも一つが望ましく、Ａ面、Ｍ面ではＰ、Ａｓ、Ｓｂの少なくとも一つとＮの組み合わせが望ましい。
本実施形態のＭＩＳＦＥＴ１００の製造方法では、酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、酸素領域６０を形成する。すなわち、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行う。例えば、３００℃以上９００℃以下の低い温度で熱処理を行う。
酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、熱処理を行うことにより、ＳｉＣ中への酸素の過剰供給を抑制する。したがって、上記第１及び第２の炭素空孔形成モードによる炭素空孔形成が抑制される。そして、適度に供給される酸素により、ＳｉＣ中に存在する炭素空孔を２つの酸素で置換し、ＳｉＣ中の炭素空孔を低減する。
なお、シリコン面と比較して、酸化速度が速いカーボン面にＭＩＳ構造を形成する場合には、第１及び第２の熱処理は、例えば、３００℃以上８００℃以下で行うことが望ましい。Ａ面やＭ面の酸化速度は、シリコン面とカーボン面との間となる。したがって、例えば、３００℃以上８５０℃以下で行うことが望ましい。
また、本実施形態のＭＩＳＦＥＴ１００の製造方法では、界面領域４０の形成前に、酸素領域６０の形成を行う。このため、界面領域４０の形成時には、ＳｉＣ表面直下の炭素空孔は酸素によって置換され消滅している。したがって、特に、ＳｉＣの炭素を置換するタイプの終端元素が、ＳｉＣ中に拡散することが抑制される。
例えば、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）等の元素は、ＳｉＣの炭素を置換してドナーとなる。このため、ＭＩＳＦＥＴの閾値変動の要因となる。本実施形態の製造方法によれば、ドナーとなる終端元素のチャネル領域中への拡散が抑制され、閾値の安定したＭＩＳＦＥＴが実現される。
また、界面領域４０を形成した後、更に、酸素を含有する雰囲気中、実質的にＳｉＣの酸化が進行しない条件で、第２の熱処理を行うことが望ましい。第２の熱処理により、界面領域４０形成のための熱処理やイオン注入等により新たに生じた炭素空孔を消滅させることが可能となる。
また、本実施形態では、ゲート絶縁膜２８を主として、堆積膜により形成する。したがって、ゲート絶縁膜２８を熱酸化により形成する場合と比較して、上記第１及び第２の炭素空孔形成モードによる炭素空孔形成が抑制される。したがって、ゲート絶縁膜２８中の炭素濃度が低減される。したがって、ゲート絶縁膜２８のリーク特性及び信頼性が向上する。
また、本実施形態では、酸素領域６０及び界面領域４０の形成前に、薄い熱酸化膜６２を形成する。これにより、酸素領域６０及び界面領域４０の形成を安定して行うことが可能となる。
以上、本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、閾値の安定したＭＩＳＦＥＴが実現される。
（第２の実施形態）
本実施形態の半導体装置の製造方法は、酸素領域を形成する前に、ＳｉＣ層の表面に膜厚５ｎｍ以下の熱酸化膜を形成しないこと以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
本実施形態では、第１の実施形態と同様、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ｐウェル領域１６、ソース領域１８、及び、ｐウェルコンタクト領域２０の表面に、酸素領域６０を形成する。以後、第１の実施形態と同様の方法でＭＩＳＦＥＴを製造する。
本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、第１の実施形態と比較して、簡易なプロセスでＭＩＳＦＥＴを製造することが可能である。
（第３の実施形態）
本実施形態の半導体装置の製造方法は、ＳｉＣ層を熱酸化してゲート絶縁膜を形成し、ゲート絶縁膜を形成した後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む酸素領域を形成し、酸素領域を形成した後に、酸素領域表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する界面領域を形成し、ゲート絶縁膜上にゲート電極を形成する。酸素領域形成前に、ゲート絶縁膜を熱酸化により形成すること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については、記述を省略する。
本実施形態では、第１の実施形態の同様、ｐ型のｐウェル領域１６、ｎ＋型のソース領域１８、及び、ｐ＋型のｐウェルコンタクト領域２０を形成する（図４）。
次に、ｐウェル領域（ＳｉＣ層）１６、ドリフト層１４、ソース領域１８、ｐウェルコンタクト領域２０を熱酸化して、ゲート絶縁膜２８を形成する（図１１）。熱酸化は、例えば、１２００℃以上１４００℃以下、より好ましくは１２５０℃以上１３５０℃以下の温度で行う。
次に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ｐウェル領域１６、ソース領域１８、及び、ｐウェルコンタクト領域２０の表面に、酸素領域６０を形成する（図１２）。
次に、酸素領域６０を形成した後に、酸素領域６０表面に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの終端元素を含有する界面領域４０を形成する（図１３）。界面領域４０は、酸素領域６０とゲート絶縁膜２８との間に形成される。
以後、第１の実施形態と同様の方法でＭＩＳＦＥＴを製造する。
本実施形態によれば、高い移動度を備えるＭＩＳＦＥＴが実現される。したがって、低オン抵抗で低損失なＭＩＳＦＥＴが実現される。また、第１の実施形態と比較して、簡易なプロセスでＭＩＳＦＥＴを製造することが可能である。
（第４の実施形態）
本実施形態の半導体装置は、トレンチゲート型のＭＩＳＦＥＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１４は、本実施形態の半導体装置であるＭＩＳＦＥＴの構成を示す模式断面図である。このＭＩＳＦＥＴ２００は、ゲート絶縁膜及びゲート電極がトレンチ内に設けられたトレンチゲート型のＭＩＳＦＥＴである。
このＭＩＳＦＥＴ２００は、第１と第２の面を有するｎ＋型のＳｉＣ基板１２を備えている。図１４においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＮ（窒素）をｎ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
ＳｉＣ基板１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＭＩＳＦＥＴ２００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のソース領域１８が形成されている。ソース領域１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、ソース領域１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４の表面からＳｉＣ基板１２に向かう方向にトレンチ５０が設けられる。トレンチ５０の内壁面は、例えば、Ｍ面又はＡ面となっている。
トレンチ５０内のドリフト層１４、ｐウェル領域１６及びソース領域１８の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。トレンチ５０側面のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＭＩＳＦＥＴ２００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０と、ｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域４０が設けられる。
界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
界面領域４０とｐウェル領域１６との間には、酸素領域６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
そして、ソース領域１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のソース電極３４を備えている。ソース電極３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。また、ＳｉＣ基板１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のドレイン電極３６が形成されている。
本実施形態によれば、酸素領域６０と界面領域４０が存在することにより第１の実施形態と同様の効果を得ることが可能である。更に、トレンチゲート構造を採用することにより、ＭＩＳＦＥＴの集積度を向上させること、ＪＦＥＴ領域を無くしたことにより導電損失を低減することが可能となる。
（第５の実施形態）
本実施形態の半導体装置は、ＭＩＳＦＥＴではなく、ＩＧＢＴであること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置であるＩＧＢＴの構成を示す模式断面図である。
このＩＧＢＴ３００は、第１と第２の面を有するｐ＋型のＳｉＣ基板１１２を備えている。図１５においては、第１の面とは図の上側の面であり、第２の面とは図の下側の面である。
このＳｉＣ基板１１２は、例えば、不純物濃度１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下の、例えばＡｌ（アルミニウム）をｐ型不純物として含む４Ｈ−ＳｉＣのＳｉＣ基板である。
以下、ＳｉＣ基板１１２の第１の面がシリコン面に対し０度以上８度以下傾斜した面、第２の面がカーボン面に対し０度以上８度以下傾斜した面である場合を例に説明する。シリコン面に対し０度以上５度以下傾斜した面、及び、カーボン面に対し０度以上５度以下傾斜した面は、それぞれ、特性上、シリコン面、カーボン面とほぼ同等とみなすことができる。
ＳｉＣ基板１１２の第１の面上には、例えば、ｎ型不純物の不純物濃度５×１０１５以上２×１０１６ｃｍ−３以下のｎ−型のＳｉＣ層（ドリフト層）１４が形成されている。ドリフト層１４は、例えば、ＳｉＣ基板１１２上にエピタキシャル成長により形成されたエピタキシャル成長層である。
ドリフト層１４の表面も、シリコン面に対し０度以上８度以下傾斜した面である。ドリフト層１４の膜厚は、例えば、５μｍ以上１５０μｍ以下である。
ドリフト層１４の一部表面には、例えば、ｐ型不純物の不純物濃度５×１０１５ｃｍ−３以上１×１０１７ｃｍ−３以下のｐ型のｐウェル領域（ＳｉＣ層）１６が形成されている。ｐウェル領域１６の深さは、例えば０．６μｍ程度である。ｐウェル領域１６は、ＩＧＢＴ３００のチャネル領域として機能する。
ｐウェル領域１６の一部表面には、例えばｎ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３ｃｍ−３以下のｎ＋型のエミッタ領域１１８が形成されている。エミッタ領域１１８の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
また、ｐウェル領域１６の一部表面であって、エミッタ領域１１８の側方に、例えば、ｐ型不純物の不純物濃度１×１０１８ｃｍ−３以上１×１０２２ｃｍ−３以下のｐ＋型のｐウェルコンタクト領域２０が形成されている。ｐウェルコンタクト領域２０の深さは、ｐウェル領域１６の深さよりも浅く、例えば０．３μｍ程度である。
ドリフト層１４及びｐウェル領域１６の表面に連続的に、これらの層及び領域を跨ぐように形成されたゲート絶縁膜２８を有している。ゲート絶縁膜２８には、例えば、シリコン酸化膜やｈｉｇｈ−ｋ絶縁膜が適用可能である。ゲート絶縁膜２８のリーク電流を抑制する観点からは、ｈｉｇｈ−ｋ絶縁膜と比較して、バンドギャップの大きいシリコン酸化膜を提供することが望ましい。
そして、ゲート絶縁膜２８上には、ゲート電極３０が形成されている。ゲート電極３０には、例えばポリシリコン等が適用可能である。ゲート電極３０上には、例えば、シリコン酸化膜で形成される層間絶縁膜３２が形成されている。
ゲート電極３０下のソース領域１８とドリフト層１４とに挟まれるｐウェル領域１６がＩＧＢＴ３００のチャネル領域として機能する。
ゲート絶縁膜２８は、ゲート電極３０と、ｐウェル領域１６との間に設けられる。そして、ｐウェル領域１６とゲート絶縁膜２８との間には、界面領域４０が設けられる。
界面領域４０は、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素（終端元素）を含有する。
界面領域４０とｐウェル領域１６との間には、酸素領域６０が設けられる。酸素領域６０は、終端元素の濃度よりも高い酸素濃度を備える。
そして、エミッタ領域１１８とｐウェルコンタクト領域２０とに電気的に接続される導電性のエミッタ電極１３４を備えている。エミッタ電極１３４は、ｐウェル領域１６に電位を与えるｐウェル電極としても機能する。
エミッタ電極１３４は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
また、ＳｉＣ基板１１２のドリフト層１４と反対側、すなわち、第２の面側には、導電性のコレクタ電極１３６が形成されている。コレクタ電極１３６は、例えば、Ｎｉ（ニッケル）のバリアメタル層と、バリアメタル層上のＡｌ（アルミニウム）のメタル層との積層で構成される。Ｎｉのバリアメタル層とＡｌのメタル層とは反応により合金を形成していてもよい。
なお、本実施形態において、ｎ型不純物は例えば、Ｎ（窒素）やＰ（リン）が好ましいが、Ａｓ（ヒ素）あるいはＳｂ（アンチモン）等を適用することも可能である。また、ｐ型不純物は例えば、Ａｌ（アルミニウム）が好ましいが、Ｂ（ボロン）、Ｇａ（ガリウム）、Ｉｎ（インジウム）等を適用することも可能である。
本実施形態によれば、酸素領域６０と界面領域４０が存在することにより第１の実施形態と同様の作用及び効果を得ることが可能である。したがって、したがって、低オン抵抗で低損失なＩＧＢＴが実現される。また、閾値の安定したＩＧＢＴが実現される。
以上、実施形態では、炭化珪素の結晶構造として４Ｈ−ＳｉＣの場合を例に説明したが、本発明は６Ｈ−ＳｉＣ、３Ｃ−ＳｉＣ等、その他の結晶構造の炭化珪素に適用することも可能である。
また、実施形態では電子をキャリアとするＭＩＳ構造を例に説明したが、例えば、チャネル領域のＳｉＣ層をｎ型として、正孔をキャリアとするＭＩＳ構造に本発明を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ ドリフト層
１６ ｐウェル領域（ＳｉＣ層）
２８ ゲート絶縁膜
３０ ゲート電極
４０ 界面領域（第１の領域）
６０ 酸素領域（第２の領域）
６２ 熱酸化膜
１００ ＭＩＳＦＥＴ（半導体装置）
２００ ＭＩＳＦＥＴ（半導体装置）
３００ ＩＧＢＴ（半導体装置）

Claims (19)

  1. ＳｉＣ層と、
    ゲート電極と、
    前記ＳｉＣ層と前記ゲート電極との間に設けられるゲート絶縁膜と、
    前記ＳｉＣ層と前記ゲート絶縁膜との間に設けられ、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域と、
    前記ＳｉＣ層の前記第１の領域側に設けられ、前記元素の濃度よりも高い酸素濃度を有する第２の領域と、
    を備える半導体装置。
  2. 前記ＳｉＣ層はｐ型である請求項１記載の半導体装置。
  3. 前記第１の領域と前記第２の領域の境界と、前記第１の領域の前記元素の濃度のピーク位置との距離は５ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記第２の領域の酸素濃度が１×１０１６ｃｍ−３以上１×１０２１ｃｍ−３以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記第２の領域にＳｉ−Ｏ−Ｓｉ結合がある請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記第２の領域中の酸素がＳｉＣ格子の炭素を置換している請求項１乃至請求項４いずれか一項記載の半導体装置。
  7. 前記第１の領域の前記元素のピーク濃度が１×１０１８ｃｍ−３以上１×１０２３ｃｍ−３以下である請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 前記ゲート絶縁膜はシリコン酸化膜である請求項１乃至請求項７いずれか一項記載の半導体装置。
  9. 酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、ＳｉＣ層に酸素を含む第２の領域を形成し、
    前記第２の領域を形成した後に、前記第２の領域上に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域を形成し、
    前記ＳｉＣ層上にゲート絶縁膜を堆積し、
    前記ゲート絶縁膜上にゲート電極を形成する半導体装置の製造方法。
  10. 前記第２の領域を形成する前に、前記ＳｉＣ層に膜厚５ｎｍ以下の熱酸化膜を、更に形成する請求項９記載の半導体装置の製造方法。
  11. 前記ＳｉＣ層はｐ型である請求項９又は請求項１０記載の半導体装置の製造方法。
  12. 前記第１の領域の形成は、前記ＳｉＣ層の窒化による請求項９乃至請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記第１の熱処理の温度は９００℃以下である請求項９乃至請求項１２いずれか一項記載の半導体装置の製造方法。
  14. 前記第１の領域の形成の後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を、更に行う請求項９乃至請求項１３いずれか一項記載の半導体装置の製造方法。
  15. ＳｉＣ層を熱酸化してゲート絶縁膜を形成し、
    前記ゲート絶縁膜を形成した後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第１の熱処理を行い、前記ＳｉＣ層に酸素を含む第２の領域を形成し、
    前記第２の領域を形成した後に、前記ゲート絶縁膜と前記第２の領域の間に、Ｎ（窒素）、Ｐ（リン）、Ａｓ（ヒ素）、Ｓｂ（アンチモン）、Ｓｃ（スカンジウム）、Ｙ（イットリウム）、Ｌａ（ランタン）、ランタノイド（Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ）、Ｈ（水素）、Ｄ（重水素）、Ｆ（フッ素）の群から選ばれる少なくとも一つの元素を含有する第１の領域を形成し、
    前記ゲート絶縁膜上にゲート電極を形成する半導体装置の製造方法。
  16. 前記ＳｉＣ層はｐ型である請求項１５記載の半導体装置の製造方法。
  17. 前記第１の領域の形成は、前記ＳｉＣ層の窒化による請求項１５又は請求項１６記載の半導体装置の製造方法。
  18. 前記第１の熱処理の温度は９００℃以下である請求項１５乃至請求項１７いずれか一項記載の半導体装置の製造方法。
  19. 前記第１の領域の形成の後に、酸素を含有する雰囲気中、ＳｉＣの酸化量が１ｎｍ未満となる条件で第２の熱処理を、更に行う１５乃至請求項１８いずれか一項記載の半導体装置の製造方法。
JP2014190929A 2014-09-19 2014-09-19 半導体装置及びその製造方法 Active JP6305294B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014190929A JP6305294B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法
EP15176888.4A EP2998984A1 (en) 2014-09-19 2015-07-15 Semiconductor device and method of manufacturing the same
US14/813,619 US9893153B2 (en) 2014-09-19 2015-07-30 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014190929A JP6305294B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2016063111A true JP2016063111A (ja) 2016-04-25
JP6305294B2 JP6305294B2 (ja) 2018-04-04

Family

ID=53546172

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014190929A Active JP6305294B2 (ja) 2014-09-19 2014-09-19 半導体装置及びその製造方法

Country Status (3)

Country Link
US (1) US9893153B2 (ja)
EP (1) EP2998984A1 (ja)
JP (1) JP6305294B2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018014456A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP2018056352A (ja) * 2016-09-29 2018-04-05 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US10141410B2 (en) 2016-01-12 2018-11-27 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator
JP2019040993A (ja) * 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US10424640B2 (en) 2014-09-19 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10541307B2 (en) 2014-09-19 2020-01-21 Kabushiki Kaisha Toshiba Diode with an oxygen concentration region
JP2020027894A (ja) * 2018-08-13 2020-02-20 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
WO2020188862A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2021014378A (ja) * 2019-07-11 2021-02-12 富士電機株式会社 多層構造体、多層構造体の製造方法及び半導体装置の製造方法
JP2021077713A (ja) * 2019-11-06 2021-05-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021118340A (ja) * 2020-01-29 2021-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022030298A (ja) * 2020-08-06 2022-02-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584881B2 (ja) * 2015-09-11 2019-10-02 株式会社東芝 半導体装置
US10504735B2 (en) 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method of forming a semiconductor device by high-pressure anneal and post-anneal treatment
JP6862384B2 (ja) * 2018-03-21 2021-04-21 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6648852B1 (ja) * 2019-04-26 2020-02-14 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11264496B2 (en) * 2020-04-20 2022-03-01 Polar Semiconductor, Llc Transistor with buried p-field termination region
US11329147B2 (en) 2020-05-12 2022-05-10 Polar Semiconductor, Llc Insulated gate bipolar transistor with epitaxial layer formed on recombination region
JP7271484B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US12015079B2 (en) 2021-08-30 2024-06-18 Polar Semiconductor, Llc Transistor with single termination trench having depth more than 10 microns

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010974A1 (ja) * 2003-07-28 2005-02-03 Japan Science And Technology Agency 電界効果トランジスタ及びその製造方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2008243919A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10313114A (ja) * 1997-05-14 1998-11-24 Nec Corp 半導体装置の製造方法
CN102597337A (zh) 2009-08-27 2012-07-18 住友金属工业株式会社 SiC 单晶晶片及其制造方法
JP5433352B2 (ja) * 2009-09-09 2014-03-05 株式会社東芝 半導体装置の製造方法
JP5610492B2 (ja) * 2009-12-16 2014-10-22 国立大学法人 奈良先端科学技術大学院大学 ＳｉＣ半導体素子およびその作製方法
JP5156059B2 (ja) * 2009-12-16 2013-03-06 株式会社豊田中央研究所 ダイオードとその製造方法
US8629438B2 (en) * 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5524103B2 (ja) 2011-02-07 2014-06-18 株式会社東芝 半導体装置
US9653614B2 (en) * 2012-01-23 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5763154B2 (ja) 2013-11-20 2015-08-12 株式会社東芝 半導体素子及びその製造方法
JP6158153B2 (ja) 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005010974A1 (ja) * 2003-07-28 2005-02-03 Japan Science And Technology Agency 電界効果トランジスタ及びその製造方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2008243919A (ja) * 2007-03-26 2008-10-09 Mitsubishi Electric Corp 半導体装置の製造方法
JP2011082454A (ja) * 2009-10-09 2011-04-21 Panasonic Corp 絶縁膜構造体及びこれを用いた半導体装置
WO2012131898A1 (ja) * 2011-03-29 2012-10-04 株式会社日立製作所 炭化珪素半導体装置
JP2013008894A (ja) * 2011-06-27 2013-01-10 Saitama Univ 炭化珪素半導体を用いたｍｏｓ構造およびその酸化膜形成方法
JP2014067927A (ja) * 2012-09-26 2014-04-17 Toshiba Corp 半導体装置及びその製造方法

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10707306B2 (en) 2014-09-19 2020-07-07 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10424640B2 (en) 2014-09-19 2019-09-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
US10541307B2 (en) 2014-09-19 2020-01-21 Kabushiki Kaisha Toshiba Diode with an oxygen concentration region
US10141410B2 (en) 2016-01-12 2018-11-27 Kabushiki Kaisha Toshiba Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle and elevator
JP2018014456A (ja) * 2016-07-22 2018-01-25 株式会社東芝 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
JP2018056352A (ja) * 2016-09-29 2018-04-05 国立研究開発法人産業技術総合研究所 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2019040993A (ja) * 2017-08-25 2019-03-14 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP2020027894A (ja) * 2018-08-13 2020-02-20 富士電機株式会社 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP7196458B2 (ja) 2018-08-13 2022-12-27 富士電機株式会社 絶縁ゲート型半導体装置の製造方法
WO2020188862A1 (ja) * 2019-03-18 2020-09-24 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7138770B2 (ja) 2019-03-18 2022-09-16 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JPWO2020188862A1 (ja) * 2019-03-18 2021-10-21 三菱電機株式会社 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2021014378A (ja) * 2019-07-11 2021-02-12 富士電機株式会社 多層構造体、多層構造体の製造方法及び半導体装置の製造方法
JP2021077713A (ja) * 2019-11-06 2021-05-20 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
US11430870B2 (en) 2019-11-06 2022-08-30 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
US11996452B2 (en) 2020-01-17 2024-05-28 Fuji Electric Co., Ltd. Semiconductor device including an IGBT with reduced variation in threshold voltage
US11424325B2 (en) 2020-01-29 2022-08-23 Fuji Electric Co., Ltd. Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
JP2021118340A (ja) * 2020-01-29 2021-08-10 富士電機株式会社 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2022030298A (ja) * 2020-08-06 2022-02-18 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
US11502173B2 (en) 2020-08-06 2022-11-15 Kabushiki Kaisha Toshiba Semiconductor device, inverter circuit, drive, vehicle, and elevator
JP7273764B2 (ja) 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Also Published As

Publication number Publication date
US20160087045A1 (en) 2016-03-24
JP6305294B2 (ja) 2018-04-04
EP2998984A1 (en) 2016-03-23
US9893153B2 (en) 2018-02-13

Similar Documents

Publication Publication Date Title
JP6305294B2 (ja) 半導体装置及びその製造方法
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
JP6032831B2 (ja) ＳｉＣ半導体装置及びその製造方法
US10177009B2 (en) Manufacturing method for semiconductor device including first and second thermal treatments
JP6189261B2 (ja) 半導体装置およびその製造方法
JP6158153B2 (ja) 半導体装置及びその製造方法
JP6025007B2 (ja) 炭化ケイ素半導体装置の製造方法
US9748343B2 (en) Semiconductor device
CN106024849B (zh) 半导体装置、倒相电路、驱动装置、车辆以及升降机
JP2015061069A (ja) 半導体装置およびその製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
US10714610B2 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
JP2015061018A (ja) 半導体装置およびその製造方法
JP2016201500A (ja) 炭化ケイ素ｍｏｓ型半導体装置およびその製造方法
JP6090986B2 (ja) ＳｉＣ半導体装置及びその製造方法
JP6567601B2 (ja) 半導体装置
JP7204547B2 (ja) 半導体装置
JP2019169486A (ja) 半導体装置及びその製造方法
US20240087897A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP2017168603A (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2015043453A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160909

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180306

R151 Written notification of patent or utility model registration

Ref document number: 6305294

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151