JP2018014456A - 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法 - Google Patents

半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2018014456A
JP2018014456A JP2016144516A JP2016144516A JP2018014456A JP 2018014456 A JP2018014456 A JP 2018014456A JP 2016144516 A JP2016144516 A JP 2016144516A JP 2016144516 A JP2016144516 A JP 2016144516A JP 2018014456 A JP2018014456 A JP 2018014456A
Authority
JP
Japan
Prior art keywords
semiconductor device
atom
region
layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016144516A
Other languages
English (en)
Other versions
JP6659488B2 (ja
Inventor
清水　達雄
Tatsuo Shimizu
達雄 清水
尚史 齋藤
Naofumi Saito
尚史 齋藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016144516A priority Critical patent/JP6659488B2/ja
Priority to US15/430,739 priority patent/US10079285B2/en
Publication of JP2018014456A publication Critical patent/JP2018014456A/ja
Application granted granted Critical
Publication of JP6659488B2 publication Critical patent/JP6659488B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】電流コラプスの抑制が可能な半導体装置を提供する。
【解決手段】半導体装置１００は、窒化物半導体層１６と、窒化物半導体層１６の上の絶縁層２２と、窒化物半導体層１６内に位置する第１の領域１６ａと、窒化物半導体層１６内の第１の領域１６ａと絶縁層２２との間に位置し、第１の領域１６ａよりも電気抵抗率の大きい第２の領域１６ｂと、を備える。
【選択図】図１

Description

本発明の実施形態は、半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法に関する。
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどの半導体素子が用いられる。これらの半導体素子には高耐圧・低オン抵抗が求められる。そして、耐圧とオン抵抗の関係は、素子材料で決まるトレードオフ関係がある。
これまでの技術開発の進歩により、半導体素子は、主な素子材料であるシリコンの限界近くまで低オン抵抗が実現されている。耐圧を更に向上させたり、オン抵抗を更に低減させたりするには、素子材料の変更が必要である。
窒化ガリウム（ＧａＮ）や窒化アルミニウムガリウム（ＡｌＧａＮ）などのＧａＮ系半導体は、シリコンよりもバンドギャップが大きい。ＧａＮ系半導体をスイッチング素子材料として用いることで、材料で決まるトレードオフ関係を改善でき、飛躍的な高耐圧化や低オン抵抗化が可能である。
しかし、例えば、ＧａＮ系半導体を用いたスイッチング素子では、高いドレイン電圧を印加した際に、オン抵抗が増大する「電流コラプス」という問題がある。
Ｙ．Ｓａｋａｉｄａ ｅｔ ａｌ．，"Ｉｍｐｒｏｖｅｄ ｃｕｒｒｅｎｔ ｃｏｌｌａｐｓｅ ｉｎ ＡｌＧａＮ／ＧａＮ ＨＥＭＴｓ ｂｙ Ｏ２ ｐｌａｓｍａ ｔｒｅａｔｍｅｎｔ"，ＣＳ ＭＡＮＴＥＣＨ Ｔｅｃｈｎｉｃａｌ Ｄｉｇｅｓｔ，ｐｐ．１９７−２００．
本発明が解決しようとする課題は、電流コラプスの抑制が可能な半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法を提供することにある。
本発明の一態様の半導体装置は、窒化物半導体層と、前記窒化物半導体層の上の絶縁層と、前記窒化物半導体層内に位置する第１の領域と、前記窒化物半導体層内の前記第１の領域と前記絶縁層との間に位置し、前記第１の領域よりも電気抵抗率の大きい第２の領域と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の製造途中の半導体装置の模式断面図。 第１の実施形態の半導体装置及びその製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置及びその製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置及びその製造方法の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用を示す図。 第１の実施形態の半導体装置の製造方法の作用を示す図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第２の実施形態の製造途中の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の半導体装置の模式断面図。 第６の実施形態の半導体装置の模式断面図。 第７の実施形態のコンピュータの模式図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、「ＧａＮ系半導体」とは、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）、窒化インジウム（ＩｎＮ）及びそれらの中間組成を備える半導体の総称である。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１の実施形態）
本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の絶縁層と、窒化物半導体層内に位置する第１の領域と、窒化物半導体層内の第１の領域と絶縁層との間に位置し、第１の領域よりも電気抵抗率の大きい第２の領域と、を備える。
また、本実施形態の半導体装置は、窒化物半導体層と、窒化物半導体層の上の絶縁層と、窒化物半導体層内の絶縁層側に位置し、窒素原子の格子位置に存在する２個の酸素原子を有する領域と、を備える。
本実施形態の半導体装置は、上記構成により、窒化物半導体層と絶縁層との界面近傍に存在し、電子トラップとなる準位を低減できる。したがって、電子トラップに起因する電流コラプスの抑制が可能となる。
以下、窒化物半導体層の結晶構造を構成する窒素原子以外の原子を原子Ｘとした場合に、原子Ｘがガリウム（Ｇａ）又は、原子Ｘがガリウム（Ｇａ）及びアルミニウム（Ａｌ）である場合を例に説明する。すなわち、窒化物半導体層が窒化ガリウム、又は、窒化アルミニウムガリウムである場合を例に説明する。
図１は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）である。
図１に示すように、ＨＥＭＴ（半導体装置）１００は、基板１０、バッファ層１２、チャネル層（第１の半導体領域）１４、バリア層（第２の半導体領域）１６、ソース電極（第１の電極）１８、ドレイン電極（第２の電極）２０、絶縁層２２、ｐ型層２４、ゲート電極２８を備える。
チャネル層（第１の半導体領域）１４と、バリア層（第２の半導体領域）１６と、窒化物半導体層である。バリア層１６は、低抵抗領域（第１の領域）１６ａ、高抵抗領域（第２の領域）１６ｂを備える。
基板１０は、例えば、シリコン（Ｓｉ）で形成される。基板１０には、シリコン以外にも、例えば、サファイア（Ａｌ２Ｏ３）や炭化珪素（ＳｉＣ）を適用することも可能である。
基板１０上に、バッファ層１２が設けられる。バッファ層１２は、基板１０とチャネル層１４との間の格子不整合を緩和する機能を備える。バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造で形成される。
バッファ層１２上に、チャネル層１４が設けられる。チャネル層１４は電子走行層とも称される。チャネル層１４は、例えば、ＡｌＸＧａ１−ＸＮ（０≦Ｘ＜１）である。より具体的には、例えば、ＧａＮである。チャネル層１４の厚さは、例えば、０．１μｍ以上１０μｍ以下である。
チャネル層１４上に、バリア層１６が設けられる。バリア層１６は電子供給層とも称される。バリア層１６のバンドギャップは、チャネル層１４のバンドギャップよりも大きい。バリア層１６は、例えば、ＡｌＹＧａ１−ＹＮ（０＜Ｙ≦１、Ｘ＜Ｙ）である。より具体的には、例えば、Ａｌ０．２５Ｇａ０．７５Ｎである。バリア層１６の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
チャネル層１４とバリア層１６との間は、ヘテロ接合界面となる。ＨＥＭＴ１００のヘテロ接合界面に２次元電子ガス（２ＤＥＧ）が形成されキャリアとなる。
バリア層１６は、低抵抗領域１６ａと高抵抗領域１６ｂを備える。高抵抗領域１６ｂは、バリア層１６の絶縁層２２側に位置する。
高抵抗領域１６ｂの電気抵抗率は、低抵抗領域１６ａの電気抵抗率よりも大きい。電気抵抗率の大小関係は、例えば、拡がり抵抗測定（Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ａｎａｌｙｓｉｓ：ＳＲＡ）、又は、走査型拡がり抵抗顕微鏡（Ｓｃａｎｎｉｎｇ Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ：ＳＳＲＭ）により判定することが可能である。
低抵抗領域１６ａの電気抵抗率の低下は、キャリア濃度が高抵抗領域１６ｂよりも高いことに起因する。したがって、電気抵抗率の大小関係は、例えば、キャリア濃度の大小を判定できる走査型キャパシタンス顕微鏡（Ｓｃａｎｎｎｉｎｇ Ｃａｐａｃｉｔａｍｃｅ Ｍｉｃｒｏｓｃｏｐｙ：ＳＣＭ）により判定することが可能である。
低抵抗領域１６ａには、例えば、窒化アルミニウムガリウム中の窒素欠陥（以下ＶＮとも表記）が存在する。窒素欠陥はドナーとして機能する。したがって、窒素欠陥の存在により、窒化アルミニウムガリウムがｎ型化する。よって、低抵抗領域１６ａの電気抵抗率が小さくなる。
高抵抗領域１６ｂは、窒素原子の格子位置に存在する２個の酸素原子（以下、ＶＮＯＯとも表記）を有する。例えば、窒化アルミニウムガリウム中の窒素原子の格子位置に２個の酸素原子が入っている。窒素原子の格子位置に入った２個の酸素原子はアクセプタとして機能する。
高抵抗領域１６ｂでは、ドナーとして機能するＶＮと、アクセプタとして機能するＶＮＯＯが相互作用により、低抵抗領域１６ａよりもキャリア濃度が低下する。したがって、高抵抗領域１６ｂの電気抵抗率が、低抵抗領域１６ａよりも大きくなる。
高抵抗領域１６ｂでは、ＶＮとＶＮＯＯとが近接して存在する。高抵抗領域１６ｂでは、ＶＮとＶＮＯＯとが、電気的に相互作用が生じる程度に近接する。
バリア層１６を構成する窒素原子以外の原子を原子Ｘとする。この場合、ＨＥＭＴ１００では、高抵抗領域１６ｂ中に、酸素原子と結合するボンドと、ダングリングボンドとを有する上記原子Ｘが存在する。原子Ｘと結合する酸素原子は、ＶＮＯＯを形成する２個の酸素原子のいずれか一方である。原子Ｘが、酸素原子と結合するボンドとダングリングボンドとを有することにより、ＶＮＯＯとＶＮが最も近接した構造となる。言い換えれば、ＶＮＯＯ、原子Ｘ、及び、ＶＮが複合体を形成している。
高抵抗領域１６ｂ中の原子Ｘと酸素原子との結合、原子Ｘのダングリングボンドの存在、ＶＮＯＯ、原子Ｘ、及び、ＶＮの複合体の存在は、例えば、Ｘ線電子分光（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）、赤外分光法（Ｉｎｆｒａｒｅｄ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、又は、ラマン分光法により測定することが可能である。
高抵抗領域１６ｂ中の酸素の濃度は、例えば、１×１０１９ｃｍ−３以上である。高抵抗領域１６ｂ中の酸素の濃度は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｒｏｓｃｏｐｙ：ＳＩＭＳ）により測定することが可能である。
例えば、原子Ｘがガリウム（Ｇａ）原子である場合、１個のガリウム原子がＶＮＯＯのいずれか一方の酸素原子と結合し、且つ、ダングリングボンドを有する。また、原子Ｘがアルミニウム（Ａｌ）原子である場合、１個のアルミニウム原子がＶＮＯＯの１個の酸素原子と結合し、且つ、ダングリングボンドを有する。
高抵抗領域１６ｂの厚さは、例えば、０．５ｎｍ以上１０ｎｍ以下である。
高抵抗領域１６ｂ上に絶縁層２２が設けられる。絶縁層２２は、ＨＥＭＴ１００のゲート絶縁層として機能する。
絶縁層２２は、例えば、酸化シリコンである。絶縁層２２は、例えば、窒化シリコン、酸窒化シリコンであっても構わない。また、絶縁層２２は、例えば、酸化シリコン、窒化シリコン、及び、酸窒化シリコンから選ばれる材料の積層構造であっても構わない。
絶縁層２２の厚さは、例えば、１０ｎｍ以上１００ｎｍ以下である。
バリア層１６上には、ソース電極１８とドレイン電極２０が形成される。ソース電極１８とドレイン電極２０は、低抵抗領域１６ａに接する。
ソース電極１８とドレイン電極２０は、例えば、金属電極である。金属電極は、例えば、チタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造である。
ソース電極１８及びドレイン電極２０と、バリア層１６との間は、オーミックコンタクトであることが望ましい。ソース電極１８とドレイン電極２０との距離は、例えば、５μｍ以上３０μｍ以下である。
ソース電極１８とドレイン電極２０の間の絶縁層２２上に、ｐ型層２４が設けられる。ｐ型層２４は、ＨＥＭＴ１００の閾値を上昇させる機能を有する。ｐ型層２４を設けることにより、ＨＥＭＴ１００をノーマリーオフトランジスタとすることが可能となる。
ｐ型層２４は、例えば、マグネシウム（Ｍｇ）がｐ型不純物として添加されたｐ型の窒化ガリウム（ＧａＮ）である。ｐ型層２４は、例えば、多結晶質である。
ｐ型層２４上には、ゲート電極２８が設けられる。ゲート電極２８は、例えば、金属電極である。ゲート電極２８は、例えば、窒化チタン（ＴｉＮ）である。
次に、本実施形態の半導体装置の製造方法の一例について説明する。図２〜図５は、本実施形態の製造途中の半導体装置の模式断面図である。
本実施形態の半導体装置の製造方法は、窒化物半導体層の上に第１の絶縁層を形成し、酸素を含有する雰囲気中、窒化物半導体層の酸化量が１ｎｍ以下となる条件で熱処理を行い、窒化物半導体層に酸素を含む領域を形成する。
まず、基板１０、例えば、Ｓｉ基板を準備する。次に、例えば、Ｓｉ基板上にエピタキシャル成長により、バッファ層１２を成長させる。
バッファ層１２は、例えば、窒化アルミニウムガリウム（ＡｌＷＧａ１−ＷＮ（０＜Ｗ＜１））の多層構造である。例えば、有機金属気相成長（ＭＯＣＶＤ）法によりバッファ層１２を成長させる。
次に、バッファ層１２上に、チャネル層１４となる窒化ガリウム、バリア層１６となる窒化アルミニウムガリウムをエピタキシャル成長により形成する（図２）。窒化アルミニウムガリウムは、例えば、Ａｌ０．２５Ｇａ０．７５Ｎの組成を有する。例えば、ＭＯＣＶＤ法により、チャネル層１４、バリア層１６を成長させる。
次に、バリア層１６上に、絶縁層（第１の絶縁層）２２を形成する（図３）。絶縁層２２は、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成される酸化シリコンである。
次に、酸素を含有する雰囲気中、バリア層１６の酸化量が１ｎｍ以下となる条件で熱処理を行う。雰囲気中には、例えば、酸素は酸素分子の状態で含まれる。バリア層１６の酸化量が１ｎｍ以下であるか否かは、熱処理の前後で、絶縁層２２の厚さを測定することで判断できる。
熱処理の雰囲気は、例えば、ドライ酸素雰囲気である。熱処理の温度は、例えば、４００℃以上１０５０℃以下である。
熱処理により、バリア層１６の絶縁層２２側に、高抵抗領域１６ｂが形成される（図４）。高抵抗領域１６ｂの下のバリア層１６は、高抵抗領域１６ｂよりも電気抵抗率の小さい低抵抗領域１６ａとなる。
高抵抗領域１６ｂは、バリア層１６の窒素原子の格子位置に２個の酸素原子を導入することにより形成される。例えば、バリア層１６の窒素欠陥（ＶＮ）に２個の酸素原子が導入される。
次に、絶縁層２２上に、ｐ型層２４及びゲート電極２８を形成する（図５）。
次に、バリア層１６上に、ソース電極１８及びドレイン電極２０を形成する。ソース電極１８及びドレイン電極２０を形成する際、高抵抗領域１６ｂをエッチングにより除去する。
ソース電極１８及びドレイン電極２０は、低抵抗領域１６ａに接するよう形成する。ソース電極１８及びドレイン電極２０は、ゲート電極２８を間に挟んで形成される。
以上の製造方法により、図１に示すＨＥＭＴ１００が形成される。
以下、本実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。図６〜図８は、本実施形態の半導体装置及び半導体装置の製造方法の作用の説明図である。以下、窒化物半導体として、窒化ガリウムを例に説明する。
図６は、窒素欠陥（ＶＮ）の説明図である。図６（ａ）は窒化ガリウム中のＶＮの模式図である。図６（ｂ）は、第１原理計算により求めたＶＮにより形成される準位の説明図である。
窒化ガリウム中のＶＮは、図６（ａ）に示されるように、窒化ガリウムから窒素原子が離脱することにより形成される。ＶＮに隣接するガリウム原子はダングリングボンドを有することになる。ＶＮは窒化ガリウム中でドナーとして機能する。
第１原理計算によって、図６（ｂ）に示すようにＶＮは、窒化ガリウムのバンドギャップ中に準位を形成することが明らかになった。図６（ｂ）中、黒丸は準位に電子が埋まった状態、白丸は準位に電子が埋まっていない状態を示す。
ＨＥＭＴにおいて電流コラプスが生じる一つの要因は、バンドギャップ中の準位に電子がトラップされることで、２ＤＥＧの密度が変化することにあると考えられる。一般に、窒化ガリウム内には、ＶＮが存在する。ＶＮの密度は、特に、バリア層１６と絶縁層２２の界面近傍で高いと考えられる。また、バリア層１６と絶縁層２２の界面には、ガリウム原子のダングリングボンドが存在する。
例えば、ＶＮで形成された準位に電子がトラップされると、ＶＮが負に帯電することになる。したがって、例えば、ＶＮ直下の２ＤＥＧ密度が減少する。したがって、電流コラプスが生じる。
また、ゲート電極２８の直下のＶＮに電子がトラップされると、ＨＥＭＴ１００の閾値電圧が変動する。
なお、バリア層１６と絶縁層２２の界面に存在するガリウム原子のダングリングボンドはＶＮと同様の準位を形成する。したがって、バリア層１６と絶縁層２２の界面に存在するガリウム原子のダングリングボンドによっても、ＶＮと同様の作用が生ずる。
図７は、窒素原子の格子位置に存在する２個の酸素原子（ＶＮＯＯ）の説明図である。図７（ａ）は窒化ガリウム中のＶＮＯＯの模式図である。図７（ｂ）は、第１原理計算により求めたＶＮＯＯにより形成される準位の説明図である。
窒化ガリウム中のＶＮＯＯは、図７（ａ）に示されるように、窒化ガリウム中のＶＮに２個の酸素原子が導入されることにより形成される。２個の酸素原子のそれぞれが隣接する２個のガリウム原子と結合することになる。ＶＮＯＯは窒化ガリウム中でアクセプタとして機能する。
第１原理計算によれば、図７（ｂ）に示すようにＶＮＯＯは、窒化ガリウムのバンドギャップ中に準位を形成することが明らかになった。図７（ｂ）中、黒丸は準位が電子で埋まった状態、白丸は準位が電子で埋まっていない状態を示す。
図８は、ＶＮとＶＮＯＯが共存する場合の説明図である。図８（ａ）は窒化ガリウム中のＶＮとＶＮＯＯの模式図である。図８（ｂ）は、第１原理計算により求めたＶＮとＶＮＯＯが共存する場合の準位の説明図である。
図８（ａ）は、窒化ガリウム中にＶＮとＶＮＯＯが共存する場合の、ＶＮとＶＮＯＯが最も近接した状態を示す。言い換えれば、１個のガリウム原子がダングリングボンドを有し、且つ、ＶＮＯＯのいずれか一方の酸素原子と結合する状態を示す。
第１原理計算によれば、図８（ｂ）に示すように、ＶＮとＶＮＯＯが共存する場合、ＶＮの準位から電子がＶＮＯＯの準位に移動した構造が安定となることが明らかとなった。この際、ＶＮにより形成されていた準位は伝導帯内に移動し、ＶＮＯＯにより形成されていた準位は価電子帯内に移動する。したがって、窒化ガリウムのバンドギャップ内の準位が消滅する。
本実施形態では、窒化ガリウム中にＶＮＯＯを設ける。ＶＮＯＯとＶＮとの相互作用、ＶＮＯＯとバリア層１６と絶縁層２２の界面のダングリングボンドとの相互作用により、窒化ガリウムのバンドギャップ内の準位が消滅する。したがって、電子のトラップが抑制される。よって、電流コラプスの抑制が可能となる。
また、ＶＮとＶＮＯＯが共存する場合、ドナー準位とアクセプタ準位が消滅することで、キャリアが相殺され、キャリア濃度が低下する。したがって、窒化ガリウムの電気抵抗率が大きくなる。
窒化ガリウム中のＶＮの量は、１×１０１８ｃｍ−３以上１×１０２０ｃｍ−３以下程度であると考えられる。ＶＮＯＯと複合体を形成しない余剰のＶＮが存在すると、残存したＶＮのバンドギャップ中の準位により、電流コラプス、閾値電圧の変動が生じる恐れがある。
余剰のＶＮ生じないようにする観点から、高抵抗領域１６ｂ中の酸素の濃度は２×１０１９ｃｍ−３以上であることが望ましく、２×１０２０ｃｍ−３以上であることがより望ましい。
また、ゲート電極２８直下での電子のトラップが抑制されることにより、閾値電圧の変動が抑制される。
図９は、本実施形態の半導体装置の製造方法の作用を示す図である。
窒化ガリウム中に、図９（ａ）に示すようなＶＮが存在すると仮定する。図９（ｂ）に示すように、酸素雰囲気中での熱処理により窒化ガリウムに２個の酸素を酸素分子の状態で供給する。
図９（ｃ）に示すように、酸素分子はＶＮに導入されＶＮＯＯを形成する。言い換えれば、窒化ガリウムの窒素原子の格子位置に２個の酸素原子が導入される。２個の酸素原子のそれぞれが、２個のガリウムと結合する。
第１原理計算によれば、ＶＮＯＯとＶＮとが近接することで系のエネルギーが小さくなり、安定な構造となる。したがって、図９（ｄ）に示すように、熱処理によりＶＮＯＯとＶＮが近接した構造が形成される。具体的には、例えば、１個のガリウム原子がダングリングボンドを有し、且つ、ＶＮＯＯのいずれか一方の酸素原子と結合する構造が形成される。
以上、図６〜図９では、窒化物半導体層を構成する窒素原子以外の原子である原子Ｘがガリウムである場合を例に説明した。すなわち、窒化物半導体層が窒化ガリウムである場合を例に説明した。しかし、窒化ガリウムのガリウム原子の一部或いは全部がアルミニウム又はインジウムで置換されたその他のＧａＮ系半導体であっても、窒化ガリウムと同様の作用が生じる。すなわち、原子Ｘがアルミニウム又はインジウムであっても原子Ｘがガリウムである場合と同様の作用が生じる。
本実施形態において、ＶＮＯＯを形成する際の、酸素雰囲気中の熱処理は、実質的に窒化アルミニウムガリウムが酸化されない条件で行われることが望ましい。具体的には、バリア層１６上に絶縁層２２を形成した後、酸素を含有する雰囲気中、バリア層１６の酸化量が１ｎｍ以下となる条件で熱処理を行う。
熱処理により窒化アルミニウムガリウムの酸化が進行しないように、バリア層１６上に絶縁層２２を形成した後に熱処理を行う。バリア層１６を直接、酸素雰囲気中に晒すと、バリア層１６の表面が酸化されるからである。
また、熱処理の雰囲気中には酸素分子が含まれることが望ましい。バリア層１６に酸素が、２個の酸素原子がペアとなる酸素分子として供給されることにより、ＶＮＯＯ構造が容易に形成されるからである。
例えば、プラズマ状態の酸素がバリア層１６に供給される場合、酸素原子が単体で供給される。このため、同一の窒素原子の格子位置に２個の酸素原子を導入することが困難である。
窒素原子の格子位置に１個の酸素原子が存在する構造（以下、ＶＮＯとも表記）は、窒化物半導体中でドナーとして機能する。したがって、ＶＮと共存した場合でもドナー同士の共存となり、窒化物半導体の電気抵抗率が大きくなることはない。また、ＶＮとの相互作用によるバンドギャップ内の準位の低減も生じない。
熱処理の温度は、４００℃以上１０５０℃以下であることが望ましい。上記範囲を上回ると、バリア層１６上に絶縁層２２を設けてもバリア層１６の窒化アルミニウムガリウムが酸化される恐れがある。また、上記範囲を上回ると、酸素分子が酸素原子に乖離してバリア層１６に供給され、ＶＮＯＯの形成が困難となる。窒化アルミニウムガリウムが酸化されたり、酸素分子が酸素原子に乖離してバリア層１６に供給されたりする場合、ＶＮＯＯに代えてＶＮＯが形成されやすくなる。
熱処理の温度が、上記範囲を下回ると、酸素が絶縁層２２を拡散しない恐れがある。熱処理の温度は、５５０℃以上９００℃以下であることがより望ましい。
酸素雰囲気中の熱処理の後に、１００℃未満の低温にて酸素プラズマを含む処理、例えば、室温（２０℃）でのオゾン（Ｏ３）処理を行うことで、より安定なＶＮＯＯ構造を形成することが可能である。これは、ＶＮＯ構造が残留していた場合に、ＶＮＯＯ構造へと進めることが出来るためである。それに伴い、一部の窒素を放出して、高抵抗化に必要なＶＮ構造が生成されることになる。よって、酸素雰囲気中の熱処理の後に低温のオゾン処理を行うことが望ましい。
図１０は、本実施形態の変形例の説明図である。図１０（ａ）は、ＶＮＯＯとＶＮＯとが共存する場合の模式図、図１０（ｂ）は、ＶＮＯＯと窒化ガリウムのガリウム位置にシリコン原子が存在する構造が共存する場合の模式図である。
ＶＮＯは、窒化物半導体中でドナーとして機能する。第１原理計算によれば、図１０（ａ）のように、ＶＮＯＯとＶＮＯとが共存する場合も、ＶＮＯＯとＶＮが共存する場合と同様、相互作用によりバンドギャップ内の準位が消滅する。
また、窒素原子の格子位置に、酸素原子と同様、２価のイオウ（Ｓ）原子、セレン（Ｓｅ）原子、及び、テルル（Ｔｅ）原子から選ばれる原子のいずれか１個が存在する構造も、ＶＮＯＯと共存することでＶＮと同様の作用及び効果を発現する。
窒化ガリウムのガリウム位置にシリコン原子が存在する構造は、窒化物半導体中でドナーとして機能する。また、第１原理計算によれば、図１０（ｂ）のように、ＶＮＯＯと窒化ガリウムのガリウム位置にシリコン原子が存在する構造とが共存する場合も、ＶＮＯＯとＶＮが共存する場合と同様、相互作用によりバンドギャップ内の準位が消滅する。
また、窒化ガリウムのガリウム位置に、シリコン原子と同様、ゲルマニウム（Ｇｅ）原子、チタン（Ｔｉ）原子、ジルコニウム（Ｚｒ）原子、ハフニウム（Ｈｆ）原子、及び、鉄（Ｆｅ）原子のいずれ１個が存在する構造も、ＶＮＯＯと共存することでＶＮと同様の作用・効果を発現する。
イオウ（Ｓ）原子、セレン（Ｓｅ）原子、テルル（Ｔｅ）原子、シリコン（Ｓｉ）原子、ゲルマニウム（Ｇｅ）原子、チタン（Ｔｉ）原子、ジルコニウム（Ｚｒ）原子、ハフニウム（Ｈｆ）原子、鉄（Ｆｅ）原子等は、例えば、イオン注入や堆積膜からの固相拡散によりバリア層１６に導入することが可能である。
本実施形態の半導体装置及び半導体装置の製造方法によれば、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。よって、信頼性の向上した半導体装置が実現できる。
（第２の実施形態）
本実施形態の半導体装置の製造方法は、熱処理の後、第１の絶縁層を剥離し、窒化物半導体層上に第２の絶縁層を形成する点以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１１〜図１４は、本実施形態の製造途中の半導体装置の模式断面図である。
まず、基板１０上に、バッファ層１２、チャネル層１４、バリア層１６を成長させるまでは、第１の実施形態と同様である。
次に、バリア層１６上に、絶縁層（第１の絶縁層）２１を形成する（図１１）。絶縁層２１は、例えば、ＣＶＤ法により形成される酸化シリコンである。
次に、酸素を含有する雰囲気中、バリア層１６の酸化量が１ｎｍ以下となる条件で熱処理を行う。バリア層１６の酸化量が１ｎｍ以下であるか否かは、熱処理の前後で、絶縁層２１の厚さを測定することで判断できる。
熱処理の雰囲気は、例えば、ドライ酸素雰囲気である。熱処理の温度は、例えば、４００℃以上１０５０℃以下である。
熱処理により、バリア層１６の絶縁層２１側に、高抵抗領域１６ｂが形成される（図１２）。高抵抗領域１６ｂの下のバリア層１６は、高抵抗領域１６ｂよりも電気抵抗率の小さい低抵抗領域１６ａとなる。
高抵抗領域１６ｂは、バリア層１６の窒素原子の格子位置に２個の酸素原子を導入することにより形成される。例えば、バリア層１６の窒素欠陥に２個の酸素原子を導入する。絶縁層２１内に、例えば、バリア層１６中のガリウム又はアルミニウムが拡散する。
次に、絶縁層２１をウェットエッチングにより剥離する（図１３）。絶縁層２１は、高抵抗領域１６ｂが残存する条件で剥離する。
次に、高抵抗領域１６ｂ上に絶縁層（第２の絶縁層）２２を形成する（図１４）。絶縁層２２は、例えば、ＣＶＤ法により形成される酸化シリコンである。
次に、絶縁層２２上に、ｐ型層２４及びゲート電極２８を形成する。次に、バリア層１６上に、ソース電極１８及びドレイン電極２０を形成する。
以上の製造方法により、図１に示すＨＥＭＴ１００が形成される。
本実施形態の半導体装置の製造方法によれば、高抵抗領域１６ｂの形成の際に絶縁層２１中に取り込まれる不純物を、絶縁層２１の剥離により除去する。不純物は、例えば、ガリウムやアルミニウムである。ガリウムやアルミニウム等の不純物は、絶縁層中に準位を形成して電子をトラップし、デバイス特性の変動の要因となり得る。
本実施形態の半導体装置の製造方法によれば、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。また、絶縁層中からガリウムやアルミニウム等の不純物を除去することが可能となり、デバイス特性の変動を抑制することが可能となる。よって、信頼性の向上した半導体装置が実現できる。
（第３の実施形態）
本実施形態の半導体装置は、ｐ型層が窒化物半導体層に接すること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１５は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
ＨＥＭＴ（半導体装置）２００は、ｐ型層２４がバリア層１６に接して設けられる。ｐ型層２４は、低抵抗領域１６ａに接する。ｐ型層２４は、例えば、単結晶の窒化ガリウム（ＧａＮ）である。
本実施形態の半導体装置によれば、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。よって、信頼性の向上した半導体装置が実現できる。また、ゲート絶縁層を備えないため、閾値電圧の変動が生じにくい。
（第４の実施形態）
本実施形態の半導体装置は、ゲート電極が窒化物半導体層に接すること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１６は、本実施形態の半導体装置の模式断面図である。本実施形態の半導体装置は、ＧａＮ系半導体を用いたＨＥＭＴである。
ＨＥＭＴ（半導体装置）３００は、ゲート電極２８がバリア層１６に接して設けられる。ゲート電極２８は、低抵抗領域１６ａに接する。
ゲート電極２８は、例えば、金属電極である。ゲート電極２８は、例えば、窒化チタン（ＴｉＮ）である。
ゲート電極２８とバリア層１６との間の接合は、ショットキー接合である。ＨＥＭＴ３００はノーマリーオントランジスタである。
本実施形態の半導体装置によれば、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。よって、信頼性の向上した半導体装置が実現できる。また、ゲート絶縁層を備えないため、閾値電圧の変動が生じにくい。また、構造が簡易なため、製造が容易である。
（第５の実施形態）
本実施形態の半導体装置は、バリア層に形成された溝（リセス）内にゲート電極が埋め込まれる、いわゆるゲート・リセス構造を備えること以外は、第１の実施形態と同様である。したがって、第１の実施形態と重複する内容については記述を省略する。
図１７は、本実施形態の半導体装置の模式断面図である。
ＨＥＭＴ（半導体装置）４００は、ソース電極１８とドレイン電極２０の間のバリア層１６に設けられた溝（リセス）３０の内面に、高抵抗領域１４ｂ、高抵抗領域１６ｂ及び絶縁層２２とが形成される。
溝３０の底部はチャネル層１４内に位置する。溝３０の底部の高抵抗領域１４ｂはチャネル層１４内に形成される。低抵抗領域１４ａと高抵抗領域１４ｂがチャネル層１４を形成する。
本実施形態の半導体装置によれば、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。よって、信頼性の向上した半導体装置が実現できる。
また、ゲート・リセス構造を備えることにより、ノーマリーオフトランジスタの実現が容易となる。
（第６の実施形態）
本実施形態の半導体装置は、溝（リセス）下にバリア層が存在する点で、第５の実施形態と異なっている。以下、第５の実施形態と重複する内容については記述を省略する。
図１８は、本実施形態の半導体装置の模式断面図である。
ＨＥＭＴ（半導体装置）５００は、溝３０の底部にバリア層１６が設けられる。バリア層１６は、チャネル層１４上に設けられる。溝３０の両側には、窒化物半導体の保護層１７が設けられる。保護層１７は、例えば、バリア層１６上に選択エピタキシャル成長により形成される。
チャネル層１４は、例えば、ＧａＮである。バリア層１６は、例えば、膜厚が１０ｎｍのＡｌ０．１Ｇａ０．９Ｎである。保護層１７は、例えば、膜厚が２０ｎｍのＡｌ０．２Ｇａ０．８Ｎである。
ＨＥＭＴ５００は、溝（リセス）３０の内面に、高抵抗領域１６ｂ、及び、絶縁層２２が形成される。低抵抗領域１６ａと高抵抗領域１６ｂがバリア層１６を形成する。
ソース電極１８とドレイン電極２０の間にも、絶縁層２２が形成される。また、バリア層１６と絶縁層２２との間に、低抵抗領域１７ａと高抵抗領域１７ｂが設けられる。
ＨＥＭＴ５００は、ノーマリーオフトランジスタである。ＨＥＭＴ５００の閾値を上げるため、バッファ層１２とチャネル層１４との間の少なくとも一部に、チャネル層１４よりもバンドギャップが大きいＧａＮ系半導体のバックバリア層（図示せず）を設けることも可能である。バックバリア層は、例えば、Ａｌ０．１Ｇａ０．９Ｎである。バックバリア層はＭｇなどをドープすることで、ｐ型にしても良い。
また、ＨＥＭＴ５００の閾値を上げるため、溝３０の底部にｐ型のＧａＮ系半導体のｐ型層（図示せず）を設けることも可能である。ｐ型層は、例えば、ｐ型のＧａＮである。
本実施形態の半導体装置によれば、第１の実施形態同様、バンドギャップ中の準位を低減することにより、電流コラプスの抑制が可能となる。また、バンドギャップ中の準位を低減することにより、閾値電圧の変動の抑制が可能となる。よって、信頼性の向上した半導体装置が実現できる。
（第７の実施形態）
本実施形態の電源回路及びコンピュータは、ＨＥＭＴを有する。
図１９は、本実施形態のコンピュータの模式図である。本実施形態のコンピュータは、サーバ６００である。
サーバ６００は筐体４０内に電源回路４２を有する。サーバ６００は、サーバソフトウェアを稼働させるコンピュータである。
電源回路４２は、第１の実施形態のＨＥＭＴ１００を有する。ＨＥＭＴ１００に代えて、第３乃至第６の実施形態のＨＥＭＴ２００、ＨＥＭＴ３００、ＨＥＭＴ４００、ＨＥＭＴ５００を適用しても構わない。
電源回路４２は、電流コラプスが抑制されたＨＥＭＴ１００を有することにより、高い信頼性を備える。また、サーバ６００は、電源回路４２を有することにより、高い信頼性を備える。
本実施形態によれば、高い信頼性を備える電源回路及びコンピュータが実現できる。
実施形態では、ＧａＮ系半導体層の材料としてＧａＮやＡｌＧａＮを例に説明したが、例えば、インジウム（Ｉｎ）を含有するＩｎＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮを適用することも可能である。また、ＧａＮ系半導体層の材料としてＡｌＮを適用することも可能である。
また、実施形態では、ＨＥＭＴへの適用を例に説明したが、本発明はＨＥＭＴに限らず、その他のトランジスタ又はダイオード等のデバイスに適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１４ チャネル層（窒化物半導体層、第１の半導体領域）
１６ バリア層（窒化物半導体層、第２の半導体領域）
１６ａ 低抵抗領域（第１の領域）
１６ｂ 高抵抗領域（第２の領域、領域）
２１ 絶縁層（第１の絶縁層）
２２ 絶縁層（第１の絶縁層、第２の絶縁層）
４２ 電源回路
１００ ＨＥＭＴ（半導体装置）
２００ ＨＥＭＴ（半導体装置）
３００ ＨＥＭＴ（半導体装置）
４００ ＨＥＭＴ（半導体装置）
５００ ＨＥＭＴ（半導体装置）
６００ コンピュータ

Claims (20)

  1. 窒化物半導体層と、
    前記窒化物半導体層の上の絶縁層と、
    前記窒化物半導体層内に位置する第１の領域と、
    前記窒化物半導体層内の前記第１の領域と前記絶縁層との間に位置し、前記第１の領域よりも電気抵抗率の大きい第２の領域と、
    を備える半導体装置。
  2. 前記窒化物半導体層が、第１の半導体領域と前記第１の半導体領域よりもバンドギャップの大きい第２の半導体領域を有し、
    前記第１の領域及び前記第２の領域が前記２の半導体領域内に位置する請求項１記載の半導体装置。
  3. 前記第１の半導体領域が窒化ガリウムであり、前記第２の半導体領域が窒化アルミニウムガリウムである請求項２記載の半導体装置。
  4. 前記第２の領域に、窒素原子の格子位置に存在する２個の酸素原子を有する請求項１乃至請求項３いずれか一項記載の半導体装置。
  5. 前記絶縁層が酸化シリコンを含む請求項１乃至請求項４いずれか一項記載の半導体装置。
  6. 前記窒化物半導体層がガリウム（Ｇａ）を含む請求項１乃至請求項５いずれか一項記載の半導体装置。
  7. 前記窒化物半導体層に接する第１の電極と、
    前記窒化物半導体層に接する第２の電極と、
    前記第１の電極と前記第２の電極との間に位置し、前記窒化物半導体層との間に前記絶縁層を挟むゲート電極と、を更に備える請求項１乃至請求項６いずれか一項記載の半導体装置。
  8. 窒化物半導体層と、
    前記窒化物半導体層の上の絶縁層と、
    前記窒化物半導体層内の前記絶縁層の側に位置し、窒素原子の格子位置に存在する２個の酸素原子を有する領域と、
    を備える半導体装置。
  9. 前記窒化物半導体層の結晶構造を構成する窒素原子以外の原子を原子Ｘとした場合に、前記領域中に、酸素原子と結合するボンドと、ダングリングボンドとを有する原子Ｘが存在する請求項８記載の半導体装置。
  10. 前記窒化物半導体層を構成する窒素原子以外の原子を原子Ｘとした場合に、前記領域中に、酸素原子と結合する２つのボンドを有する原子Ｘが存在する請求項８又は請求項９記載の半導体装置。
  11. 前記原子Ｘと結合する酸素原子が、前記２個の酸素原子のいずれか一方である請求項９又は請求項１０記載の半導体装置。
  12. 前記原子Ｘがガリウム（Ｇａ）原子又はアルミニウム（Ａｌ）原子である請求項９乃至請求項１１いずれか一項記載の半導体装置。
  13. 前記２個の酸素原子のいずれか一方と結合するシリコン（Ｓｉ）原子、ゲルマニウム（Ｇｅ）原子、チタン（Ｔｉ）原子、ジルコニウム（Ｚｒ）原子、ハフニウム（Ｈｆ）原子、又は、鉄（Ｆｅ）原子を有する請求項８記載の半導体装置。
  14. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備える電源回路。
  15. 請求項１乃至請求項１３いずれか一項記載の半導体装置を備えるコンピュータ。
  16. 窒化物半導体層の上に第１の絶縁層を形成し、
    酸素を含有する雰囲気中、前記窒化物半導体層の酸化量が１ｎｍ以下となる条件で熱処理を行い、
    前記窒化物半導体層に酸素を含む領域を形成する半導体装置の製造方法。
  17. 前記熱処理の温度は、４００℃以上１０５０℃以下である請求項１６記載の半導体装置の製造方法。
  18. 前記熱処理の後、前記第１の絶縁層を剥離し、
    前記窒化物半導体層の上に第２の絶縁層を形成する請求項１６又は請求項１７記載の半導体装置の製造方法。
  19. 前記熱処理により、前記窒化物半導体層の窒素原子の格子位置に２個の酸素原子を導入する請求項１６乃至請求項１８いずれか一項記載の半導体装置の製造方法。
  20. 前記雰囲気中に酸素分子が含まれる請求項１６乃至請求項１９いずれか一項記載の半導体装置の製造方法。







JP2016144516A 2016-07-22 2016-07-22 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法 Active JP6659488B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016144516A JP6659488B2 (ja) 2016-07-22 2016-07-22 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US15/430,739 US10079285B2 (en) 2016-07-22 2017-02-13 Semiconductor device, power circuit, computer, and method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016144516A JP6659488B2 (ja) 2016-07-22 2016-07-22 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018014456A true JP2018014456A (ja) 2018-01-25
JP6659488B2 JP6659488B2 (ja) 2020-03-04

Family

ID=60988782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016144516A Active JP6659488B2 (ja) 2016-07-22 2016-07-22 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10079285B2 (ja)
JP (1) JP6659488B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10256308B1 (en) 2017-11-22 2019-04-09 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
JP2019153725A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US10497572B2 (en) 2018-02-22 2019-12-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device
US20220037518A1 (en) 2020-07-31 2022-02-03 Taiwan Semiconductor Manufacturing Co., Ltd. Gallium Nitride-Based Device with Step-Wise Field Plate and Method Making the Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2013235986A (ja) * 2012-05-09 2013-11-21 Sharp Corp スイッチング素子及びスイッチング素子の製造方法
JP2013251544A (ja) * 2012-05-30 2013-12-12 Triquint Semiconductor Inc その場バリア酸化法と構成
JP2015207586A (ja) * 2014-04-17 2015-11-19 富士通株式会社 放熱装置、電子機器、基地局装置
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4821093A (en) * 1986-08-18 1989-04-11 The United States Of America As Represented By The Secretary Of The Army Dual channel high electron mobility field effect transistor
US6162692A (en) * 1998-06-26 2000-12-19 Advanced Micro Devices, Inc. Integration of a diffusion barrier layer and a counter dopant region to maintain the dopant level within the junctions of a transistor
US5904517A (en) * 1998-07-08 1999-05-18 Advanced Micro Devices, Inc. Ultra thin high K spacer material for use in transistor fabrication
US20010015437A1 (en) * 2000-01-25 2001-08-23 Hirotatsu Ishii GaN field-effect transistor, inverter device, and production processes therefor
JP4186032B2 (ja) * 2000-06-29 2008-11-26 日本電気株式会社 半導体装置
KR100399952B1 (ko) * 2001-11-16 2003-09-29 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
KR20030040865A (ko) * 2001-11-16 2003-05-23 주식회사 하이닉스반도체 암전류를 감소시키기 위한 이미지센서의 제조 방법
WO2003071607A1 (fr) * 2002-02-21 2003-08-28 The Furukawa Electric Co., Ltd. Transistor a effet de champ gan
JP4847677B2 (ja) * 2003-10-28 2011-12-28 富士通株式会社 化合物半導体装置の製造方法
JP2005197547A (ja) * 2004-01-09 2005-07-21 Elpida Memory Inc 半導体装置の製造方法
JP4870908B2 (ja) * 2004-01-23 2012-02-08 エルピーダメモリ株式会社 半導体装置の製造方法
JP2006086398A (ja) * 2004-09-17 2006-03-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7972915B2 (en) * 2005-11-29 2011-07-05 The Hong Kong University Of Science And Technology Monolithic integration of enhancement- and depletion-mode AlGaN/GaN HFETs
US7932539B2 (en) * 2005-11-29 2011-04-26 The Hong Kong University Of Science And Technology Enhancement-mode III-N devices, circuits, and methods
JP4181195B2 (ja) * 2006-09-14 2008-11-12 株式会社東芝 絶縁膜、およびそれを用いた半導体装置
KR20080046097A (ko) * 2006-11-21 2008-05-26 삼성코닝정밀유리 주식회사 화합물 반도체 기판 및 그 전기적 특성 제어 방법
JP2009176808A (ja) * 2008-01-22 2009-08-06 Elpida Memory Inc 半導体装置の製造方法
KR101067124B1 (ko) * 2009-09-08 2011-09-22 삼성전기주식회사 반도체 소자 및 그 제조 방법
JP5495069B2 (ja) * 2011-05-17 2014-05-21 古河電気工業株式会社 半導体素子及びその製造方法
JP5751074B2 (ja) * 2011-08-01 2015-07-22 富士通株式会社 半導体装置及び半導体装置の製造方法
KR101256466B1 (ko) * 2012-02-06 2013-04-19 삼성전자주식회사 질화물계 이종접합 반도체 소자 및 그 제조 방법
JP5656930B2 (ja) 2012-07-05 2015-01-21 古河電気工業株式会社 窒化物系化合物半導体素子
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR102007402B1 (ko) * 2012-08-06 2019-08-05 엘지이노텍 주식회사 발광소자
JP6056435B2 (ja) * 2012-12-07 2017-01-11 ソニー株式会社 半導体装置
US9245991B2 (en) * 2013-08-12 2016-01-26 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device, high electron mobility transistor (HEMT) and method of manufacturing
JP6561367B2 (ja) * 2014-02-26 2019-08-21 学校法人 名城大学 ｎｐｎ型窒化物半導体発光素子の製造方法
JP6478752B2 (ja) * 2015-03-24 2019-03-06 株式会社東芝 半導体装置及びその製造方法
JP6444789B2 (ja) * 2015-03-24 2018-12-26 株式会社東芝 半導体装置及びその製造方法
US9812562B1 (en) * 2016-06-03 2017-11-07 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure, HEMT structure and method of forming the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011210750A (ja) * 2010-03-26 2011-10-20 Nec Corp 電界効果トランジスタ、電界効果トランジスタの製造方法、および電子装置
JP2013235986A (ja) * 2012-05-09 2013-11-21 Sharp Corp スイッチング素子及びスイッチング素子の製造方法
JP2013251544A (ja) * 2012-05-30 2013-12-12 Triquint Semiconductor Inc その場バリア酸化法と構成
JP2015207586A (ja) * 2014-04-17 2015-11-19 富士通株式会社 放熱装置、電子機器、基地局装置
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10388742B2 (en) 2016-07-22 2019-08-20 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US11101355B2 (en) 2016-07-22 2021-08-24 Kabushiki Kaisha Toshiba Semiconductor device, power circuit, and computer
US10256308B1 (en) 2017-11-22 2019-04-09 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
US10535744B2 (en) 2017-11-22 2020-01-14 Kabushiki Kaisha Toshiba Semiconductor device, power supply circuit, and computer
US10497572B2 (en) 2018-02-22 2019-12-03 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
JP2019153725A (ja) * 2018-03-06 2019-09-12 株式会社東芝 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ
US10566451B2 (en) 2018-03-06 2020-02-18 Kabushiki Kaisha Toshiba Semiconductor device, semiconductor device manufacturing method, power supply circuit, and computer

Also Published As

Publication number Publication date
US10079285B2 (en) 2018-09-18
JP6659488B2 (ja) 2020-03-04
US20180026107A1 (en) 2018-01-25

Similar Documents

Publication Publication Date Title
JP6659488B2 (ja) 半導体装置、電源回路、コンピュータ、及び半導体装置の製造方法
US9620599B2 (en) GaN-based semiconductor transistor
JP6661562B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6174874B2 (ja) 半導体装置
JP5848680B2 (ja) 半導体装置および半導体装置の製造方法
US9601608B2 (en) Structure for a gallium nitride (GaN) high electron mobility transistor
JP6848020B2 (ja) 半導体装置、電源回路、及び、コンピュータ
JP6591169B2 (ja) 半導体装置及びその製造方法
JP6567468B2 (ja) 半導体装置、電源回路、及び、コンピュータ
US11101355B2 (en) Semiconductor device, power circuit, and computer
JP2011198837A (ja) 半導体装置およびその製造方法
JP2023001273A (ja) 窒化物半導体装置
CN107068748B (zh) 半导体功率元件
US10497572B2 (en) Method for manufacturing semiconductor device
JP2015106627A (ja) 半導体積層基板
JP6530210B2 (ja) 半導体装置及びその製造方法
US10535744B2 (en) Semiconductor device, power supply circuit, and computer
US20170271493A1 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180905

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200206

R151 Written notification of patent or utility model registration

Ref document number: 6659488

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151