JPWO2020188862A1 - 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 - Google Patents

炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 Download PDF

Info

Publication number
JPWO2020188862A1
JPWO2020188862A1 JP2021506137A JP2021506137A JPWO2020188862A1 JP WO2020188862 A1 JPWO2020188862 A1 JP WO2020188862A1 JP 2021506137 A JP2021506137 A JP 2021506137A JP 2021506137 A JP2021506137 A JP 2021506137A JP WO2020188862 A1 JPWO2020188862 A1 JP WO2020188862A1
Authority
JP
Japan
Prior art keywords
region
silicon carbide
well region
semiconductor device
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021506137A
Other languages
English (en)
Other versions
JP7138770B2 (ja
Inventor
宗隆 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2020188862A1 publication Critical patent/JPWO2020188862A1/ja
Application granted granted Critical
Publication of JP7138770B2 publication Critical patent/JP7138770B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素半導体装置は、炭化珪素で構成される半導体基板（１０）上に形成されたｎ型のドリフト層（２０）と、ドリフト層（２０）の表層部に形成されたｐ型のウェル領域（３０）と、ウェル領域（３０）の表層部に形成されたｎ型のソース領域（４０）と、ソース領域（４０）、ウェル領域（３０）およびドリフト層（２０）に接するように形成されたゲート絶縁膜（５０）と、ゲート絶縁膜（５０）上に形成されたゲート電極（６０）とを備える。当該炭化珪素半導体装置は、ウェル領域（３０）とゲート絶縁膜（５０）との界面からウェル領域（３０）側へ向けて予め定められた厚さの領域に酸素を含有する。

Description

本発明は、炭化珪素で構成される炭化珪素半導体装置およびその製造方法、ならびにそれを用いた電力変換装置に関するものである。
炭化珪素を用いて形成された絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ：Metal-Oxide-Semiconductor Field-Effect-Transistor）では、ゲート絶縁膜と半導体層との界面に電気的欠陥が多く存在するために、チャネル抵抗が高くなるという課題がある。そのため、例えば、ゲート絶縁膜と半導体層との界面近傍に窒素を導入することによって、チャネル抵抗を下げるなどの対策が考えられている（例えば、下記の非特許文献１）。
その一方で、ＭＯＳＦＥＴのゲート絶縁膜と半導体層との界面の窒素濃度を高めると、一般的にＭＯＳＦＥＴの閾値電圧が低下することが知られている。ＭＯＳＦＥＴの閾値電圧が低下すると、ノーマリーオフのデバイスとして使用した場合に、オフ時に電流が流れて誤動作するなど、ＭＯＳＦＥＴの動作の信頼性が低下するという問題が生じる。
また、炭化珪素の半導体層上にゲート絶縁膜を形成する方法として、半導体層にイオン種をイオン注入することで珪素と炭素との結合を切り、結合が切れた炭素を酸化した後、結合の切れた珪素を酸化してゲート絶縁膜（ゲート酸化膜）を形成する、という方法がある（例えば、下記の特許文献１）。この方法によれば、炭素含有量が少なく、かつ膜厚が薄いゲート絶縁膜を形成でき、ノーマリーオフに適した炭化珪素半導体装置を製造することができる。
特開平１１−２７４４８７号公報
K. Ueno, T. Oikawa, "Counter-doped MOSFET's of 4H-SiC", IEEE Electron Device Lett., vol. 20, pp. 624-626, Dec. 1999.
非特許文献１および特許文献２の方法で形成されるＭＯＳＦＥＴでは、閾値電圧を高く設定するとチャネル抵抗が増加する。そのため、ＭＯＳＦＥＴのオン抵抗を低くすることと閾値電圧を高くすることの両立が困難である。
本発明は以上のような課題を解決するためになされたものであり、オン抵抗の増大を抑えつつ、閾値電圧を高く設定することが可能な炭化珪素半導体装置を提供することを目的とする。
本発明に係る炭化珪素半導体装置は、炭化珪素で構成される半導体基板と、前記半導体基板上に形成されたｎ型の炭化珪素で構成されるドリフト層と、前記ドリフト層の表層部に形成されたｐ型のウェル領域と、前記ウェル領域の表層部に前記ドリフト層から離間して形成されたｎ型のソース領域と、前記ソース領域、前記ウェル領域および前記ドリフト層に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ウェル領域と対向するように形成されたゲート電極と、前記ソース領域に接続されたソース電極と、を備え、前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて予め定められた厚さの領域に酸素を含有する。
本発明によれば、炭化珪素半導体装置のオン抵抗の増大を抑制しつつ、閾値電圧を高くすることができる。よって、低損失で信頼性の高い炭化珪素半導体装置を得ることができる。
本発明の実施の形態１に係る炭化珪素半導体装置の断面模式図である。 本発明の実施の形態１に係る炭化珪素半導体装置のチャネル領域における深さ方向に対する酸素の濃度分布およびｐ型不純物の濃度分布を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置のチャネル領域の深さ方向の酸素の濃度分布図である。 本発明の実施の形態１に係る炭化珪素半導体装置のチャネル領域の深さ方向の酸素とｐ型不純物の濃度分布図である。 本発明の実施の形態１に係る炭化珪素半導体装置のチャネル領域の深さ方向の酸素の濃度分布図である。 本発明の実施の形態１に係る炭化珪素半導体装置のＩｄ−Ｖｇ特性図である。 本発明の実施の形態１に係る炭化珪素半導体装置の閾値電圧とチャネル抵抗値の関係を示す図である。 本発明の実施の形態１の炭化珪素半導体装置に対する比較例の炭化珪素半導体装置の閾値電圧とチャネル抵抗値の関係を示す図である。 本発明の実施の形態１の炭化珪素半導体装置の閾値電圧とチャネル抵抗値の関係を示す図である。 本発明の実施の形態１に係る炭化珪素半導体装置の閾値電圧とオン抵抗値の関係を示す図である。 本発明の実施の形態２に係る炭化珪素半導体装置の断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の断面模式図である。 本発明の実施の形態２に係る炭化珪素半導体装置の断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面模式図である。 本発明の実施の形態３に係る炭化珪素半導体装置の製造方法を説明する断面模式図である。 本発明の実施の形態４に係る電力変換装置の構成を示す模式図である。
以下、図面を参照しつつ本発明の実施の形態について説明する。なお、図面は模式的なものであり、図面に示されている要素の位置やサイズは、必ずしも正確なものではなく、適宜変更され得る。また、各図面においては同様の機能を有する要素には同一符号を付しており、以下ではそれらの重複する説明は省略する。
＜実施の形態１＞
図１は、実施の形態１に係る炭化珪素半導体装置である炭化珪素ＭＯＳＦＥＴ（ＳｉＣ−ＭＯＳＦＥＴ）の断面模式図である。
実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴは、ｎ型で低抵抗な炭化珪素で構成される半導体基板１０を用いて形成されている。半導体基板１０の表面上には、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の表層部には、ｐ型の炭化珪素で構成されるウェル領域３０が複数形成されている。以下、ドリフト層２０においてウェル領域３０に挟まれた領域を「接合領域２２」という。
各ウェル領域３０の表層部には、接合領域２２から離間した位置（すなわちウェル領域３０の内側の位置）に、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、各ウェル領域３０の表層部におけるソース領域４０のさらに内側には、ｐ型で低抵抗な炭化珪素で構成されるコンタクト領域３２が形成されている。すなわち、ウェル領域３０の表層部において、ソース領域４０は、接合領域２２とコンタクト領域３２との間に位置している。
ドリフト層２０の表面上には、ウェル領域３０およびソース領域４０の表面を覆うように、ゲート絶縁膜５０が形成されている。ゲート絶縁膜５０上には、少なくとも接合領域２２とソース領域４０との間のウェル領域３０の上方に、ゲート電極６０が形成されている。すなわち、接合領域２２とソース領域４０との間のウェル領域３０の部分は、ゲート絶縁膜５０を介してゲート電極６０と対向しており、その部分の表層部が、ＳｉＣ−ＭＯＳＦＥＴのオン時にチャネルが形成されるチャネル領域となる。
チャネル領域となるウェル領域３０の表層部とゲート絶縁膜５０との界面には、窒素が添加されてもよい。本実施の形態では、この界面に窒素を高濃度に添加するものとし、その窒素濃度は１×１０２０ｃｍ−３以上である。
ゲート電極６０上には層間絶縁膜５５が形成され、層間絶縁膜５５の上にソース電極７０が形成されている。層間絶縁膜５５には、ソース領域４０およびコンタクト領域３２の表面に達するコンタクトホールが形成されており、ソース電極７０は、当該コンタクトホールを通してソース領域４０およびコンタクト領域３２に接続している。半導体基板１０の裏面、すなわちドリフト層２０とは反対側の面には、ドレイン電極８０が形成されている。
ここで、実施の形態１のＳｉＣ−ＭＯＳＦＥＴでは、ウェル領域３０とゲート絶縁膜５０との界面からウェル領域３０側へ向けて予め定められた厚さの領域に酸素が添加されている。酸素は少なくともチャネル領域となるウェル領域３０の表層部に添加されればよいが、ドリフト層２０の接合領域２２の少なくとも一部にも酸素が添加されていてもよい。接合領域２２に添加された酸素はｎ型不純物として働き、接合領域２２の低抵抗化に寄与する。実施の形態１では、図１のように、ドリフト層２０（接合領域２２）、ウェル領域３０、ソース領域４０およびコンタクト領域３２におけるゲート絶縁膜５０側の表層部に、酸素を含有する酸素含有領域９０が設けられている。
図２は、実施の形態１に係るＳｉＣ−ＭＯＳＦＥＴのチャネル領域における深さ方向に対する酸素の濃度分布およびｐ型不純物の濃度分布を示す図である。図２において、実線が酸素の濃度分布であり、破線がアルミニウム（Ａｌ）などのｐ型不純物の濃度分布である。
図２に示すように、酸素はウェル領域３０の表面側に高濃度で分布しており、ウェル領域３０の表面近傍では、酸素がｐ型不純物よりも高濃度である。酸素の濃度ピークは、ウェル領域３０内に存在する。酸素は、少なくともウェル領域３０とゲート絶縁膜５０との界面から１０ｎｍ以内のウェル領域３０内に分布している。なお、ウェル領域３０とゲート絶縁膜５０との界面は、炭素の濃度が体積密度でドリフト層２０などの炭化珪素の層より半減する位置として定義する。
酸素の不純物濃度プロフファイルの具体例を図３に示す。図３において、酸素のピーク濃度は１．５×１０１９ｃｍ−３であり、ウェル領域３０とゲート絶縁膜５０との界面からおよそ３００ｎｍの深さにかけて１×１０１７ｃｍ−３以上の濃度で酸素が存在する。ウェル領域３０とゲート絶縁膜５０との界面における酸素濃度はおよそ１．５×１０１９ｃｍ−３であり、ドリフト層２０のｎ型不純物濃度よりも高い。
図４に、酸素およびｐ型不純物の不純物濃度プロファイルの具体例を示す。ｐ型不純物のピーク濃度は４×１０１８ｃｍ−３であり、ウェル領域３０とゲート絶縁膜５０との界面からおよそ８５０ｎｍにかけて１×１０１６ｃｍ−３以上の濃度のｐ型不純物が存在する。ウェル領域３０とゲート絶縁膜５０との界面からおよそ１２０ｎｍ以下の領域では、いずれの位置においても酸素濃度がｐ型不純物濃度よりも高い。ゲート絶縁膜５０とウェル領域３０との界面では、酸素濃度がおよそ１．５×１０１９ｃｍ−３であり、ｐ型不純物濃度よりも高い。ウェル領域３０とゲート絶縁膜５０との界面からウェル領域３０側へ３０ｎｍ離れた領域における酸素濃度は６．３×１０１８ｃｍ−３である。ウェル領域３０とゲート絶縁膜５０との界面からウェル領域３０側へ３０ｎｍ以上離れた領域において、酸素の濃度がウェル領域３０のｐ型不純物濃度より高い領域が存在する。また、ドリフト層２０のｎ型不純物濃度は１×１０１４ｃｍ−３〜１×１０１７ｃｍ−３の範囲であり、ウェル領域３０とゲート絶縁膜５０との界面からウェル領域側へ３０ｎｍ以上離れた領域において、酸素濃度がドリフト層２０のｎ型不純物濃度より高い領域が存在する。
次に、実施の形態１に係る炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの製造方法について説明する。
まず、表面（第１主面）の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０を用意する。そして、半導体基板１０の上に、化学気相堆積（ＣＶＤ：Chemical Vapor Deposition）法により、ｎ型の炭化珪素からなるドリフト層２０をエピタキシャル成長させる。ドリフト層２０の不純物濃度は１×１０１４ｃｍ−３以上１×１０１７ｃｍ−３以下、ドリフト層２０の厚さは５μｍ以上２００μｍ以下とする。
続いて、ドリフト層２０の表面上に、フォトレジスト等により、ウェル領域３０の形成領域が開口された注入マスクを形成し、当該注入マスクを介してドリフト層２０にｐ型の不純物であるアルミニウム（Ａｌ）をイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない範囲で、０．５〜３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、ドリフト層２０のｎ型不純物濃度より高い濃度で、１×１０１５ｃｍ−３以上１×１０１９ｃｍ−３以下の範囲とする。その後、注入マスクを除去する。本工程によりＡｌがイオン注入された領域がウェル領域３０となる。
次に、ドリフト層２０の表面上に、フォトレジスト等により、ソース領域４０の形成領域が開口された注入マスクを形成し、当該注入マスクを介してドリフト層２０にｎ型の不純物である窒素（Ｎ）をイオン注入する。このとき、Ｎのイオン注入深さはウェル領域３０の厚さより浅くする。また、イオン注入したＮの不純物濃度は、ウェル領域３０のｐ型の不純物濃度を超える範囲で、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下の範囲とする。本工程でＮが注入された領域のうち、ｎ型を示す領域がソース領域４０となる。
その後、ドリフト層２０の表面上に、フォトレジスト等により、コンタクト領域３２の形成領域が開口された注入マスクを形成し、当該注入マスクを介してドリフト層２０にｐ型の不純物であるＡｌをイオン注入する。このとき、Ａｌのイオン注入の深さはドリフト層２０の厚さを超えない０．５から３μｍ程度とする。また、イオン注入されたＡｌの不純物濃度は、ドリフト層２０のｎ型不純物濃度およびウェル領域３０のｐ型不純物濃度より高い範囲で、１×１０１８ｃｍ−３以上１×１０２１ｃｍ−３以下の範囲とする。その後、注入マスクを除去する。本工程によりＡｌイオン注入された領域がコンタクト領域３２となる。
次に、ウェル領域３０、ソース領域４０を含むドリフト層２０の表面から予め定められた深さまでに酸素（Ｏ）をイオン注入する。本工程により酸素が注入された領域が酸素含有領域９０となる。酸素は少なくともチャネル領域となるウェル領域３０の表層部に添加されればよいため、この酸素のイオン注入は、ウェル領域３０、ソース領域４０を含むドリフト層２０上の一部が開口された注入マスクを介して行われてもよい。例えば、ウェル領域３０を形成するためのｐ型不純物のイオン注入に引き続いて、当該ｐ型不純物のイオン注入に用いた注入マスクを使用して、酸素のイオン注入を行ってもよい。
続いて、ドリフト層２０、ウェル領域３０、ソース領域４０、コンタクト領域３２および酸素含有領域９０が形成された半導体基板１０に対し、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００〜１９００℃の温度で、３０秒〜１時間のアニールを行う。このアニールにより、各領域にイオン注入されたイオンが電気的に活性化する。
次に、ウェル領域３０、ソース領域４０を含むドリフト層２０の表面を熱酸化することで、ドリフト層２０の表面にゲート絶縁膜５０である酸化珪素膜を形成する。また、ゲート絶縁膜５０形成時には、ゲート絶縁膜５０とチャネル領域との界面の欠陥を低減するために、窒素を含むガス中での窒化処理を合わせて行う。
ここで、ゲート絶縁膜５０の形成後における酸素含有領域９０の深さは、１００ｎｍ以上８００ｎｍ以下とし、例えば３００ｎｍ程度である。また、酸素含有領域９０の酸素の濃度は、ピーク値で１×１０１７ｃｍ−３以上２×１０２１ｃｍ−３以下とし、例えば１×１０１９ｃｍ−３である。ウェル領域３０に含まれる酸素の面密度（総ドーズ量）は、１×１０１１ｃｍ−２以上１×１０１７ｃｍ−２以下とし、１×１０１２ｃｍ−２以上５×１０１５ｃｍ−２以下が望ましく、８×１０１２ｃｍ−２以上３×１０１４ｃｍ−２以下がさらに望ましい。
図５に示すように、ゲート絶縁膜５０の形成に伴ってウェル領域３０へ拡散する酸素の濃度は、ウェル領域３０とゲート絶縁膜５０との界面から離れると急峻に小さくなる。それに対し、イオン注入で導入した酸素は、ウェル領域３０内の広域に分布する。例えば、イオン注入で導入した酸素の濃度は、ウェル領域３０とゲート絶縁膜５０との界面からウェル領域３０側へ向けて１５ｎｍの厚さの領域内における酸素濃度が１×１０１８ｃｍ−３以上となる。
ゲート絶縁膜５０を形成した後、ゲート絶縁膜５０の上に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法により形成し、これをパターニングすることにより、ゲート電極６０を形成する。このとき、ゲート電極６０と酸素を含むウェル領域３０とが容量結合するように、ゲート電極６０は、酸素を含むウェル領域３０とゲート絶縁膜５０を介して対向して配設される。本実施の形態のＳｉＣ−ＭＯＳＦＥＴはプレーナゲート型であり、ゲート電極６０は、酸素を含むウェル領域３０の直上に配設される。
次に、ゲート電極６０を覆うように、酸化珪素からなる層間絶縁膜５５を減圧ＣＶＤ法により形成する。そして、層間絶縁膜５５にソース領域４０およびコンタクト領域３２に達するコンタクトホールを形成し、層間絶縁膜５５の上に、コンタクトホールを通してソース領域４０およびコンタクト領域３２に接続するソース電極７０を形成する。また、半導体基板１０の裏面（第２主面）に、半導体基板１０に接続するドレイン電極８０を形成する。以上の工程により、図１に示した実施の形態１のＳｉＣ−ＭＯＳＦＥＴが完成する。
実施の形態１では、イオン注入した酸素の活性化アニールを、ｐ型不純物としてイオン注入したＡｌやｎ型不純物としてイオン注入したＮなどの活性化アニールと同時に行ったが、それぞれ別の工程で行ってもよい。また、酸素の注入とＡｌ、Ｎの注入の順序はどちらが先でもよい。また、実施の形態１では酸素をイオン注入により添加したが、酸素の点か方法はこれに限られず、例えば、ドリフト層２０のエピタキシャル成長時に酸素を添加してもよい。
ここで、実施の形態１の炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの電気的特性について説明する。図６は、実施の形態１のＳｉＣ−ＭＯＳＦＥＴのゲート電圧とドレイン電流との関係（Ｉｄ−Ｖｇ特性）を、酸素を添加していない従来構造のＳｉＣ−ＭＯＳＦＥＴと比較して示したグラフである。図６のグラフにおいて、横軸はゲート電圧であり、縦軸はドレイン電流である。また、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの特性を実線で示し、従来構造のＳｉＣ−ＭＯＳＴＥＴの特性を破線で示している。図６から、実施の形態１のＳｉＣ−ＭＯＳＴＥＴでは、従来構造のＳｉＣ−ＭＯＳＴＥＴに比べて、閾値電圧が高くなり、且つ、ドレイン電流が増加していることが分かる。
図７は、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの閾値電圧（Ｖｔｈ）とチャネル抵抗値との関係を、酸素を添加していない従来構造のＳｉＣ−ＭＯＳＴＥＴと比較して示したグラフである。図７のグラフにおいて、横軸は閾値電圧であり、縦軸はチャネル抵抗値である。また、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの特性を白丸で示し、従来構造のＳｉＣ−ＭＯＳＴＥＴの特性を黒丸で示している。また、図７のグラフには、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの特性を示す白丸が複数描かれており、破線矢印の方向に沿って、添加する酸素の濃度が増加している。
図７から、実施の形態１のＳｉＣ−ＭＯＳＴＥＴは、添加する酸素の濃度が低いときは従来構造のＳｉＣ−ＭＯＳＴＥＴと同等の特性を示すが、添加する酸素の濃度が増加するにつれて、閾値電圧が高くなり、且つ、チャネル抵抗値が低下することが分かる。このように、実施の形態１のＳｉＣ−ＭＯＳＴＥＴでは、添加する酸素の濃度によって、閾値電圧を制御できる。
図８は、従来構造のＳｉＣ−ＭＯＳＴＥＴの閾値電圧（Ｖｔｈ）とチャネル抵抗値との関係を示すグラフであり、チャネル領域の表層部に添加する窒素の濃度を変化させた場合の特性の変化を示している。図８のグラフでは、チャネル領域の表層部に窒素を添加していないＳｉＣ−ＭＯＳＴＥＴの特性を黒丸で示し、チャネル領域の表層部に窒素を添加したＳｉＣ−ＭＯＳＴＥＴの特性を白丸で示しており、破線矢印の方向に沿って、添加された窒素の濃度が増加している。
図８から、チャネル領域の表層部に窒素を添加すると、チャネル抵抗が低下するものの、閾値電圧も低下することが分かる。よって、チャネル領域の表層部に窒素を添加したＳｉＣ−ＭＯＳＴＥＴを、ゲート電圧が０Ｖのときオフになるノーマリーオフのデバイスとして使用する場合に、オフ電圧（０Ｖ）をゲート電極に印加しても、ＳｉＣ−ＭＯＳＦＥＴが十分にオフにならないという問題が生じるおそれがある。
それに対し、実施の形態１のＳｉＣ−ＭＯＳＦＥＴでは、図７に示したように、酸素を添加することによって、チャネル抵抗を低下させつつ、閾値電圧を高くすることができる。よって、実施の形態１によれば、低抵抗で信頼性の高いＳｉＣ−ＭＯＳＦＥＴを得ることができる。
この効果は、チャネル領域に酸素が添加されることによって、チャネル領域とゲート絶縁膜との界面に炭化珪素の伝導帯より０．２〜０．６ｅＶ程度低いエネルギー準位の欠陥準位が増加しながら負の固定電荷が増加すること、ならびに、酸素が炭化珪素中に形成する不純物準位に電子が捕獲されることによって生じる。また、チャネル領域に導入された酸素がｎ型不純物（ドナー）として働き、それがゲート絶縁膜５０とチャネル領域との界面の電界を緩和するために、チャネル領域における電子の移動度が向上することも当該効果に寄与している。
図９は、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの閾値電圧（Ｖｔｈ）とチャネル抵抗値との関係を、酸素を添加していない従来構造のＳｉＣ−ＭＯＳＴＥＴと比較して示したグラフである。このグラフは、酸素の添加量を一定とした複数の素子に対して測定を行った結果を示している。図９のグラフにおいて、横軸は閾値電圧であり、縦軸はチャネル抵抗値である。また実施の形態１のＳｉＣ−ＭＯＳＴＥＴの特性を三角で示し、従来構造のＳｉＣ−ＭＯＳＴＥＴの特性を黒丸で示している。図９から、実施の形態１のＳｉＣ−ＭＯＳＴＥＴにおける閾値電圧とチャネル抵抗値のトレードオフ特性は、従来構造のＳｉＣ−ＭＯＳＴＥＴの閾値電圧とチャネル抵抗値のトレードオフ特性に比べて、改善されていることが分かる。
図１０は、実施の形態１のＳｉＣ−ＭＯＳＴＥＴの閾値電圧（Ｖｔｈ）とオン抵抗値との関係を、酸素を添加していない従来構造のＳｉＣ−ＭＯＳＴＥＴと比較して示したグラフである。図１０のグラフにおいて、横軸は閾値電圧であり、縦軸はオン抵抗値である。また実施の形態１のＳｉＣ−ＭＯＳＴＥＴの特性を三角で示し、従来構造のＳｉＣ−ＭＯＳＴＥＴの特性を黒丸で示している。図１０から、実施の形態１のＳｉＣ−ＭＯＳＴＥＴにおける閾値電圧とオン抵抗値のトレードオフ特性は、従来構造のＳｉＣ−ＭＯＳＴＥＴの閾値電圧とオン抵抗値のトレードオフ特性に比べて、改善されていることが分かる。
＜実施の形態２＞
図１１は、実施の形態２に係る炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの断面模式図である。実施の形態２のＳｉＣ−ＭＯＳＴＥＴは、ドリフト層２０の表面上にチャネルとして機能するエピタキシャル成長層（以下「チャネルエピ層」という）を備える、いわゆるチャネルエピ構造を有している。
図１１のように、実施の形態２のＳｉＣ−ＭＯＳＴＥＴには、隣り合うウェル領域３０に形成されたソース領域４０の間に跨がるように、ドリフト層２０の表面上にチャネルエピ層２１が形成されている。また、ゲート絶縁膜５０およびゲート電極６０は、チャネルエピ層２１の上に形成されている。
チャネルエピ層２１は、その下地層からエピタキシャル成長するように、ＣＶＤ法で形成される。チャネルエピ層２１は、ｎ型、ｐ型もしくはｉ型の炭化珪素からなり、その厚さは５ｎｍ以上２００ｎｍ以下とする。チャネルエピ層２１をｎ型またはｐ型とする場合、その不純物濃度は、１×１０１５ｃｍ−３以上２×１０１８ｃｍ−３以下とする。
実施の形態２のＳｉＣ−ＭＯＳＦＥＴでは、チャネルエピ層２１とゲート絶縁膜５０との界面からチャネルエピ層２１側へ向けて予め定められた厚さの領域に酸素が添加されている。つまり、添加された酸素を含有する酸素含有領域９０が、チャネルエピ層２１のゲート絶縁膜５０側の表層部に設けられている。実施の形態２では、少なくともチャネルエピ層２１とゲート絶縁膜５０との界面から１０ｎｍの厚さの範囲に酸素が添加されている。チャネルエピ層２１とゲート絶縁膜５０との界面は、炭素の濃度が半減する位置として定義できる。
ＳｉＣ−ＭＯＳＴＥＴのその他の構成は、基本的に実施の形態１（図１）と同様であるため、ここでの説明は省略する。
次に、実施の形態２に係る炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの製造方法について説明する。
まず、表面（第１主面）の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０を用意する。そして、半導体基板１０の上に、ＣＶＤ法により、ｎ型の炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
続いて、ドリフト層２０上にｐ型の炭化珪素をエピタキシャル成長する、あるいは、ドリフト層２０の表層部にｐ型の不純物をイオン注入することにより、ウェル領域３０となるｐ型半導体層を形成する。そして、当該ｐ型半導体層の上にｎ型の炭化珪素をエピタキシャル成長する、あるいは、当該ｐ型半導体層の表層部にｎ型の不純物をイオン注入することにより、ソース領域４０となるｎ型半導体層を形成する。また、イオン注入法により、ｐ型のコンタクト領域３２を形成する。ここで、熱処理装置を用いて、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００〜１９００℃の温度、３０秒〜１時間のアニールを行ってもよい。このアニールにより、イオン注入されたイオンを電気的に活性化させる。
次に、ドリフト層２０、ウェル領域３０、ソース領域４０およびコンタクト領域３２の表面上に、ＣＶＤ法により炭化珪素層をエピタキシャル成長し、それをエッチングによりパターニングして、チャネルエピ層２１を形成する。なお、ｐ型のコンタクト領域３２の形成は、チャネルエピ層２１の形成後に行われてもよい。
続いて、チャネルエピ層２１の表層部に酸素をイオン注入して酸素含有領域９０を形成し、活性化アニールを行う。酸素が注入された酸素含有領域９０の深さは、１００ｎｍ以上８００ｎｍ以下とし、例えば３００ｎｍ程度である。また、酸素含有領域９０の酸素の濃度は、ピーク値で１×１０１７ｃｍ−３以上２×１０２１ｃｍ−３以下とする。チャネルエピ層２１、もしくはチャネルエピ層２１およびその下のウェル領域３０の両者に含まれる酸素の面密度は、１×１０１１ｃｍ−２以上５×１０１４ｃｍ−２以下とし、８×１０１２ｃｍ−２以上１×１０１４ｃｍ−２以下が望ましい。
続いて、熱処理装置によって、アルゴン（Ａｒ）ガス等の不活性ガス雰囲気中で、１３００〜１９００℃の温度で、３０秒〜１時間のアニールを行う。このアニールにより、イオン注入されたイオンを電気的に活性化させる。そして、チャネルエピ層２１の上に、ゲート絶縁膜５０を形成する。なお、チャネルエピ層２１をエッチングによりパターニングして形成する工程は、アニール工程の後に行われてもよい。
ゲート絶縁膜５０の形成に伴ってチャネルエピ層２１へ拡散する酸素の濃度は、チャネルエピ層２１とゲート絶縁膜５０との界面から離れると急峻に小さくなる。それに対し、イオン注入で導入した酸素は、チャネルエピ層２１内の広域に分布する。例えば、イオン注入で導入した酸素の濃度は、チャネルエピ層２１とゲート絶縁膜５０との界面からチャネルエピ層２１側へ向けて１５ｎｍの厚さの領域内における酸素濃度が１×１０１８ｃｍ−３以上となる。
次に、ゲート絶縁膜５０の上に、低抵抗な多結晶珪素からなるゲート電極６０を形成する。さらに、ゲート電極６０を覆うように酸化珪素の層間絶縁膜５５を形成する。そして、層間絶縁膜５５にソース領域４０およびコンタクト領域３２に達するコンタクトホールを形成し、層間絶縁膜５５の上に、コンタクトホールを通してソース領域４０およびコンタクト領域３２に接続するソース電極７０を形成する。また、半導体基板１０の裏面（第２主面）に、半導体基板１０に接続するドレイン電極８０を形成する。以上の工程により、図１１に示した実施の形態１のＳｉＣ−ＭＯＳＦＥＴが完成する。
実施の形態２のＳｉＣ−ＭＯＳＴＥＴにおいても、実施の形態１のＳｉＣ−ＭＯＳＦＥＴと同様に、チャネル抵抗を低下させつつ、閾値電圧を増加させることができる。よって、低抵抗で信頼性の高いＳｉＣ−ＭＯＳＦＥＴを得ることができる。
図１２および図１３は、実施の形態２に係るＳｉＣ−ＭＯＳＴＥＴの変形例を示す断面模式図である。
図１１では、酸素含有領域９０はチャネルエピ層２１の全面に形成されたが、図１２のように、酸素含有領域９０はチャネルエピ層２１のチャネルが形成される部分の近傍のみに形成されてもよい。
また、図１３のように、酸素含有領域９０は、ウェル領域３０の表層部に形成されてもよい。ウェル領域３０の表層部の酸素含有領域９０は、ウェル領域３０に酸素をイオン注入することで形成できるが、そのイオン注入は、チャネルエピ層２１を形成する前に行われてもよいし、チャネルエピ層２１を形成した後に行われてもよい。例えば、チャネルエピ層２１を形成する前にイオン注入した場合、チャネルエピ層２１とウェル領域３０との界面からウェル領域３０側へ向けて１５ｎｍの厚さの領域内における酸素濃度が１×１０１８ｃｍ−３以上となる。ウェル領域３０、もしくはチャネルエピ層２１およびウェル領域３０の両者に含まれる酸素の面密度（総ドーズ量）は、１×１０１１ｃｍ−２以上１×１０１７ｃｍ−２以下とし、１×１０１２ｃｍ−２以上５×１０１５ｃｍ−２以下が望ましく、８×１０１２ｃｍ−２以上３×１０１４ｃｍ−２以下がさらに望ましい。
図１３の例において、ゲート絶縁膜５０の形成に伴ってチャネルエピ層２１およびその下のウェル領域３０へ拡散する酸素の濃度は、チャネルエピ層２１とゲート絶縁膜５０との界面から離れると急峻に小さくなり、ウェル領域３０内でも同様に小さくなり続ける。それに対し、ウェル領域３０にイオン注入で導入した酸素は、ウェル領域３０内の広域に分布する。
＜実施の形態３＞
実施の形態１および２では、炭化珪素半導体装置の例としてプレーナゲート型のＳｉＣ−ＭＯＳＦＥＴを例に示したが、の炭化珪素半導体装置はトレンチゲート型のＳｉＣ−ＭＯＳＦＥＴでもよい。実施の形態３では、トレンチゲート型のＳｉＣ−ＭＯＳＦＥＴの例を示す。その他の点については、実施の形態１と同様であるため、詳しい説明は省略する。
図１４は、実施の形態３に係る炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの断面模式図である。図１４のように、ｎ型の炭化珪素で構成される半導体基板１０の表面上には、ｎ型の炭化珪素で構成されるドリフト層２０が形成されている。ドリフト層２０の上には、ｐ型の炭化珪素で構成されるウェル領域３０が形成されている。ウェル領域３０の上には、ｎ型の炭化珪素で構成されるソース領域４０が形成されている。また、ソース領域４０に隣接する位置に、炭化珪素層の表面からウェル領域３０に達するように、ｐ型で低抵抗な炭化珪素で構成されるコンタクト領域３２が形成されている。
炭化珪素層には、ソース領域４０およびウェル領域３０に隣接し、ドリフト層２０に達する深さのトレンチが形成されており、ゲート絶縁膜５０の一部はトレンチの内側に形成されている。ゲート絶縁膜５０の上には、ゲート電極６０がトレンチに埋め込まれるように形成されている。トレンチ内のゲート電極６０は、ゲート絶縁膜５０を介して、ウェル領域３０に対向するように配設されている。このゲート電極６０に対向するウェル領域３０の部分がチャネル領域となる。以下、ゲート電極６０が埋め込まれた上記トレンチを「ゲートトレンチ」という。
実施の形態３のＳｉＣ−ＭＯＳＦＥＴでは、ウェル領域３０とゲート絶縁膜５０との界面からウェル領域３０側へ向けて予め定められた厚さの領域に酸素が添加されている。ここでは、図１４のように、ウェル領域３０およびソース領域４０におけるゲートトレンチに接する部分に、酸素が添加された酸素含有領域９０が形成されている。酸素は少なくともチャネル領域となるウェル領域３０の表層部（ゲートトレンチに接する部分）に添加されればよいが、ドリフト層２０におけるウェル領域３０と接合する部分（以下「接合領域２３」という）の少なくとも一部にも酸素が添加されていてもよい。接合領域２３に添加された酸素はｎ型不純物として働き、接合領域２３低抵抗化に寄与する。
ゲート電極６０上には層間絶縁膜５５が形成され、層間絶縁膜５５の上にソース電極７０が形成されている。層間絶縁膜５５には、ソース領域４０およびコンタクト領域３２の表面に達するコンタクトホールが形成されており、ソース電極７０は、当該コンタクトホールを通してソース領域４０およびコンタクト領域３２に接続している。半導体基板１０の裏面、すなわちドリフト層２０とは反対側の面には、ドレイン電極８０が形成されている。
次に、実施の形態３に係る炭化珪素半導体装置であるＳｉＣ−ＭＯＳＦＥＴの製造方法について説明する。
まず、表面（第１主面）の面方位がオフ角を有する（０００１）面であり、４Ｈのポリタイプを有する、ｎ型で低抵抗の炭化珪素からなる半導体基板１０を用意する。そして、半導体基板１０の上に、ＣＶＤ法により、ｎ型の炭化珪素からなるドリフト層２０をエピタキシャル成長させる。
続いて、ドリフト層２０上にｐ型の炭化珪素をエピタキシャル成長する、あるいは、ドリフト層２０の表層部にｐ型の不純物をイオン注入することにより、ウェル領域３０となるｐ型半導体層を形成する。そして、当該ｐ型半導体層の上にｎ型の炭化珪素をエピタキシャル成長する、あるいは、当該ｐ型半導体層の表層部にｎ型の不純物をイオン注入することにより、ソース領域４０となるｎ型半導体層を形成する。
次に、ソース領域４０およびウェル領域３０を貫通してドリフト層２０に達するトレンチを形成する。そして、ゲートトレンチの側壁に、酸素をイオン注入して酸素含有領域９０を形成する。さらに、イオン注入法により、ｐ型のコンタクト領域３２を形成する。その後、注入されたイオンを活性化させるためのアニールを行う。
次に、ゲートトレンチの内に、酸化珪素からなるゲート絶縁膜５０と、低抵抗な多結晶珪素からなるゲート電極６０とを形成する。そして、ゲート電極６０を覆うように、酸化珪素からなる層間絶縁膜５５を形成する。さらに、層間絶縁膜５５にソース領域４０およびコンタクト領域３２に達するコンタクトホールを形成し、層間絶縁膜５５の上に、コンタクトホールを通してソース領域４０およびコンタクト領域３２に接続するソース電極７０を形成する。また、半導体基板１０の裏面（第２主面）に、半導体基板１０に接続するドレイン電極８０を形成する。以上の工程により、図１４に示した実施の形態３のＳｉＣ−ＭＯＳＦＥＴが完成する。
ここで、ゲートトレンチの側壁に酸素含有領域９０を形成する方法について説明する。例えば、図１５のように、ゲートトレンチを形成する際にエッチングマスクとして用いたフォトレジスト９９をゲートトレンチの形成後に後退させてから、そのフォトレジスト９９を注入マスクにしてゲートトレンチの上方から酸素をイオン注入すれば、ゲートトレンチの側壁に酸素含有領域９０を形成することができる。なお、図中の矢印はイオン注入のイオンを模式的に示している。
また、図１６のように、ゲートトレンチを形成する際にエッチングマスクとして用いたフォトレジスト９９をそのまま注入マスクにして、ゲートトレンチの上方から斜め方向に酸素をイオン注入しても、ゲートトレンチの側壁に酸素含有領域９０を形成することができる。
あるいは、図１７のように、ゲートトレンチの形成前に、炭化珪素層におけるゲートトレンチの形成領域を含む領域に酸素をイオン注入して酸素含有領域９０を形成し、その後、酸素含有領域９０内にゲートトレンチを形成し、このときゲートトレンチの側壁に酸素含有領域９０を残存させるようにしてもよい。
実施の形態３のＳｉＣ−ＭＯＳＴＥＴにおいても、実施の形態１のＳｉＣ−ＭＯＳＦＥＴと同様に、チャネル抵抗を低下させつつ、閾値電圧を増加させることができる。よって、低抵抗で信頼性の高いＳｉＣ−ＭＯＳＦＥＴを得ることができる。
実施の形態１〜３においては、ｐ型不純物としてアルミニウム（Ａｌ）を用いたが、ｐ型不純物はホウ素（Ｂ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）などでもよい。また、ｎ型不純物は、窒素（Ｎ）で無く燐（Ｐ）であってもよい。
ゲート絶縁膜５０は、必ずしもＳｉＯ２などの酸化膜である必要はなく、酸化膜以外の絶縁膜、または、酸化膜以外の絶縁膜と酸化膜とを組み合わせたものであってもよい。また、ゲート絶縁膜５０としての酸化珪素の形成方法は熱酸化法に限られず、ＣＶＤ法もしくは、原子層堆積（ＡＬＤ：Atomic Layer Deposition）法により酸化珪素を形成してもよい。また、半導体基板１０の結晶構造、主面の面方位およびオフ角、各イオン注入の注入条件などは、上に示した例に限られるものではない。
また、実施の形態１〜３では、炭化珪素半導体装置として、ドレイン電極８０が半導体基板１０の裏面に形成された、いわゆる縦型ＭＯＳＦＥＴを示したが、炭化珪素半導体装置は、ドレイン電極８０がドリフト層２０の表面上に形成されるＲＥＳＵＲＦ型ＭＯＳＦＥＴ等のいわゆる横型ＭＯＳＦＥＴでもよい。さらに、炭化珪素半導体装置は、ＭＯＳＦＥＴに限られず、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）であってもよいし、スーパージャンクション構造を有するＭＯＳＦＥＴまたはＩＧＢＴでもよい。
＜実施の形態４＞
本実施の形態は、上述した実施の形態１〜３に係る炭化珪素半導体装置を電力変換装置に適用したものである。実施の形態１〜３に係る炭化珪素半導体装置の適用は特定の電力変換装置に限定されるものではないが、以下、実施の形態４として、三相のインバータに実施の形態１〜３に係る炭化珪素半導体装置を適用した場合について説明する。
図１８は、本実施の形態に係る電力変換装置を適用した電力変換システムの構成を示すブロック図である。
図１８に示す電力変換システムは、電源１００、電力変換装置２００、負荷３００から構成される。電源１００は、直流電源であり、電力変換装置２００に直流電力を供給する。電源１００は種々のもので構成することが可能であり、例えば、直流系統、太陽電池、蓄電池で構成することができるし、交流系統に接続された整流回路やＡＣ／ＤＣコンバータで構成することとしてもよい。また、電源１００を、直流系統から出力される直流電力を予め定められた電力に変換するＤＣ／ＤＣコンバータによって構成することとしてもよい。
電力変換装置２００は、電源１００と負荷３００の間に接続された三相のインバータであり、電源１００から供給された直流電力を交流電力に変換し、負荷３００に交流電力を供給する。電力変換装置２００は、図１８に示すように、直流電力を交流電力に変換して出力する主変換回路２０１と、主変換回路２０１の各スイッチング素子を駆動する駆動信号を出力する駆動回路２０２と、駆動回路２０２を制御する制御信号を駆動回路２０２に出力する制御回路２０３とを備えている。
駆動回路２０２は、ノーマリーオフ型の各スイッチング素子を、ゲート電極の電圧とソース電極の電圧とを同電位にすることによってオフ制御している。
負荷３００は、電力変換装置２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷３００は特定の用途に限られるものではなく、各種電気機器に搭載された電動機であり、例えば、ハイブリッド自動車や電気自動車、鉄道車両、エレベーター、もしくは、空調機器向けの電動機として用いられる。
以下、電力変換装置２００の詳細を説明する。主変換回路２０１は、スイッチング素子と還流ダイオードを備えており（図示せず）、スイッチング素子がスイッチングすることによって、電源１００から供給される直流電力を交流電力に変換し、負荷３００に供給する。主変換回路２０１の具体的な回路構成は種々のものがあるが、本実施の形態に係る主変換回路２０１は２レベルの三相フルブリッジ回路であり、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列された６つの還流ダイオードから構成することができる。主変換回路２０１の各スイッチング素子には、上述した実施の形態１〜３のいずれかに係る炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続され上下アームを構成し、各上下アームはフルブリッジ回路の各相（Ｕ相、Ｖ相、Ｗ相）を構成する。そして、各上下アームの出力端子、すなわち主変換回路２０１の３つの出力端子は、負荷３００に接続される。
駆動回路２０２は、主変換回路２０１のスイッチング素子を駆動する駆動信号を生成し、主変換回路２０１のスイッチング素子の制御電極に供給する。具体的には、後述する制御回路２０３からの制御信号に従い、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とを各スイッチング素子の制御電極に出力する。スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（オフ信号）となる。
制御回路２０３は、負荷３００に所望の電力が供給されるよう主変換回路２０１のスイッチング素子を制御する。具体的には、負荷３００に供給すべき電力に基づいて主変換回路２０１の各スイッチング素子がオン状態となるべき時間（オン時間）を算出する。例えば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって主変換回路２０１を制御することができる。そして、各時点においてオン状態となるべきスイッチング素子にはオン信号を、オフ状態となるべきスイッチング素子にはオフ信号が出力されるよう、駆動回路２０２に制御指令（制御信号）を出力する。駆動回路２０２は、この制御信号に従い、各スイッチング素子の制御電極にオン信号又はオフ信号を駆動信号として出力する。
本実施の形態に係る電力変換装置では、主変換回路２０１のスイッチング素子として実施の形態１〜３に係る炭化珪素半導体装置を適用するため、低損失、かつ、高速スイッチングの信頼性を高めた電力変換装置を実現することができる。
本実施の形態では、２レベルの三相インバータに実施の形態１〜３に係る炭化珪素半導体装置を適用する例を説明したが、実施の形態１〜３に係る炭化珪素半導体装置の適用は、これに限られるものではなく、種々の電力変換装置に適用することができる。本実施の形態では、２レベルの電力変換装置としたが３レベルやマルチレベルの電力変換装置であっても構わないし、単相負荷に電力を供給する場合には単相のインバータに実施の形態１〜３に係る炭化珪素半導体装置を適用しても構わない。また、直流負荷等に電力を供給する場合にはＤＣ／ＤＣコンバータやＡＣ／ＤＣコンバータに実施の形態１〜３に係る炭化珪素半導体装置を適用することも可能である。
また、実施の形態１〜３に係る炭化珪素半導体装置を適用した電力変換装置は、上述した負荷が電動機の場合に限定されるものではなく、例えば、放電加工機やレーザー加工機、又は誘導加熱調理器や非接触器給電システムの電源装置として用いることもでき、さらには太陽光発電システムや蓄電システム等のパワーコンディショナーとして用いることも可能である。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。
１０ 半導体基板、２０ ドリフト層、２１ チャネルエピ層、２２，２３ 接合領域、３０ ウェル領域、３２ コンタクト領域、４０ ソース領域、５０ ゲート絶縁膜、５５ 層間絶縁膜、６０ ゲート電極、７０ ソース電極、８０ ドレイン電極、９０ 酸素含有領域、９９ フォトレジスト、１００ 電源、２００ 電力変換装置、２０１ 主変換回路、２０２ 駆動回路、２０３ 制御回路、３００ 負荷。
本発明に係る炭化珪素半導体装置は、炭化珪素で構成される半導体基板と、前記半導体基板上に形成されたｎ型の炭化珪素で構成されるドリフト層と、前記ドリフト層の表層部に形成されたｐ型のウェル領域と、前記ウェル領域の表層部に前記ドリフト層から離間して形成されたｎ型のソース領域と、前記ソース領域、前記ウェル領域および前記ドリフト層に接するように形成されたゲート絶縁膜と、前記ゲート絶縁膜を介して前記ウェル領域と対向するように形成されたゲート電極と、前記ソース領域に接続されたソース電極と、を備え、前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて予め定められた厚さの領域に酸素を含有し、前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて３０ｎｍ以上離れた領域に、酸素の濃度が前記ドリフト層のｎ型不純物濃度よりも高い領域が存在する。

Claims (18)

  1. 炭化珪素で構成される半導体基板と、
    前記半導体基板上に形成されたｎ型の炭化珪素で構成されるドリフト層と、
    前記ドリフト層の表層部に形成されたｐ型のウェル領域と、
    前記ウェル領域の表層部に前記ドリフト層から離間して形成されたｎ型のソース領域と、
    前記ソース領域、前記ウェル領域および前記ドリフト層に接するように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記ウェル領域と対向するように形成されたゲート電極と、
    前記ソース領域に接続されたソース電極と、
    を備え、
    前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて予め定められた厚さの領域に酸素を含有する、
    炭化珪素半導体装置。
  2. 前記酸素を含有する領域における酸素の濃度ピークの位置は、前記ウェル領域内にある、
    請求項１に記載の炭化珪素半導体装置。
  3. 前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて１５ｎｍの厚さの領域での酸素の濃度が、１×１０１８ｃｍ−３以上である、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  4. 前記ウェル領域に含有される酸素の総ドーズ量が、１×１０１１ｃｍ−２以上１×１０１７ｃｍ−２以下である、
    請求項１または請求項２に記載の炭化珪素半導体装置。
  5. 前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて３０ｎｍ以上離れた領域に、酸素の濃度が前記ウェル領域のｐ型不純物濃度よりも高い領域が存在する、
    請求項１から請求項４のいずれか一項に記載の炭化珪素半導体装置。
  6. 前記ウェル領域と前記ゲート絶縁膜との界面から前記ウェル領域側へ向けて３０ｎｍ以上離れた領域に、酸素の濃度が前記ドリフト層のｎ型不純物濃度よりも高い領域が存在する、
    請求項１から請求項５のいずれか一項に記載の炭化珪素半導体装置。
  7. 前記ウェル領域内での酸素の濃度のピーク値は、１×１０１７ｃｍ−３以上２×１０２１ｃｍ−３以下である、
    請求項１から請求項６のいずれか一項に記載の炭化珪素半導体装置。
  8. 炭化珪素で構成される半導体基板と、
    前記半導体基板上に形成されたｎ型の炭化珪素で構成されるドリフト層と、
    前記ドリフト層の表層部に形成されたｐ型のウェル領域と、
    前記ウェル領域の表面上に形成されたエピタキシャル成長層であるチャネルエピ層と、
    前記ウェル領域の表層部に前記ドリフト層から離間して形成されたｎ型のソース領域と、
    前記チャネルエピ層に接するように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記チャネルエピ層と対向するように形成されたゲート電極と、
    前記ソース領域に接続されたソース電極と、
    を備え、
    前記チャネルエピ層と前記ゲート絶縁膜との界面から前記チャネルエピ層側へ向けて予め定められた厚さの領域、または、前記チャネルエピ層と前記ウェル領域との界面から前記ウェル領域側へ向けて予め定められた厚さの領域に、酸素を含有する、
    炭化珪素半導体装置。
  9. 前記チャネルエピ層と前記ゲート絶縁膜との界面から前記チャネルエピ層側へ向けて１５ｎｍ離れた領域内における酸素濃度が、１×１０１８ｃｍ−３以上である、
    請求項８に記載の炭化珪素半導体装置。
  10. 前記チャネルエピ層と前記ウェル領域との界面から前記ウェル領域側へ向けて１５ｎｍ離れた領域内における酸素濃度が、１×１０１８ｃｍ−３以上である、
    請求項８に記載の炭化珪素半導体装置。
  11. 前記ウェル領域、もしくは前記チェネルエピ層および前記ウェル領域の両者に含有される酸素の総ドーズ量が、１×１０１１ｃｍ−２以上１×１０１７ｃｍ−２以下である、
    請求項８から請求項１０のいずれか一項に記載の炭化珪素半導体装置。
  12. 前記ゲート電極は、酸素を含む前記ウェル領域の直上に配設されている、
    請求項１から請求項１１のいずれか一項に記載の炭化珪素半導体装置。
  13. 前記ゲート電極は、前記ソース領域および前記ウェル領域に隣接し前記ドリフト層に達するトレンチ内に形成されており、前記ゲート絶縁膜を介して酸素を含む前記ウェル領域と対向している、
    請求項１から請求項１１のいずれか一項に記載の炭化珪素半導体装置。
  14. 請求項１から請求項１３のいずれか一項に記載の炭化珪素半導体装置を有し、
    入力される電力を変換して出力する主変換回路と、
    前記炭化珪素半導体装置を駆動する駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    前記駆動回路を制御する制御信号を前記駆動回路に出力する制御回路と、
    を備えた電力変換装置。
  15. 前記駆動回路は、前記炭化珪素半導体装置をオフにするとき前記ゲート電極の電圧を前記ソース電極の電圧と同じにする前記駆動信号を出力する、
    請求項１４に記載の電力変換装置。
  16. 炭化珪素で構成される半導体基板上に、ｎ型の炭化珪素半導体で構成されるドリフト層を形成する工程と、
    前記ドリフト層の上にｐ型のウェル領域を形成する工程と、
    前記ウェル領域の上にｎ型のソース領域を形成する工程と、
    少なくとも前記ウェル領域の一部に酸素をイオン注入する工程と、
    前記ソース領域、前記ウェル領域および前記ドリフト層上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    前記ソース領域に接続するソース電極を形成する工程と、
    を備える炭化珪素半導体装置の製造方法。
  17. 前記酸素をイオン注入する工程よりも前に、前記ソース領域および前記ウェル領域を貫通して前記ドリフト層に達するトレンチを形成する工程
    をさらに備え、
    前記酸素をイオン注入する工程において、酸素は前記トレンチの上方からイオン注入される、
    請求項１６に記載の炭化珪素半導体装置の製造方法。
  18. 前記酸素をイオン注入する工程において、酸素は前記トレンチの上方から斜め方向にイオン注入される、
    請求項１７に記載の炭化珪素半導体装置の製造方法。
JP2021506137A 2019-03-18 2019-09-27 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法 Active JP7138770B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019050084 2019-03-18
JP2019050084 2019-03-18
PCT/JP2019/038129 WO2020188862A1 (ja) 2019-03-18 2019-09-27 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPWO2020188862A1 true JPWO2020188862A1 (ja) 2021-10-21
JP7138770B2 JP7138770B2 (ja) 2022-09-16

Family

ID=72519001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021506137A Active JP7138770B2 (ja) 2019-03-18 2019-09-27 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法

Country Status (5)

Country Link
US (1) US20220085173A1 (ja)
JP (1) JP7138770B2 (ja)
CN (1) CN113544858A (ja)
DE (1) DE112019007043T5 (ja)
WO (1) WO2020188862A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022144216A (ja) * 2021-03-18 2022-10-03 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) * 2021-03-18 2024-04-30 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2012054505A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2012153836A1 (ja) * 2011-05-12 2012-11-15 日産自動車株式会社 スイッチング回路及び半導体モジュール
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017126604A (ja) * 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893725B2 (ja) 1998-03-25 2007-03-14 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2005085872A (ja) * 2003-09-05 2005-03-31 Matsushita Electric Ind Co Ltd 半導体素子及びその製造方法
JP5584823B2 (ja) * 2011-03-29 2014-09-03 株式会社日立製作所 炭化珪素半導体装置
JP5777455B2 (ja) * 2011-09-08 2015-09-09 株式会社東芝 半導体装置および半導体装置の製造方法
DE112011105633T5 (de) * 2011-09-21 2014-08-28 Mitsubishi Electric Corp. Siliziumkarbidhalbleitervorrichtung und Verfahren zu ihrer Herstellung
US10510844B2 (en) * 2016-07-14 2019-12-17 Mitsubishi Electric Corporation Semiconductor device and method of manufacturing same
CN207781616U (zh) * 2017-12-27 2018-08-28 杭州士兰集成电路有限公司 功率半导体器件
US11177348B2 (en) * 2018-03-07 2021-11-16 Mitsubishi Electric Corporation Silicon carbide semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000312003A (ja) * 1999-02-23 2000-11-07 Matsushita Electric Ind Co Ltd 絶縁ゲート型半導体素子およびその製造方法
JP2012054505A (ja) * 2010-09-03 2012-03-15 Mitsubishi Electric Corp 炭化珪素半導体装置およびその製造方法
WO2012153836A1 (ja) * 2011-05-12 2012-11-15 日産自動車株式会社 スイッチング回路及び半導体モジュール
WO2014103186A1 (ja) * 2012-12-27 2014-07-03 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
JP2016063111A (ja) * 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017126604A (ja) * 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機

Also Published As

Publication number Publication date
WO2020188862A1 (ja) 2020-09-24
US20220085173A1 (en) 2022-03-17
CN113544858A (zh) 2021-10-22
JP7138770B2 (ja) 2022-09-16
DE112019007043T5 (de) 2022-01-13

Similar Documents

Publication Publication Date Title
JP6964950B2 (ja) 半導体装置および電力変換装置
US10347735B2 (en) Semiconductor device with lifetime killers and method of manufacturing the same
JP7042898B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
CN110473903B (zh) 碳化硅半导体装置、电力变换装置以及碳化硅半导体装置的制造方法
WO2021014570A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP2022078997A (ja) 炭化珪素半導体装置および電力変換装置
WO2020188862A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JPWO2018084020A1 (ja) 炭化珪素半導体装置および電力変換装置
JP6991370B2 (ja) 半導体装置及び電力変換装置
JP7126361B2 (ja) 半導体装置、電力変換装置、及び、半導体装置の製造方法
WO2023127023A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP7047981B1 (ja) 炭化珪素半導体装置および電力変換装置
JP6873273B2 (ja) 炭化珪素半導体装置および電力変換装置
WO2022070317A1 (ja) 炭化珪素半導体装置の製造方法、炭化珪素半導体装置および電力変換装置の製造方法
JP7004117B1 (ja) 炭化珪素半導体装置および電力変換装置
WO2021038787A1 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6947338B1 (ja) 炭化珪素半導体装置および電力変換装置の製造方法
JP7094439B2 (ja) 炭化珪素半導体装置および電力変換装置
JPWO2018135146A1 (ja) 半導体装置および半導体装置の製造方法
WO2022190269A1 (ja) 炭化珪素半導体装置とその製造方法、および、電力変換装置
WO2022264212A1 (ja) 炭化珪素半導体装置および炭化珪素半導体装置を用いた電力変換装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220906

R150 Certificate of patent or registration of utility model

Ref document number: 7138770

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150