JP7271484B2 - 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 - Google Patents

半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Download PDF

Info

Publication number
JP7271484B2
JP7271484B2 JP2020155006A JP2020155006A JP7271484B2 JP 7271484 B2 JP7271484 B2 JP 7271484B2 JP 2020155006 A JP2020155006 A JP 2020155006A JP 2020155006 A JP2020155006 A JP 2020155006A JP 7271484 B2 JP7271484 B2 JP 7271484B2
Authority
JP
Japan
Prior art keywords
silicon carbide
region
electrode
oxygen
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020155006A
Other languages
English (en)
Other versions
JP2022048927A (ja
Inventor
達雄 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2020155006A priority Critical patent/JP7271484B2/ja
Priority to US17/191,783 priority patent/US11424327B2/en
Publication of JP2022048927A publication Critical patent/JP2022048927A/ja
Application granted granted Critical
Publication of JP7271484B2 publication Critical patent/JP7271484B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明の実施形態は、半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機に関する。
次世代の半導体デバイス用の材料として炭化珪素（ＳｉＣ）が期待されている。炭化珪素はシリコン（Ｓｉ）と比較して、バンドギャップが約３倍、破壊電界強度が約１０倍、熱伝導率が約３倍と優れた物性を有する。この特性を活用すれば低損失かつ高温動作可能な半導体デバイスを実現することができる。
炭化珪素を用いた半導体デバイスにおいて、コンタクト電極とｎ型領域との間のコンタクト抵抗がばらつくと、デバイス特性にばらつきが生じる。したがって、コンタクト抵抗のばらつきが抑制された半導体装置の実現が望まれる。
特開２０１７－１２６６０４号公報
本発明が解決しようとする課題は、コンタクト抵抗のばらつきが抑制された半導体装置を提供することにある。
実施形態の半導体装置は、電極と、前記電極に接する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、前記第１の炭化珪素領域と前記電極との間に位置し、前記電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の酸素領域の説明図。 第１の実施形態の半導体装置の酸素の濃度分布を示す図。 第１の実施形態の半導体装置の製造方法を例示する工程フロー図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の製造方法を示す説明図。 第１の実施形態の半導体装置の作用及び効果の説明図。 第１の実施形態の半導体装置の製造方法の作用及び効果の説明図。 第２の実施形態の半導体装置の模式断面図。 第３の実施形態の半導体装置の模式断面図。 第４の実施形態の半導体装置の模式断面図。 第５の実施形態の駆動装置の模式図。 第６の実施形態の車両の模式図。 第７の実施形態の車両の模式図。 第８の実施形態の昇降機の模式図。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材などには同一の符号を付し、一度説明した部材などについては適宜その説明を省略する。
また、以下の説明において、ｎ＋、ｎ、ｎ－及び、ｐ＋、ｐ、ｐ－の表記がある場合は、各導電型における不純物濃度の相対的な高低を表す。すなわちｎ＋はｎよりもｎ型不純物濃度が相対的に高く、ｎ－はｎよりもｎ型不純物濃度が相対的に低いことを示す。また、ｐ＋はｐよりもｐ型不純物濃度が相対的に高く、ｐ－はｐよりもｐ型不純物濃度が相対的に低いことを示す。なお、ｎ＋型、ｎ－型を単にｎ型、ｐ＋型、ｐ－型を単にｐ型と記載する場合もある。各領域の不純物濃度は、別段の記載がある場合を除き、例えば、各領域の中央部の不純物濃度の値で代表させる。
不純物濃度は、例えば、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することが可能である。また、不純物濃度の相対的な高低は、例えば、ＳＣＭ（Ｓｃａｎｎｉｎｇ Ｃａｐａｃｉｔａｎｃｅ Ｍｉｃｒｏｓｃｏｐｙ）で求められるキャリア濃度の高低から判断することも可能である。また、不純物領域の幅や深さ等の距離は、例えば、ＳＩＭＳで求めることが可能である。また。不純物領域の幅や深さ等の距離は、例えば、ＳＣＭ像から求めることが可能である。
不純物領域の深さ、絶縁層の厚さ等は、例えば、ＳＩＭＳや、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）の画像上で計測することが可能である。
炭化珪素層中の酸素原子の結合状態は、例えば、Ｘ線光電子分光法（ＸＰＳ法）を用いることで同定できる。また、炭化珪素層中の酸素原子が、炭化珪素の結晶構造のシリコンサイトに位置するか否かは、例えば、ラマン分光法を用いることで判定できる。
（第１の実施形態）
第１の実施形態の半導体装置は、電極と、電極に接する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の炭化珪素領域と第１の電極との間に位置し、電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、を含む炭化珪素層と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置は、電極がｎ型の炭化珪素領域に接するコンタクト構造１００である。
コンタクト構造１００は、炭化珪素層１０及びコンタクト電極１２（電極）を備える。コンタクト電極１２は、電極の一例である。
炭化珪素層１０は、基板領域１６、コンタクト領域１８（第１の炭化珪素領域）、酸素領域２０（第２の炭化珪素領域）を含む。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
以下、炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下傾斜した面、第２の面Ｐ２がカーボン面に対し０度以上１０度以下傾斜した面である場合を例に説明する。炭化珪素層１０の第１の面Ｐ１がシリコン面に対し０度以上１０度以下のオフ角を備える。
基板領域１６は、ｎ－型のＳｉＣである。基板領域１６は、炭化珪素層１０の第２の面Ｐ２側に位置する。基板領域１６は、第２の面Ｐ２に接する。
基板領域１６は、例えば、窒素（Ｎ）をｎ型不純物として含む。基板領域１６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。基板領域１６のｎ型不純物濃度は、コンタクト領域１８のｎ型不純物濃度より低い。
基板領域１６の厚さは、例えば、５μｍ以上１００μｍ以下である。
コンタクト領域１８は、ｎ＋型のＳｉＣである。コンタクト領域１８は、基板領域１６とコンタクト電極１２との間に位置する。コンタクト領域１８は、基板領域１６と第１の面Ｐ１との間に位置する。
コンタクト領域１８は、例えば、窒素（Ｎ）をｎ型不純物として含む。コンタクト領域１８のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３以下である。コンタクト領域１８のｎ型不純物濃度は、基板領域１６のｎ型不純物濃度より高い。
酸素領域２０は、ｎ＋型のＳｉＣである。酸素領域２０は、コンタクト領域１８とコンタクト電極１２との間に位置する。酸素領域２０は、コンタクト領域１８と第１の面Ｐ１との間に位置する。コンタクト領域１８は、コンタクト電極１２に接する。
酸素領域２０は、酸素を不純物として含む。酸素領域２０の酸素の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
酸素領域２０は、４個の炭素原子と結合する１個の酸素原子を含む。
酸素領域２０は、例えば、窒素（Ｎ）をｎ型不純物として含む。酸素領域２０のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３以下である。
図２は、第１の実施形態の酸素領域の説明図である。図２（ａ）は、炭化珪素の結晶構造を示す図である。図２（ｂ）は、酸素領域２０に存在する構造を示す図である。
図２（ｂ）に示すように、酸素領域２０には、４個の炭素原子と結合する１個の酸素原子が存在する。言い換えれば、酸素領域２０には、図２（ａ）に示す炭化珪素の結晶構造のシリコンサイトに位置する１個の酸素原子が存在する。言い換えれば、酸素領域２０は、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した構造を有する。
図３は、第１の実施形態の半導体装置の酸素の濃度分布を示す図である。図３は、コンタクト電極１２及び炭化珪素層１０の酸素の深さ方向の濃度分布を示す。図３は、コンタクト電極１２、酸素領域２０、及び、コンタクト領域１８の酸素の深さ方向の濃度分布を示す。
コンタクト電極１２と酸素領域２０の中の酸素の濃度分布は第１のピークを有する。コンタクト電極１２と酸素領域２０の界面と、第１のピークとの間の距離は５０ｎｍ以下である。酸素領域２０の中で、酸素はコンタクト電極１２と酸素領域２０との間の界面にパイルアップしている。
第１のピークの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
コンタクト電極１２と酸素領域２０の中の酸素の濃度分布は、第１のピークとコンタクト領域１８との間に、第２のピークを有する。第２のピークの酸素濃度は、例えば、第１のピークの酸素濃度よりも低い。
コンタクト電極１２は、炭化珪素層１０の第１の面Ｐ１側に位置する。コンタクト電極１２は、酸素領域２０及びコンタクト領域１８に電気的に接続される。
コンタクト電極１２は、炭化珪素層１０に接する。コンタクト電極１２は、酸素領域２０に接する。
コンタクト電極１２と酸素領域２０との間は、例えば、オーミック接触（オーミックコンタクト）である。コンタクト電極１２と酸素領域２０との間のショットキー障壁の高さは、例えば、０．１５ｅＶ未満である。コンタクト電極１２と酸素領域２０との間のショットキー障壁の高さは、例えば、約０．１ｅＶである。
コンタクト電極１２は導電体である。コンタクト電極１２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は半導体である。
コンタクト電極１２は、例えば、積層構造を有していても構わない。コンタクト電極１２は、例えば、２種の異なる金属の積層構造を有する。コンタクト電極１２は、例えば、金属シリサイドと金属との積層構造を有する。
コンタクト電極１２は、例えば、チタンとアルミニウムの積層構造である。コンタクト電極１２は、例えば、ニッケルシリサイドを含む。コンタクト電極１２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、ｎ型の第１の炭化珪素領域を有する炭化珪素層に酸素を注入する第１のイオン注入を行い、炭化珪素層に、炭素を注入する第２のイオン注入を行い、炭化珪素層の上に導電膜を形成し、第１の熱処理を行う。また、第１のイオン注入及び第２のイオン注入の後、導電膜を形成する前に、第１の熱処理よりも温度の高い第２の熱処理を、更に行う。また、第１のイオン注入及び第２のイオン注入の前に、炭化珪素層の上に酸化膜を形成し、第１のイオン注入及び第２のイオン注入の後、導電膜を形成する前に、酸化膜を除去する。また、第１の熱処理の温度は３００℃以上７００℃以下である。
図４は、第１の実施形態の半導体装置の製造方法を例示する工程フロー図である。図５、図６、図７、図８、図９、図１０、及び図１１は、第１の実施形態の半導体装置の製造方法を示す説明図である。
以下、コンタクト電極１２が、チタンとアルミニウムの積層構造である場合を例に説明する。
図４に示すように、半導体装置の製造方法は、炭化珪素層準備（ステップＳ１００）、酸化膜形成（ステップＳ１０１）、酸素イオン注入（ステップＳ１０２）、炭素イオン注入（ステップＳ１０３）、高温アニール（ステップＳ１０４）、酸化膜除去（ステップＳ１０５）、チタン膜／アルミニウム膜形成（ステップＳ１０６）、パイルアップアニール（ステップＳ１０７）を備える。
ステップＳ１００では、炭化珪素層１０を準備する（図５）。炭化珪素層１０は、ｎ－型の基板領域１６とｎ＋型のコンタクト領域１８を備える。コンタクト領域１８は、例えば、基板領域１６上にイオン注入により形成される。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。
ステップＳ１０１では、炭化珪素層１０の上に酸化膜２２を形成する（図６）。酸化膜２２は、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）又は熱酸化法により形成される。
ステップＳ１０２では、炭化珪素層１０に酸素を注入する第１のイオン注入を行う（図７）。酸化膜２２を通過した酸素イオンが炭化珪素層１０に導入される。酸素のイオン注入により、酸素を含む酸素領域２０が形成される。
ステップＳ１０３では、炭化珪素層１０に炭素を注入する第２のイオン注入を行う（図８）。酸化膜２２を通過した炭素イオンが炭化珪素層１０に導入される。
炭化珪素層１０に導入された炭素は、後の高温アニールの際に、酸素原子が炭化珪素の結晶構造の炭素サイトに入ることを抑制し、酸素原子が炭化珪素の結晶構造のシリコンサイトに入ることを促進する。
なお、第１のイオン注入と第２のイオン注入の順序は任意である。第１のイオン注入の前に第２のイオン注入を行っても構わない。
図９は、第１のイオン注入及び第２のイオン注入を行った直後の、酸素及び炭素の濃度プロファイルを示す図である。横軸は、炭化珪素層１０の深さ方向の位置を示す。縦軸は、各元素の濃度である。
炭素の濃度分布は、例えば、酸素の濃度分布を包含する。例えば、深さ方向の任意の位置での炭素の濃度は、酸素の濃度よりも高い。
ステップＳ１０４では、高温アニールを行う。高温アニールは、第２の熱処理の一例である。高温アニールにより、炭化珪素の結晶構造のシリコン原子を１個の酸素原子が置換した構造が生成される。
高温アニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。高温アニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
高温アニールの温度は、例えば、後に行われるパイルアップアニールの温度よりも高い。高温アニールの温度は、例えば、８００℃以上１０００℃以下である。
ステップＳ１０５では、酸化膜２２を除去する（図１０）。酸化膜２２は、例えば、ウェットエッチングを用いて除去する。
ステップＳ１０６では、炭化珪素層１０の上に、チタン膜とアルミニウム膜の積層膜２４を形成する（図１１）。積層膜２４は、例えば、スパッタ法を用いて形成される。積層膜２４は、導電膜の一例である。積層膜２４は、最終的にコンタクト電極１２となる。
ステップＳ１０７では、パイルアップアニールを行う。パイルアップアニールは、第１の熱処理の一例である。パイルアップアニールにより、酸素領域２０の酸素が、コンタクト電極１２と酸素領域２０との間の界面にパイルアップする。
パイルアップアニールは、例えば、アルゴン（Ａｒ）又は窒素（Ｎ）を含む雰囲気中で行う。パイルアップアニールは、例えば、アルゴン（Ａｒ）ガスのような不活性ガス雰囲気で行う。
パイルアップアニールの温度は、例えば、高温アニールの温度よりも低い。パイルアップアニールの温度は、例えば、３００℃以上７００℃以下である。
以上の製造方法により、図１に示すコンタクト構造１００が製造される。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
炭化珪素を用いた半導体デバイスにおいて、コンタクト電極とｎ型領域との間のコンタクト抵抗がばらつく場合がある。コンタクト抵抗がばらつくと、デバイス特性にばらつきが生じる。
例えば、局所的にショットキー障壁の高い部分が生じるとコンタクト抵抗が高くなるおそれがある。コンタクト抵抗が高くなると、例えば、トランジスタのオン抵抗が低減する。したがって、コンタクト電極とｎ型領域との間のショットキー障壁の高さが低く、かつ、ショットキー障壁の高さのばらつきが抑制されたコンタクト構造の実現が望まれる。
ショットキー障壁の高さのばらつきは、例えば、炭化珪素層と電極との間の反応のばらつき等に起因する。
第１の実施形態のコンタクト構造１００は、炭化珪素層１０の中に、コンタクト電極１２に接する酸素領域２０を備える。酸素領域２０は、４個の炭素原子と結合する１個の酸素原子を含む。コンタクト構造１００は、酸素領域２０を備えることにより、ショットキー障壁が低くなり、かつ、ショットキー障壁の高さのばらつきを抑制することが可能となる。以下、詳述する。
発明者による第１原理計算の結果、炭化珪素の結晶構造中に、格子間に存在する過剰な炭素原子と、酸素原子が共存する場合、図２（ｂ）に示すように、１個の酸素原子がシリコン原子を置換して、４個の炭素原子と結合する構造がエネルギー的に安定であることが明らかになった。すなわち、炭化珪素の結晶構造のシリコンサイトに１個の酸素原子が位置する構造がエネルギー的に安定であることが明らかになった。
図１２は、第１の実施形態の半導体装置の作用及び効果の説明図である。図１２は、酸素領域２０の炭化珪素のバンドギャップの中に形成される局在状態（ｌｏｃａｌｉｚｅｄ ｓｔａｔｅ）の説明図である。図１２に示すように、炭化珪素の結晶構造のシリコンサイトに１個の酸素原子が位置することで、伝導帯の下端側に局在状態が形成される。
図１２に示すように、局在状態は、伝導帯下端から０．１５ｅＶ未満の位置に形成される。すなわち、局在状態と伝導帯下端とのエネルギー差は、０．１５ｅＶ未満である。
酸素領域２０に局在状態が存在すると、酸素領域２０に接するコンタクト電極１２と局在状態との間で電子の移動が生じる。この電子の移動により、コンタクト電極１２と酸素領域２０との間のショットキー障壁の高さが、０．１５ｅＶ未満に固定される。いわゆるフェルミレベルピンニングが生じることでコンタクト電極１２と酸素領域２０との間のショットキー障壁の高さが、０．１５ｅＶ未満に固定される。
ショットキー障壁の高さが、０．１５ｅＶ未満と低く固定されることで、コンタクト構造１００のコンタクト抵抗が低減し、オーミック特性が実現できる。また、コンタクト構造１００のコンタクト抵抗のショットキー障壁の高さのばらつきが抑制され、コンタクト抵抗のばらつきが抑制される。
また、局在状態がバンドギャップ中に形成され、フェルミレベルピンニングが生じることで、コンタクト電極１２の材料に依存せず、ショットキー障壁の高さが、０．１５ｅＶ未満に固定される。したがって、コンタクト電極１２の材料を任意に選択することが可能となる。
十分な量の局在状態を酸素領域２０に形成し、ショットキー障壁の高さを安定して固定する観点から、酸素領域２０の酸素の最大濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが最も好ましい。
コンタクト電極１２と酸素領域２０の中の酸素の濃度分布は、第１のピークを有する。第１のピークの酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが最も好ましい。
酸素領域２０の形成を容易にする観点から、酸素領域２０の酸素の最大濃度は、１×１０２３ｃｍ－３以下であることが好ましく、５×１０２２ｃｍ－３以下であることがより好ましく、１×１０２２ｃｍ－３以下であることが更に好ましく、５×１０２１ｃｍ－３以下であることが最も好ましい。
局在状態とコンタクト電極１２との間の電子の移動を容易にする観点から、コンタクト電極１２と酸素領域２０との間の界面と第１のピークとの間の距離が５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましく、５ｎｍ以下であることが更に好ましく、１ｎｍ以下であることが最も好ましい。
十分な量の局在状態を酸素領域２０に形成し、ショットキー障壁の高さを安定して低く固定する観点から、酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、他の結合状態を有する酸素原子の割合よりも多いことが好ましい。他の結合状態とは、例えば、酸素原子が、炭化珪素の結晶構造の炭素サイトに存在する場合である。すなわち、１個の酸素原子が４個のシリコン原子と結合する場合である。また、例えば、酸素原子が、炭化珪素の結晶構造の格子間に存在する場合である。また、例えば、２個の酸素原子が、炭化珪素の結晶構造の炭素サイトにペアで存在する場合である。
十分な量の局在状態を酸素領域２０に形成する観点から、酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、４個のシリコン原子と結合する１個の酸素原子の割合よりも高いことが好ましい。また、酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の格子間に存在する酸素原子の割合よりも高いことが好ましい。また、酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の炭素サイトにペアで存在する酸素原子の割合よりも高いことが好ましい。
コンタクト電極１２と酸素領域２０との間のコンタクト抵抗を低減する観点から、コンタクト領域１８のｎ型不純物濃度は１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましく、５×１０２０ｃｍ－３以上であることが更に好ましい。コンタクト領域１８のｎ型不純物濃度が上がることで、コンタクト電極１２と酸素領域２０との間のショットキー障壁を、電子がトンネルしやすくなる。よって、コンタクト抵抗が更に低減する。
コンタクト領域１８の形成を容易にする観点から、コンタクト領域１８のｎ型不純物濃度は１×１０２３ｃｍ－３以下であることが好ましく、１×１０２２ｃｍ－３以下であることがより好ましい。
コンタクト電極１２と酸素領域２０との間のコンタクト抵抗を低減する観点から、酸素領域２０のｎ型不純物濃度は１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましく、５×１０２０ｃｍ－３以上であることが更に好ましい。酸素領域２０のｎ型不純物濃度が上がることで、コンタクト電極１２と酸素領域２０との間のショットキー障壁を、電子がトンネルしやすくなる。よって、コンタクト抵抗が更に低減する。
酸素領域２０の形成を容易にする観点から、酸素領域２０のｎ型不純物濃度は１×１０２３ｃｍ－３以下であることが好ましく、１×１０２２ｃｍ－３以下であることがより好ましい。
第１の実施形態のコンタクト構造１００の製造方法では、酸素に加えて炭素を炭化珪素層１０にイオン注入で導入する。炭化珪素層１０に導入された炭素は、後の高温アニールの際に、酸素原子が炭化珪素の結晶構造の炭素サイトに入ることを抑制し、１個の酸素原子が炭化珪素の結晶構造のシリコンサイトに入ることを促進する。したがって、１個の酸素原子が炭化珪素の結晶構造のシリコンサイトに入った構造が形成される。例えば、酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、４個のシリコン原子と結合する１個の酸素原子の割合よりも高くなる。
酸素領域２０に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合を高くする観点から、図９に示すように、酸素と炭素をイオン注入した直後の炭素の濃度分布は、酸素の濃度分布を包含することが好ましい。すなわち、酸素と炭素をイオン注入した直後の深さ方向の任意の位置での炭素の濃度は、酸素の濃度よりも高いことが好ましい。
図１３は、第１の実施形態の半導体装置の製造方法の作用及び効果の説明図である。図１３は、第１の実施形態の半導体装置の製造方法における酸素の濃度分布を示す図である。図１３は、コンタクト電極１２及び炭化珪素層１０の、酸素の深さ方向の濃度分布を示す。図１３は、コンタクト電極１２、酸素領域２０、及びコンタクト領域１８の酸素の深さ方向の濃度分布を示す。
図１３中、破線の曲線が酸素をイオン注入した直後の酸素の濃度分布である。図１３中、実線の曲線がパイルアップアニール後の酸素の濃度分布である。
イオン注入した直後は、イオン注入の加速エネルギーで決まる深さ位置に、酸素の濃度分布のピークが形成される。その後、コンタクト電極１２の形成前に、高温アニールを行うことにより、炭化珪素層１０の表面側及び裏面側に向けて酸素が拡散する。
そして、コンタクト電極１２の形成後に、パイルアップアニールを行うことにより、酸素が、コンタクト電極１２と酸素領域２０との間の界面にパイルアップする。これは、シリコンサイトを１個の酸素原子で置換した構造が、コンタクト電極１２に近づくことで、エネルギー的により安定になるからである。コンタクト電極１２に近づくことで、コンタクト電極１２と局在状態の電子の移動が容易になるため、シリコンサイトを１個の酸素原子で置換した構造がエネルギー的により安定になる。
第１の実施形態のコンタクト構造１００では、酸素領域２０を備えることで、ショットキー障壁の高さが低く固定される。したがって、コンタクト構造１００のコンタクト抵抗が低減し、オーミック特性が実現できる。また、コンタクト構造１００のコンタクト抵抗のショットキー障壁の高さのばらつきが抑制され、コンタクト抵抗のばらつきが抑制される。
第１の実施形態のコンタクト構造１００では、酸素領域２０を備えることで、コンタクト電極１２の材料と無関係にショットキー障壁の高さが、０．１５ｅＶ未満に固定される。したがって、コンタクト電極１２の材料を任意に選択することが可能となる。よって、コンタクト構造１００の構造設計、及び製造プロセスの自由度が高くなる。
以上、第１の実施形態によれば、コンタクト抵抗のばらつきが抑制された半導体装置が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第１の電極と、第２の電極と、第１の電極が接する第１の面と、第１の面に対向し第２の電極が接する第２の面を有する炭化珪素層であって、ｎ型の第１の炭化珪素領域と、第１の面と第１の炭化珪素領域との間に位置し、第１の炭化珪素領域よりもｎ型不純物濃度の低いｎ型の第２の炭化珪素領域と、第１の面と第２の炭化珪素領域との間に位置するｐ型の第３の炭化珪素領域と、第１の面と第３の炭化珪素領域との間に位置するｎ型の第４の炭化珪素領域と、第１の電極と第３の炭化珪素領域との間に設けられ、第１の電極に接し、第３の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第５の炭化珪素領域と、第１の電極と第４の炭化珪素領域との間に設けられ、第１の電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第６の炭化珪素領域と、炭化珪素層の第１の電極の側に位置するゲート電極と、ゲート電極と第３の炭化珪素領域との間に位置するゲート絶縁層と、を備える。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１４は、第２の実施形態の半導体装置の模式断面図である。第２の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ２００である。ＭＯＳＦＥＴ２００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ２００は、ソース電極４２とｎ＋型のソース領域６０との間のコンタクト構造が、第１の実施形態のコンタクト構造１００と同様の構造を備える。
ＭＯＳＦＥＴ２００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４（第１の炭化珪素領域）、ドリフト領域５６（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２（第５の炭化珪素領域）、第１の酸素領域６４（第６の炭化珪素領域）を含む。
炭化珪素層１０は、例えば、４Ｈ－ＳｉＣの単結晶である。炭化珪素層１０は、第１の面Ｐ１と第２の面Ｐ２とを有する。第２の面Ｐ２は、第１の面Ｐ１に対向する。第１の面Ｐ１は炭化珪素層１０の表面であり、第２の面Ｐ２は炭化珪素層１０の裏面である。
炭化珪素層１０は、ソース電極４２とドレイン電極４４との間に位置する。
本明細書中、「深さ」とは、第１の面Ｐ１を基準とする第１の面Ｐ１から第２の面Ｐ２に向かう方向の距離を意味する。
ドレイン領域５４は、ｎ＋型のＳｉＣである。ドレイン領域５４は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドレイン領域５４のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３以下である。
ドリフト領域５６は、ｎ－型のＳｉＣである。ドリフト領域５６は、ドレイン領域５４とソース電極４２との間に位置する。ドリフト領域５６は、第１の面Ｐ１とドレイン領域５４の間に位置する。ドリフト領域５６の一部は、第１の面Ｐ１に接する。
ドリフト領域５６は、例えば、窒素（Ｎ）をｎ型不純物として含む。ドリフト領域５６のｎ型不純物濃度は、例えば、１×１０１５ｃｍ－３以上２×１０１６ｃｍ－３以下である。ドリフト領域５６のｎ型不純物濃度は、ドレイン領域５４のｎ型不純物濃度より低い。
ドリフト領域５６は、例えば、ドレイン領域５４上にエピタキシャル成長により形成されたＳｉＣのエピタキシャル成長層である。ドリフト領域５６の厚さは、例えば、５μｍ以上１００μｍ以下である。
ｐウェル領域５８は、ｐ型のＳｉＣである。ｐウェル領域５８は、ドリフト領域５６とソース電極４２との間に位置する。ｐウェル領域５８は、第１の面Ｐ１とドリフト領域５６との間に位置する。ｐウェル領域５８の一部は、第１の面Ｐ１に接する。
ｐウェル領域５８は、例えば、アルミニウム（Ａｌ）をｐ型不純物として含む。ｐウェル領域５８のｐ型不純物濃度は、例えば、１×１０１６ｃｍ－３以上１×１０２０ｃｍ－３以下である。
ｐウェル領域５８の深さは、例えば、０．４μｍ以上０．８μｍ以下である。ｐウェル領域５８は、ＭＯＳＦＥＴ２００のチャネル領域として機能する。
ソース領域６０は、ｎ＋型のＳｉＣである。ソース領域６０は、ソース電極４２とｐウェル領域５８との間に位置する。ソース領域６０は、第１の面Ｐ１とｐウェル領域５８との間に位置する。
ソース領域６０は、リン（Ｐ）又は窒素（Ｎ）をｎ型不純物として含む。ソース領域６０のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３ｃｍ以下である。ソース領域６０のｎ型不純物濃度は、ドリフト領域５６のｎ型不純物濃度より高い。
ソース領域６０の深さは、ｐウェル領域５８の深さよりも浅い。ソース領域６０の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
ｐウェルコンタクト領域６２は、ｐ＋型のＳｉＣである。ｐウェルコンタクト領域６２は、ソース電極４２とｐウェル領域５８との間に位置する。ｐウェルコンタクト領域６２は、ｐウェル領域５８と第１の面Ｐ１との間に位置する。ｐウェルコンタクト領域６２は、ソース領域６０に隣り合う。
ｐウェルコンタクト領域６２は、例えば、アルミニウムをｐ型不純物として含む。ｐウェルコンタクト領域６２のｐ型不純物濃度は、例えば、１×１０１８ｃｍ－３以上１×１０２２ｃｍ－３以下である。ｐウェルコンタクト領域６２のｐ型不純物濃度は、ｐウェル領域５８のｐ型不純物濃度よりも高い。
ｐウェルコンタクト領域６２の深さは、ｐウェル領域５８の深さよりも浅い。ｐウェルコンタクト領域６２の深さは、例えば、０．１μｍ以上０．４μｍ以下である。
第１の酸素領域６４は、ｎ＋型のＳｉＣである。第１の酸素領域６４は、ソース電極４２とソース領域６０との間に位置する。第１の酸素領域６４は、ソース領域６０と第１の面Ｐ１との間に位置する。第１の酸素領域６４は、ソース電極４２に接する。
第１の酸素領域６４は、酸素を不純物として含む。第１の酸素領域６４の酸素の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第１の酸素領域６４は、４個の炭素原子と結合する１個の酸素原子を含む。
第１の酸素領域６４は、例えば、リン（Ｐ）又は窒素（Ｎ）をｎ型不純物として含む。第１の酸素領域６４のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３ｃｍ以下である。
ソース電極４２と第１の酸素領域６４の中の酸素の濃度分布は第１のピークを有する。ソース電極４２と第１の酸素領域６４の界面と第１のピークとの間の距離は５０ｎｍ以下である。第１の酸素領域６４の中で、酸素はソース電極４２と第１の酸素領域６４の界面にパイルアップしている。
第１のピークの酸素濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
ソース電極４２と第１の酸素領域６４との中の酸素の濃度分布は、第１のピークとソース領域６０との間に、第２のピークを有する。第２のピークの酸素濃度は、例えば、第１のピークの酸素濃度よりも低い。
ゲート絶縁層４６は、炭化珪素層１０とゲート電極５０との間に位置する。ゲート絶縁層４６は、ゲート電極５０とｐウェル領域５８との間に位置する。
ゲート絶縁層４６は、例えば、酸化物、又は、酸窒化物である。ゲート絶縁層４６は例えば、酸化シリコンである。ゲート絶縁層４６の厚さは、例えば、３０ｎｍ以上１００ｎｍ以下である。
ゲート絶縁層４６とｐウェル領域５８は接する。ゲート絶縁層４６の近傍のｐウェル領域５８が、ＭＯＳＦＥＴ２００のチャネル領域となる。
ゲート電極５０は、炭化珪素層１０の第１の面Ｐ１側に位置する。ゲート電極５０は、ゲート絶縁層４６の上に設けられる。ゲート電極５０は、ドリフト領域５６、ソース領域６０、及び、ｐウェル領域５８との間に、ゲート絶縁層４６を挟む。
ゲート電極５０は、導電体である。ゲート電極５０は、例えば、ｎ型不純物又はｐ型不純物を含む多結晶シリコンである。ゲート電極５０は、例えば、窒化チタン、窒化タングステン、タングステン、アルミニウム、銅、ルテニウム、コバルト、ニッケル、コバルトシリサイド、ニッケルシリサイドなどの金属でも構わない。ゲート電極５０は、上記金属のいずれか一つとｎ型不純物又はｐ型不純物を含む多結晶シリコンとの積層構造でも構わない。
層間絶縁層５２は、ゲート電極５０上に形成される。層間絶縁層５２は、ゲート電極５０とソース電極４２を電気的に分離する。層間絶縁層５２は、例えば、酸化シリコンである。
ソース電極４２は、炭化珪素層１０の第１の面Ｐ１側に位置する。ソース電極４２は、第１の酸素領域６４及びｐウェルコンタクト領域６２に電気的に接続される。ソース電極４２は、第１の酸素領域６４及びｐウェルコンタクト領域６２に接する。ソース電極４２は、ｐウェル領域５８に電位を与えるｐウェル電極としても機能する。
ソース電極４２と第１の酸素領域６４との間は、オーミック接触（オーミックコンタクト）である。ソース電極４２とｐウェルコンタクト領域６２との間は、オーミック接触である。
ソース電極４２は導電体である。ソース電極４２は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ソース電極４２は、例えば、積層構造を有していても構わない。ソース電極４２は、例えば、２種の異なる金属の積層構造を有する。ソース電極４２は、例えば、金属シリサイドと金属との積層構造を有する。
ソース電極４２は、例えば、チタンとアルミニウムの積層構造である。ソース電極４２は、例えば、ニッケルシリサイドを含む。ソース電極４２は、例えば、ニッケルシリサイドとアルミニウムの積層構造である。
ソース電極４２は、第１の部分４２Ｘと第２の部分４２Ｙを有する。第１の部分４２Ｘは、第１の酸素領域６４に接する。第２の部分４２Ｙは、ｐウェルコンタクト領域６２に接する。第１の部分４２Ｘと第２の部分４２Ｙは、例えば、同一の材料である。第１の部分４２Xと第２の部分４２Ｙは、例えば、同一の化学組成を有する。
ドレイン電極４４は、炭化珪素層１０の第２の面Ｐ２側に位置する。ドレイン電極４４は、ドレイン領域５４に接する。ドレイン電極４４は、ドレイン領域５４に電気的に接続される。
ドレイン電極４４は導電体である。ドレイン電極４４は、例えば、金属、金属間化合物、金属窒化物、金属シリサイド、又は、半導体である。
ドレイン電極４４は、例えば、ニッケルである。ニッケルは、炭化珪素層１０と反応してニッケルシリサイドを形成しても構わない。ニッケルシリサイドは、例えば、ＮｉＳｉ、Ｎｉ２Ｓｉである。
以下、第２の実施形態の半導体装置の作用及び効果について説明する。
第２の実施形態のＭＯＳＦＥＴ２００は、ソース電極４２とソース領域６０との間に、第１の酸素領域６４を備える。第１の酸素領域６４は、４個の炭素原子と結合する１個の酸素原子を含む。ＭＯＳＦＥＴ２００は、第１の酸素領域６４を備えることにより、ソース電極４２とソース領域６０との間のコンタクト抵抗が低減し、かつ、安定する。
オン抵抗を低減し、ＭＯＳＦＥＴの動作を安定させる観点から、ソース電極４２の第１の部分４２Ｘとソース領域６０との間のコンタクト、及び、ソース電極４２の第２の部分４２Ｙとｐウェルコンタクト領域６２との間のコンタクトのいずれもがオーミック接触となることが好ましい。例えば、仕事関数の異なる材料を第１の部分４２Ｘと第２の部分４２Ｙに適用することで、ｎ＋型のソース領域６０へのコンタクトと、ｐ＋型のｐウェルコンタクト領域６２へのコンタクトの両方をオーミック接触とすることが考えられる。しかし、この方法は、ＭＯＳＦＥＴの構造が複雑となり、製造プロセスも複雑となる。
ＭＯＳＦＥＴ２００では、第１の酸素領域６４を備えることで、ソース電極４２の第１の部分４２Ｘと第１の酸素領域６４との間は、第１の部分４２Ｘの材料に依存せずオーミック接触となる。したがって、第２の部分４２Ｙとｐウェルコンタクト領域６２との間が、オーミック接触となるように最適なソース電極４２の材料を選択できる。
すなわち、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができる。したがって、例えば、第１の部分４２Ｘと第２の部分４２Ｙに異なる材料を適用するような、複雑な構造を採用する必要がない。また、第１の部分４２Ｘと第２の部分４２Ｙを同一の材料とすることができるため、製造プロセスも簡易となる。よって、デバイス構造が簡易で、製造プロセスも簡易な、ＭＯＳＦＥＴ２００が実現できる。
十分な量の局在状態を第１の酸素領域６４に形成し、ショットキー障壁の高さを安定して固定する観点から、第１の酸素領域６４の酸素の最大濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが最も好ましい。
ソース電極４２と第１の酸素領域６４との中の酸素の濃度分布は、第１のピークを有する。第１のピークの酸素濃度は、１×１０１７ｃｍ－３以上であることが好ましく、２×１０１８ｃｍ－３以上であることがより好ましく、３×１０１９ｃｍ－３以上であることが更に好ましく、３×１０２０ｃｍ－３以上であることが最も好ましい。
第１の酸素領域６４の形成を容易にする観点から、第１の酸素領域６４の酸素の最大濃度は、１×１０２３ｃｍ－３以下であることが好ましく、５×１０２２ｃｍ－３以下であることがより好ましく、１×１０２２ｃｍ－３以下であることが更に好ましく、５×１０２１ｃｍ－３以下であることが最も好ましい。
局在状態とソース電極４２との間の電子の移動を容易にする観点から、ソース電極４２と第１の酸素領域６４との間の界面と第１のピークとの間の距離が５０ｎｍ以下であることが好ましく、２０ｎｍ以下であることがより好ましく、５ｎｍ以下であることが更に好ましく、１ｎｍ以下であることが最も好ましい。
十分な量の局在状態を第１の酸素領域６４に形成する観点から、第１の酸素領域６４に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、４個のシリコン原子と結合する１個の酸素原子の割合よりも高いことが好ましい。また、第１の酸素領域６４に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の格子間に存在する酸素原子の割合よりも高いことが好ましい。また、第１の酸素領域６４に含まれる酸素原子の中で、４個の炭素原子と結合する１個の酸素原子の割合が、炭化珪素の結晶構造の炭素サイトにペアで存在する酸素原子の割合よりも高いことが好ましい。
ソース電極４２と第１の酸素領域６４との間のコンタクト抵抗を低減する観点から、ソース領域６０のｎ型不純物濃度は１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましく、５×１０２０ｃｍ－３以上であることが更に好ましい。ソース領域６０のｎ型不純物濃度が上がることで、ソース電極４２と第１の酸素領域６４との間のショットキー障壁を、電子がトンネルしやすくなる。よって、コンタクト抵抗が更に低減する。
ソース領域６０の形成を容易にする観点から、ソース領域６０のｎ型不純物濃度は１×１０２３ｃｍ－３以下であることが好ましく、１×１０２２ｃｍ－３以下であることがより好ましい。
ソース電極４２と第１の酸素領域６４との間のコンタクト抵抗を低減する観点から、第１の酸素領域６４のｎ型不純物濃度は１×１０１９ｃｍ－３以上であることが好ましく、１×１０２０ｃｍ－３以上であることがより好ましく、５×１０２０ｃｍ－３以上であることが更に好ましい。第１の酸素領域６４のｎ型不純物濃度が上がることで、ソース電極４２と第１の酸素領域６４との間のショットキー障壁を、電子がトンネルしやすくなる。よって、コンタクト抵抗が更に低減する。
第１の酸素領域６４の形成を容易にする観点から、第１の酸素領域６４のｎ型不純物濃度は１×１０２３ｃｍ－３以下であることが好ましく、１×１０２２ｃｍ－３以下であることがより好ましい。
以上、第２の実施形態によれば、コンタクト抵抗のばらつきが抑制された半導体装置が実現できる。
（第３の実施形態）
第３の実施形態の半導体装置は、第２の電極と第１の炭化珪素領域との間に設けられ、第２の電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第７の炭化珪素領域を、更に備える点で、第２の実施形態の半導体装置と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については、一部記述を省略する場合がある。
図１５は、第３の実施形態の半導体装置の模式断面図である。第３の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ３００である。ＭＯＳＦＥＴ３００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ３００は、ソース電極４２とｎ＋型のソース領域６０との間のコンタクト構造が、第１の実施形態のコンタクト構造１００と同様の構造を備える。また、ＭＯＳＦＥＴ３００は、ドレイン電極４４とｎ＋型のドレイン領域５４との間のコンタクト構造が、第１の実施形態のコンタクト構造１００と同様の構造を備える。
ＭＯＳＦＥＴ３００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４（第１の炭化珪素領域）、ドリフト領域５６（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２（第５の炭化珪素領域）、第１の酸素領域６４（第６の炭化珪素領域）、第２の酸素領域６６（第７の炭化珪素領域）を含む。
第２の酸素領域６６は、ｎ＋型のＳｉＣである。第２の酸素領域６６は、ドレイン電極４４とドレイン領域５４との間に位置する。第２の酸素領域６６は、ドレイン領域５４と第２の面Ｐ２との間に位置する。第２の酸素領域６６は、ドレイン電極４４に接する。
第２の酸素領域６６は、酸素を不純物として含む。第２の酸素領域６６の酸素の最大濃度は、例えば、１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である。
第２の酸素領域６６は、４個の炭素原子と結合する１個の酸素原子を含む。
第２の酸素領域６６は、例えば、窒素（Ｎ）をｎ型不純物として含む。第１の酸素領域６４のｎ型不純物濃度は、例えば、１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３ｃｍ以下である。
第３の実施形態のＭＯＳＦＥＴ３００は、ドレイン電極４４とドレイン領域５４との間に、第２の酸素領域６６を備える。第２の酸素領域６６は、４個の炭素原子と結合する１個の酸素原子を含む。ＭＯＳＦＥＴ３００は、第２の酸素領域６６を備えることにより、ドレイン電極４４とドレイン領域５４との間のコンタクト抵抗が低減し、かつ、安定する。
以上、第３の実施形態によれば、コンタクト抵抗のばらつきが抑制された半導体装置が実現できる。
（第４の実施形態）
第４の実施形態の半導体装置は、第１の電極が炭化珪素層の中に位置する金属シリサイド部を有する点で、第２の実施形態の半導体装置と異なる。以下、第１の実施形態及び第２の実施形態と重複する内容については、一部記述を省略する場合がある。
図１６は、第４の実施形態の半導体装置の模式断面図である。第４の実施形態の半導体装置は、プレーナゲート型の縦型のＭＯＳＦＥＴ４００である。ＭＯＳＦＥＴ４００は、電子をキャリアとするｎチャネル型トランジスタである。
ＭＯＳＦＥＴ４００は、ソース電極とｎ＋型のソース領域との間のコンタクト構造が、第１の実施形態のコンタクト構造１００と同様の構造を備える。
ＭＯＳＦＥＴ４００は、炭化珪素層１０、ソース電極４２（第１の電極）、ドレイン電極４４（第２の電極）、ゲート絶縁層４６、ゲート電極５０、層間絶縁層５２を備える。ソース電極４２は、金属シリサイド部４２ａと金属部４２ｂを有する。
ソース電極４２は、第１の電極の一例である。ドレイン電極４４は、第２の電極の一例である。
炭化珪素層１０は、ドレイン領域５４（第１の炭化珪素領域）、ドリフト領域５６（第２の炭化珪素領域）、ｐウェル領域５８（第３の炭化珪素領域）、ソース領域６０（第４の炭化珪素領域）、ｐウェルコンタクト領域６２（第５の炭化珪素領域）、第１の酸素領域６４（第６の炭化珪素領域）を含む。
ソース電極４２は、金属シリサイド部４２ａと金属部４２ｂを有する。金属シリサイド部４２ａは、炭化珪素層１０の中に位置する。金属シリサイド部４２ａは、炭化珪素層１０の中に埋め込まれている。
金属シリサイド部４２ａは、金属シリサイドを含む。金属シリサイド部４２ａは、例えば、ニッケルシリサイドを含む。
金属部４２ｂは、金属、金属間化合物、又は金属窒化物を含む。金属部４２ｂは、例えば、チタンとアルミニウムの積層構造である。
金属シリサイド部４２ａは、第１の酸素領域６４に接する。金属シリサイド部４２ａは、ｐウェルコンタクト領域６２に接する。
第４の実施形態のＭＯＳＦＥＴ４００は、ソース電極４２の金属シリサイド部４２ａとソース領域６０との間に、第１の酸素領域６４を備える。第１の酸素領域６４は、４個の炭素原子と結合する１個の酸素原子を含む。ＭＯＳＦＥＴ４００は、第１の酸素領域６４を備えることにより、ソース電極４２とソース領域６０との間のコンタクト抵抗が低減し、かつ、安定する。
以上、第４の実施形態によれば、コンタクト抵抗のばらつきが抑制された半導体装置が実現できる。
（第５の実施形態）
第５の実施形態のインバータ回路及び駆動装置は、第２の実施形態の半導体装置を備えるインバータ回路及び駆動装置である。
図１７は、第５の実施形態の駆動装置の模式図である。駆動装置１０００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ２００をスイッチング素子とする３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃで構成される。３個の半導体モジュール１５０ａ、１５０ｂ、１５０ｃを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。
第５の実施形態によれば、特性の向上したＭＯＳＦＥＴ２００を備えることで、インバータ回路１５０及び駆動装置１０００の特性が向上する。
（第６の実施形態）
第６の実施形態の車両は、第２の実施形態の半導体装置を備える車両である。
図１８は、第６の実施形態の車両の模式図である。第６の実施形態の車両１１００は、鉄道車両である。車両８００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ２００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両１１００の車輪９０が回転する。
第６の実施形態によれば、特性の向上したＭＯＳＦＥＴ２００を備えることで、車両１１００の特性が向上する。
（第７の実施形態）
第７の実施形態の車両は、第２の実施形態の半導体装置を備える車両である。
図１９は、第７の実施形態の車両の模式図である。第７の実施形態の車両１２００は、自動車である。車両１２００は、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ２００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により車両９００の車輪９０が回転する。
第７の実施形態によれば、特性の向上したＭＯＳＦＥＴ２００を備えることで、車両１２００の特性が向上する。
（第８の実施形態）
第８の実施形態の昇降機は、第２の実施形態の半導体装置を備える昇降機である。
図２０は、第８の実施形態の昇降機（エレベータ）の模式図である。第８の実施形態の昇降機１３００は、かご６１０、カウンターウエイト６１２、ワイヤロープ６１４、巻上機６１６、モーター１４０と、インバータ回路１５０を備える。
インバータ回路１５０は、第２の実施形態のＭＯＳＦＥＴ２００をスイッチング素子とする３個の半導体モジュールで構成される。３個の半導体モジュールを並列に接続することで、３個の交流電圧の出力端子Ｕ、Ｖ、Ｗを備える三相のインバータ回路１５０が実現される。
インバータ回路１５０から出力される交流電圧により、モーター１４０が駆動する。モーター１４０により巻上機６１６が回転し、かご６１０が昇降する。
第８の実施形態によれば、特性の向上したＭＯＳＦＥＴ２００を備えることで、昇降機１３００の特性が向上する。
以上、第１ないし第４の実施形態では、炭化珪素の結晶構造として４Ｈ－ＳｉＣの場合を例に説明したが、本発明は３Ｃ－ＳｉＣ、又は、６Ｈ－ＳｉＣの結晶構造の炭化珪素に適用することも可能である。
第２ないし第４の実施形態では、第１の実施形態のコンタクト構造をＭＯＳＦＥＴに適用する場合を例に説明したが、第１の実施形態のコンタクト構造をその他の半導体装置に適用することも可能である。例えば、第１の実施形態のコンタクト構造をダイオード又はＩｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ（ＩＧＢＴ）に適用することも可能である。
なお、第１ないし第４の実施形態では、ｎ型不純物が窒素又はリンである場合を例に説明したが、ｎ型不純物としてヒ素（Ａｓ）又はアンチモン（Ｓｂ）を適用することも可能である。
また、第１ないし第４の実施形態では、ｐ型不純物が、アルミニウム又はボロンである場合を例に説明したが、ｐ型不純物として、ガリウム（Ｇａ）、インジウム（Ｉｎ）を適用することも可能である。
また、第５ないし第８の実施形態において、本発明の半導体装置を車両やエレベータに適用する場合を例に説明したが、本発明の半導体装置を例えば、太陽光発電システムのパワーコンディショナーなどに適用することも可能である。
また、第５ないし第８の実施形態において、第２の実施形態の半導体装置を適用する場合を例に説明したが、例えば、第３又は第４の実施形態の半導体装置を適用することも可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ 炭化珪素層
１２ コンタクト電極（電極）
１８ コンタクト領域（第１の炭化珪素領域）
２０ 酸素領域（第２の炭化珪素領域）
２２ 酸化膜
２４ 積層膜（導電膜）
４２ ソース電極（第１の電極）
４４ ドレイン電極（第２の電極）
４６ ゲート絶縁層
５０ ゲート電極
５４ ドレイン領域（第１の炭化珪素領域）
５６ ドリフト領域（第２の炭化珪素領域）
５８ ｐウェル領域（第３の炭化珪素領域）
６０ ソース領域（第４の炭化珪素領域）
６２ ｐウェルコンタクト領域（第５の炭化珪素領域）
６４ 第１の酸素領域（第６の炭化珪素領域）
６６ 第２の酸素領域（第７の炭化珪素領域）
１００ コンタクト構造（半導体装置）
１５０ インバータ回路
２００ ＭＯＳＦＥＴ（半導体装置）
３００ ＭＯＳＦＥＴ（半導体装置）
４００ ＭＯＳＦＥＴ（半導体装置）
１０００ 駆動装置
１１００ 車両
１２００ 車両
１３００ 昇降機
Ｐ１ 第１の面
Ｐ２ 第２の面

Claims (21)

  1. 電極と、
    前記電極に接する炭化珪素層であって、
    ｎ型の第１の炭化珪素領域と、
    前記第１の炭化珪素領域と前記電極との間に位置し、前記電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第２の炭化珪素領域と、
    を含む炭化珪素層と、
    を備える半導体装置。
  2. 前記第２の炭化珪素領域の酸素の最大濃度は１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項１記載の半導体装置。
  3. 前記電極と前記第２の炭化珪素領域の中の酸素の濃度分布が第１のピークを有し、前記電極と前記第２の炭化珪素領域の界面と前記第１のピークとの間の距離が５０ｎｍ以下である請求項１又は請求項２記載の半導体装置。
  4. 前記電極と前記第２の炭化珪素領域の中の酸素の濃度分布が、前記第１のピークと前記第１の炭化珪素領域との間に、第２のピークを有する請求項３記載の半導体装置。
  5. 前記第１の炭化珪素領域のｎ型不純物濃度は１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項１ないし請求項４いずれか一項記載の半導体装置。
  6. 前記第２の炭化珪素領域の中に含まれる酸素原子の中で、４個の炭素原子と結合する酸素原子の割合が、４個のシリコン原子と結合する酸素原子の割合よりも高い請求項１ないし請求項５いずれか一項記載の半導体装置。
  7. 第１の電極と、
    第２の電極と、
    前記第１の電極が接する第１の面と、前記第１の面に対向し前記第２の電極が接する第２の面を有する炭化珪素層であって、
    ｎ型の第１の炭化珪素領域と、
    前記第１の面と前記第１の炭化珪素領域との間に位置し、前記第１の炭化珪素領域よりもｎ型不純物濃度の低いｎ型の第２の炭化珪素領域と、
    前記第１の面と前記第２の炭化珪素領域との間に位置するｐ型の第３の炭化珪素領域と、
    前記第１の面と前記第３の炭化珪素領域との間に位置するｎ型の第４の炭化珪素領域と、
    前記第１の電極と前記第３の炭化珪素領域との間に設けられ、前記第１の電極に接し、
    前記第３の炭化珪素領域よりもｐ型不純物濃度の高いｐ型の第５の炭化珪素領域と、
    前記第１の電極と前記第４の炭化珪素領域との間に設けられ、前記第１の電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第６の炭化珪素領域と、
    前記炭化珪素層の前記第１の電極の側に位置するゲート電極と、を含む炭化珪素層と、
    前記ゲート電極と前記第３の炭化珪素領域との間に位置するゲート絶縁層と、
    を備える半導体装置。
  8. 前記第６の炭化珪素領域の酸素の最大濃度は１×１０１７ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項７記載の半導体装置。
  9. 前記第１の電極と前記第６の炭化珪素領域の中の酸素の濃度分布が第１のピークを有し、前記第１の電極と前記第６の炭化珪素領域の界面と前記第１のピークとの間の距離が５０ｎｍ以下である請求項７又は請求項８記載の半導体装置。
  10. 前記第１の電極と前記第６の炭化珪素領域の中の酸素の濃度分布が、前記第１のピークと前記第４の炭化珪素領域との間に、第２のピークを有する請求項９記載の半導体装置。
  11. 前記第４の炭化珪素領域のｎ型不純物濃度は１×１０１９ｃｍ－３以上１×１０２３ｃｍ－３以下である請求項７ないし請求項１０いずれか一項記載の半導体装置。
  12. 前記第６の炭化珪素領域の中に含まれる酸素原子の中で、４個の炭素原子と結合する酸素原子の割合が、４個のシリコン原子と結合する酸素原子の割合よりも高い請求項７ないし請求項１１いずれか一項記載の半導体装置。
  13. 前記第２の電極と前記第１の炭化珪素領域との間に設けられ、前記第２の電極に接し、４個の炭素原子と結合する１個の酸素原子を含む第７の炭化珪素領域を、更に備える請求項７ないし請求項１２いずれか一項記載の半導体装置。
  14. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備えるインバータ回路。
  15. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える駆動装置。
  16. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える車両。
  17. 請求項１ないし請求項１３いずれか一項記載の半導体装置を備える昇降機。
  18. ｎ型の第１の炭化珪素領域を有する炭化珪素層に酸素を注入する第１のイオン注入を行い、
    前記炭化珪素層に、炭素を注入する第２のイオン注入を行い、
    前記炭化珪素層の上に導電膜を形成し、
    第１の熱処理を行う半導体装置の製造方法。
  19. 前記第１のイオン注入及び前記第２のイオン注入の後、前記導電膜を形成する前に、前記第１の熱処理よりも温度の高い第２の熱処理を、更に行う請求項１８記載の半導体装置の製造方法。
  20. 前記第１のイオン注入及び前記第２のイオン注入の前に、前記炭化珪素層の上に酸化膜を形成し、
    前記第１のイオン注入及び前記第２のイオン注入の後、前記導電膜を形成する前に、前記酸化膜を除去する請求項１８又は請求項１９記載の半導体装置の製造方法。
  21. 前記第１の熱処理の温度は３００℃以上７００℃以下である請求項１８ないし請求項２０いずれか一項記載の半導体装置の製造方法。
JP2020155006A 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機 Active JP7271484B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020155006A JP7271484B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US17/191,783 US11424327B2 (en) 2020-09-15 2021-03-04 Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020155006A JP7271484B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Publications (2)

Publication Number Publication Date
JP2022048927A JP2022048927A (ja) 2022-03-28
JP7271484B2 true JP7271484B2 (ja) 2023-05-11

Family

ID=80627101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020155006A Active JP7271484B2 (ja) 2020-09-15 2020-09-15 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Country Status (2)

Country Link
US (1) US11424327B2 (ja)
JP (1) JP7271484B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273764B2 (ja) * 2020-08-06 2023-05-15 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) * 2020-09-15 2023-05-11 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186324A (ja) 2011-03-07 2012-09-27 Toshiba Corp 半導体装置
JP2016063110A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017126604A (ja) 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60112606A (ja) * 1983-11-21 1985-06-19 Otsuka Chem Co Ltd 変成された金属酸化物の製造方法
US7727904B2 (en) * 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
JP6305294B2 (ja) * 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
JP2016081995A (ja) * 2014-10-14 2016-05-16 住友電気工業株式会社 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP6692265B2 (ja) 2016-09-16 2020-05-13 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7241704B2 (ja) * 2018-01-17 2023-03-17 ローム株式会社 半導体装置およびその製造方法
JP7074629B2 (ja) 2018-09-14 2022-05-24 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7362546B2 (ja) 2020-05-14 2023-10-17 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012186324A (ja) 2011-03-07 2012-09-27 Toshiba Corp 半導体装置
JP2016063110A (ja) 2014-09-19 2016-04-25 株式会社東芝 半導体装置及びその製造方法
JP2017126604A (ja) 2016-01-12 2017-07-20 株式会社東芝 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び昇降機

Also Published As

Publication number Publication date
JP2022048927A (ja) 2022-03-28
US20220085170A1 (en) 2022-03-17
US11424327B2 (en) 2022-08-23

Similar Documents

Publication Publication Date Title
JP7362546B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP6728096B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7326227B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7354027B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7271483B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6728097B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6957536B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機
JP7271484B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230387216A1 (en) Semiconductor device, method for manufacturing semiconductor device, inverter circuit, drive device, vehicle, and elevator
US11201223B2 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator each having a threshold-voltage-increasing portion in silicon carbide layer
JP6776204B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP7476130B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
CN108417633B (zh) 半导体装置、半导体装置的制造方法、逆变器电路、驱动装置、车辆以及升降机
JP2022144216A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US11502173B2 (en) Semiconductor device, inverter circuit, drive, vehicle, and elevator
JP7023818B2 (ja) 半導体装置、インバータ回路、駆動装置、車両、および昇降機
JP7005847B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20220310791A1 (en) Semiconductor device, inverter circuit, drive device, vehicle, and elevator
JP7354028B2 (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
US20230299152A1 (en) Method for manufacturing semiconductor device, semiconductor device, inverter circuit, driving device, vehicle, and elevator
US20230299192A1 (en) Semiconductor device, semiconductor device manufacturing method, inverter circuit, drive device, vehicle, and elevator
JP2023043336A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210604

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230426

R151 Written notification of patent or utility model registration

Ref document number: 7271484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151