JP5610492B2 - ＳｉＣ半導体素子およびその作製方法 - Google Patents

ＳｉＣ半導体素子およびその作製方法 Download PDF

Info

Publication number
JP5610492B2
JP5610492B2 JP2011545956A JP2011545956A JP5610492B2 JP 5610492 B2 JP5610492 B2 JP 5610492B2 JP 2011545956 A JP2011545956 A JP 2011545956A JP 2011545956 A JP2011545956 A JP 2011545956A JP 5610492 B2 JP5610492 B2 JP 5610492B2
Authority
JP
Japan
Prior art keywords
insulating film
sic
phosphorus
sic semiconductor
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011545956A
Other languages
English (en)
Other versions
JPWO2011074237A1 (ja
Inventor
裕司 矢野
裕司 矢野
大 岡本
大 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nara Institute of Science and Technology NUC
Original Assignee
Nara Institute of Science and Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nara Institute of Science and Technology NUC filed Critical Nara Institute of Science and Technology NUC
Priority to JP2011545956A priority Critical patent/JP5610492B2/ja
Publication of JPWO2011074237A1 publication Critical patent/JPWO2011074237A1/ja
Application granted granted Critical
Publication of JP5610492B2 publication Critical patent/JP5610492B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors having potential barriers
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、ＳｉＣ半導体素子の絶縁膜（酸化膜）とＳｉＣ半導体における界面欠陥を低減し、ＭＩＳＦＥＴ（ＭＩＳ型電界効果トランジスタ）またはＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）等のチャネル移動度を向上させる技術に関するものである。
ＳｉＣ半導体とは炭素（Ｃ）とケイ素（Ｓｉ）の化合物であるＳｉＣ（Silicon carbide，炭化ケイ素）からなる半導体である。ＳｉＣ半導体の最大の特徴は、パワーエレクトロニクスに用いる半導体デバイス（パワーデバイス）の材料として適した物性値を有することである。例えば、市販されている単結晶の４Ｈ−ＳｉＣの場合、禁制帯幅が３．３ｅＶと従来のＳｉ半導体に比べて３倍と広く、絶縁破壊電界強度が３ＭＶ／ｃｍと従来のＳｉ半導体に比べて１０倍程度大きく、また飽和電子速度が従来のＳｉ半導体に比べて３倍と速い。また、ＳｉＣ半導体は、Ｓｉ半導体よりも、熱伝導性，耐熱性，耐薬品性に優れており、放射線に対する耐性もＳｉ半導体より高いという特徴を備えている。このような特徴から、ＳｉＣ半導体、特に、ＳｉＣのＭＩＳＦＥＴ（ＭＩＳ型電界効果トランジスタ）またはＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）は、パワーエレクトロニクスに用いられる半導体デバイスに好適に使用されている。
しかし、ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴでは、ゲート絶縁膜（ゲート酸化膜）とＳｉＣの界面における欠陥が多く、チャネル移動度が小さいことが、従来から問題とされていた。特に、４Ｈ−ＳｉＣでは、バルク結晶中の電子移動度が８００−１０００ｃｍ２／Ｖｓと高いのに対し、ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度（Ｓｉ面）は、１０ｃｍ２／Ｖｓと小さいことが問題として挙げられていた。
また従来から、ＳｉＣの熱酸化やＣＶＤ法を用いて絶縁膜を形成したり、また形成した絶縁膜をＮＯ，Ｎ ２ Ｏ,ＮＨ３ガスなどにより絶縁膜とＳｉＣの界面を窒化することなどが行われており、界面における欠陥を少なくして、チャネル移動度を向上させている。しかしながら、ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度（Ｓｉ面）は、界面を窒化した場合でも、４０−５０ｃｍ２／Ｖｓと小さく、更なるチャネル移動度の向上が切望されている。
ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度が小さい理由は、従来技術で作製されるＳｉＣの界面には欠陥が多い、すわなち、界面準位密度が大きいためである。ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度が小さいことによって、ＭＩＳ（ＭＯＳ）ＦＥＴのトランジスタのオン抵抗値が大きくなる。トランジスタのオン抵抗値が大きくなれば消費電力が多くなってしまう。
上述したように、４Ｈ−ＳｉＣでは、本来、バルク結晶中の電子移動度が８００−１０００ｃｍ２／Ｖｓと高いにも関わらず、ＳｉＣのＭＩＳ（ＭＯＳ）ＦＥＴといったデバイス化を図ると、欠陥（界面準位密度の大きさ）のためにチャネル移動度が小さくなってしまうのである。すなわち、デバイス化することで、本来、高い電子移動度を持つＳｉＣのポテンシャルを全く活かせなくなるのである。
これまで、ＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度を向上させて、トランジスタのオン抵抗を小さくするための先行技術が数多く知られている。例えば、ゲート絶縁膜直下のＳｉＣに窒素やリンをイオン注入したり、エピタキシャル成長させたりして、ｐ型層の表面を低濃度化またはｎ型化することによりチャネル移動度を向上する作製方法が知られている（例えば、特許文献１を参照）。また、絶縁膜とＳｉＣの界面を窒化することにより、チャネル移動度を向上する作製方法が知られている（例えば、特許文献２を参照）。さらに、ゲート絶縁膜（ゲート酸化膜）に対してＨ２Ｏを含んだ雰囲気で熱処理を施してチャネル移動度を向上する作製方法が知られている（例えば、特許文献３を参照）。
しかしながら、上記特許文献１では、ゲート絶縁膜直下のＳｉＣに窒素やリンをイオン注入させたり、エピタキシャル成長させたりするので、ＳｉＣ基板上に設ける絶縁膜の信頼性が悪いという問題が生じていた。またエピ濃度や膜厚の制御性にも問題があり、それに起因してチャネル移動度や閾値電圧がばらつくという問題が生じていた。
また、上記特許文献２では、界面を窒化することにより界面準位密度が低減し、チャネル移動度が向上するものの、上述したようにチャネル移動度は４０ｃｍ２／Ｖｓ程度である。
また、上記特許文献３では、ゲート絶縁膜（ゲート酸化膜）に対してＨ２Ｏを含んだ雰囲気で熱処理を施すことにより、チャネル移動度が向上するものの、チャネル移動度は５０ｃｍ２／Ｖｓ程度である。更に、効果のあるプロセス条件の範囲が狭いという問題もある。
特開２０００−１５０８６６号公報 特開２００６−２１６９１８号公報 特開２００３−０８６７９２号公報
上記状況に鑑みて、本発明は、ＳｉＣ半導体に接する絶縁膜とＳｉＣとの界面の界面準位密度を低減させ、チャネル移動度を向上させたＳｉＣ半導体素子およびその作製方法を提供することを目的とする。
本発明者らは、鋭意研究を行った結果、従来行われてきたようにゲート絶縁膜直下のＳｉＣにリンを注入させるのではなく、ゲート絶縁膜自体に熱処理によってリンを添加（ドープ）することにより、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減できることおよびＭＩＳ（ＭＯＳ）ＦＥＴのチャネル移動度を大幅に向上できることを見出し、本発明を完成させた。
すなわち、上記目的を達成すべく、本発明のＳｉＣ半導体素子は、少なくともＳｉＣ半導体基板と、基板に接する絶縁膜を備える半導体素子において、絶縁膜にリンを含む構成とされる。かかる構成によれば、ＳｉＣ半導体基板と絶縁膜との界面の界面準位密度を低減ならびに半導体素子のチャネル移動度を向上させることができる。
絶縁膜にリンが含まれることにより、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減でき、半導体素子のチャネル移動度を従来と比べて飛躍的に向上できる。
リンが含まれることで、絶縁膜である酸化膜（ＳｉＯ２）中のＳｉの一部はリン（Ｐ）に置き換わり、リン（Ｐ）はネットワークを構成する周囲の酸素原子（Ｏ）と３配位で結合する。ＳｉＯ２中に存在するＳｉ−Ｓｉ結合（Ｏ欠損）が欠陥となることが知られているが、そのようなＳｉをリン（Ｐ）が置き換えたために欠陥が消滅することにより、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が低減できると推察する。また、４つの周囲の酸素原子（Ｏ）と結合していたＳｉ（４配位）の一部がリン（Ｐ）に置き換わることでネットワークを構成する酸素原子（O）に対して３配位となり、酸化膜の歪が緩和されたことも欠陥消滅に影響していると推察する。
なお、上記絶縁膜はＳｉＣとの界面に形成すればよく、ＳｉＣのシリコン面、カーボン面および側壁面などいずれの結晶面にも好適に適用できる。
ここで、絶縁膜には、酸化膜や窒化膜が含まれる。
上記の本発明のＳｉＣ半導体素子において、具体的には、
ＳｉＣ半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが０．２〜０．６ｅＶの範囲で１×１０１１ｃｍ−２ｅＶ−１以下である。
また、好ましくは、上記の本発明のＳｉＣ半導体素子において、
ＳｉＣ半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが０．２〜０．６ｅＶの範囲で５×１０１１ｃｍ−２ｅＶ−１以下であり、かつ、半導体素子のチャネル移動度は、３５ｃｍ２／Ｖｓ以上である。
そして、更に好ましくは、上記の本発明のＳｉＣ半導体素子において、
ＳｉＣ半導体基板と絶縁膜との界面の界面準位密度は、伝導帯端からのエネルギーが０．２〜０．６ｅＶの範囲で１×１０１１ｃｍ−２ｅＶ−１以下であり、かつ、半導体素子のチャネル移動度が、８５ｃｍ２／Ｖｓ以上である。
ここで、上記の本発明のＳｉＣ半導体素子は、ＳｉＣ半導体基板のうち、電子の供給口および取り出し口となるソース・ドレイン・ベース・エミッタ・コレクタなどの低抵抗ｎ＋型領域を除いたＳｉＣ半導体基板部分にはリンが存在しないことが好ましい態様である。
また、他の観点からは、ＳｉＣ半導体基板に熱処理によってリンが添加されていないことが好ましい態様である。ＳｉＣ半導体基板側の不純物濃度の増加を招くからである。
また、他の観点からは、上記の本発明のＳｉＣ半導体素子は、少なくともＭＩＳ（ＭＯＳ）チャネルを備える場合、かかるＭＩＳ（ＭＯＳ）チャネルにリンが含まれていないことが好ましい態様である。ＭＩＳ（ＭＯＳ）チャネルを有する半導体素子の場合、ＭＩＳ（ＭＯＳ）チャネルの不純物濃度の増加を招くからである。
また、上記の本発明のＳｉＣ半導体素子において、絶縁膜への熱処理によってリンが添加され、ＳｉＣ半導体基板の不純物濃度が変化しないことが好ましい。
また、上記の絶縁膜に対するリンの添加が熱処理によって行われることにより、ＳｉＣ側にリンが進入せず、ＳｉＣ側の不純物濃度を変化されない、或いは、増加を回避することができる。例えば、ＭＩＳ（ＭＯＳ）チャネルを有する場合には、ＭＩＳ（ＭＯＳ）チャネルにはリンが進入せず、ＭＩＳ（ＭＯＳ）チャネルに不純物としてのリンを変化させない、或いは、増加させることがない。
熱処理を用いて、絶縁膜にリンを添加することで、絶縁膜の信頼性を維持でき、チャネル移動度や閾値電圧の変動を回避することができる。
また、熱処理で絶縁膜にリンを添加させた場合、ＳｉＣとの界面に達したリンは、ＳｉＣ側にはほとんど添加されない。これは、ＳｉＣ中におけるリンの拡散係数が非常に小さいためである。したがって、ＳｉＣ側の不純物濃度（実効アクセプタ濃度または実効ドナー濃度）の変化はほとんどなく、このこともチャネル移動度や閾値電圧の変動の回避につながる。
また、上記の絶縁膜において、ＳｉＣとの界面にリンが存在することがより好ましい。熱処理によって、リンが絶縁膜に添加されていくが、ＳｉＣとの界面にまでリンが到達することで、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減できるからである。
具体的には、上記の絶縁膜において、界面準位密度が１×１０１１ｃｍ−２ｅＶ−１以下であることがより好ましい。熱処理によって、リンが絶縁膜に添加されていき、ＳｉＣとの界面にまでリンが到達することで、従来、界面準位密度が１×１０１２ｃｍ−２ｅＶ−１程度であったものが、１桁程度、界面準位密度を低減できるからである。
また、上記の絶縁膜において、ＳｉＣとの界面のリンの密度が１×１０２１ｃｍ−３以上であることがより好ましい。ＳｉＣとの界面のリンの密度が大きいことによって、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減できるからである。
また、上記の絶縁膜において、膜厚方向に、ＳｉＣとの界面までリン濃度が一様に分布していることが好ましい。膜質を均一にできるからである。
上記の絶縁膜は、具体的には、ゲート絶縁膜として用いられることが好ましい態様である。
絶縁膜とＳｉＣの界面欠陥が低減できているため、ゲート絶縁膜として用いることで、ＭＩＳ（ＭＯＳ）ＦＥＴ等のチャネル移動度の向上が図れ、トランジスタのオン抵抗の低減につながることになるからである。
この他、上記の絶縁膜は、表面パッシベーション膜として用いられることも好ましい態様である。
絶縁膜とＳｉＣの界面欠陥が低減できているため、表面パッシベーション膜として用いることで、ＳｉＣ表面、すなわちＳｉＣと絶縁膜の界面におけるキャリアの再結合が押さえられ、リーク電流の低減やバイポーラトランジスタおよびサイリスタなどにおける増幅率の向上につながることになるからである。
次に、本発明のＳｉＣ半導体素子の作製方法について説明する。
本発明のＳｉＣ半導体素子の作製方法は、下記の（ステップＳ１０）および（ステップＳ２０）を少なくとも備える構成とされる。
（ステップＳ１０）ＳｉＣからなる半導体基板上に絶縁膜を形成する絶縁膜形成工程
（ステップＳ２０）上記の絶縁膜に熱処理によりリンを添加するリン添加工程
上記（ステップＳ１０）の絶縁膜形成方法は既存の知られた形成方法であればよく、特に限定されるものではない。
また、上記（ステップＳ２０）のリン添加工程において、熱処理で絶縁膜にリンを添加させるのは、リンをＳｉＣ側に添加させないためである。熱処理で絶縁膜にリンを添加させた場合、ＳｉＣとの界面に達したリンは、ＳｉＣ側にはほとんど添加されない。その理由は、ＳｉＣ中におけるリンの拡散係数が非常に小さいためである。リンをＳｉＣ側に添加させないことで、ＳｉＣ側の不純物濃度（実効アクセプタ濃度または実効ドナー濃度）の変化はほとんど起こらず、チャネル移動度や閾値電圧の変動の回避につながる。
また、本発明のＳｉＣ半導体素子の作製方法において、更に、下記の（ステップＳ１５）および（ステップＳ３０）を備えることが好ましい。
（ステップＳ１５）形成した上記の絶縁膜に対して、NOやN2Oなどの酸化窒素ガスを用いて界面窒化および残留炭素の除去を行う界面窒化工程
（ステップＳ３０）水素アニールを用いて未結合手を終端する終端工程
また、本発明のＳｉＣ半導体素子の作製方法において、上記の（ステップＳ２０）のリン添加工程の後に、不活性ガスを用いてアニール処理を行う不活性ガスアニール工程（リン拡散工程）（ステップＳ２５）を含むことが更に好ましい。
不活性ガスは、例えば、窒素ガスやアルゴンガスが好適に用いられる。
リン添加工程の後に、不活性ガスを用いてアニール処理を行うことにより、絶縁膜中をリンが拡散していき、絶縁膜とＳｉＣ半導体の界面にまでリンを確実に到達させることが可能となるからである。
本発明のＳｉＣ半導体素子の作製方法の各工程の順序は、特に限定されるものではないが、好ましくは、絶縁膜形成工程（ステップ１０）の後、界面窒化工程（ステップ１５）、リン添加工程（ステップ２０）、リン拡散工程（ステップ２５）、終端工程（ステップ３０）のように、処理温度の高い工程から低い工程の順序で行う。これにより、工程間の温度管理がより容易になる。なお、各工程の間に、ＳｉＣ半導体素子に対してその他の工程や処理を行うことも可能である。
ここで、上記（ステップＳ２０）のリン添加工程は、絶縁膜に対して、具体的には、塩化ホスホリル（ＰＯＣｌ３）溶液をバブリングし、酸素・窒素などの酸素および不活性ガスの混合ガス雰囲気で、９５０〜１１００℃の温度で熱処理を行う。
塩化ホスホリル（ＰＯＣｌ３）溶液のバブリングは、例えば、常温以下の塩化ホスホリル（ＰＯＣｌ３）溶液に窒素を用いてバブリングする。そして、バブリングしたガスと酸素ガスと窒素ガスの混合した雰囲気で、９５０〜１１００℃の温度範囲で１０分程度、熱処理を行う。
さらに、上記熱処理後、引き続き同一温度で、窒素などの不活性ガス雰囲気中で数１０分間、熱処理を行う。
なお、（ステップＳ２０）のリン添加工程は、上記方法以外にも、
ターシャリーブチルホスフィン（ＴＢＰ）などのリンを含んだガスや、
溶液を気化させた原料を使用した雰囲気中にて熱処理することによっても可能である。
また、本発明のＳｉＣ半導体素子の作製方法において、（ステップＳ２０）のリン添加工程は、絶縁膜に対して、塩化ホスホリル（ＰＯＣｌ３）溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、８００〜１１００℃の温度で熱処理を行い、（ステップＳ２５）の不活性ガスアニール工程は９５０〜１１００℃の温度で行うことが更に好ましい態様である。
本発明によれば、絶縁膜に対してリンを含むガスで熱処理することにより、絶縁膜とＳｉＣの界面欠陥（界面準位密度）が大幅に低減でき、チャネル移動度を従来と比べて飛躍的に向上できるといった効果を有する。チャネル移動度を向上できることで、本発明を用いたパワーデバイスの消費電力低減が図れるといった効果を有する。
また、本発明を用いた表面パッシベーション膜は、リーク電流の低減や増幅率の向上が図れるといった効果を有する。
ＳｉＣのパワーＭＯＳＦＥＴの代表例であるＤＭＯＳＦＥＴの模式図である。 ４Ｈ−ＳｉＣの構造模式図である。 チャネル移動度をパラメータとしたパワーＭＯＳＦＥＴのオン抵抗と絶縁破壊電圧の相関図である。 実施例１の作製方法の説明図である。 実施例１の作製フローを示す。 界面準位密度およびチャネル移動度の評価のための作製デバイスの模式図である。 界面準位密度の測定結果を示すグラフである。 ｎ−ＭＯＳＦＥＴの特性を説明するグラフである。 チャネル移動度の測定結果１を示すグラフである。 チャネル移動度の測定結果２を示すグラフである。 チャネル移動度の測定結果３を示すグラフである。 チャネル移動度の測定結果４を示すグラフである。 従来技術であるドライ酸化膜のチャネル移動度特性を示すグラフである。 実施例１で作製した酸化膜の膜厚方向におけるリン濃度を示すグラフである。 その他の実施例の作製フローを示す図である。
以下、本発明の実施形態について、図面を参照しながら詳細に説明していく。なお、本発明の範囲は、以下の実施例や図示例に限定されるものではなく、幾多の変更及び変形が可能である。
図１に、ＳｉＣのＭＯＳＦＥＴの模式図を示す。ＳｉＣのＭＯＳＦＥＴは、ＳｉＣ半導体１０の基板上にゲート絶縁膜２０を形成し、ゲート電極１１、ソース電極１２、ドレイン電極１３の端子を設ける。ここで、ＳｉＣ半導体１０は図１に示すように、ｎ＋層、ｐボディ層、ｎ−ドリフト層、ｎ＋基板層などいくつかの層に分けられる。そして、ソース電極１２からドレイン電極１３にかけて、電流抵抗となる部位が存在する。
例えば、ソース電極１２とｎ＋層の間の抵抗値Ｒｃｓ、ｎ＋層の抵抗値Ｒｎ、ゲート絶縁膜２０とＳｉＣ半導体１０の界面２１のチャネル抵抗値Ｒｃｈ、ｐボディ層に挟まれたｎ−ドリフト層のＪＦＥＴ抵抗値Ｒｊ、ｎ−ドリフト層の抵抗値Ｒｄ、ｎ＋基板層の抵抗値Ｒｓｕｂ、ｎ＋基板層とドレイン電極１３の間の抵抗値Ｒｃｄである。
これらの抵抗値のうち、特に支配的なのが、界面２１のチャネル抵抗値Ｒｃｈである。
上述したように、４Ｈ−ＳｉＣ（図２に構造模式図を示す）では、バルク中の電子移動度が８００−１０００ｃｍ２／Ｖｓと高いのに対し、ＳｉＣのＭＯＳＦＥＴの界面のチャネル移動度は、１０ｃｍ２／Ｖｓと小さいことが問題として挙げられている。これについて、図３を用いて説明する。図３は、チャネル移動度（μｃｈ）とトランジスタのオン抵抗の相関図を示しており、横軸は絶縁破壊電圧、すなわち半導体素子の耐圧を示している。
図３において、４Ｈ−ＳｉＣの場合、Ｓｉの場合と比べて、同一耐圧の半導体素子に対するオン抵抗値は、シリコン単体（Ｓｉ ｌｉｍｉｔ）とＳｉＣ半導体のドリフト層と基板（ｄｒｉｆｔ＋ｓｕｂ． ｌｉｍｉｔ）を比較すると、絶縁破壊電圧１０３Ｖ付近においては、１０００分の１程度と小さいことが示されている。また、チャネル移動度（μｃｈ）に反比例してオン抵抗値が低減されることが示されている。なお、ＳｉＣ半導体において、チャネル抵抗、ｎ−ドリフト層の抵抗およびｎ＋基板層の抵抗以外の抵抗値は無視できる大きさである。特にチャネル抵抗値の低減がＳｉＣ半導体デバイスの性能向上に不可欠である。
ＳｉＣのＭＯＳＦＥＴの界面のチャネル移動度（μｃｈ）を従来の１０ｃｍ２／Ｖｓ程度から１００ｃｍ２／Ｖｓ程度まで性能向上することで、本来の４Ｈ−ＳｉＣの高いポテンシャルを活用できることとなる。
以下の実施例では、チャネル移動度（μｃｈ）を９０ｃｍ２／Ｖｓ程度まで性能向上できるＳｉＣ半導体素子ならびにその製造方法を詳細に説明する。
図４と図５を用いて実施例１の作製方法を説明する。図４は、ＳｉＣ半導体１０にゲート絶縁膜２０を形成し、そのゲート絶縁膜２０にリン３０を添加する様子を示している。ここでは、絶縁膜として酸化膜（ＳｉＯ２）を用いた例を示している。図４（２）では、絶縁膜とＳｉＣの界面２１にまでリン３０が到達している。絶縁膜とＳｉＣの界面２１にまでリン３０が達することにより、界面欠陥を低減でき、チャネル移動度を向上することができることになる。
ＳｉＣ基板上の絶縁膜にリンを添加する手順は、図５に示すように、先ず、ＳｉＣ基板上に絶縁膜を形成し（Ｓ１０）、次に、絶縁膜に対してリンを添加する（Ｓ２０）。そして、確実にリンを絶縁膜とＳｉＣの界面２１に到達させるため、拡散工程を行う（Ｓ２５）。
具体的に、ＳｉＣ基板上の絶縁膜にリンを添加する手順について説明する。ここでは、絶縁膜として酸化膜（ＳｉＯ２）を用いた例について説明する。
先ず、ｎ型シリコン面の４Ｈ−ＳｉＣをドライ酸化により、１２００℃、１６０分で５５ｎｍの絶縁膜である酸化膜を形成した試料を準備した。その試料に、２．２５ｓｌｍの窒素ガス、１．０ｓｌｍの酸素ガスおよび１５℃に保ったＰＯＣｌ３溶液に０．７５ｓｌｍの窒素をバブリングしたガスを混合した雰囲気で、９５０℃で１０分間、熱処理を行った。その後、引き続き同一温度で、窒素雰囲気中で３０分間、熱処理を行った。これにより、ＳｉＣ上の絶縁膜にのみリンを添加することができた。同様に、熱処理の温度を１０００℃、１０５０℃および１１００℃においてＳｉＣ基板上の絶縁膜へのリンの添加を行った。
第１の比較例として、ドライ酸化のみを行ったＳｉＣ半導体素子を作製した。具体的には、ｎ型シリコン面の４Ｈ−ＳｉＣをドライ酸化により、１２００℃、１６０分で５５ｎｍの絶縁膜である酸化膜を形成した。
次に、第２の比較例として、実施例１とは熱処理の温度を変更し、その他の点は実施例１と同様な処理を行ってＳｉＣ半導体素子を作成した。具体的には、ｎ型シリコン面の４Ｈ−ＳｉＣをドライ酸化により、１２００℃、１６０分で５５ｎｍの絶縁膜である酸化膜を形成した試料を準備した。その試料に、２．２５ｓｌｍの窒素ガス、１．０ｓｌｍの酸素ガスおよび１５℃に保ったＰＯＣｌ３溶液に０．７５ｓｌｍの窒素をバブリングしたガスを混合した雰囲気で、９００℃で１０分間、熱処理を行った。その後、引き続き同一温度で、窒素雰囲気中で３０分間、熱処理を行った。
図６は、作製したデバイスを示している。これは、界面準位密度およびチャネル移動度の評価のための作製デバイスの模式図である。
ゲート電極の形成について説明する。ゲート電極は、アルミニウム、タングステン、モリブデンなどの金属や、Ｎ型ポリシリコンあるいはＰ型ポリシリコンなどのいずれの材料でも構わない。ここでは、ゲート電極としてアルミニウムを使用した。さらに、このゲート電極の上にＷＳｉ２膜、ＭｏＳｉ２膜、あるいはＴｉＳｉ２膜などのシリサイド膜を形成しても構わない。さらに、この後に、裏面電極としてアルミニウムを形成した。
図６（１）に示すＭＯＳキャパシタの作製について説明する。ＭＯＳキャパシタは、先ず、４Ｈ−ＳｉＣ（不純物濃度Ｎｄ−Ｎａ＝８×１０１５ｃｍ−３）を通常のＲＣＡ洗浄をした後に、絶縁膜である酸化膜を形成した。その後、形成された絶縁膜を５％フッ酸で除去した。この後に、ゲート絶縁膜を形成して、その後、窒素中で４００度、３０分の熱処理（ＰＭＡ：Ｐｏｓｔ Ｍｅｔａｌｌｉｚａｔｉｏｎ Ａｎｎｅａｌ）を行い、ＭＯＳキャパシタを作製した。
次に、図６（２）に示すｎチャネルＭＯＳＦＥＴの作製について説明する。ｎチャネルＭＯＳＦＥＴは、同様のゲート絶縁膜の形成手法と、その後の熱処理で、ｐ型の４Ｈ-ＳｉＣ（不純物濃度Ｎａ−Ｎｄ＝７×１０１５ｃｍ−３）を用いてチャネル長／幅＝１００／２００μｍのＭＯＳＦＥＴを作製したものである。
図７は、界面準位密度の測定結果を示すグラフである。図７から、９５０℃、１０００℃、１０５０℃および１１００℃で熱処理を行ったものは、界面準位密度が低減されていることがわかる。９００℃で熱処理したものは、ドライ酸化のみのものと同様な結果を示しており、界面準位密度の低減効果は確認できなかった。これに対して、９５０〜１１００℃の温度範囲で熱処理したものは、界面準位密度が１桁以上低減され、１×１０１１ｃｍ−２ｅＶ−１以下〜１×１０１０ｃｍ−２ｅＶ−１台半ばにまで低減できた。
図８は、実施例１の作製方法を用いて、１０００℃で１０分間、熱処理を施し、ＳｉＣのゲート絶縁膜である酸化膜にリンを添加したｎ−ＭＯＳＦＥＴ（チャネル長／幅 Ｌ／Ｗ＝１００／２００μｍ）の特性を示している。図８に示すように、ノーマリーオフの特性であり、閾値電圧（Ｖｔｈ）が０．０４Ｖであり、ゲート電圧の印加に伴い、ドレイン電流がリニアーに増大していく様子が示されている。
次に、図９〜１２は、実施例１の作製方法を用いて、１０００℃で１０分間、熱処理を施したＳｉＣのＭＯＳＦＥＴに対して、チャネル移動度を示すグラフである。
図９は、ＭＯＳＦＥＴのチャネル長／幅（Ｌ／Ｗ）は、１０／２００μｍであり、図１０は、ＭＯＳＦＥＴのチャネル長／幅（Ｌ／Ｗ）は、３０／２００μｍであり、図１１は、ＭＯＳＦＥＴのチャネル長／幅（Ｌ／Ｗ）は、５０／２００μｍであり、図１２は、ＭＯＳＦＥＴのチャネル長／幅（Ｌ／Ｗ）は、１００／２００μｍである。
図９〜１２によれば、作製したＳｉＣのＭＯＳＦＥＴのチャネル移動度は、すべて９０ｃｍ２／Ｖｓまで向上している。比較対照データとして、図１３にリンをゲート絶縁膜である酸化膜に添加していないドライ酸化の場合のＭＯＳＦＥＴのチャネル移動度を示す。図１３において、Ｄｒｙ／Ｎ２とは、ドライ酸化後に窒素雰囲気で熱処理したものであり、この場合のチャネル移動度は４ｃｍ２／Ｖｓである。また、Ｄｒｙ／ＮＯとは、ドライ酸化後に一酸化窒素（ＮＯ）ガスを用いて熱処理したものであり（酸化膜を窒化させたもの）、この場合のチャネル移動度は２５ｃｍ２／Ｖｓである。なお、ＭＯＳＦＥＴのチャネル長／幅（Ｌ／Ｗ）は、３０／２００μｍである。
このように、従来技術であるドライ酸化の場合、チャネル移動度は、一般的に４〜２５ｃｍ２／Ｖｓ程度であるが、リンをゲート絶縁膜に導入することにより、９０ｃｍ２／Ｖｓまで大幅に向上できたことがわかる。
このように、実施例１の作製方法を用いることにより、チャネルのサイズ（チャネル長／幅）に関係なく、ＭＯＳＦＥＴのチャネル移動度が向上でき、それに伴いオン抵抗値がチャネル移動度に反比例して低減できるのである。
図１４は、実施例１で作製した酸化膜の膜厚方向におけるリン原子の濃度分布を示している。図１４のグラフから、ＳｉＣとの界面までリン濃度は、２×１０２１ｃｍ−３の濃度で一様に分布していることがわかる。
なお、図１４において、リンがＳｉＣ側にまで少し入っているように見えるが、これは濃度の高いほうから測定したために起こる見かけ上のものであり、ＳｉＣ側に熱処理によって添加されたリンは存在していない。
（他の実施例）
さらに、界面欠陥を低減させ、チャネル移動度を向上させる方法としては、図１５のフローに示すように、酸化窒素ガス（例えば、ＮＯガス）による界面窒化および残留炭素の除去を行う界面窒化工程（Ｓ１５）、Ｈ２アニールによる末結合手の終端を行う終端工程（Ｓ３０）のステップを、実施例１のプロセスに加える。
本発明は、電気自動車、ハイブリッド自動車、鉄道、家電、電力系統などのインバータのスイッチで用いられるＭＩＳ（ＭＯＳ）型電界効果トランジスタ（ＭＩＳ（ＭＯＳ）ＦＥＴ）に有用である。また、ＭＩＳ（ＭＯＳ）ＦＥＴよりも高耐圧領域で用いられる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）にも利用できる。さらに、ゲートターンオフ（ＧＴＯ）サイリスタ，接合型バイポーラトランジスタ（ＢＪＴ），接合型電界効果トランジスタ（ＪＦＥＴ），Ｐ（ｉ）Ｎダイオード，ショットキーバリアダイオード（ＳＢＤ）などの表面パッシベーション膜に適用可能である。
１０ ＳｉＣ半導体
１１ ゲート電極
１２ ソース電極
１３ ドレイン電極
２０ ゲート絶縁膜
２１ 界面
３０ リン

Claims (11)

  1. 少なくともＳｉＣ半導体基板と、基板に接する絶縁膜を備える半導体素子において、前記絶縁膜にリンを含み、前記ＳｉＣ半導体基板と前記絶縁膜との界面のリンの密度が１×１０２１ｃｍ−３以上であり、前記ＳｉＣ半導体基板と前記絶縁膜との界面の界面準位密度が、伝導帯端からのエネルギーが０．２〜０．６ｅＶの範囲で１×１０１１ｃｍ−２ｅＶ−１以下であることを特徴とするＳｉＣ半導体素子。
  2. 前記半導体素子のチャネル移動度が、８５ｃｍ２／Ｖｓ以上であることを特徴とする請求項１に記載のＳｉＣ半導体素子。
  3. 前記絶縁膜において、膜厚方向に、ＳｉＣ半導体基板との界面までリン濃度が一様に分布していることを特徴とする請求項１又は２に記載のＳｉＣ半導体素子。
  4. 前記絶縁膜がゲート絶縁膜として用いられることを特徴とする請求項１〜３のいずれかに記載のＳｉＣ半導体素子。
  5. 前記絶縁膜が表面パッシベーション膜として用いられることを特徴とする請求項１〜４のいずれかのＳｉＣ半導体素子。
  6. 請求項１〜５のいずれかに記載のＳｉＣ半導体素子の作製方法であって、
    ＳｉＣからなる半導体基板上に絶縁膜を形成する絶縁膜形成工程、
    前記絶縁膜に熱処理によってリンを添加するリン添加工程、
    を少なくとも備え、
    前記リン添加工程は、前記絶縁膜に対して、分子量９０以上のリン化合物をリン源としてバブリングし、８００〜１１００℃の温度で熱処理を行う、ことを特徴とするＳｉＣ半導体素子の作製方法。
  7. 請求項６に記載のＳｉＣ半導体素子の作製方法において、さらに、
    形成した前記絶縁膜に対して、酸化窒素ガスを用いて界面窒化および残留炭素の除去を行う界面窒化工程、
    水素アニールを用いて未結合手を終端する終端工程、
    を備えたＳｉＣ半導体素子の作製方法。
  8. 前記リン添加工程の後に、不活性ガスを用いてアニール処理を行う不活性ガスアニール工程を含む、ことを特徴とする請求項６又は７に記載のＳｉＣ半導体素子の作製方法。
  9. 前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル（ＰＯＣｌ３）溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、９５０〜１１００℃の温度で熱処理を行う、ことを特徴とする請求項６〜８のいずれかに記載のＳｉＣ半導体素子の作製方法。
  10. 前記リン添加工程は、前記絶縁膜に対して、塩化ホスホリル（ＰＯＣｌ３）溶液をバブリングし、酸素および不活性ガスの混合ガス雰囲気で、８００〜１１００℃の温度で熱処理を行い、前記不活性ガスアニール工程は９５０〜１１００℃の温度で行うことを特徴とする請求項８に記載のＳｉＣ半導体素子の作製方法。
  11. 前記不活性ガスが窒素ガスまたはアルゴンガスであることを特徴とする請求項８〜１０のいずれかに記載のＳｉＣ半導体素子の作製方法。
JP2011545956A 2009-12-16 2010-12-13 ＳｉＣ半導体素子およびその作製方法 Active JP5610492B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011545956A JP5610492B2 (ja) 2009-12-16 2010-12-13 ＳｉＣ半導体素子およびその作製方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009285561 2009-12-16
JP2009285561 2009-12-16
PCT/JP2010/007231 WO2011074237A1 (ja) 2009-12-16 2010-12-13 ＳｉＣ半導体素子およびその作製方法
JP2011545956A JP5610492B2 (ja) 2009-12-16 2010-12-13 ＳｉＣ半導体素子およびその作製方法

Publications (2)

Publication Number Publication Date
JPWO2011074237A1 JPWO2011074237A1 (ja) 2013-04-25
JP5610492B2 true JP5610492B2 (ja) 2014-10-22

Family

ID=44167007

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011545956A Active JP5610492B2 (ja) 2009-12-16 2010-12-13 ＳｉＣ半導体素子およびその作製方法

Country Status (4)

Country Link
US (1) US8546815B2 (ja)
EP (1) EP2515336B1 (ja)
JP (1) JP5610492B2 (ja)
WO (1) WO2011074237A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014378B2 (en) 2016-09-16 2018-07-03 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US10580874B2 (en) 2017-02-09 2020-03-03 Kabushiki Kaisha Toshiba Semiconductor device with silicon oxide layer having element double bonded to oxygen, semiconductor device manufacturing method, inverter circuit, driving device, vehicle, and elevator

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5343984B2 (ja) * 2011-01-17 2013-11-13 株式会社デンソー 化合物半導体基板およびその製造方法
US9984894B2 (en) * 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US9006747B2 (en) 2011-08-26 2015-04-14 National University Corporation NARA Institute of Science and Technology SiC semiconductor element and manufacturing method thereof
JP6068042B2 (ja) * 2012-08-07 2017-01-25 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
DE112014003518T5 (de) 2013-07-31 2016-04-14 Mitsubishi Electric Corporation Siliciumcarbid-Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2015033406A1 (ja) * 2013-09-04 2015-03-12 株式会社日立製作所 半導体装置およびその製造方法、電力変換装置ならびに鉄道車両
JP6237046B2 (ja) * 2013-09-25 2017-11-29 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6277902B2 (ja) * 2014-07-24 2018-02-14 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP6596197B2 (ja) * 2014-09-11 2019-10-23 富士電機株式会社 炭化珪素半導体装置の製造方法
JP6305294B2 (ja) 2014-09-19 2018-04-04 株式会社東芝 半導体装置及びその製造方法
KR102465353B1 (ko) 2015-12-02 2022-11-10 삼성전자주식회사 전계 효과 트랜지스터 및 이를 포함하는 반도체 소자
JP6884532B2 (ja) * 2016-09-02 2021-06-09 住友電気工業株式会社 ＳｉＣ構造体の製造方法
CN107437574B (zh) * 2017-08-16 2019-09-24 宁波诗宏千禧贸易有限公司 一种n型单面电池的制备方法
JP7241704B2 (ja) 2018-01-17 2023-03-17 ローム株式会社 半導体装置およびその製造方法
DE102018107966B4 (de) * 2018-04-04 2022-02-17 Infineon Technologies Ag Verfahren zum Bilden eines Breiter-Bandabstand-Halbleiter-Bauelements
EP3931862B1 (en) 2020-03-17 2022-10-05 Hitachi Energy Switzerland AG Insulated gate structure, wide bandgap material power device with the same and manufacturing method thereof
JP7412765B2 (ja) 2020-06-05 2024-01-15 国立大学法人京都大学 ＳｉＣ半導体素子の製造方法及びＳｉＣ半導体素子

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3180895B2 (ja) * 1997-08-18 2001-06-25 富士電機株式会社 炭化けい素半導体装置の製造方法
JP3428459B2 (ja) 1998-09-01 2003-07-22 富士電機株式会社 炭化けい素ｎチャネルＭＯＳ半導体素子およびその製造方法
JP2001024194A (ja) 1999-05-06 2001-01-26 Toshiba Corp 半導体装置の製造方法及び半導体装置
JP2003086792A (ja) 2001-09-10 2003-03-20 National Institute Of Advanced Industrial & Technology 半導体装置の作製法
JP2004244456A (ja) 2003-02-12 2004-09-02 Kawamura Inst Of Chem Res 重合体、重合体の製造方法、有機エレクトロルミネッセンス素子、および有機エレクトロルミネッセンス素子用正孔輸送層の製造方法
JP2006216918A (ja) 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
KR101023666B1 (ko) * 2006-02-24 2011-03-25 미쓰비시덴키 가부시키가이샤 반도체장치 및 그 제조 방법
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP4412335B2 (ja) 2007-02-23 2010-02-10 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2008244456A (ja) * 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2008244455A (ja) 2007-02-28 2008-10-09 Denso Corp 炭化珪素半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185015A (ja) * 2000-12-12 2002-06-28 Kansai Electric Power Co Inc:The 高耐電圧半導体装置
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2005136386A (ja) * 2003-10-09 2005-05-26 Matsushita Electric Ind Co Ltd 炭化珪素−酸化物積層体，その製造方法及び半導体装置
JP2007287992A (ja) * 2006-04-18 2007-11-01 Fuji Electric Holdings Co Ltd 炭化珪素半導体装置およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10014378B2 (en) 2016-09-16 2018-07-03 Kabushiki Kaisha Toshiba Semiconductor device, method of manufacturing semiconductor device, inverter circuit, driving device, vehicle, and elevator
US10580874B2 (en) 2017-02-09 2020-03-03 Kabushiki Kaisha Toshiba Semiconductor device with silicon oxide layer having element double bonded to oxygen, semiconductor device manufacturing method, inverter circuit, driving device, vehicle, and elevator

Also Published As

Publication number Publication date
WO2011074237A1 (ja) 2011-06-23
US8546815B2 (en) 2013-10-01
JPWO2011074237A1 (ja) 2013-04-25
US20120241767A1 (en) 2012-09-27
EP2515336A1 (en) 2012-10-24
EP2515336A4 (en) 2013-05-15
EP2515336B1 (en) 2016-03-02

Similar Documents

Publication Publication Date Title
JP5610492B2 (ja) ＳｉＣ半導体素子およびその作製方法
US9552997B2 (en) Silicon carbide switching devices including P-type channels
JP5920684B2 (ja) 半導体装置
US9812529B2 (en) Semiconductor device and method for manufacturing the same
US9755064B2 (en) Semiconductor device and method for manufacturing the same
US20090057686A1 (en) Semiconductor device and electric power converter, drive inverter, general-purpose inverter and super-power high-frequency communication equipment using the semiconductor device
US11295951B2 (en) Wide band gap semiconductor device and method for forming a wide band gap semiconductor device
JP2005166930A (ja) ＳｉＣ−ＭＩＳＦＥＴ及びその製造方法
JP2013201308A (ja) 半導体装置及びその製造方法
JP6068042B2 (ja) 炭化珪素半導体装置およびその製造方法
KR101915916B1 (ko) 탄화규소 반도체 장치 및 그 제조 방법
JP2021153168A (ja) 半導体装置、半導体装置の製造方法、インバータ回路、駆動装置、車両、及び、昇降機
JP6250230B2 (ja) 炭化珪素半導体装置の製造方法
US20230187525A1 (en) Insulated Gate Structure, Wide Bandgap Material Power Device With the Same and Manufacturing Method Thereof
JP2014222734A (ja) 半導体装置及びその製造方法
JP7204547B2 (ja) 半導体装置
EP4333027A1 (en) Method of manufacturing ohmic contacts of an electronic device, with thermal budget optimization
EP4333073A1 (en) Sic-based electronic device with improved gate dielectric and manufacturing method thereof, diode
JP2023013100A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP2023108790A (ja) 絶縁ゲート型半導体装置
JP2021086896A (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
CN117637810A (zh) 碳化硅基电子器件及其制造方法以及二极管
JP2010129628A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140611

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140729

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140825

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140827

R150 Certificate of patent or registration of utility model

Ref document number: 5610492

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250