JP2014195107A - 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ - Google Patents

半導体パッケージの製造方法及びこれによって製造された半導体パッケージ Download PDF

Info

Publication number
JP2014195107A
JP2014195107A JP2014105301A JP2014105301A JP2014195107A JP 2014195107 A JP2014195107 A JP 2014195107A JP 2014105301 A JP2014105301 A JP 2014105301A JP 2014105301 A JP2014105301 A JP 2014105301A JP 2014195107 A JP2014195107 A JP 2014195107A
Authority
JP
Japan
Prior art keywords
substrate
terminal
semiconductor package
solder
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014105301A
Other languages
English (en)
Inventor
Yong Sung Eom
龍 成 嚴
Kwang Seong Choi
光 成 崔
賢 哲 ▲裴▼
Hyun-Cheol Bae
Jong Hyun Lee
宗 ▲眩▼ 李
Jong Tae Moon
種 太 文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Electronics and Telecommunications Research Institute ETRI
Original Assignee
Electronics and Telecommunications Research Institute ETRI
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Electronics and Telecommunications Research Institute ETRI filed Critical Electronics and Telecommunications Research Institute ETRI
Publication of JP2014195107A publication Critical patent/JP2014195107A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】半導体パッケージの製造方法及びこれによって製造された半導体パッケージを提供する。
【解決手段】本発明は、半導体パッケージの製造方法及びこれによって製造された半導体パッケージを開示する。この半導体パッケージの製造方法によると、端子が形成された基板上に高分子樹脂とはんだ粒子を含む混合物を塗布して加熱することによって、はんだ粒子が加熱された高分子樹脂内で前記端子側へ流動（又は、拡散）して、前記端子の露出された表面、即ち前記端子の側面と上部面に付着されてはんだ膜が形成される。このようなはんだ膜は、後続のフリップチップボンディング工程で半導体チップの端子と基板の端子との間の接着力を向上させることができる。
【選択図】図１

Description

本発明は、半導体パッケージに関し、より詳細には、半導体パッケージの製造方法及びこれによって製造された半導体パッケージに関する。
電子機器に使われる半導体集積回路の高密度、高集積化によって、半導体チップの電極端子の多ピン（ｐｉｎ）化、狭いピッチ（ｐｉｔｃｈ）化が急速に進行されている。又、半導体チップの配線基板の実装には、配線遅延を減らすためにフリップチップボンディング実装が広く利用されている。このようなフリップチップボンディングでは、半導体チップの外部電極パッドと実装基板のパッドが触れ合うようにした後に熱を加えてリフロー工程に二つのパッドが融着されるようにする。このようなフリップチップボンディング工程では、単純に熱を加えて圧搾させるので、半導体チップの電極パッドと実装基板のパッドとの間のボンディング力は非常に低くなる。従って、物理的な衝撃によって容易に分離されることができる。
韓国特許公開第２００７−００５２７９１号公報
本発明は、上述の問題点に鑑みてなされたもので、その目的は、多ピン化、狭いピッチ化に適合であり、ボンディング力を強化させることができる半導体パッケージの製造方法を提供することにある。
本発明の他の課題は、多ピン化、狭いピッチ化に適合であり、ボンディング力が強化された半導体パッケージを提供することにある。
上述の目的を達成するため、本発明による半導体パッケージの製造方法は、第１基板に第１端子を形成する段階と、高分子樹脂とはんだ粒子を含む混合物を供給して前記第１端子の上部面と側面を覆う段階と、前記はんだ粒子の融点の以上の温度に前記第１基板を加熱して前記第１端子の上部面と側面を覆うはんだ膜を形成する段階と、を含む。
前記第１端子は、前記第１基板の上部面から上に突出され、金属パッドとその上に位置した金属バンプを含むことができる。この際、前記金属バンプは、ピラー（ｐｉｌｌａｒ）型又はスタッド（ｓｔｕｄ）型であることができる。
本発明の一例によると、前記方法は、前記第１端子を形成する前に、前記第１基板に孔を形成する段階をさらに含むことができ、この際に前記第１端子は、前記孔の側壁と底を覆うことができ、前記はんだ膜は、前記孔を満たすことができる。この場合、前記方法は、前記第１基板の前面と後面を平坦化する段階をさらに含むことができる。
前記混合物は、延長されて前記第１端子と面する第１端子の間を覆うことができる。
本発明の他の例において、前記方法は、前記はんだ膜を形成した後に、前記高分子樹脂を除去して、前記はんだ膜を露出させる段階をさらに含むことができる。この場合、前記方法は、前記露出されたはんだ膜の側面を覆う流動性硬化樹脂を供給する段階と、第２端子が形成された第２基板を前記第１基板上に位置させて前記第２端子と前記はんだ膜が互いに接するようにする段階と、前記はんだ膜の融点の以上の温度に前記第１基板を加熱して前記はんだ膜が前記第１端子と前記第２端子を結合させると同時に前記流動性硬化樹脂が硬化される段階と、をさらに含むことができる。
本発明のまた他の例において、前記方法は、前記第１基板を加熱する前に第２端子が形成された第２基板を前記第１基板上に位置させて、前記第２端子が前記第１端子に近接するように配置する段階をさらに含むことができる。この場合、前記混合物は、硬化剤をさらに含むことができ、前記第１基板を加熱することによって、前記硬化剤によって前記高分子樹脂が硬化されることができる。
前記第２基板は、半導体チップを含むことができる。
上述の他の目的を達成するための本発明による半導体パッケージは、第１基板と、前記第１基板に形成された第１端子と、前記第１基板と接しないで露出された前記第１端子の表面を全てを覆うはんだ膜と、を含むことができる。
前記半導体パッケージは、前記第１基板上に位置する第２基板と、前記第２基板の下部面に形成されて前記第１端子と隣接した第２端子と、をさらに含むことができ、この場合に前記はんだ膜は、延長されて前記第２端子の側面を覆うことができる。
前記半導体パッケージは、前記第１基板と第２基板との間を満たす絶縁膜と、前記絶縁膜内に位置し、前記はんだ膜と離隔されたはんだ粒子と、をさらに含むことができる。
本発明の一例による半導体パッケージの製造方法によると、端子が形成された基板上に高分子樹脂とはんだ粒子を含む混合物を塗布して加熱することによって、はんだ粒子が加熱された高分子樹脂内で前記端子側に流動（又は、拡散）して、前記端子の露出された表面、即ち前記端子の側面と上部面に付着されてはんだ膜が形成される。このようなはんだ膜は、後続のフリップチップボンディング工程で半導体チップの端子と基板の端子との間の接着力を向上させることができる。
又、本発明の一例による半導体パッケージの製造方法では、前記基板の端子が前記基板から突出されることができ、パッドとその上に位置するバンプに構成されることができる。このようなパッドとバンプに構成される端子によって半導体チップと基板との間の間隔が一定に維持されることができる。端子がバンプを含まなく、但しパッドのみを含み、このような端子の表面を覆うはんだ膜がある場合と比べると、端子がパッドとバンプの二つを全てを含む本発明の一例では、バンプが半導体チップと基板との間で支持台の役割をするので、隣接した二つのはんだ膜が互いに接して発生する電気的な短絡の危険がない。従って、本発明の半導体パッケージの製造方法は、多ピン化と狭いピッチ化に容易に適用されることができる。
本発明の他の例による半導体パッケージによると、二つの基板の間又は半導体チップと実装基板との間に位置するパッドの表面を覆うはんだ膜によってボンディング力を強化させることができる。
本発明の実施形態１による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態２による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態３による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態４による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態５による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態６による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態７による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態８による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態９による半導体パッケージの製造過程を示す工程断面図である。 本発明の実施形態１０による半導体パッケージの製造過程を示す工程断面図である。
以下、添付された図面を参照して本発明の望ましい実施形態を詳細に説明する。しかし、本発明は、ここで説明される実施形態に限定されずに他の形態に具体化されることができる。ここで紹介される実施形態は、開示された内容が徹底で完全になるように、そして当業者に本発明の思想が十分に伝えられるようにするために提供される。図面において、層及び領域等の厚さは、明確性を示すために誇張された。又、層が異なる層又は基板「上」にあると言及された場合に、それは異なる層又は基板上に直接形成されうる、又はこれらの間に第３の層が介在されうる。明細書の全体にかけて同一の参照番号は同一の構成要素を示す。
図１は、本発明の実施形態１による半導体パッケージの製造過程を示す工程断面図である。
図１の（ａ)段階を参照すると、第１パッド２が形成された第１基板１を準備する。前記第１基板１は、例えば半導体チップが実装される実装基板であり、シリコン基板、印刷回路基板又はセラミック基板でありうる。前記第１パッド２は、チタン、ニッケル、白金又は金のような金属に形成されることができ、電気めっきのような方法で形成されることができる。前記第１パッド２上にピラー型のバンプ３を形成する。前記ピラー型のバンプ３は、例えば銅に形成されることができ、電気めっきのような方法で形成されることができる。前記第１パッド２と前記バンプ３は、第１端子５０を構成することができる。
図１の（ｂ)段階を参照すると、前記ピラー型のバンプ３が形成された前記第１基板１上にはんだ粒子５と、高分子樹脂６と、を含む混合物７を塗布する。前記混合物７は、前記第１端子５０の両側面と上部面を覆うのみではなく、前記第１端子５０とこれと面する他の第１端子５０との間を満たす。前記混合物７で前記はんだ粒子５と前記高分子樹脂６は、体積比で、１:９〜５:５に混合されることができる。前記はんだ粒子５は、例えば、０．１μｍ〜１００μｍの直径を有することができる。前記はんだ粒子５は、鉛、錫、インジウム、ビスマス、アンチモン、銀又はこれの合金のような金属の粒子であることができる。前記高分子樹脂６は、流動（ｆｌｕｘ）機能を有することができる。前記高分子樹脂６は、加熱される場合に前記はんだ粒子５表面の酸化膜を除去する機能を有することができる。前記高分子樹脂６は、例えば、エポキシ系列の樹脂であり、ビスフェノールＡとエピクロロヒドリンを含むことができる。前記混合物７は、還元剤（ｒｅｄｕｃｔａｎｔ）をさらに含むことができる。前記混合物７は、消泡剤（ｄｅｆｏｒｍｉｎｇ ａｇｅｎｔ）をさらに含むことができる。
図１の（ｃ）段階を参照すると、前記混合物７を塗布した後に、前記第１基板１を加熱する。この際に前記はんだ粒子５の融点以上の温度に加熱されることができる。これによって前記加熱された高分子樹脂６は、前記はんだ粒子５の表面の酸化膜を除去して、前記はんだ粒子５は、前記高分子樹脂６内で流動して前記バンプ３と前記第１パッド２の表面へ移動して前記表面に接着される。これによって、前記バンプ３と前記第１パッド２で構成される第１端子５０の表面を覆うはんだ膜１０が形成される。即ち、前記はんだ膜１０は、前記ピラー型のバンプ３の上部面と両側面、そして前記第１パッド２の両側面を覆うように形成される。前記混合物７が消泡剤をさらに含む場合、前記消泡剤は、前記混合物７内で気体の発生を抑制して、前記はんだ粒子５が前記バンプ３と前記第１パッド２の表面に濡れる特性がより発現されるように助けることができる。前記高分子樹脂６は、前記加熱工程によってゲル化（Ｇｅｌａｔｉｏｎ）以前の状態として、例えばほとんど液体状態の樹脂層８に変わるようになることができる。前記バンプ３と前記第１パッド２から遠く離れたはんだ粒子５は、前記バンプ３と前記第１パッド２の表面まで到達しなくて前記樹脂層８内に残すことができる。
図１の（ｄ）段階を参照すると、前記はんだ膜１０が形成された後に、前記樹脂層８を溶媒を利用して除去する。前記溶媒は、例えば、アセトン、ベンジン、トルエン又は水であることができる。前記樹脂層８を除去する際、前記樹脂層８内に存在するはんだ粒子５も共に除去されることができる。これによって、前記はんだ膜１０とその周辺の前記第１基板１の上部面が露出される。
図１の（ｄ）段階に図示された第１基板１上に半導体チップ、或いは他の基板が実装されることができる。このような場合を以下の（ｅ）と（ｆ）段階を参照して説明するようにする。
図１の（ｅ）段階を参照すると、前記露出されたはんだ膜１０の表面と前記第１基板１の上部面を覆うように流動性硬化樹脂１６を塗布する。前記流動性硬化樹脂１６は、前記の面する第１端子５０の表面を覆うはんだ膜１０の間を満たすことができる。前記流動性硬化樹脂１６は、前記高分子樹脂６と類似な物質であり、硬化剤をさらに含むことができる。前記流動性硬化樹脂１６も酸化膜除去機能を有することができる。前記流動性硬化樹脂１６内には、はんだ粒子５が存在しない。前記流動性硬化樹脂１６を塗布した後に、前記第１基板１上に第２パッド１５が形成された第２基板１４を位置させる。前記第２基板１４は、他の実装基板であることができ、または半導体チップであることができる。前記第２パッド１５は、第２端子にも命名されることができる。
図１の（ｆ）段階を参照すると、前記第２パッド１５が前記はんだ膜１０の上部面と合接するように前記第２基板１４を位置した後に、前記はんだ膜１０の融点以上の温度に前記第１基板１を加熱する。これによって、前記流動性硬化樹脂１６が前記はんだ膜１０の表面に形成されることができる酸化膜を除去し、前記はんだ膜１０は、前記第２パッド１５の両側面に流動（又は、拡散）して接着されることができる。これによって、前記はんだ膜１０は、前記第１パッド２、前記ピラー型のバンプ３、前記第２パッド１５の両側面を覆うことができる。又、前記はんだ膜１０は、前記ピラー型のバンプ３と前記第２パッド１５との間にも介在されることができる。これによって、前記はんだ膜１０は、前記ピラー型のバンプ３と前記第２パッド１５をボンディングさせる役割をして、 基板１と基板１４との間のボンディング力を強化させることができる。又、加熱工程に前記流動性硬化樹脂１６は、その内に含まれた硬化剤と反応して硬化され、硬化されたアンダーフィル樹脂１７に変わることができる。これによって、図１の（ｅ）と（ｆ）段階を通じて半導体チップのフリップチップボンディング工程とアンダーフィル工程を同時に実行することができる。
図１の（ｆ）段階の半導体パッケージを見ると、前記第１基板１と前記第２基板１４との間の電気的な接続及び物理的な結合は、第１パッド２と、ピラー型のバンプ３と、第２パッド１５と、その表面を覆うはんだ膜１０によって形成される。前記ピラー型のバンプ３は、前記第１基板１と前記第２基板１４との間の間隔を維持及び支持する役割をする。又、前記第１基板１と前記第２基板１４との間は、硬化されたアンダーフィル樹脂１７に満たされて湿気、或いは物理的な衝撃のような外部的な多様な環境要因から半導体パッケージを保護する。
一方、図１の（ｄ）段階に示された第１基板１は、ひっくり返った状態に印刷回路基板のようなマザーボード（Ｍｏｔｈｅｒ ｂｏａｒｄ）上に実装されることができる。この際、前記第１パッド２、前記ピラー型のバンプ３、これらの表面を覆う前記はんだ膜１０は、はんだバンプのような外部端子を構成し、前記マザーボードとの電気的な連結機能をすることができる。この場合に半導体チップは、前記第１基板１で前記はんだ膜１０が位置する面の反対側の面に実装されることができる。
図２は、本発明の実施形態２による半導体パッケージの製造過程を示す工程断面図である。
図２を参照して、本実施形態では、第１端子５０の間の間隔（ピッチ）が実施形態１の場合より広い。このように、第１端子５０の間の間隔が広い場合、はんだ粒子５と高分子樹脂６を含む混合物７は、スクリーンプリンタを使用して図２の（ｂ)段階のように選択的に望みの位置に塗布されることができる。その後に加熱工程を進行すると、前記混合物７内のはんだ粒子５の表面の酸化膜が除去され、はんだ粒子５は、前記第１端子５０の表面に拡散して前記第１端子５０の表面に濡れる特性を現れるようになって、前記第１端子５０の上部面と両側面を覆うはんだ膜１０が形成される。図２の（ｃ）段階でのように、前記混合物７が塗布された領域の端から前記第１端子５０の表面までの距離が実施形態１の場合に比べて短いので、この場合に樹脂層８内に残っているはんだ粒子５はほとんどないことでありうる。図２の（ｅ）段階で流動性硬化樹脂１６の供給もスクリーンプリンタ方法に進行されることができる。以外の詳細な工程過程及び工程条件は実施形態１の場合と同一であることができる。
図３は、本発明の実施形態３による半導体パッケージの製造過程を示す工程断面図である。
図３の（ａ)段階を参照すると、第１パッド２が形成された第１基板１を準備する。前記第１パッド２上にスタッド型バンプ４を形成する。前記スタッド型バンプ４はスタッド型の形態に別途に製造された後に前記第１パッド２上に置かれることができる。そして熱リフロー工程が進行されて前記第１パッド２上に前記スタッド型バンプ４は融着されることができる。前記スタッド型バンプ４は、例えば、金、銅又はこれの合金に形成されることができる。前記第１パッド２と前記スタッド型バンプ４は、第１端子５１を構成することができる。
図３の（ｂ)段階を参照すると、前記スタッド型バンプ４が形成された前記第１基板１上にはんだ粒子５と高分子樹脂６を含む混合物７を塗布する。前記混合物７は、前記第１端子５１の露出された表面を全てを覆うのみではなく、前記第１端子５１と面する第１端子５１の間を満たす。前記混合物７で前記はんだ粒子５と前記高分子樹脂６は、体積比で１:９〜５:５に混合されることができる。前記はんだ粒子５は、例えば、０．１μｍ〜１００μｍの直径を有することができる。前記はんだ粒子５は、鉛、錫、インジウム、ビスマス、アンチモン、銀又はこれの合金のような金属の粒子でありうる。前記高分子樹脂６は、流動機能を有することができる。前記高分子樹脂６は、加熱される場合に前記はんだ粒子５の表面の酸化膜を除去する機能を有することができる。前記高分子樹脂６は、例えば、エポキシ系列の樹脂であり、ビスフェノールＡとエピクロロヒドリンを含むことができる。前記混合物７は還元剤をさらに含むことができる。前記混合物７は消泡剤をさらに含むことができる。
図３の（ｃ）段階を参照すると、前記混合物７を塗布した後に、前記第１基板１を加熱する。この際に前記はんだ粒子５の融点以上の温度に加熱されることができる。これによって、前記加熱された高分子樹脂６は、前記はんだ粒子５の表面の酸化膜を除去して、前記はんだ粒子５は、前記高分子樹脂６内で流動して前記第１端子５１の表面へ移動し、前記表面に接着される。これによって、前記バンプ４と前記第１パッド２に構成される第１端子５１の表面を覆うはんだ膜１０が形成される。即ち、前記はんだ膜１０は、前記スタッド型バンプ４の折れ曲がった表面、そして前記第１パッド２の両側面を覆うように形成される。前記混合物７が消泡剤をさらに含む場合、前記消泡剤は、前記混合物７内で気体の発生を抑制して、前記はんだ粒子５が前記バンプ４と前記第１パッド２の表面に濡れる特性がより発現されるように助けることができる。前記高分子樹脂６は、前記加熱工程によってゲル化の直前の状態として、例えば、ほとんど液体状態の樹脂層８に変わるようになることができる。前記バンプ４と前記第１パッド２から遠く離れたはんだ粒子５は、前記バンプ４と前記第１パッド２の表面まで到達しなくて前記樹脂層８内に残すことができる。
図３の（ｄ）段階を参照すると、前記はんだ膜１０が形成された後に、前記樹脂層８を溶媒を利用して除去する。前記溶媒は、例えば、アセトン、ベンジン、トルエン又は水でありうる。前記樹脂層８を除去する際、前記樹脂層８内に存在するはんだ粒子５も共に除去されることができる。これによって、前記はんだ膜１０とその周辺の前記第１基板１の上部面が露出される。
図３の（ｅ）段階を参照すると、前記露出されたはんだ膜１０の表面と前記第１基板１の上部面を覆うように流動性硬化樹脂１６を塗布する。前記流動性硬化樹脂１６は、前記面する第１端子５１の表面を覆うはんだ膜１０の間を満たすことができる。前記流動性硬化樹脂１６は、前記高分子樹脂６と類似な物質であり、硬化剤をさらに含むことができる。前記流動性硬化樹脂１６も酸化膜除去機能を有することができる。前記流動性硬化樹脂１６内には、はんだ粒子５が存在しない。前記流動性硬化樹脂１６を塗布した後に、前記第１基板１上に第２パッド１５が形成された第２基板１４を位置させる。前記第２基板１４は、他の実装基板である、又は半導体チップでありうる。前記第２パッド１５は、第２端子にも命名されることができる。
図３の（ｆ）段階を参照すると、前記第２パッド１５が前記はんだ膜１０の上部面と合接するように前記第２基板１４を位置した後に、前記はんだ膜１０の融点以上の温度に前記第１基板１を加熱する。これによって、前記流動性硬化樹脂１６が前記はんだ膜１０の表面に形成されることができる酸化膜を除去し、前記はんだ膜１０は、前記第２パッド１５の両側面に流動（又は、拡散）して接着されることができる。これによって、前記はんだ膜１０は、前記第１パッド２、前記スタッド型バンプ４、及び前記第２パッド１５の両側面を覆うことができる。これによって、前記はんだ膜１０は、前記スタッド型バンプ３と前記第２パッド１５をボンディングさせる役割をして、基板１と基板１４との間のボンディング力を強化させることができる。又、加熱工程に前記流動性硬化樹脂１６は、その内に含まれた硬化剤と反応して硬化され、硬化されたアンダーフィル樹脂１７に変わることができる。これによって、図３の（ｅ）と（ｆ）段階を通じて半導体チップのフリップチップボンディング工程とアンダーフィル工程を同時に実行することができる。
図３の（ｆ）段階の半導体パッケージを見ると、前記第１基板１と前記第２基板１４との間の電気的な接続及び物理的な結合は、第１パッド２と、スタッド型バンプ４と、第２パッド１５と、その表面を覆うはんだ膜１０によって形成される。前記スタッド型バンプ４は、前記第１基板１と前記第２基板１４との間の間隔を維持及び支持する役割をする。又、前記第１基板１と前記第２基板１４との間は、硬化されたアンダーフィル樹脂１７に満たされて湿気、或いは物理的な衝撃のような外部的な多様な環境要因から半導体パッケージを保護する。
一方、図３の（ｄ）段階に示された第１基板１は、ひっくり返った状態に印刷回路基板のようなマザーボード上に実装されることができる。この際、前記第１パッド２と、前記スタッド型バンプ４と、これらの表面を覆う前記はんだ膜１０は、はんだバンプのような外部端子を構成し、前記マザーボードとの電気的な連結機能をすることができる。この場合に半導体チップは、前記第１基板１で前記はんだ膜１０が位置する面の反対側の面に実装されることができる。
図４は、本発明の実施形態４による半導体パッケージの製造過程を示す工程断面図である。
図４を参照して、本実施形態では、第１端子５１の間の間隔（ピッチ）が実施形態３の場合より広い。このように第１端子５１の間の間隔が広い場合、はんだ粒子５と高分子樹脂６を含む混合物７は、スクリーンプリンタを使用して図４の（ｂ)段階のように選択的に望みの位置に塗布されることができる。その後に加熱工程を進行すると、前記混合物７内のはんだ粒子５の表面の酸化膜が除去されて、はんだ粒子５は、前記第１端子５１の表面に拡散して前記第１端子５１の表面に濡れる特性を現れるようになって、前記第１端子５１の折れ曲がった表面を覆うはんだ膜１０が形成される。図４の（ｃ）段階のように、前記混合物７が塗布された領域の端から前記第１端子５１の表面までの距離が実施形態３の場合に比べて短いので、この場合には、樹脂層８内に残っているはんだ粒子５はほとんどないことでありうる。図４の（ｅ）段階で流動性硬化樹脂１６の供給もスクリーンプリンタ方法に進行されることができる。その他の詳細な工程過程及び工程条件は実施形態３の場合と同一である。
図５は、本発明の実施形態５による半導体パッケージの製造過程を示す工程断面図である。
図５の（ａ)段階を参照すると、第１パッド２が形成された第１基板１を準備する。前記第１パッド２上にピラー型のバンプ３を形成する。前記第１パッド２と前記バンプ３は、第１端子５０を構成することができる。前記ピラー型のバンプ３が形成された前記第１基板１上にはんだ粒子５と流動性硬化樹脂２４を含む混合物２６を塗布する。前記混合物２６は、前記第１端子５０の両側面と上部面を覆うのみではなく、前記第１端子５０と面する第１端子５０の間を満たす。前記混合物２６で前記はんだ粒子５と前記流動性硬化樹脂２４は、体積比で１:９〜５:５に混合されることができる。前記はんだ粒子５は、例えば、０．１μｍ〜１００μｍの直径を有することができる。前記はんだ粒子５は、鉛、錫、インジウム、ビスマス、アンチモン、銀又はこれの合金のような金属の粒子であることができる。前記流動性硬化樹脂２４は、酸化膜除去機能及び流動機能を有することができる。又、前記流動性硬化樹脂２４は、硬化剤を含むことができる。前記流動性硬化樹脂２４は、還元剤、触媒及び消泡剤の中で少なくとも一つをさらに含むことができる。前記混合物２６が塗布された前記第１基板１上に第２パッド１５が形成された第２基板１４を位置させる。
図５の（ｂ)段階を参照すると、前記第２パッド１５が前記第１端子５０の前記ピラー型のバンプ３の上部面と合接するように前記第２基板１４を位置した後に、前記はんだ粒子５の融点以上の温度に前記第１基板１を加熱する。これによって、前記流動性硬化樹脂２４が前記はんだ粒子５の表面に形成されることができる酸化膜を除去し、前記はんだ粒子５は、前記第１端子５０の両側面と前記第２パッド１５の両側面に流動（又は、拡散）して接着されてはんだ膜１０を形成することができる。これによって、前記はんだ膜１０は、前記第１パッド２と、前記ピラー型のバンプ３と、前記第２パッド１５の両側面を覆うことができる。これによって、前記はんだ膜１０は、前記第１端子５０と前記第２パッド１５をボンディングさせる役割をして、基板１と基板１４との間のボンディング力を強化させることができる。加熱工程に前記流動性硬化樹脂２４は、その内に含まれた硬化剤と反応して硬化され、硬化されたアンダーフィル樹脂２５に変わることができる。前記硬化されたアンダーフィル樹脂２５内には、前記はんだ膜１０を形成しないはんだ粒子５が残存することができる。しかし、前記残存したはんだ粒子５は、絶縁性である前記硬化されたアンダーフィル樹脂２５内に位置するので、基板１と基板１４との間の電気的な短絡などの問題を引き起こさない。
本実施形態では、フリップチップボンディング工程とアンダーフィル工程を同時に実行するのみではなく、はんだ膜１０によって基板１と基板１４との間のボンディング力を強化させることができる。前記硬化されたアンダーフィル樹脂２５は、基板１と基板１４との間のボンディング力をさらに強化させる同時に半導体パッケージを外部環境から保護する。本実施形態による半導体パッケージの製造工程は、実施形態１の工程と類似であるが、実施形態１の（ａ）〜（ｆ）段階の全てを経ないで、単純化されて製造費用を節減し、工程時間を短縮させる。
図６は、本発明の実施形態６による半導体パッケージの製造過程を示す工程断面図である。
図６を参照すると、本実施形態では、第１端子５０の間の間隔ピッチが実施形態５の場合より広い。このように、第１端子５０の間の間隔が広い場合、はんだ粒子５と流動性硬化樹脂２４を含む混合物２６は、スクリーンプリンタを使用して図６の（ａ)段階のように、選択的に望みの位置に塗布されることができる。第２パッド１５が形成された第２基板１４を前記第１基板１上に位置させ、圧搾及び加熱して、前記第１端子５０と前記第２パッド１５の両側壁を覆うはんだ膜１０を形成する。図６の（ｂ)段階のように、前記混合物２６が塗布された領域の端から前記第１端子５０の表面までの距離が実施形態５の場合に比べて短いので、この場合には硬化されたアンダーフィル樹脂２５内に残っているはんだ粒子５は、ほとんどないことでありうる。その他の詳細な工程過及び工程条件は実施形態５の場合と同一である。
図７は、本発明の実施形態７による半導体パッケージの製造過程を示す工程断面図である。
図７の（ａ)段階を参照すると、第１パッド２が形成された第１基板１を準備する。前記第１パッド２上にスタッド型バンプ４を形成する。前記スタッド型バンプ４は、例えば、金、銅又はこれの合金に形成されることができる。前記第１パッド２と前記スタッド型バンプ４は、第１端子５１を構成することができる。前記スタッド型バンプ４が形成された前記第１基板１上にはんだ粒子５と流動性硬化樹脂２４を含む混合物２６を塗布する。前記混合物２６は、前記第１端子５１の折れ曲がった表面を覆うのみではなく、前記第１端子５１と面する第１端子５１の間を満たす。前記混合物２６で前記はんだ粒子５と前記流動性硬化樹脂２４は、体積比で１:９〜５:５に混合されることができる。前記はんだ粒子５は、例えば、０．１μｍ〜１００μｍの直径を有することができる。前記はんだ粒子５は、鉛、錫、インジウム、ビスマス、アンチモン、銀又はこれの合金のような金属の粒子であることができる。前記流動性硬化樹脂２４は、酸化膜除去機能及び流動機能を有することができる。又、前記流動性硬化樹脂２４は、硬化剤を含むことができる。前記流動性硬化樹脂２４は、還元剤、触媒及び消泡剤の中で少なくとも一つをさらに含むことができる。前記混合物２６が塗布された前記第１基板１上に第２パッド１５が形成された第２基板１４を位置させる。
図７の（ｂ)段階を参照すると、前記第２パッド１５が前記第１端子５１の前記スタッド型バンプ４の上部面と合接するように前記第２基板１４を位置した後に、前記はんだ粒子５の融点以上の温度に前記第１基板１を加熱する。これによって、前記流動性硬化樹脂２４が前記はんだ粒子５の表面に形成されることができる酸化膜を除去し、前記はんだ粒子５は、前記第１端子５１の折れ曲がった表面と前記第２パッド１５の両側面に流動（又は、拡散）して接着されて、はんだ膜１０を形成することができる。これによって、前記はんだ膜１０は、前記第１パッド２と、前記スタッド型バンプ４と、前記第２パッド１５の両側面を覆うことができる。これによって、前記はんだ膜１０は、前記第１端子５１と前記第２パッド１５をボンディングさせる役割をして、基板１と基板１４との間のボンディング力を強化させることができる。加熱工程に前記流動性硬化樹脂２４は、その内に含まれた硬化剤と反応して硬化され、硬化されたアンダーフィル樹脂２５に変わることができる。前記硬化されたアンダーフィル樹脂２５内には、前記はんだ膜１０を形成しないはんだ粒子５が残存することができる。しかし、前記残存したはんだ粒子５は、絶縁性である前記硬化されたアンダーフィル樹脂２５内に位置するので、基板１と基板１４との間の電気的な短絡の問題を引き起こさない。
本実施形態では、フリップチップボンディング工程とアンダーフィル工程を同時に実行するのみではなく、はんだ膜１０によって基板１と基板１４との間のボンディング力を強化させることができる。前記硬化されたアンダーフィル樹脂２５は、基板１と基板１４との間のボンディング力をさらに強化させる同時に半導体パッケージを外部環境から保護する。本実施形態による半導体パッケージの製造工程は、実施形態３の工程と類似であるが、実施形態３の（ａ）〜（ｆ）段階の全てを経ないで、単純化されて製造費用を節減し、工程時間を短縮させる。
図８は、本発明の実施形態８による半導体パッケージの製造過程を示す工程断面図である。
図８を参照して、本実施形態では、第１端子５１の間の間隔ピッチが実施形態７の場合より広い。このように、第１端子５１の間の間隔が広い場合、はんだ粒子５と流動性硬化樹脂２４を含む混合物２６は、スクリーンプリンタを使用して図８の（ａ)段階のように、選択的に望みの位置に塗布されることができる。第２パッド１５が形成された第２基板１４を前記第１基板１上に位置させて圧搾及び加熱し、前記第１端子５１と前記第２パッド１５の両側壁を覆うはんだ膜１０を形成する。図８の（ｂ)段階のように、前記混合物２６が塗布された領域の端から前記第１端子５１の表面までの距離が実施形態７の場合に比べて短いので、この場合には硬化されたアンダーフィル樹脂２５内に残っているはんだ粒子５はほとんどないことでありうる。その他の詳細な工程過程及び工程条件は、実施形態７の場合と同一である。
図９は、本発明の実施形態９による半導体パッケージの製造過程を示す工程断面図である。
図９の（ａ)段階を参照すると、第１基板３０にビア孔３１を形成する。そして、前記ビア孔３１の側壁と底を覆うシード膜２７を形成する。前記シード膜２７は、チタン、ニッケル、白金、金、銅、又はこれの合金に形成されることができる。前記シード膜２７は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）、或いはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）の方法で形成されることができる。前記ビア孔３１の側壁と底を覆うシード膜２７を形成するために追加にで平坦化エッチング工程がさらに進行されることができる。前記シード膜２７は、実施形態１の第１端子に対応されることができる。
図９の（ｂ)段階を参照すると、前記シード膜２７が形成された前記第１基板３０上にはんだ粒子５と高分子樹脂６を含む混合物７を塗布する。前記混合物７は、前記ビア孔３１の内部を満たすように塗布される。このために前記第１基板３０に真空を加えることができる。前記はんだ粒子５と前記高分子樹脂６の物性は、実施形態１の場合と同一でありえる。
図９の（ｃ）段階を参照すると、前記第１基板３０を前記はんだ粒子５の融点以上の温度に加熱して、前記シード膜２７の露出された表面を覆い、前記ビア孔３１の内部を満たすはんだビア１１を形成する。樹脂層８内には、前記はんだビア１１を形成しなくて残存するはんだ粒子５が含まれることができる。
図９の（ｄ）段階を参照すると、前記樹脂層８を溶媒に除去する。この際に前記樹脂層８内に残存するはんだ粒子５も共に除去されることができる。そして、前記第１基板３０の前面と後面に対して平坦化除去工程を進行して前記基板３０の上部と下部の一部を除去し、前記ビア孔３１内の側壁を覆うシード膜パターン２７ａと前記ビア孔３１を満たすはんだビアプラグ１１ａを形成することができる。
後続に、前記はんだビアプラグ１１ａを含む前記第１基板３０の前面と後面に前記はんだビアプラグ１１ａと電気的に連結される再配線を形成することができる。前記第１基板３０は、半導体チップが実装される印刷回路基板、或いはセラミック基板のような実装基板に使われることができる。又は、前記第１基板３０は、貫通シリコンビア（Ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ）のような貫通ビアを含む半導体チップであることができる。
図１０は、本発明の実施形態１０による半導体パッケージの製造過程を示す工程断面図である。
図１０を参照すると、本実施形態では、第１基板３０に形成されるビア孔３１の間隔が実施形態９の場合に比べて広い。この場合、はんだ粒子５と高分子樹脂６を含む混合物７は、スクリーンプリンタ方法を利用して塗布されることができる。この場合も、実施形態９のように前記混合物７が前記ビア孔３１を満たすようにするために前記第１基板３０に真空を加えることができる。その他の工程順序及び条件は実施形態９と同一である。
１ 第１基板
２ 第１パッド
３ ピラー型のバンプ
５ はんだ粒子
６ 高分子樹脂
７ 混合物
８ 樹脂層
１０ はんだ膜
１４ 第２基板
１５ 第２パッド
１６ 流動性硬化樹脂
１７ アンダーフィル樹脂
５０ 第１端子

Claims (17)

  1. 第１基板に第１端子を形成する段階と、
    高分子樹脂とはんだ粒子を含む混合物を供給して少なくとも前記第１端子の上部面と側面を覆う段階と、
    前記はんだ粒子の融点以上の温度に前記第１基板を加熱して前記第１端子の上部面と側面を覆うはんだ膜を形成する段階と、を含むことを特徴とする半導体パッケージの製造方法。
  2. 前記第１端子は、前記第１基板の上部面から上に突出され、金属パッドとその上に位置した金属バンプを含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  3. 前記金属バンプは、ピラー型又はスタッド型であることを特徴とする請求項２に記載の半導体パッケージの製造方法。
  4. 前記第１端子を形成する前に、前記第１基板に孔を形成する段階をさらに含み、
    前記第１端子は、前記孔の側壁と底を覆うように形成され、前記はんだ膜は、前記孔を満たすことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  5. 前記第１基板の前面と後面を平坦化する段階をさらに含むことを特徴とする請求項４に記載の半導体パッケージの製造方法。
  6. 前記混合物は、延びて前記第１端子とこれに面する他の第１端子との間を覆うことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  7. 前記はんだ膜を形成した後に、前記高分子樹脂を除去して前記はんだ膜を露出させる段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  8. 前記露出されたはんだ膜の側面を覆う流動性硬化樹脂を供給する段階と、
    第２端子が形成された第２基板を前記第１基板上に位置させて前記第２端子と前記はんだ膜が互いに接するようにする段階と、
    前記はんだ膜の融点以上の温度に前記第１基板を加熱して、前記はんだ膜が前記第１端子と前記第２端子を結合させる同時に前記流動性硬化樹脂が硬化される段階と、をさらに含むことを特徴とする請求項７に記載の半導体パッケージの製造方法。
  9. 前記第１基板を加熱する前に、第２端子が形成された第２基板を前記第１基板上に位置させて、前記第２端子が前記第１端子に近接するように配置する段階をさらに含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  10. 前記混合物は、硬化剤をさらに含み、前記第１基板を加熱することによって前記硬化剤によって前記高分子樹脂が硬化されることを特徴とする請求項９に記載の半導体パッケージの製造方法。
  11. 前記第２基板は、半導体チップを含むことを特徴とする請求項８又は請求項９に記載の半導体パッケージの製造方法。
  12. 前記はんだ粒子は、０．１μｍ〜７０μｍの直径を有することを特徴とする請求項１に記載の半導体パッケージの製造方法。
  13. 前記混合物は、前記はんだ粒子と前記高分子樹脂を体積比で１:９〜５:５に含むことを特徴とする請求項１に記載の半導体パッケージの製造方法。
  14. 第１基板と、
    前記第１基板に形成された第１端子と、
    前記第１基板と接しないで露出された前記第１端子の表面の全てを覆うはんだ膜と、を含むことを特徴とする半導体パッケージ。
  15. 前記第１基板上に位置する第２基板と、
    前記第２基板の下部面に形成され、前記第１端子と隣接した第２端子と、をさらに含み、
    前記はんだ膜は、延びて前記第２端子の側面を覆うことを特徴とする請求項１４に記載の半導体パッケージ。
  16. 前記第１基板と第２基板との間を満たす絶縁膜と、
    前記絶縁膜内に位置し、前記はんだ膜と離隔されたはんだ粒子と、をさらに含むことを特徴とする請求項１５に記載の半導体パッケージ。
  17. 前記第２基板は、半導体チップを含むことを特徴とする請求項１５に記載の半導体パッケージ。
JP2014105301A 2009-06-22 2014-05-21 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ Pending JP2014195107A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0055478 2009-06-22
KR1020090055478A KR101208028B1 (ko) 2009-06-22 2009-06-22 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009290915A Division JP5588667B2 (ja) 2009-06-22 2009-12-22 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Publications (1)

Publication Number Publication Date
JP2014195107A true JP2014195107A (ja) 2014-10-09

Family

ID=43353548

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2009290915A Expired - Fee Related JP5588667B2 (ja) 2009-06-22 2009-12-22 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ
JP2014105301A Pending JP2014195107A (ja) 2009-06-22 2014-05-21 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2009290915A Expired - Fee Related JP5588667B2 (ja) 2009-06-22 2009-12-22 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Country Status (3)

Country Link
US (1) US8030200B2 (ja)
JP (2) JP5588667B2 (ja)
KR (1) KR101208028B1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8507325B2 (en) * 2010-01-28 2013-08-13 International Business Machines Corporation Co-axial restraint for connectors within flip-chip packages
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
KR20120093589A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
US20130337615A1 (en) * 2012-05-25 2013-12-19 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
KR101619455B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조방법
CN107527554B (zh) * 2017-08-23 2020-12-11 京东方科技集团股份有限公司 柔性显示面板及其制备方法、柔性显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152857A (ja) * 2002-10-29 2004-05-27 Shinko Electric Ind Co Ltd 配線基板への電子部品搭載方法
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
JP2008221304A (ja) * 2007-03-14 2008-09-25 Tamura Seisakusho Co Ltd はんだ組成物
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH0521438A (ja) * 1991-07-16 1993-01-29 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および実装基板の製造方法
JPH09115955A (ja) * 1995-10-16 1997-05-02 Mitsubishi Electric Corp 半導体装置実装基板およびその製造方法
JP3346137B2 (ja) * 1995-12-01 2002-11-18 松下電器産業株式会社 半田バンプの形成方法
DE69737375T2 (de) 1996-12-27 2007-11-29 Matsushita Electric Industrial Co., Ltd., Kadoma Verfahren zur Befestigung eines elektronischen Bauteils auf einer Leiterplatte und System zum Ausführen des Verfahrens
US6064120A (en) * 1997-08-21 2000-05-16 Micron Technology, Inc. Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
JP2003023243A (ja) * 2001-07-05 2003-01-24 Canon Inc 配線基板
KR100398314B1 (ko) * 2001-07-19 2003-09-19 한국과학기술원 고접착력 3층 구조 ａｃａ 필름
JP4424020B2 (ja) * 2003-11-10 2010-03-03 カシオ計算機株式会社 半導体装置の実装構造および実装方法
JP4387265B2 (ja) * 2004-07-29 2009-12-16 株式会社タムラ製作所 突起電極の製造方法
JP3955302B2 (ja) 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
KR100733208B1 (ko) * 2004-10-11 2007-06-27 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지
JP5065657B2 (ja) * 2006-11-27 2012-11-07 パナソニック株式会社 電子装置およびその製造方法
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US8420722B2 (en) * 2008-07-10 2013-04-16 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004152857A (ja) * 2002-10-29 2004-05-27 Shinko Electric Ind Co Ltd 配線基板への電子部品搭載方法
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
JP2008221304A (ja) * 2007-03-14 2008-09-25 Tamura Seisakusho Co Ltd はんだ組成物
JP2008263001A (ja) * 2007-04-11 2008-10-30 Nec Corp 電子部品の実装構造及びその実装方法

Also Published As

Publication number Publication date
JP5588667B2 (ja) 2014-09-10
KR20100137183A (ko) 2010-12-30
US20100320596A1 (en) 2010-12-23
US8030200B2 (en) 2011-10-04
KR101208028B1 (ko) 2012-12-04
JP2011003876A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
JP5588667B2 (ja) 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ
CN101728340B (zh) 半导体装置及其制造方法
CN100588310C (zh) 电路板及其制造方法
KR100921919B1 (ko) 반도체 칩에 형성되는 구리기둥-주석범프 및 그의 형성방법
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
US8274153B2 (en) Electronic component built-in wiring substrate
US6887778B2 (en) Semiconductor device and manufacturing method
US6335271B1 (en) Method of forming semiconductor device bump electrodes
KR20110064471A (ko) 패키지 기판 및 그의 제조방법
US8486760B2 (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
US6653219B2 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
TWI736072B (zh) 封裝結構與其形成方法
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
US20130270695A1 (en) Second Level Interconnect Structures and Methods of Making the Same
TWI397164B (zh) 矽穿孔連通延伸之晶片封裝構造
TW201104767A (en) Semiconductor package with NSMD type solder mask and method for manufacturing the same
JP2005340448A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR102050011B1 (ko) 반도체 패키지용 상호 연결 구조체 및 상호 연결 구조체의 제조 방법
KR100510518B1 (ko) 반도체 장치 및 반도체 장치의 패키지 방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
US20110061907A1 (en) Printed circuit board and method of manufacturing the same
KR20110013902A (ko) 패키지 및 그 제조방법
KR20060108742A (ko) 반도체 칩 패키지
TWI766761B (zh) 電子封裝件及其製法
KR101088295B1 (ko) 반도체 패키지의 솔더볼 형성 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150519

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151202

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20151210

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160122