KR101208028B1 - 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 - Google Patents

반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 Download PDF

Info

Publication number
KR101208028B1
KR101208028B1 KR1020090055478A KR20090055478A KR101208028B1 KR 101208028 B1 KR101208028 B1 KR 101208028B1 KR 1020090055478 A KR1020090055478 A KR 1020090055478A KR 20090055478 A KR20090055478 A KR 20090055478A KR 101208028 B1 KR101208028 B1 KR 101208028B1
Authority
KR
South Korea
Prior art keywords
substrate
terminal
solder
semiconductor package
solder film
Prior art date
Application number
KR1020090055478A
Other languages
English (en)
Other versions
KR20100137183A (ko
Inventor
엄용성
최광성
배현철
이종현
문종태
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020090055478A priority Critical patent/KR101208028B1/ko
Priority to US12/565,171 priority patent/US8030200B2/en
Priority to JP2009290915A priority patent/JP5588667B2/ja
Publication of KR20100137183A publication Critical patent/KR20100137183A/ko
Application granted granted Critical
Publication of KR101208028B1 publication Critical patent/KR101208028B1/ko
Priority to JP2014105301A priority patent/JP2014195107A/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05669—Platinum [Pt] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/115—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/1152—Self-assembly, e.g. self-agglomeration of the bump material in a fluid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

본 발명은 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지를 개시한다. 이 반도체 패키지의 제조 방법에 의하면, 단자가 형성된 기판 상에 고분자 수지와 솔더입자를 포함하는 혼합물을 도포하고 가열함으로써, 솔더입자가 가열된 고분자 수지 내에서 상기 단자 쪽으로 유동(또는 확산)하여 상기 단자의 노출된 표면, 즉 상기 단자의 측면과 상부면에 부착되어 솔더막이 형성된다. 이러한 솔더막은 후속의 플립칩 본딩 공정에서 반도체 칩의 단자와 기판의 단자 사이의 접착력을 향상시킬 수 있다.
솔더 입자, 유동성 고분자 수지, 반도체 패키지

Description

반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지{Method of fabricating a semiconductor package and the semiconductor package}
본 발명은 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지에 관한 것이다.
전자 기기에 사용되는 반도체 집적 회로의 고밀도, 고집적화에 따라서, 반도체 칩의 전극 단자의 다(多)핀(pin)화, 좁은 피치(pitch)화가 급속히 진행되고 있다. 또한 반도체 칩의 배선 기판에의 실장에는 배선 지연을 적게 하기 위하여 플립 칩 본딩 실장이 널리 이용되고 있다. 이러한 플립칩 본딩에서는 반도체 칩의 외부 전극 패드와 실장 기판의 패드가 맞닿도록 한 후에 열을 가하여 리플로우 공정으로 두 패드들이 융착되도록 한다. 이러한 플립칩 본딩 공정에서는 단순히 열을 가하고 압착시키므로 반도체 칩의 전극 패드와 실장 기판의 패드 간의 본딩력은 매우 낮게 된다. 따라서 물리적인 충격에 의해 쉽게 분리될 수 있다.
따라서 본 발명이 해결하고자 하는 과제는 다(多)핀(pin)화, 좁은 피치(pitch)화에 적합하며, 본딩력을 강화시킬 수 있는 반도체 패키지의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 다(多)핀(pin)화, 좁은 피치(pitch)화에 적합하며, 본딩력이 강화된 반도체 패키지를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명에 따른 반도체 패키지의 제조 방법은, 제 1 기판에 제 1 단자를 형성하는 단계; 고분자 수지와 솔더 입자를 포함하는 혼합물을 공급하여 상기 제 1 단자의 상부면과 측면을 덮는 단계; 및 상기 솔더 입자의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 제 1 단자의 상부면과 측면을 덮는 솔더막을 형성하는 단계를 포함한다.
상기 제 1 단자는 상기 제 1 기판의 상부면으로부터 위로 돌출되며, 금속 패드와 그 위에 위치한 금속 범프를 포함할 수 있다. 이때 상기 금속 범프는 필라(pillar)형 또는 스터드(stud)형일 수 있다.
본 발명의 일 예에 따르면, 상기 방법은, 상기 제 1 단자를 형성하기 전에, 상기 제 1 기판에 홀을 형성하는 단계를 더 포함할 수 있으며, 이때 상기 제 1 단자는 상기 홀의 측벽과 바닥을 덮을 수 있으며, 상기 솔더막은 상기 홀을 채울 수 있다. 이 경우, 상기 방법은, 상기 제 1 기판의 전면과 후면을 평탄화하는 단계를 더 포함할 수 있다.
상기 혼합물은 연장되어 상기 제 1 단자와 이웃하는 제 1 단자 사이를 덮을 수 있다.
본 발명의 다른 예에 있어서, 상기 방법은, 상기 솔더막을 형성한 후에, 상기 고분자 수지를 제거하여 상기 솔더막을 노출시키는 단계를 더 포함할 수 있다. 이 경우, 상기 방법은 상기 노출된 솔더막의 측면을 덮는 유동성 경화 수지를 공급하는 단계; 제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자와 상기 솔더막이 서로 접하게 하는 단계; 및 상기 솔더막의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 솔더막이 상기 제 1 단자와 상기 제 2 단자를 결합시키는 동시에 상기 유동성 경화수지가 경화되는 단계를 더 포함할 수 있다.
본 발명의 또 다른 예에 있어서, 상기 방법은, 상기 제 1 기판을 가열하기 전에, 제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자가 상기 제 1 단자에 근접하게 배치하는 단계를 더 포함할 수 있다. 이 경우, 상기 혼합물은 경화제를 더 포함할 수 있으며, 상기 제 1 기판을 가열함으로써 상기 경화제에 의해 상기 고분자수지가 경화될 수 있다.
상기 제 2 기판은 반도체 칩을 포함할 수 있다.
상기 다른 과제를 달성하기 위한 본 발명에 따른 반도체 패키지는, 제 1 기판; 상기 제 1 기판에 형성된 제 1 단자; 및 상기 제 1 기판과 접하지 않고 노출된 상기 제 1 단자의 표면을 모두 덮는 솔더막을 포함할 수 있다.
상기 반도체 패키지는, 상기 제 1 기판 상에 위치하는 제 2 기판; 및 상기 제 2 기판의 하부면에 형성되며 상기 제 1 단자와 인접한 제 2 단자를 더 포함할 수 있으며, 이 경우 상기 솔더막은 연장되어 상기 제 2 단자의 측면을 덮을 수 있다.
상기 반도체 패키지는, 상기 제 1 기판과 제 2 기판 사이를 채우는 절연막; 및 상기 절연막 내에 위치하되 상기 솔더막과 이격된 솔더 입자를 더 포함할 수 있다.
본 발명의 일 예에 따른 반도체 패키지의 제조 방법에 의하면, 단자가 형성된 기판 상에 고분자 수지와 솔더입자를 포함하는 혼합물을 도포하고 가열함으로써, 솔더입자가 가열된 고분자 수지 내에서 상기 단자 쪽으로 유동(또는 확산)하여 상기 단자의 노출된 표면, 즉 상기 단자의 측면과 상부면에 부착되어 솔더막이 형성된다. 이러한 솔더막은 후속의 플립칩 본딩 공정에서 반도체 칩의 단자와 기판의 단자 사이의 접착력을 향상시킬 수 있다.
또한, 본 발명의 일 예에 따른 반도체 패키지의 제조 방법에서는, 상기 기판의 단자가 상기 기판으로부터 돌출될 수 있으며, 패드와 그 위에 위치하는 범프로 구성될 수 있다. 이러한 패드와 범프로 구성되는 단자에 의해 반도체 칩과 기판 사이의 간격이 일정하게 유지될 수 있다. 단자가 범프를 포함하지 않고 단지 패드만을 포함하며 이러한 단자의 표면을 덮는 솔더막이 있을 경우에 비하면, 단자가 패드와 범프 둘다 포함하는 본 발명의 일 예에서는, 범프가 반도체 칩과 기판 사이에 서 지지대 역할을 해주므로, 인접한 두 솔더막들이 서로 접하여 발생하는 전기적 단락의 위험이 없다. 따라서 본 발명의 반도체 패키지의 제조 방법은, 다(多)핀(pin)화와 좁은 피치(pitch)화에 용이하게 적용될 수 있다.
본 발명의 다른 예에 따른 반도체 패키지에 의하면, 두개의 기판 사이 또는 반도체 칩과 실장 기판 사이에 위치하는 패드들의 표면들을 덮는 솔더막에 의해 본딩력을 강화시킬 수 있다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
<실시예 1>
도 1은 본 발명의 실시예 1에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 1의 (a) 단계를 참조하면, 제 1 패드(2)가 형성된 제 1 기판(1)을 준비한 다. 상기 제 1 기판(1)은 예를 들면 반도체 칩이 실장되는 실장 기판일 수 있으며, 실리콘 기판, 인쇄회로기판 또는 세라믹 기판일 수 있다. 상기 제 1 패드(2)는 티타늄, 니켈, 백금 또는 금과 같은 금속으로 형성될 수 있으며, 전기도금과 같은 방법으로 형성될 수 있다. 상기 제 1 패드(2) 상에 필라형 범프(3)를 형성한다. 상기 필라형 범프(3)는 예를 들면 구리로 형성될 수 있으며, 전기 도금과 같은 방법으로 형성될 수 있다. 상기 제 1 패드(2)와 상기 범프(3)는 제 1 단자(50)를 구성할 수 있다.
도 1의 (b) 단계를 참조하면, 상기 필라형 범프(3)가 형성된 상기 제 1 기판(1) 상에 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)을 도포한다. 상기 혼합물(7)은 상기 제 1 단자(50)의 양측면과 상부면을 덮을 뿐만 아니라 상기 제 1 단자(50)와 이웃하는 제 1 단자(50) 사이를 채운다. 상기 혼합물(7)에서 상기 솔더 입자(5)와 상기 고분자 수지(6)는 부피비로 1:9~5:5로 혼합될 수 있다. 상기 솔더 입자(5)는 예를 들면, 0.1㎛ ~ 100㎛의 직경을 가질 수 있다. 상기 솔더 입자(5)는 납, 주석, 인듐, 비스무트, 안티모니, 은 또는 이의 합금과 같은 금속의 입자일 수 있다. 상기 고분자 수지(6)는 유동(flux) 기능을 가질 수 있다. 상기 고분자 수지(6)는 가열될 경우 상기 솔더 입자(5) 표면의 산화막을 제거하는 기능을 가질 수 있다. 상기 고분자 수지(6)는 예를 들면, 에폭시 계열의 수지일 수 있으며, 비스페놀 A와 에피클로로히드린을 포함할 수 있다. 상기 혼합물(7)은 환원제(reductant)를 더 포함할 수 있다. 상기 혼합물(7)은 소포제(deforming agent)를 더 포함할 수 있다.
도 1의 (c) 단계를 참조하면, 상기 혼합물(7)을 도포한 후에, 상기 제 1 기판(1)을 가열한다. 이때 상기 솔더 입자(5)의 녹는점 이상의 온도로 가열될 수 있다. 이로써 상기 가열된 고분자 수지(6)는 상기 솔더 입자(5)의 표면의 산화막을 제거하고 상기 솔더입자(5)는 상기 고분자 수지(6) 내에서 유동하여 상기 범프(3)와 상기 제 1 패드(2)의 표면으로 이동하고 상기 표면에 접착된다. 이로써, 상기 범프(3)와 상기 제 1 패드(2)로 구성되는 제 1 단자(50)의 표면을 덮는 솔더막(10)이 형성된다. 즉, 상기 솔더막(10)은 상기 필라형 범프(3)의 상부면과 양측면, 그리고 상기 제 1 패드(2)의 양측면을 덮도록 형성된다. 상기 혼합물(7)이 소포제를 더 포함할 경우, 상기 소포제는 상기 혼합물(7) 내에서 기체 발생을 억제하여, 상기 솔더 입자(5)가 상기 범프(3)와 상기 제 1 패드(2)의 표면에 젖음 특성이 더 잘 발현되도록 도와줄 수 있다. 상기 고분자 수지(6)는 상기 가열 공정으로 인해 젤레이션(Gelation) 이전의 상태로서 예를 들면 거의 액체 상태의 수지층(8)으로 변하게 될 수 있다. 상기 범프(3)와 상기 제 1 패드(2)로부터 멀리 떨어진 솔더 입자(5)는 상기 범프(3)와 상기 제 1 패드(2)의 표면까지 도달하지 못하고 상기 수지층(8) 내에 남겨질 수 있다.
도 1의 (d) 단계를 참조하면, 상기 솔더막(10)이 형성된 후에, 상기 수지층(8)을 용매를 이용해 제거한다. 상기 용매는 예를 들면 아세톤, 벤젠, 톨루엔 또는 물일 수 있다. 상기 수지층(8)을 제거할 때, 상기 수지층(8)내에 존재하는 솔더 입자(5)도 함께 제거될 수 있다. 이로써, 상기 솔더막(10)과 그 주변의 상기 제 1 기판(1)의 상부면이 노출된다.
도 1의 (d) 단계에 도시된 제 1 기판(1) 상에 반도체 칩이나 다른 기판이 실장될 수 있다. 이러한 경우를 아래의 (e)와 (f) 단계를 참조하여 설명하기로 한다.
도 1의 (e) 단계를 참조하면, 상기 노출된 솔더막(10)의 표면과 상기 제 1 기판(1)의 상부면을 덮도록 유동성 경화수지(16)을 도포한다. 상기 유동성 경화수지(16)는 상기 이웃하는 제 1 단자(50)들의 표면을 덮는 솔더막들(10) 사이를 채울 수 있다. 상기 유동성 경화수지(16)는 상기 고분자 수지(6)와 유사한 물질일 수 있으며, 경화제를 더 포함할 수 있다. 상기 유동성 경화수지(16) 또한 산화막 제거 기능을 가질 수 있다. 상기 유동성 경화 수지(16) 안에는 솔더 입자(5)가 존재하지 않는다. 상기 유동성 경화 수지(16)를 도포한 후에, 상기 제 1 기판(1) 상에 제 2 패드(15)가 형성된 제 2 기판(14)을 위치시킨다. 상기 제 2 기판(14)은 다른 실장 기판일 수도 있으며 또는 반도체 칩일 수 있다. 상기 제 2 패드(15)는 제 2 단자로도 명명될 수 있다.
도 1의 (f) 단계를 참조하면, 상기 제 2 패드(15)가 상기 솔더막(10)의 상부면과 맞닿도록 상기 제 2 기판(14)을 위치한 후에, 상기 솔더막(10)의 녹는점 이상의 온도로 상기 제 1 기판(1)을 가열한다. 이로써 상기 유동성 경화 수지(16)가 상기 솔더막(10) 표면에 형성될 수 있는 산화막을 제거하고, 상기 솔더막(10)은 상기 제 2 패드(15)의 양측면으로 유동(또는 확산)하여 접착될 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 패드(2), 상기 필라형 범프(3), 및 상기 제 2 패드(15)의 양측면을 덮을 수 있다. 또한 상기 솔더막(10)은 상기 필라형 범프(3)와 상기 제 2 패드(15) 사이에도 개재될 수 있다. 이로써 상기 솔더막(10)은 상기 필라형 범프(3)와 상기 제 2 패드(15)를 본딩시키는 역할을 하여 두 기판(1, 14) 사이의 본딩력을 강화시킬 수 있다. 또한 가열 공정으로 상기 유동성 경화수지(16)는 그 안에 포함된 경화제와 반응하여 경화되고, 경화된 언더필 수지(17)로 변할 수 있다. 이로써 도 1의 (e)와 (f) 단계를 통해 반도체 칩의 플립칩 본딩 공정과 언더필 공정을 동시에 수행할 수 있다.
도 1의 (f) 단계의 반도체 패키지를 살펴보면, 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이의 전기적 접속 및 물리적 결합은 제 1 패드(2), 필라형 범프(3) 및 제 2 패드(15)와 그 표면들을 덮는 솔더막(10)에 의해 이루어진다. 상기 필라형 범프(3)는 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이의 간격을 유지 및 지지하는 역할을 한다. 또한 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이는 경화된 언더필 수지(17)로 채워져 습기나 물리적 충격과 같은 외부적인 여러 환경 요인으로부터 반도체 패키지를 보호한다.
한편, 도 1의 (d) 단계에 도시된 제 1 기판(1)은 뒤집혀진 상태로 인쇄회로 기판 같은 머더 보드(mother board) 상에 실장될 수도 있다. 이때, 상기 제 1 패드(2), 상기 필라형 범프(3) 및 이들의 표면을 덮는 상기 솔더막(10)은 솔더 범프와 같은 외부 단자를 구성하며, 상기 머더 보드와의 전기적 연결 기능을 할 수 있다. 이 경우 반도체 칩은 상기 제 1 기판(1)에서 상기 솔더막(10)이 위치하는 면의 반대 쪽 면에 실장될 수 있다.
<실시예 2>
도 2는 본 발명의 실시예 2에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 2를 참조하여, 본 실시예에서는 제 1 단자들(50) 사이의 간격(피치)이 실시예 1의 경우보다 넓다. 이와 같이 제 1 단자들(50) 사이의 간격이 넓을 경우, 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)은 스크린 프린터를 사용하여 도 2의 (b) 단계에서처럼, 선택적으로 원하는 위치에 도포될 수 있다. 그 후에 가열공정을 진행하면, 상기 혼합물(7) 내의 솔더 입자(5) 표면의 산화막이 제거되고, 솔더 입자(5)는 상기 제 1 단자(50) 표면으로 확산하여 상기 제 1 단자(50)의 표면에 젖음 특성을 나타나게 되어 상기 제 1 단자(50)의 상부면과 양측면을 덮는 솔더막(10)이 형성된다. 도 2의 (c) 단계에서 볼 수 있듯이, 상기 혼합물(7)이 도포된 영역의 가장자리로부터 상기 제 1 단자(50)의 표면까지의 거리가 실시예 1의 경우에 비해 짧으므로, 이 경우, 수지층(8) 내에 남아있는 솔더 입자(5)는 거의 없을 수 있다. 도 2의 (e) 단계에서 유동성 경화 수지(16)의 공급도 스크린 프린터 방법으로 진행될 수 있다. 이외의 상세한 공정 과정들 및 공정 조건들은 실시예 1의 경우와 동일할 수 있다.
<실시예 3>
도 3은 본 발명의 실시예 3에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 3의 (a) 단계를 참조하면, 제 1 패드(2)가 형성된 제 1 기판(1)을 준비한다. 상기 제 1 패드(2) 상에 스터드(stud)형 범프(4)를 형성한다. 상기 스터드형 범프(4)는 스터드형 형태로 별도로 제조된 후에 상기 제 1 패드(2) 상에 올려질 수 있다. 그리고 열 리플로우 공정이 진행되어 상기 제 1 패드(2) 상에 상기 스터드형 범프(4)는 융착될 수 있다. 상기 스터드형 범프(4)는 예를 들면 금 또는 구리 또는 이의 합금으로 형성될 수 있다. 상기 제 1 패드(2)와 상기 스터드형 범프(4)는 제 1 단자(51)를 구성할 수 있다.
도 3의 (b) 단계를 참조하면, 상기 스터드형 범프(4)가 형성된 상기 제 1 기판(1) 상에 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)을 도포한다. 상기 혼합물(7)은 상기 제 1 단자(51)의 노출된 표면을 모두 덮을 뿐만 아니라 상기 제 1 단자(51)와 이웃하는 제 1 단자(51) 사이를 채운다. 상기 혼합물(7)에서 상기 솔더 입자(5)와 상기 고분자 수지(6)는 부피비로 1:9~5:5로 혼합될 수 있다. 상기 솔더 입자(5)는 예를 들면, 0.1㎛ ~ 100㎛의 직경을 가질 수 있다. 상기 솔더 입자(5)는 납, 주석, 인듐, 비스무트, 안티모니, 은 또는 이의 합금과 같은 금속의 입자일 수 있다. 상기 고분자 수지(6)는 유동(flux) 기능을 가질 수 있다. 상기 고분자 수지(6)는 가열될 경우 상기 솔더 입자(5) 표면의 산화막을 제거하는 기능을 가질 수 있다. 상기 고분자 수지(6)는 예를 들면, 에폭시 계열의 수지일 수 있으며, 비스페놀 A와 에피클로로히드린을 포함할 수 있다. 상기 혼합물(7)은 환원제(reductant)를 더 포함할 수 있다. 상기 혼합물(7)은 소포제(deforming agent)를 더 포함할 수 있다.
도 3의 (c) 단계를 참조하면, 상기 혼합물(7)을 도포한 후에, 상기 제 1 기판(1)을 가열한다. 이때 상기 솔더 입자(5)의 녹는점 이상의 온도로 가열될 수 있다. 이로써 상기 가열된 고분자 수지(6)는 상기 솔더 입자(5)의 표면의 산화막을 제거하고 상기 솔더입자(5)는 상기 고분자 수지(6) 내에서 유동하여 상기 제 1 단자(51)의 표면으로 이동하고 상기 표면에 접착된다. 이로써, 상기 범프(4)와 상기 제 1 패드(2)로 구성되는 제 1 단자(51)의 표면을 덮는 솔더막(10)이 형성된다. 즉, 상기 솔더막(10)은 상기 스터드형 범프(4)의 굴곡진 표면, 그리고 상기 제 1 패드(2)의 양측면을 덮도록 형성된다. 상기 혼합물(7)이 소포제를 더 포함할 경우, 상기 소포제는 상기 혼합물(7) 내에서 기체 발생을 억제하여, 상기 솔더 입자(5)가 상기 범프(4)와 상기 제 1 패드(2)의 표면에 젖음 특성이 더 잘 발현되도록 도와줄 수 있다. 상기 고분자 수지(6)는 상기 가열 공정으로 인해 젤레이션(Gelation) 이전의 상태로서 예를 들면 거의 액체 상태의 수지층(8)으로 변하게 될 수 있다. 상기 범프(4)와 상기 제 1 패드(2)로부터 멀리 떨어진 솔더 입자(5)는 상기 범프(4)와 상기 제 1 패드(2)의 표면까지 도달하지 못하고 상기 수지층(8) 내에 남겨질 수 있다.
도 3의 (d) 단계를 참조하면, 상기 솔더막(10)이 형성된 후에, 상기 수지층(8)을 용매를 이용해 제거한다. 상기 용매는 예를 들면 아세톤, 벤젠, 톨루엔 또는 물일 수 있다. 상기 수지층(8)을 제거할 때, 상기 수지층(8) 내에 존재하는 솔더 입자(5)도 함께 제거될 수 있다. 이로써, 상기 솔더막(10)과 그 주변의 상기 제 1 기판(1)의 상부면이 노출된다.
도 3의 (e) 단계를 참조하면, 상기 노출된 솔더막(10)의 표면과 상기 제 1 기판(1)의 상부면을 덮도록 유동성 경화수지(16)을 도포한다. 상기 유동성 경화수지(16)는 상기 이웃하는 제 1 단자(51)들의 표면을 덮는 솔더막들(10) 사이를 채울 수 있다. 상기 유동성 경화수지(16)는 상기 고분자 수지(6)와 유사한 물질일 수 있으며, 경화제를 더 포함할 수 있다. 상기 유동성 경화수지(16) 또한 산화막 제거 기능을 가질 수 있다. 상기 유동성 경화 수지(16) 안에는 솔더 입자(5)가 존재하지 않는다. 상기 유동성 경화 수지(16)를 도포한 후에, 상기 제 1 기판(1) 상에, 제 2 패드(15)가 형성된 제 2 기판(14)을 위치시킨다. 상기 제 2 기판(14)은 다른 실장 기판일 수도 있으며 또는 반도체 칩일 수 있다. 상기 제 2 패드(15)는 제 2 단자로도 명명될 수 있다.
도 3의 (f) 단계를 참조하면, 상기 제 2 패드(15)가 상기 솔더막(10)의 상부면과 맞닿도록 상기 제 2 기판(14)을 위치한 후에, 상기 솔더막(10)의 녹는점 이상의 온도로 상기 제 1 기판(1)을 가열한다. 이로써 상기 유동성 경화 수지(16)가 상기 솔더막(10) 표면에 형성될 수 있는 산화막을 제거하고, 상기 솔더막(10)은 상기 제 2 패드(15)의 양측면으로 유동(또는 확산)하여 접착될 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 패드(2), 상기 스터드형 범프(4), 및 상기 제 2 패드(15)의 양측면을 덮을 수 있다. 이로써 상기 솔더막(10)은 상기 스터드형 범프(3)와 상기 제 2 패드(15)를 본딩시키는 역할을 하여 두 기판(1, 14) 사이의 본딩력을 강화시킬 수 있다. 또한 가열 공정으로 상기 유동성 경화수지(16)는 그 안에 포함된 경화제와 반응하여 경화되고, 경화된 언더필 수지(17)로 변할 수 있다. 이로써 도 3의 (e)와 (f) 단계를 통해 반도체 칩의 플립칩 본딩 공정과 언더필 공정을 동시에 수행할 수 있다.
도 3의 (f) 단계의 반도체 패키지를 살펴보면, 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이의 전기적 접속 및 물리적 결합은 제 1 패드(2), 스터드형 범프(4) 및 제 2 패드(15)와 그 표면들을 덮는 솔더막(10)에 의해 이루어진다. 상기 스터드형 범프(4)는 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이의 간격을 유지 및 지지하는 역할을 한다. 또한 상기 제 1 기판(1)과 상기 제 2 기판(14) 사이는 경화된 언더필 수지(17)로 채워져 습기나 물리적 충격과 같은 외부적인 여러 환경 요인으로부터 반도체 패키지를 보호한다.
한편, 도 3의 (d) 단계에 도시된 제 1 기판(1)은 뒤집혀진 상태로 인쇄회로 기판 같은 머더 보드(mother board) 상에 실장될 수도 있다. 이때, 상기 제 1 패드(2), 상기 스터드형 범프(4) 및 이들의 표면을 덮는 상기 솔더막(10)은 솔더 범프와 같은 외부 단자를 구성하며, 상기 머더 보드와의 전기적 연결 기능을 할 수 있다. 이 경우 반도체 칩은 상기 제 1 기판(1)에서 상기 솔더막(10)이 위치하는 면의 반대 쪽 면에 실장될 수 있다.
<실시예 4>
도 4는 본 발명의 실시예 4에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 4를 참조하여, 본 실시예에서는 제 1 단자들(51) 사이의 간격(피치)이 실시예 3의 경우보다 넓다. 이와 같이 제 1 단자들(51) 사이의 간격이 넓을 경우, 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)은 스크린 프린터를 사용하여 도 4의 (b) 단계에서처럼, 선택적으로 원하는 위치에 도포될 수 있다. 그 후에 가열공정을 진행하면, 상기 혼합물(7) 내의 솔더 입자(5) 표면의 산화막이 제거되고, 솔더 입자(5)는 상기 제 1 단자(51) 표면으로 확산하여 상기 제 1 단자(51)의 표면에 젖음 특성을 나타나게 되어 상기 제 1 단자(51)의 굴곡진 표면을 덮는 솔더막(10)이 형성된다. 도 4의 (c) 단계에서 볼 수 있듯이, 상기 혼합물(7)이 도포된 영역의 가장자리로부터 상기 제 1 단자(51)의 표면까지의 거리가 실시예 3의 경우에 비해 짧으므로, 이 경우, 수지층(8) 내에 남아있는 솔더 입자(5)는 거의 없을 수 있다. 도 4의 (e) 단계에서 유동성 경화 수지(16)의 공급도 스크린 프린터 방법으로 진행될 수 있다. 이외의 상세한 공정 과정들 및 공정 조건들은 실시예 3의 경우와 동일할 수 있다.
<실시예 5>
도 5는 본 발명의 실시예 5에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 5의 (a) 단계를 참조하면, 제 1 패드(2)가 형성된 제 1 기판(1)을 준비한다. 상기 제 1 패드(2) 상에 필라형 범프(3)를 형성한다. 상기 제 1 패드(2)와 상기 범프(3)는 제 1 단자(50)를 구성할 수 있다. 상기 필라형 범프(3)가 형성된 상기 제 1 기판(1) 상에 솔더 입자(5)와 유동성 경화 수지(24)를 포함하는 혼합물(26)을 도포한다. 상기 혼합물(26)은 상기 제 1 단자(50)의 양측면과 상부면을 덮을 뿐만 아니라 상기 제 1 단자(50)와 이웃하는 제 1 단자(50) 사이를 채운다. 상기 혼합물(26)에서 상기 솔더 입자(5)와 상기 유동성 경화 수지(24)는 부피비로 1:9~5:5로 혼합될 수 있다. 상기 솔더 입자(5)는 예를 들면, 0.1㎛ ~ 100㎛의 직경을 가질 수 있다. 상기 솔더 입자(5)는 납, 주석, 인듐, 비스무트, 안티 모니, 은 또는 이의 합금과 같은 금속의 입자일 수 있다. 상기 유동성 경화수지(24)는 산화막 제거 기능 및 유동(flux) 기능을 가질 수 있다. 또한 상기 유동성 경화수지(24)는 경화제를 포함할 수 있다. 상기 유동성 경화 수지(24)는 환원제, 촉매 및 소포제 중에 적어도 하나를 더 포함할 수 있다. 상기 혼합물(26)이 도포된 상기 제 1 기판(1) 상에, 제 2 패드(15)가 형성된 제 2 기판(14)을 위치시킨다.
도 5의 (b) 단계를 참조하면, 상기 제 2 패드(15)가 상기 제 1 단자(50)의 상기 필라형 범프(3)의 상부면과 맞닿도록 상기 제 2 기판(14)을 위치한 후에, 상기 솔더 입자(5)의 녹는점 이상의 온도로 상기 제 1 기판(1)을 가열한다. 이로써 상기 유동성 경화 수지(24)가 상기 솔더 입자(5) 표면에 형성될 수 있는 산화막을 제거하고, 상기 솔더 입자(5)는 상기 제 1 단자(50)의 양측면과 상기 제 2 패드(15)의 양측면으로 유동(또는 확산)하여 접착되어 솔더막(10)을 형성할 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 패드(2), 상기 필라형 범프(3), 및 상기 제 2 패드(15)의 양측면을 덮을 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 단자(50)와 상기 제 2 패드(15)를 본딩시키는 역할을 하여 두 기판(1, 14) 사이의 본딩력을 강화시킬 수 있다. 가열 공정으로 상기 유동성 경화수지(24)는 그 안에 포함된 경화제와 반응하여 경화되고, 경화된 언더필 수지(25)로 변할 수 있다. 상기 경화된 언더필 수지(25) 내에는 상기 솔더막(10)을 형성하지 못한 솔더 입자(5)가 잔존할 수 있다. 그러나 상기 잔존한 솔더 입자(5)는 절연성인 상기 경화된 언더필 수지(25) 내에 위치하므로 두 기판(1,14) 사이의 전기적 단락등의 문제를 야기하지 않는다.
본 실시예에서는 플립칩 본딩 공정과 언더필 공정을 동시에 수행할 뿐만 아니라, 솔더막(10)에 의해 두 기판(1,14) 사이의 본딩력을 강화시킬 수 있다. 상기 경화된 언더필 수지(25)는 두 기판(1,14) 사이의 본딩력을 더욱 강화시키는 동시에 반도체 패키지를 외부 환경으로부터 보호한다. 본 실시예에 따른 반도체 패키지의 제조 공정은 실시예 1의 공정과 유사하나, 실시예 1의 (a)~(f) 단계를 모두 거치지 않고 단순화되어 제조 비용을 절감하고 공정 시간을 단축시켰다.
<실시예 6>
도 6은 본 발명의 실시예 6에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 6을 참조하면, 본 실시예에서는 제 1 단자들(50) 사이의 간격(피치)이 실시예 5의 경우보다 넓다. 이와 같이 제 1 단자들(50) 사이의 간격이 넓을 경우, 솔더 입자(5)와 유동성 경화 수지(24)를 포함하는 혼합물(26)은 스크린 프린터를 사용하여 도 6의 (a) 단계에서처럼, 선택적으로 원하는 위치에 도포될 수 있다. 제 2 패드(15)가 형성된 제 2 기판(14)을 상기 제 1 기판(1) 상에 위치시키고 압착 및 가열하여, 상기 제 1 단자(50)와 상기 제 2 패드(15)의 양 측벽들을 덮는 솔더막(10)을 형성한다. 도 6의 (b) 단계에서 볼 수 있듯이, 상기 혼합물(26)이 도포된 영역의 가장자리로부터 상기 제 1 단자(50)의 표면까지의 거리가 실시예 5의 경우에 비해 짧으므로, 이 경우, 경화된 언더필 수지(25) 내에 남아있는 솔더 입자(5)는 거의 없을 수 있다. 이외의 상세한 공정 과정들 및 공정 조건들은 실시 예 5의 경우와 동일할 수 있다.
<실시예 7>
도 7은 본 발명의 실시예 7에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 7의 (a) 단계를 참조하면, 제 1 패드(2)가 형성된 제 1 기판(1)을 준비한다. 상기 제 1 패드(2) 상에 스터드(stud)형 범프(4)를 형성한다. 상기 스터드형 범프(4)는 예를 들면 금 또는 구리 또는 이의 합금으로 형성될 수 있다. 상기 제 1 패드(2)와 상기 스터드형 범프(4)는 제 1 단자(51)를 구성할 수 있다. 상기 스터드형 범프(4)가 형성된 상기 제 1 기판(1) 상에 솔더 입자(5)와 유동성 경화 수지(24)를 포함하는 혼합물(26)을 도포한다. 상기 혼합물(26)은 상기 제 1 단자(51)의 굴곡진 표면을 덮을 뿐만 아니라 상기 제 1 단자(51)와 이웃하는 제 1 단자(51) 사이를 채운다. 상기 혼합물(26)에서 상기 솔더 입자(5)와 상기 유동성 경화 수지(24)는 부피비로 1:9~5:5로 혼합될 수 있다. 상기 솔더 입자(5)는 예를 들면, 0.1㎛ ~ 100㎛의 직경을 가질 수 있다. 상기 솔더 입자(5)는 납, 주석, 인듐, 비스무트, 안티모니, 은 또는 이의 합금과 같은 금속의 입자일 수 있다. 상기 유동성 경화수지(24)는 산화막 제거 기능 및 유동(flux) 기능을 가질 수 있다. 또한 상기 유동성 경화수지(24)는 경화제를 포함할 수 있다. 상기 유동성 경화 수지(24)는 환원제, 촉매 및 소포제 중에 적어도 하나를 더 포함할 수 있다. 상기 혼합물(26)이 도포된 상기 제 1 기판(1) 상에, 제 2 패드(15)가 형성된 제 2 기판(14)을 위치시킨다.
도 7의 (b) 단계를 참조하면, 상기 제 2 패드(15)가 상기 제 1 단자(51)의 상기 스터드형 범프(4)의 상부면과 맞닿도록 상기 제 2 기판(14)을 위치한 후에, 상기 솔더 입자(5)의 녹는점 이상의 온도로 상기 제 1 기판(1)을 가열한다. 이로써 상기 유동성 경화 수지(24)가 상기 솔더 입자(5) 표면에 형성될 수 있는 산화막을 제거하고, 상기 솔더 입자(5)는 상기 제 1 단자(51)의 굴곡진 표면과 상기 제 2 패드(15)의 양측면으로 유동(또는 확산)하여 접착되어 솔더막(10)을 형성할 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 패드(2), 상기 스터드형 범프(4), 및 상기 제 2 패드(15)의 양측면을 덮을 수 있다. 이로써 상기 솔더막(10)은 상기 제 1 단자(51)와 상기 제 2 패드(15)를 본딩시키는 역할을 하여 두 기판(1, 14) 사이의 본딩력을 강화시킬 수 있다. 가열 공정으로 상기 유동성 경화수지(24)는 그 안에 포함된 경화제와 반응하여 경화되고, 경화된 언더필 수지(25)로 변할 수 있다. 상기 경화된 언더필 수지(25) 내에는 상기 솔더막(10)을 형성하지 못한 솔더 입자(5)가 잔존할 수 있다. 그러나 상기 잔존한 솔더 입자(5)는 절연성인 상기 경화된 언더필 수지(25) 내에 위치하므로 두 기판(1,14) 사이의 전기적 단락등의 문제를 야기하지 않는다.
본 실시예에서는 플립칩 본딩 공정과 언더필 공정을 동시에 수행할 뿐만 아니라, 솔더막(10)에 의해 두 기판(1,14) 사이의 본딩력을 강화시킬 수 있다. 상기 경화된 언더필 수지(25)는 두 기판(1,14) 사이의 본딩력을 더욱 강화시키는 동시에 반도체 패키지를 외부 환경으로부터 보호한다. 본 실시예에 따른 반도체 패키지의 제조 공정은 실시예 3의 공정과 유사하나, 실시예 3의 (a)~(f) 단계를 모두 거치지 않고 단순화되어 제조 비용을 절감하고 공정 시간을 단축시켰다.
<실시예 8>
도 8은 본 발명의 실시예 8에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 8을 참조하여, 본 실시예에서는 제 1 단자들(51) 사이의 간격(피치)이 실시예 7의 경우보다 넓다. 이와 같이 제 1 단자들(51) 사이의 간격이 넓을 경우, 솔더 입자(5)와 유동성 경화 수지(24)를 포함하는 혼합물(26)은 스크린 프린터를 사용하여 도 8의 (a) 단계에서처럼, 선택적으로 원하는 위치에 도포될 수 있다. 제 2 패드(15)가 형성된 제 2 기판(14)을 상기 제 1 기판(1) 상에 위치시키고 압착 및 가열하여, 상기 제 1 단자(51)와 상기 제 2 패드(15)의 양 측벽들을 덮는 솔더막(10)을 형성한다. 도 8의 (b) 단계에서 볼 수 있듯이, 상기 혼합물(26)이 도포된 영역의 가장자리로부터 상기 제 1 단자(51)의 표면까지의 거리가 실시예 7의 경우에 비해 짧으므로, 이 경우, 경화된 언더필 수지(25) 내에 남아있는 솔더 입자(5)는 거의 없을 수 있다. 이외의 상세한 공정 과정들 및 공정 조건들은 실시예 7의 경우와 동일할 수 있다.
<실시예 9>
도 9는 본 발명의 실시예 9에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 9의 (a) 단계를 참조하면, 제 1 기판(30)에 비아홀(31)을 형성한다. 그리고 상기 비아홀(31)의 측벽과 바닥을 덮는 시드막(27)을 형성한다. 상기 시드막(27)은 티타늄, 니켈, 백금, 금, 또는 구리 또는 이의 합금으로 형성될 수 있다. 상기 시드막(27)은 CVD(Chemical Vapor Deposition)나 ALD(Atomic Layer Deposition)의 방법으로 형성될 수 있다. 상기 비아홀(31)의 측벽과 바닥을 덮는 시드막(27)을 형성하기 위해 추가로 평탄화 식각 공정이 더 진행될 수 있다. 상기 시드막(27)은 실시예 1의 제 1 단자에 대응될 수 있다.
도 9의 (b) 단계를 참조하면, 상기 시드막(27)이 형성된 상기 제 1 기판(30) 상에 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)을 도포한다. 상기 혼합물(7)은 상기 비아홀(31)의 내부를 채우도록 도포된다. 이를 위해 상기 제 1 기판(30)에 진공을 걸어줄 수도 있다. 상기 솔더입자(5)와 상기 고분자 수지(6)의 물성은 실시예 1의 경우와 동일할 수 있다.
도 9의 (c) 단계를 참조하면, 상기 제 1 기판(30)을 상기 솔더 입자(5)의 녹는점 이상의 온도로 가열하여 상기 시드막(27)의 노출된 표면을 덮으며 상기 비아홀(31) 내부를 채우는 솔더 비아(11)를 형성한다. 수지층(8) 내에는 상기 솔더비아(11)를 형성하지 못하고 잔존하는 솔더 입자(5)가 포함될 수 있다.
도 9의 (d) 단계를 참조하면, 상기 수지층(8)을 용매로 제거한다. 이때 상기 수지층(8) 내에 잔존하는 솔더 입자(5)도 함께 제거될 수 있다. 그리고 상기 제 1 기판(30)의 앞면과 후면에 대해 평탄화 제거 공정을 진행하여 상기 기판(30)의 상부와 하부를 일부 제거하고, 상기 비아홀(31) 안의 측벽을 덮는 시드막 패턴(27a)과 상기 비아홀(31)을 채우는 솔더 비아 플러그(11a)를 형성할 수 있다.
후속으로, 상기 솔더 비아 플러그(11a)를 포함하는 상기 제 1 기판(30)의 앞 면과 후면에 상기 솔더 비아 플러그(11a)와 전기적으로 연결되는 재배선을 형성할 수 있다. 상기 제 1 기판(30)은 반도체 칩이 실장되는, 인쇄회로기판이나 세라믹 기판과 같은 실장 기판으로 사용될 수 있다. 또는 상기 제 1 기판(30)은 관통 실리콘 비아(Through silicon via)와 같은 관통 비아를 포함하는 반도체 칩일 수 있다.
<실시예 10>
도 10은 본 발명의 실시예 10에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 10을 참조하면, 본 실시예에서는 제 1 기판(30)에 형성되는 비아홀(31)들의 간격이 실시예 9의 경우에 비해 넓다. 이 경우, 솔더 입자(5)와 고분자 수지(6)를 포함하는 혼합물(7)은 스크린 프린터 방법을 이용하여 도포될 수 있다. 이 경우 역시 실시예 9에서처럼 상기 혼합물(7)이 상기 비아홀(31)을 채우도록 하기 위해 상기 제 1 기판(30)에 진공을 걸어줄 수 있다. 그외의 공정의 순서 및 조건은 실시예 9와 동일할 수 있다.
도 1은 본 발명의 실시예 1에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 2는 본 발명의 실시예 2에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 3은 본 발명의 실시예 3에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 4는 본 발명의 실시예 4에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 5는 본 발명의 실시예 5에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 6은 본 발명의 실시예 6에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 7은 본 발명의 실시예 7에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 8은 본 발명의 실시예 8에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 9는 본 발명의 실시예 9에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.
도 10은 본 발명의 실시예 10에 따른 반도체 패키지의 제조 과정을 나타내는 공정 단면도이다.

Claims (17)

  1. 제 1 기판에 제 1 단자를 형성하는 단계;
    고분자 수지와 솔더 입자를 포함하는 혼합물을 공급하여 적어도 상기 제 1 단자의 상부면과 측면을 덮는 단계;
    상기 솔더 입자의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 제 1 단자의 상부면과 측면을 덮는 솔더막을 형성하는 단계; 및
    상기 솔더막을 형성한 후에, 상기 고분자 수지를 제거하여 상기 솔더막을 노출시키는 단계를 포함하는 반도체 패키지의 제조 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단자는 상기 제 1 기판의 상부면으로부터 위로 돌출되며, 금속 패드와 그 위에 위치한 금속 범프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  3. 제 2 항에 있어서,
    상기 금속 범프는 필라(pillar)형 또는 스터드(stud)형인 것을 특징으로 하는 반도체 패키지의 제조 방법.
  4. 제 1 항에 있어서,
    상기 제 1 단자를 형성하기 전에, 상기 제 1 기판에 홀을 형성하는 단계를 더 포함하되,
    상기 제 1 단자는 상기 홀의 측벽과 바닥을 덮도록 형성되며, 상기 솔더막은 상기 홀을 채우는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  5. 제 4 항에 있어서,
    상기 제 1 기판의 전면과 후면을 평탄화하는 단계를 더 포함하는 반도체 패키지의 제조 방법.
  6. 제 1 항에 있어서,
    상기 혼합물은 연장되어 상기 제 1 단자와 이웃하는 제 1 단자 사이를 덮는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 노출된 솔더막의 측면을 덮는 유동성 경화 수지를 공급하는 단계;
    제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자와 상기 솔더막이 서로 접하게 하는 단계; 및
    상기 솔더막의 녹는점 이상의 온도로 상기 제 1 기판을 가열하여 상기 솔더막이 상기 제 1 단자와 상기 제 2 단자를 결합시키는 동시에 상기 유동성 경화수지가 경화되는 단계를 더 포함하는 것을 반도체 패키지의 제조 방법.
  9. 제 1 항에 있어서,
    상기 제 1 기판을 가열하기 전에, 제 2 단자가 형성된 제 2 기판을 상기 제 1 기판 상에 위치시켜 상기 제 2 단자가 상기 제 1 단자에 근접하게 배치하는 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  10. 제 9 항에 있어서,
    상기 혼합물은 경화제를 더 포함하며, 상기 제 1 기판을 가열함으로써 상기 경화제에 의해 상기 고분자수지가 경화되는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  11. 제 8항 또는 제 9 항에 있어서,
    상기 제 2 기판은 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  12. 제 1 항에 있어서,
    상기 솔더 입자는 0.1㎛ ~ 70㎛의 직경을 가지는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  13. 제 1 항에 있어서,
    상기 혼합물은 상기 솔더 입자와 상기 고분자 수지를 부피비로 1:9~5:5로 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.
  14. 제 1 기판;
    상기 제 1 기판에 형성된 제 1 단자;
    상기 제 1 기판과 접하지 않고 노출된 상기 제 1 단자의 표면을 모두 덮는 솔더막;
    상기 제 1 기판 상에 위치하는 제 2 기판;
    상기 제 2 기판의 하부면에 형성되며 상기 제 1 단자와 인접한 제 2 단자;
    상기 제 1 기판과 제 2 기판 사이를 채우는 절연막; 및
    상기 절연막 내에 위치하되 상기 솔더막과 이격된 솔더 입자를 포함하되,
    상기 솔더막은 연장되어 상기 제 2 단자의 측면을 덮는 반도체 패키지.
  15. 삭제
  16. 삭제
  17. 제 14 항에 있어서,
    상기 제 2 기판은 반도체 칩을 포함하는 것을 특징으로 하는 반도체 패키지.
KR1020090055478A 2009-06-22 2009-06-22 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 KR101208028B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090055478A KR101208028B1 (ko) 2009-06-22 2009-06-22 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
US12/565,171 US8030200B2 (en) 2009-06-22 2009-09-23 Method for fabricating a semiconductor package
JP2009290915A JP5588667B2 (ja) 2009-06-22 2009-12-22 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ
JP2014105301A JP2014195107A (ja) 2009-06-22 2014-05-21 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090055478A KR101208028B1 (ko) 2009-06-22 2009-06-22 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20100137183A KR20100137183A (ko) 2010-12-30
KR101208028B1 true KR101208028B1 (ko) 2012-12-04

Family

ID=43353548

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055478A KR101208028B1 (ko) 2009-06-22 2009-06-22 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Country Status (3)

Country Link
US (1) US8030200B2 (ko)
JP (2) JP5588667B2 (ko)
KR (1) KR101208028B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8709870B2 (en) * 2009-08-06 2014-04-29 Maxim Integrated Products, Inc. Method of forming solderable side-surface terminals of quad no-lead frame (QFN) integrated circuit packages
US8507325B2 (en) * 2010-01-28 2013-08-13 International Business Machines Corporation Co-axial restraint for connectors within flip-chip packages
JP5375708B2 (ja) * 2010-03-29 2013-12-25 パナソニック株式会社 半導体装置の製造方法
KR20120093589A (ko) * 2011-02-15 2012-08-23 에스케이하이닉스 주식회사 반도체 패키지 및 그의 제조방법
WO2013177541A1 (en) * 2012-05-25 2013-11-28 Applied Materials, Inc. Polymer hot-wire chemical vapor deposition in chip scale packaging
KR102275705B1 (ko) 2014-07-11 2021-07-09 삼성전자주식회사 웨이퍼 대 웨이퍼 접합 구조
KR101619455B1 (ko) * 2014-11-18 2016-05-11 주식회사 프로텍 적층형 반도체 패키지의 제조방법
CN107527554B (zh) * 2017-08-23 2020-12-11 京东方科技集团股份有限公司 柔性显示面板及其制备方法、柔性显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733208B1 (ko) * 2004-10-11 2007-06-27 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5136365A (en) 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
JPH0521438A (ja) * 1991-07-16 1993-01-29 Matsushita Electric Ind Co Ltd 電気的接続接点の形成方法および実装基板の製造方法
JPH09115955A (ja) * 1995-10-16 1997-05-02 Mitsubishi Electric Corp 半導体装置実装基板およびその製造方法
JP3346137B2 (ja) * 1995-12-01 2002-11-18 松下電器産業株式会社 半田バンプの形成方法
EP0954208A4 (en) 1996-12-27 2002-09-11 Matsushita Electric Ind Co Ltd METHOD AND DEVICE FOR FIXING AN ELECTRONIC COMPONENT ON A CIRCUIT BOARD
US6064120A (en) * 1997-08-21 2000-05-16 Micron Technology, Inc. Apparatus and method for face-to-face connection of a die face to a substrate with polymer electrodes
JP2003023243A (ja) * 2001-07-05 2003-01-24 Canon Inc 配線基板
KR100398314B1 (ko) * 2001-07-19 2003-09-19 한국과학기술원 고접착력 3층 구조 ａｃａ 필름
JP3893100B2 (ja) * 2002-10-29 2007-03-14 新光電気工業株式会社 配線基板への電子部品搭載方法
JP4424020B2 (ja) * 2003-11-10 2010-03-03 カシオ計算機株式会社 半導体装置の実装構造および実装方法
JP4387265B2 (ja) * 2004-07-29 2009-12-16 株式会社タムラ製作所 突起電極の製造方法
JP3955302B2 (ja) 2004-09-15 2007-08-08 松下電器産業株式会社 フリップチップ実装体の製造方法
WO2007125789A1 (ja) * 2006-04-27 2007-11-08 Panasonic Corporation 接続構造体及びその製造方法
JP5065657B2 (ja) * 2006-11-27 2012-11-07 パナソニック株式会社 電子装置およびその製造方法
JP4859717B2 (ja) * 2007-03-14 2012-01-25 株式会社タムラ製作所 はんだ組成物
JP5245276B2 (ja) * 2007-04-11 2013-07-24 日本電気株式会社 電子部品の実装構造及びその実装方法
JP4569605B2 (ja) * 2007-07-09 2010-10-27 日本テキサス・インスツルメンツ株式会社 半導体装置のアンダーフィルの充填方法
US8420722B2 (en) * 2008-07-10 2013-04-16 Electronics And Telecommunications Research Institute Composition and methods of forming solder bump and flip chip using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100733208B1 (ko) * 2004-10-11 2007-06-27 삼성전기주식회사 플립칩 실장 기술을 이용한 반도체 패키지

Also Published As

Publication number Publication date
JP5588667B2 (ja) 2014-09-10
JP2014195107A (ja) 2014-10-09
US8030200B2 (en) 2011-10-04
US20100320596A1 (en) 2010-12-23
KR20100137183A (ko) 2010-12-30
JP2011003876A (ja) 2011-01-06

Similar Documents

Publication Publication Date Title
KR101208028B1 (ko) 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지
CN101728340B (zh) 半导体装置及其制造方法
CN100588310C (zh) 电路板及其制造方法
US8033016B2 (en) Method for manufacturing an electrode and electrode component mounted body
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
JP5085932B2 (ja) 実装体及びその製造方法
TW200816423A (en) Semiconductor device and method for manufacturing the same
US8274153B2 (en) Electronic component built-in wiring substrate
US20060157865A1 (en) Circuit board and manufacturing method therefor and semiconductor package and manufacturing method therefor
US6887778B2 (en) Semiconductor device and manufacturing method
US6335271B1 (en) Method of forming semiconductor device bump electrodes
KR20030090481A (ko) 비도전성 접착제로 ｉｃ 칩을 기판에 본딩하는 방법과형성된 조립물
TWI736072B (zh) 封裝結構與其形成方法
US20020086515A1 (en) Method of manufacturing bump electrodes and a method of manufacturing a semiconductor device
TW201123326A (en) Method of manufacturing substrate for flip chip and substrate for flip chip manufactured using the same
KR100744138B1 (ko) 볼 그리드 어레이 반도체 패키지 및 그의 제조방법
JP4051570B2 (ja) 半導体装置の製造方法
KR100843705B1 (ko) 금속 범프를 갖는 반도체 칩 패키지 및 그 제조방법
JP2009277838A (ja) 半導体装置の製造方法、基板トレイ、及び基板収納装置
KR20110013902A (ko) 패키지 및 그 제조방법
KR20080051658A (ko) 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법
TWI814524B (zh) 電子封裝件及其製法與電子結構及其製法
TWI766761B (zh) 電子封裝件及其製法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5577734B2 (ja) 電子装置および電子装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161027

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171027

Year of fee payment: 6