JPH09115955A - 半導体装置実装基板およびその製造方法 - Google Patents
半導体装置実装基板およびその製造方法Info
- Publication number
- JPH09115955A JPH09115955A JP7267019A JP26701995A JPH09115955A JP H09115955 A JPH09115955 A JP H09115955A JP 7267019 A JP7267019 A JP 7267019A JP 26701995 A JP26701995 A JP 26701995A JP H09115955 A JPH09115955 A JP H09115955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- electrode
- protruding
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を回路基板に実装する方法におい
て、半導体装置と回路基板との熱膨張係数の差に起因す
る熱ストレスによって接続がはずなれいようにする。接
続不良が生じた場合は容易に修復できるようにする。 【解決手段】 半導体装置1の電極パッド2に突起電極
9を形成し、回路基板14に接着シート15を供給す
る。回路基板14を加熱し接着シート15を軟化させ、
半導体装置の導体パターンと回路基板の導体パターンを
位置合わせ後、半導体装置1と回路基板14を熱圧着す
る。このときの温度は、再加熱することで、半導体装置
1と回路基板14をはずすことができる温度とする。熱
圧着後、半導体装置と回路基板の導通試験を行い、導通
が得られていれば、熱圧着により半導体装置と回路基板
の固着する。導通不良なら再加熱して半導体装置を回路
基板から剥離する。
て、半導体装置と回路基板との熱膨張係数の差に起因す
る熱ストレスによって接続がはずなれいようにする。接
続不良が生じた場合は容易に修復できるようにする。 【解決手段】 半導体装置1の電極パッド2に突起電極
9を形成し、回路基板14に接着シート15を供給す
る。回路基板14を加熱し接着シート15を軟化させ、
半導体装置の導体パターンと回路基板の導体パターンを
位置合わせ後、半導体装置1と回路基板14を熱圧着す
る。このときの温度は、再加熱することで、半導体装置
1と回路基板14をはずすことができる温度とする。熱
圧着後、半導体装置と回路基板の導通試験を行い、導通
が得られていれば、熱圧着により半導体装置と回路基板
の固着する。導通不良なら再加熱して半導体装置を回路
基板から剥離する。
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置を回
路基板に突起電極を用いて実装したものおよびその製造
方法に関する。特に、フリップチップ半導体装置の回路
基板への実装方法に関する。
路基板に突起電極を用いて実装したものおよびその製造
方法に関する。特に、フリップチップ半導体装置の回路
基板への実装方法に関する。
【0002】
【従来の技術】フリップチップ半導体装置を基板に実装
する従来の技術として、半導体装置に導電性接着剤を塗
布したAuバンプ(突起電極)を形成し、回路基板に接
続するものがあった。以下、特公平6−3820号公報
について図面を参照しながら、従来の半導体装置の接続
方法について説明する。図15に示すように、金属ワイ
ヤ5の先端に熱エネルギーによってボール6を形成する
工程と、該ボールをキャピラリ3により半導体装置1の
電極パッド2上に圧着した後、キャピラリをループ状軌
道を持って移動したのち金属ワイヤを切断することによ
り2段突出形状の突出電極を形成する工程と、平坦面が
形成された基材10を半導体装置の突出接点に押し当て
ることによって、突出接点を平坦化する工程(図16)
と、平坦化した突出接点を別に用意した支持基材12上
に塗工した導電性接着剤面に合わせて導電性接着剤11
を該平坦化した突出接点上のみに転写する工程(図1
7)と、半導体装置を導体パターン13が形成された回
路基板14へ位置合わせを行った後、平坦化した突出接
点上の導電性接着剤によって半導体装置を導体パターン
が形成された基板へ固着する工程(図18)とを含むこ
とを特徴として半導体装置の実装方法を実現しようとす
るものである。
する従来の技術として、半導体装置に導電性接着剤を塗
布したAuバンプ(突起電極)を形成し、回路基板に接
続するものがあった。以下、特公平6−3820号公報
について図面を参照しながら、従来の半導体装置の接続
方法について説明する。図15に示すように、金属ワイ
ヤ5の先端に熱エネルギーによってボール6を形成する
工程と、該ボールをキャピラリ3により半導体装置1の
電極パッド2上に圧着した後、キャピラリをループ状軌
道を持って移動したのち金属ワイヤを切断することによ
り2段突出形状の突出電極を形成する工程と、平坦面が
形成された基材10を半導体装置の突出接点に押し当て
ることによって、突出接点を平坦化する工程(図16)
と、平坦化した突出接点を別に用意した支持基材12上
に塗工した導電性接着剤面に合わせて導電性接着剤11
を該平坦化した突出接点上のみに転写する工程(図1
7)と、半導体装置を導体パターン13が形成された回
路基板14へ位置合わせを行った後、平坦化した突出接
点上の導電性接着剤によって半導体装置を導体パターン
が形成された基板へ固着する工程(図18)とを含むこ
とを特徴として半導体装置の実装方法を実現しようとす
るものである。
【0003】つぎに、異方性導電性接着剤を用いた実装
方法として、特公昭62−6652号公報を説明する。
図19に示すように、互いに電気的に導通させる必要の
ある電気的部材1、2間に導電異方性をもちうる接着剤
を用いて加圧接着方式により接着剤層3を形成し、基板
1、2のある部分A,B,C,Dを想定するとAから
B、CからD方向は導通するがAからC、BからDおよ
びAからD、CからB方向は絶縁されるという性質を持
たせることが可能である。導電異方性は、貴金属粒子、
重金属粒子、軽金属粒子単体あるいは合金、さらにはメ
ッキ粒子へカーボンファイバーなどを分散させ、含有
量、形状、大きさ、分散状態、厚み接着方法などを適当
にコントロールすることにより得られる。
方法として、特公昭62−6652号公報を説明する。
図19に示すように、互いに電気的に導通させる必要の
ある電気的部材1、2間に導電異方性をもちうる接着剤
を用いて加圧接着方式により接着剤層3を形成し、基板
1、2のある部分A,B,C,Dを想定するとAから
B、CからD方向は導通するがAからC、BからDおよ
びAからD、CからB方向は絶縁されるという性質を持
たせることが可能である。導電異方性は、貴金属粒子、
重金属粒子、軽金属粒子単体あるいは合金、さらにはメ
ッキ粒子へカーボンファイバーなどを分散させ、含有
量、形状、大きさ、分散状態、厚み接着方法などを適当
にコントロールすることにより得られる。
【0004】導電異方性接着剤の導電機構は、基本的に
は導電粒子間の接触にあると解釈され、分散媒体中にお
ける導電粒子はその分散の不均一性、クラスターを形成
する粒子の密集効果、さらには接着界面近傍への凝集効
果などにより導電領域の無数の島が出来るものと推定さ
れる。図20の(1)および(2)は、導電異方性接着
剤の導通の原理を説明する簡単な模型図である。4、5
は、それぞれ導通をとるべき基板であり、6は加圧接着
方式により形成された接着剤層、7、7’は導電粒子を
表す。
は導電粒子間の接触にあると解釈され、分散媒体中にお
ける導電粒子はその分散の不均一性、クラスターを形成
する粒子の密集効果、さらには接着界面近傍への凝集効
果などにより導電領域の無数の島が出来るものと推定さ
れる。図20の(1)および(2)は、導電異方性接着
剤の導通の原理を説明する簡単な模型図である。4、5
は、それぞれ導通をとるべき基板であり、6は加圧接着
方式により形成された接着剤層、7、7’は導電粒子を
表す。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
特公平6−3820号公報のような半導体装置の接続方
法では、導電性ペーストを用いて半導体装置のAuバン
プを回路基板の電極に接続しているため、この部分に半
導体装置と回路基板の熱膨張係数の差による熱ストレス
が集中し、導電性ペーストを硬化させるときに半導体装
置と回路基板の接続がはずれることがあった。また、接
続後、導通試験を行うときに、導電性ペーストの接着力
が小さいため半導体装置と回路基板がはずれることもあ
った。一方、異方性導電接着剤を用いた方法では、半導
体装置と基板との接着面積が広く、ここで熱ストレスが
吸収されるので上記の問題は解消されるが、厚さ方向の
裕度が他の接続手法に比べ小さいことから、大きな凹凸
をもつ半導体装置と回路基板を接続するときは導通不良
が発生する場合があった。また、封止剤中に均一に導電
粒子を分散させているため、電極間にも導電性粒子が存
在することになり他の接続方法に比し絶縁不良の発生が
予想される。
特公平6−3820号公報のような半導体装置の接続方
法では、導電性ペーストを用いて半導体装置のAuバン
プを回路基板の電極に接続しているため、この部分に半
導体装置と回路基板の熱膨張係数の差による熱ストレス
が集中し、導電性ペーストを硬化させるときに半導体装
置と回路基板の接続がはずれることがあった。また、接
続後、導通試験を行うときに、導電性ペーストの接着力
が小さいため半導体装置と回路基板がはずれることもあ
った。一方、異方性導電接着剤を用いた方法では、半導
体装置と基板との接着面積が広く、ここで熱ストレスが
吸収されるので上記の問題は解消されるが、厚さ方向の
裕度が他の接続手法に比べ小さいことから、大きな凹凸
をもつ半導体装置と回路基板を接続するときは導通不良
が発生する場合があった。また、封止剤中に均一に導電
粒子を分散させているため、電極間にも導電性粒子が存
在することになり他の接続方法に比し絶縁不良の発生が
予想される。
【0006】
【課題を解決するための手段】請求項1は、半導体装置
または回路基板の一方に突起電極を他方に電極を形成す
る工程と、前記半導体装置または前記回路基板の一方の
面に絶縁性接着剤を塗布する工程と、前記突起電極と前
記電極とを位置合わせし、前記半導体装置と前記回路基
板とを最終的な圧着温度より低い温度で仮に熱圧着する
工程とを含む半導体装置実装基板の製造方法である。
または回路基板の一方に突起電極を他方に電極を形成す
る工程と、前記半導体装置または前記回路基板の一方の
面に絶縁性接着剤を塗布する工程と、前記突起電極と前
記電極とを位置合わせし、前記半導体装置と前記回路基
板とを最終的な圧着温度より低い温度で仮に熱圧着する
工程とを含む半導体装置実装基板の製造方法である。
【0007】請求項2は、半導体装置または回路基板の
一方に突起電極を他方に電極を形成する工程と、前記半
導体装置または前記回路基板の一方の面に絶縁性接着剤
を塗布する工程と、前記突起電極と前記電極とを位置合
わせした後に前記半導体装置と前記回路基板とを最終的
な圧着温度より低い温度で仮に熱圧着する工程と、前記
半導体装置との導通試験を前記回路基板を介して行う工
程と、前記半導体装置と前記回路基板とを最終的に熱圧
着する工程とを備えた半導体装置実装基板の製造方法で
ある。
一方に突起電極を他方に電極を形成する工程と、前記半
導体装置または前記回路基板の一方の面に絶縁性接着剤
を塗布する工程と、前記突起電極と前記電極とを位置合
わせした後に前記半導体装置と前記回路基板とを最終的
な圧着温度より低い温度で仮に熱圧着する工程と、前記
半導体装置との導通試験を前記回路基板を介して行う工
程と、前記半導体装置と前記回路基板とを最終的に熱圧
着する工程とを備えた半導体装置実装基板の製造方法で
ある。
【0008】請求項3は、前記電極が平坦な電極である
ことを特徴とする請求項1または請求項2のいづれかに
記載の半導体装置実装基板の製造方法である。
ことを特徴とする請求項1または請求項2のいづれかに
記載の半導体装置実装基板の製造方法である。
【0009】請求項4は、前記電極が突起電極であるこ
とを特徴とする請求項1または請求項2のいづれかに記
載の半導体装置実装基板の製造方法である。
とを特徴とする請求項1または請求項2のいづれかに記
載の半導体装置実装基板の製造方法である。
【0010】請求項5は、突起電極が、ワイヤボンディ
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項3または請求項4のいづれかに記
載の半導体装置実装基板の製造方法である。
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項3または請求項4のいづれかに記
載の半導体装置実装基板の製造方法である。
【0011】請求項6は、半導体装置または回路基板の
一方に形成された平坦な電極と、この電極と熱圧着され
た突起電極であって前記半導体装置または回路基板の他
方に形成されたものと、前記半導体装置と前記回路基板
とを面接着させる絶縁性接着剤とを備えた半導体装置実
装基板である。
一方に形成された平坦な電極と、この電極と熱圧着され
た突起電極であって前記半導体装置または回路基板の他
方に形成されたものと、前記半導体装置と前記回路基板
とを面接着させる絶縁性接着剤とを備えた半導体装置実
装基板である。
【0012】請求項7は、回路基板に形成された突起電
極と、半導体装置に形成され前記突起電極と熱圧着され
る突起電極と、前記半導体装置と前記回路基板とを面接
着させる絶縁性接着剤とを備えた半導体装置実装基板で
ある。
極と、半導体装置に形成され前記突起電極と熱圧着され
る突起電極と、前記半導体装置と前記回路基板とを面接
着させる絶縁性接着剤とを備えた半導体装置実装基板で
ある。
【0013】請求項8は、突起電極が、ワイヤボンディ
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項6または請求項7に記載の半導体
装置実装基板である。
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項6または請求項7に記載の半導体
装置実装基板である。
【0014】
実施の形態1.図1はこの発明の半導体装置実装基板の
製造方法を示すものである。半導体装置1はいわゆるベ
アチップ半導体であり、14は回路基板である。半導体
装置1の電極パッド2上に突起電極9を、回路基板14
上に平坦な電極パターン13を形成する。突起電極9は
図15、図16に示すワイヤボンディング法により形成
する。即ち、金線等の金属ワイヤの先端を溶かしてボー
ルを形成し、このボールを電極2にワイヤボンディング
し、金属ワイヤを支持するキャピラリをループ状に移動
した後に金属ワイヤを切断することにより、2段突起形
状の電極を作る。この2段突起電極の頂部を平坦化す
る。ここで平坦な電極とは、突起電極に比し相対的に平
坦な電極を意味するものであり、めっき等により多少の
凹凸があっても良い。通常の電極パッドであれば良い。
製造方法を示すものである。半導体装置1はいわゆるベ
アチップ半導体であり、14は回路基板である。半導体
装置1の電極パッド2上に突起電極9を、回路基板14
上に平坦な電極パターン13を形成する。突起電極9は
図15、図16に示すワイヤボンディング法により形成
する。即ち、金線等の金属ワイヤの先端を溶かしてボー
ルを形成し、このボールを電極2にワイヤボンディング
し、金属ワイヤを支持するキャピラリをループ状に移動
した後に金属ワイヤを切断することにより、2段突起形
状の電極を作る。この2段突起電極の頂部を平坦化す
る。ここで平坦な電極とは、突起電極に比し相対的に平
坦な電極を意味するものであり、めっき等により多少の
凹凸があっても良い。通常の電極パッドであれば良い。
【0015】突起電極9の先端に導電性ペースト11を
図17に示す手法により転写する。導電性ペーストとし
ては北陸塗料社のXH9818−13、テクノアルファ
社のSTAYSTICK181又は171などの導電性
接着剤を使用できる。この転写された導電性ペーストを
あらかじめキュアし溶剤をとばしておく。接着剤15で
接着した後に溶剤が蒸発することを防ぐ為である。回路
基板14に封止剤としての接着剤15をフィルム状、ま
たは、ペースト状の場合、スクリーン印刷、ディスペン
サなどで供給し、場合によっては、あらかじめペースト
中の溶剤を加熱により除去しておく。絶縁性接着剤15
は突起電極9、導電性ペースト11の高さより厚く塗布
してボイドの発生を防ぐ。絶縁性接着剤15として、ソ
ニーケミカル社のCOG用粒子無の接着剤8330IQ
や扇化学工業社のJ8902NFが使用できる。突起電
極が圧着に適した延性を持つ物質(例えば、金)の場合
は導電性ペーストは省略可能である。
図17に示す手法により転写する。導電性ペーストとし
ては北陸塗料社のXH9818−13、テクノアルファ
社のSTAYSTICK181又は171などの導電性
接着剤を使用できる。この転写された導電性ペーストを
あらかじめキュアし溶剤をとばしておく。接着剤15で
接着した後に溶剤が蒸発することを防ぐ為である。回路
基板14に封止剤としての接着剤15をフィルム状、ま
たは、ペースト状の場合、スクリーン印刷、ディスペン
サなどで供給し、場合によっては、あらかじめペースト
中の溶剤を加熱により除去しておく。絶縁性接着剤15
は突起電極9、導電性ペースト11の高さより厚く塗布
してボイドの発生を防ぐ。絶縁性接着剤15として、ソ
ニーケミカル社のCOG用粒子無の接着剤8330IQ
や扇化学工業社のJ8902NFが使用できる。突起電
極が圧着に適した延性を持つ物質(例えば、金)の場合
は導電性ペーストは省略可能である。
【0016】半導体装置の電極パターン2と回路基板1
4の電極パターン13を位置合わせし、あらかじめ、回
路基板14の温度を上昇させ絶縁性接着剤15を半導体
装置の導電性ペースト11よりも軟化させる。その後
に、半導体装置と回路基板を仮圧着させ、回路基板14
の電極13と半導体装置の導電性ペースト11を接触さ
せて導通を得る。この仮圧着の温度は、再加熱すること
により、半導体装置1と回路基板14をはずすことがで
きる程度の温度で行う。絶縁性接着剤15がソニーケミ
カル社製のときは、最終的に半導体装置と回路基板とを
熱圧着させる温度(例えば200℃)よりも低い温度
(例えば120℃)に選ばれる。絶縁性接着剤15が扇
化学工業社製の場合は、仮圧着には120℃〜150℃
で行い、最終的な圧着はそれより低い80℃で行う。
4の電極パターン13を位置合わせし、あらかじめ、回
路基板14の温度を上昇させ絶縁性接着剤15を半導体
装置の導電性ペースト11よりも軟化させる。その後
に、半導体装置と回路基板を仮圧着させ、回路基板14
の電極13と半導体装置の導電性ペースト11を接触さ
せて導通を得る。この仮圧着の温度は、再加熱すること
により、半導体装置1と回路基板14をはずすことがで
きる程度の温度で行う。絶縁性接着剤15がソニーケミ
カル社製のときは、最終的に半導体装置と回路基板とを
熱圧着させる温度(例えば200℃)よりも低い温度
(例えば120℃)に選ばれる。絶縁性接着剤15が扇
化学工業社製の場合は、仮圧着には120℃〜150℃
で行い、最終的な圧着はそれより低い80℃で行う。
【0017】仮圧着した状態で導通テストを行い、導通
不良があるときは例えば150℃に再加熱し半導体装置
1を回路基板14から剥離し、回路基板14上の接着剤
15をアセトン,IPAなどの溶剤で洗浄し、上記のよ
うに再度、半導体装置を回路基板へ接続する。導通が全
回路で有るときは、半導体装置と回路基板を熱圧着し接
着剤15を完全に硬化させる。この方法により、半導体
装置と回路基板を剥離することなく、導通検査が可能と
なり、容易にリペアすることができる。
不良があるときは例えば150℃に再加熱し半導体装置
1を回路基板14から剥離し、回路基板14上の接着剤
15をアセトン,IPAなどの溶剤で洗浄し、上記のよ
うに再度、半導体装置を回路基板へ接続する。導通が全
回路で有るときは、半導体装置と回路基板を熱圧着し接
着剤15を完全に硬化させる。この方法により、半導体
装置と回路基板を剥離することなく、導通検査が可能と
なり、容易にリペアすることができる。
【0018】半導体装置1と回路基板14とは絶縁性接
着剤15で広い面積にわたって接着されるので、半導体
装置1と回路基板14との熱膨張係数の差による熱スト
レスが接着面全体で吸収され、突起電極9に集中するこ
とはない。従って、突起電極9と電極パターン13との
接続がはずれる問題は解決できる。また、接着剤15は
絶縁性であるので、異方性導電性接着剤を用いた場合に
比し、絶縁不良が発生する可能性は少ない。また、異方
性導電性接着剤を用いる場合に比し、凹凸の大きい回路
基板への電気的接続が容易となる。図18に示す従来方
法では接着後に半導体装置1と回路基板14との間に充
填剤を注入する必要があるが、この発明では回路基板1
4と半導体装置1の空間は接着剤15で満たされている
のでその必要は無い。
着剤15で広い面積にわたって接着されるので、半導体
装置1と回路基板14との熱膨張係数の差による熱スト
レスが接着面全体で吸収され、突起電極9に集中するこ
とはない。従って、突起電極9と電極パターン13との
接続がはずれる問題は解決できる。また、接着剤15は
絶縁性であるので、異方性導電性接着剤を用いた場合に
比し、絶縁不良が発生する可能性は少ない。また、異方
性導電性接着剤を用いる場合に比し、凹凸の大きい回路
基板への電気的接続が容易となる。図18に示す従来方
法では接着後に半導体装置1と回路基板14との間に充
填剤を注入する必要があるが、この発明では回路基板1
4と半導体装置1の空間は接着剤15で満たされている
のでその必要は無い。
【0019】図1に対して、突起電極9を回路基板14
側に形成したり、絶縁性接着剤15を半導体装置1側に
塗布する等の変形も可能である。絶縁性接着剤15を半
導体装置1に塗布すると、回路基板14を加熱すること
なく半導体装置1の加熱のみで、実装できる。そのた
め、ガラス転移点の低い回路基板でも実装でき、また、
回路基板に複数の半導体装置を実装するときでも、回路
基板を加熱しないので既に搭載してある半導体装置に熱
的な影響を及ぼさない効果をもつ。図2、図3はそのよ
うな変形例である。
側に形成したり、絶縁性接着剤15を半導体装置1側に
塗布する等の変形も可能である。絶縁性接着剤15を半
導体装置1に塗布すると、回路基板14を加熱すること
なく半導体装置1の加熱のみで、実装できる。そのた
め、ガラス転移点の低い回路基板でも実装でき、また、
回路基板に複数の半導体装置を実装するときでも、回路
基板を加熱しないので既に搭載してある半導体装置に熱
的な影響を及ぼさない効果をもつ。図2、図3はそのよ
うな変形例である。
【0020】図2は、ワイヤボンディング法により突起
電極9を回路基板14上に形成し、導電性ペースト11
を突起電極上に転写し、これを絶縁性の接着剤15を塗
布した半導体装置1の平坦な電極パターン2に圧着する
ものである。仮圧着、導通試験、導通不良の場合の剥
離、最終的な熱圧着等は図1と同様な方法で行なわれ
る。図3は、絶縁性接着剤15を半導体装置1側に塗布
すること以外は図1と同様の方法により製造および実装
されるものである。仮圧着、導通試験、導通不良の場合
の剥離、最終的な熱圧着等は図1と同様に行なわれる。
電極9を回路基板14上に形成し、導電性ペースト11
を突起電極上に転写し、これを絶縁性の接着剤15を塗
布した半導体装置1の平坦な電極パターン2に圧着する
ものである。仮圧着、導通試験、導通不良の場合の剥
離、最終的な熱圧着等は図1と同様な方法で行なわれ
る。図3は、絶縁性接着剤15を半導体装置1側に塗布
すること以外は図1と同様の方法により製造および実装
されるものである。仮圧着、導通試験、導通不良の場合
の剥離、最終的な熱圧着等は図1と同様に行なわれる。
【0021】実施の形態2.突起電極の形成は、実施の
形態1はワイヤボンディング法によるものであった。こ
れに対し、はんだめっきにより突起電極を形成するよう
にしたのが実施の形態2である。突起電極の形成以外の
構造および実装プロセスは実施の形態1と全く同一であ
る。
形態1はワイヤボンディング法によるものであった。こ
れに対し、はんだめっきにより突起電極を形成するよう
にしたのが実施の形態2である。突起電極の形成以外の
構造および実装プロセスは実施の形態1と全く同一であ
る。
【0022】図1、図2、図3の突起電極9を次のよう
な方法で形成する。電極パターン2、または13上の一
部にはんだぬれ性とはんだくわれ性の良い金属薄膜層を
形成し、この金属薄膜層を含み且つそれより広い面積に
無電解めっきまたは電解めっきによりはんだめっき層を
形成する。次に加熱してはんだめっき層を溶融させると
はんだは前記の金属薄膜層上に引き込まれて厚いはんだ
層が形成される。このようなはんだめっきによる突起電
極の形成方法は特開平2−114694号公報に記載さ
れているように周知の技術である。この方法によれば多
数の突起電極を同時に形成できるという効果がある。
な方法で形成する。電極パターン2、または13上の一
部にはんだぬれ性とはんだくわれ性の良い金属薄膜層を
形成し、この金属薄膜層を含み且つそれより広い面積に
無電解めっきまたは電解めっきによりはんだめっき層を
形成する。次に加熱してはんだめっき層を溶融させると
はんだは前記の金属薄膜層上に引き込まれて厚いはんだ
層が形成される。このようなはんだめっきによる突起電
極の形成方法は特開平2−114694号公報に記載さ
れているように周知の技術である。この方法によれば多
数の突起電極を同時に形成できるという効果がある。
【0023】実施の形態3.実施の形態1の突起電極9
はワイヤボンディング法で形成するものであり、実施の
形態2でははんだめっきにより形成していたのに対し、
突起電極を導電性ペーストで形成したのが実施の形態3
である。その他の点は実施の形態1と同様である。図
4、図5、図6において、半導体装置1の電極2上また
は回路基板14の電極13上にスクリーン印刷またはデ
ィスペンサにより導電性ペーストを供給する。この導電
性ペーストを予めキュアして溶剤を飛ばして突起電極1
1を形成する。ワイヤボンディング法による突起電極の
形成に比しプロセス数を低減できる効果がある。
はワイヤボンディング法で形成するものであり、実施の
形態2でははんだめっきにより形成していたのに対し、
突起電極を導電性ペーストで形成したのが実施の形態3
である。その他の点は実施の形態1と同様である。図
4、図5、図6において、半導体装置1の電極2上また
は回路基板14の電極13上にスクリーン印刷またはデ
ィスペンサにより導電性ペーストを供給する。この導電
性ペーストを予めキュアして溶剤を飛ばして突起電極1
1を形成する。ワイヤボンディング法による突起電極の
形成に比しプロセス数を低減できる効果がある。
【0024】導電性ペーストによる突起電極11の形成
は2段階に分けて行っても良い。第1段階として、スク
リーン印刷またはディスペンサにより熱硬化性導電ペー
ストを供給し、硬化させる。この熱硬化性導電性ペース
トとしては藤倉化成FA−323、FA−707または
東洋紡績DWE−548H−2などが使用できる。第2
段階として、導電性の熱可塑性ペーストを熱硬化性導電
性接着剤の上に転写して溶剤を飛ばしておく。転写プロ
セスは図17と同様である。突起電極11を2段階で形
成することにより、その高さを1段階で形成する場合や
ワイヤボンディングで形成する場合に比し高くできるの
で、プロセス裕度を大きくすることができる。実施の形
態3はその他の点については実施の形態1と同様の効果
を奏する。
は2段階に分けて行っても良い。第1段階として、スク
リーン印刷またはディスペンサにより熱硬化性導電ペー
ストを供給し、硬化させる。この熱硬化性導電性ペース
トとしては藤倉化成FA−323、FA−707または
東洋紡績DWE−548H−2などが使用できる。第2
段階として、導電性の熱可塑性ペーストを熱硬化性導電
性接着剤の上に転写して溶剤を飛ばしておく。転写プロ
セスは図17と同様である。突起電極11を2段階で形
成することにより、その高さを1段階で形成する場合や
ワイヤボンディングで形成する場合に比し高くできるの
で、プロセス裕度を大きくすることができる。実施の形
態3はその他の点については実施の形態1と同様の効果
を奏する。
【0025】突起電極11の形成方法を除けば、図4は
図1と、図5は図2と、図6は図3と、構造および実装
プロセスは同一である。図4では回路基板14を、図
5、図6では半導体装置1を加熱することにより突起電
極11の高さよりも厚く塗布された絶縁性接着剤15を
軟化させる。突起電極11と平坦な電極(図4、図6で
は電極13、図5では電極2)を位置合わせした後、突
起電極11を平坦な電極に仮圧着する。このとき、半導
体装置1と回路基板14とは絶縁性接着剤15により面
接着される。仮圧着した状態で半導体装置1の導通試験
を回路基板14を経て行う。導通が良好であれば更に温
度を上昇させて最終的な熱圧着を行い絶縁性接着剤15
を完全に硬化させる。導通不良なら再加熱し半導体装置
1を回路基板14から剥離し、絶縁性接着剤15を溶剤
で洗浄して除いた後、再度絶縁性接着剤を塗布し、前記
のプロセスにより再度半導体装置1を回路基板14に接
続する。導通が良好であれば最終的に熱圧着する。
図1と、図5は図2と、図6は図3と、構造および実装
プロセスは同一である。図4では回路基板14を、図
5、図6では半導体装置1を加熱することにより突起電
極11の高さよりも厚く塗布された絶縁性接着剤15を
軟化させる。突起電極11と平坦な電極(図4、図6で
は電極13、図5では電極2)を位置合わせした後、突
起電極11を平坦な電極に仮圧着する。このとき、半導
体装置1と回路基板14とは絶縁性接着剤15により面
接着される。仮圧着した状態で半導体装置1の導通試験
を回路基板14を経て行う。導通が良好であれば更に温
度を上昇させて最終的な熱圧着を行い絶縁性接着剤15
を完全に硬化させる。導通不良なら再加熱し半導体装置
1を回路基板14から剥離し、絶縁性接着剤15を溶剤
で洗浄して除いた後、再度絶縁性接着剤を塗布し、前記
のプロセスにより再度半導体装置1を回路基板14に接
続する。導通が良好であれば最終的に熱圧着する。
【0026】実施の形態4.実施の形態4は、突起電極
を導電性高分子により形成するものである。その他の構
造および実装方法は実施の形態1と同様である。図7、
図8、図9において、半導体装置の電極2または回路基
板14の電極13上に気相重合法、電解重合法などで導
電性高分子を供給する。気相重合で供給する場合、高分
子重合用触媒(三塩化鉄、塩化銅などの酸化剤)をスク
リーン印刷または、ディスペンサなどで供給し、モノマ
ー蒸気(ピロール、チオフェンなど)中に入れ導電性高
分子を重合させて突起電極16を形成する。その後、実
施の形態1と同様に半導体装置1と回路基板14とを位
置合わせし、接続する。この方法により、実施の形態
1、3で述べた他に、より微細なピッチのバンプを形成
できる効果をもつ。
を導電性高分子により形成するものである。その他の構
造および実装方法は実施の形態1と同様である。図7、
図8、図9において、半導体装置の電極2または回路基
板14の電極13上に気相重合法、電解重合法などで導
電性高分子を供給する。気相重合で供給する場合、高分
子重合用触媒(三塩化鉄、塩化銅などの酸化剤)をスク
リーン印刷または、ディスペンサなどで供給し、モノマ
ー蒸気(ピロール、チオフェンなど)中に入れ導電性高
分子を重合させて突起電極16を形成する。その後、実
施の形態1と同様に半導体装置1と回路基板14とを位
置合わせし、接続する。この方法により、実施の形態
1、3で述べた他に、より微細なピッチのバンプを形成
できる効果をもつ。
【0027】図7では回路基板14を、図8、図9では
半導体装置1を加熱することにより突起電極16の高さ
よりも厚く塗布された絶縁性接着剤15を軟化させる。
突起電極16と平坦な電極(図7、図9では電極13、
図8では電極2)を位置合わせした後、突起電極16を
平坦な電極に仮圧着する。このとき、半導体装置1と回
路基板14とは絶縁性接着剤15により面接着される。
仮圧着した状態で半導体装置1の導通試験を回路基板1
4を経て行う。導通が良好であれば最終的な熱圧着を行
い絶縁性接着剤15を完全に硬化させる。導通不良なら
再加熱し半導体装置1を回路基板14から剥離し、絶縁
性接着剤15を溶剤で洗浄して除いた後、再度絶縁性接
着剤15を塗布し、前記のプロセスにより再度半導体装
置1を回路基板14に接続する。導通が良好であれば最
終的に熱圧着する。
半導体装置1を加熱することにより突起電極16の高さ
よりも厚く塗布された絶縁性接着剤15を軟化させる。
突起電極16と平坦な電極(図7、図9では電極13、
図8では電極2)を位置合わせした後、突起電極16を
平坦な電極に仮圧着する。このとき、半導体装置1と回
路基板14とは絶縁性接着剤15により面接着される。
仮圧着した状態で半導体装置1の導通試験を回路基板1
4を経て行う。導通が良好であれば最終的な熱圧着を行
い絶縁性接着剤15を完全に硬化させる。導通不良なら
再加熱し半導体装置1を回路基板14から剥離し、絶縁
性接着剤15を溶剤で洗浄して除いた後、再度絶縁性接
着剤15を塗布し、前記のプロセスにより再度半導体装
置1を回路基板14に接続する。導通が良好であれば最
終的に熱圧着する。
【0028】実施の形態5.この実施の形態は、半導体
装置1と回路基板14の両方に突起電極を設けるもので
ある。その他の構造および実装プロセスは実施の形態1
とほぼ同様である。図10、図11の半導体装置1の突
起電極9は実施の形態1と同様のワイヤボンディングま
たは実施の形態2と同様のはんだめっきにより形成され
る。図10の回路基板14の突起電極11は、実施の形
態3と同様に導電性ペーストで形成される。図11の回
路基板の突起電極16は実施の形態4と同様に導電性高
分子で形成される。絶縁性接着剤15の厚さは、ボイド
の発生を防ぐため、半導体装置と回路基板の突起電極の
高さの和よりも大きくしておく。
装置1と回路基板14の両方に突起電極を設けるもので
ある。その他の構造および実装プロセスは実施の形態1
とほぼ同様である。図10、図11の半導体装置1の突
起電極9は実施の形態1と同様のワイヤボンディングま
たは実施の形態2と同様のはんだめっきにより形成され
る。図10の回路基板14の突起電極11は、実施の形
態3と同様に導電性ペーストで形成される。図11の回
路基板の突起電極16は実施の形態4と同様に導電性高
分子で形成される。絶縁性接着剤15の厚さは、ボイド
の発生を防ぐため、半導体装置と回路基板の突起電極の
高さの和よりも大きくしておく。
【0029】図10、図11において、半導体装置1を
加熱することにより、絶縁性接着剤15を軟化させる。
半導体装置1と回路基板14の突起電極同志を位置合わ
せした後、仮圧着する。仮圧着した状態で半導体装置1
の導通試験を回路基板14を経て行う。導通が良好であ
れば最終的な熱圧着を行い絶縁性接着剤15を完全に硬
化させる。導通不良なら再加熱し半導体装置1を回路基
板14から剥離し、絶縁性接着剤15を溶剤で洗浄して
除いた後、再度絶縁性接着剤15を塗布し、前記のプロ
セスにより再度半導体装置1を回路基板14に接続す
る。導通が良好であれば最終的に熱圧着する。
加熱することにより、絶縁性接着剤15を軟化させる。
半導体装置1と回路基板14の突起電極同志を位置合わ
せした後、仮圧着する。仮圧着した状態で半導体装置1
の導通試験を回路基板14を経て行う。導通が良好であ
れば最終的な熱圧着を行い絶縁性接着剤15を完全に硬
化させる。導通不良なら再加熱し半導体装置1を回路基
板14から剥離し、絶縁性接着剤15を溶剤で洗浄して
除いた後、再度絶縁性接着剤15を塗布し、前記のプロ
セスにより再度半導体装置1を回路基板14に接続す
る。導通が良好であれば最終的に熱圧着する。
【0030】実施の形態6.実施の形態1ないし5にお
いては、半導体装置を実装する回路基板としては各種の
ものが使用できる。図12の回路基板17は、半導体装
置1を実装する面の電極間隔は半導体装置の電極2の間
隔(図13参照)と一致するよう微細であるが、反対側
の面の外部電極18、19の間隔は図14に示すように
アレイ状で広く形成している。両面の電極は電気的に接
続されている。回路基板17を更に他の回路基板に実装
し、外部電極19で電気的に接続することにより、微細
な電極配置の半導体装置であって実装が困難なもので
も、電極間隔を広げることができより容易に実装でき
る。外部電極18、19を有する回路基板17は多層の
ガラスエポキシまたはセラミックによりできており、外
部電極19は、はんだを用い、ソルダーペーストの印刷
またはめっきにより作製できる。その他の構造は図1と
同様である。
いては、半導体装置を実装する回路基板としては各種の
ものが使用できる。図12の回路基板17は、半導体装
置1を実装する面の電極間隔は半導体装置の電極2の間
隔(図13参照)と一致するよう微細であるが、反対側
の面の外部電極18、19の間隔は図14に示すように
アレイ状で広く形成している。両面の電極は電気的に接
続されている。回路基板17を更に他の回路基板に実装
し、外部電極19で電気的に接続することにより、微細
な電極配置の半導体装置であって実装が困難なもので
も、電極間隔を広げることができより容易に実装でき
る。外部電極18、19を有する回路基板17は多層の
ガラスエポキシまたはセラミックによりできており、外
部電極19は、はんだを用い、ソルダーペーストの印刷
またはめっきにより作製できる。その他の構造は図1と
同様である。
【図1】 この発明の実施の形態1および実施の形態2
の半導体装置および回路基板の一例を示す図である。
の半導体装置および回路基板の一例を示す図である。
【図2】 この発明の実施の形態1および実施の形態2
の半導体装置および回路基板の他の一例を示す図であ
る。
の半導体装置および回路基板の他の一例を示す図であ
る。
【図3】 この発明の実施の形態1および実施の形態2
の半導体装置および回路基板の他の一例を示す図であ
る。
の半導体装置および回路基板の他の一例を示す図であ
る。
【図4】 この発明の実施の形態3の半導体装置および
回路基板の一例を示す図である。
回路基板の一例を示す図である。
【図5】 この発明の実施の形態3の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図6】 この発明の実施の形態3の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図7】 この発明の実施の形態4の半導体装置および
回路基板の一例を示す図である。
回路基板の一例を示す図である。
【図8】 この発明の実施の形態4の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図9】 この発明の実施の形態4の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図10】 この発明の実施の形態5の半導体装置およ
び回路基板の一例を示す図である。
び回路基板の一例を示す図である。
【図11】 この発明の実施の形態5の半導体装置およ
び回路基板の他の一例を示す図である。
び回路基板の他の一例を示す図である。
【図12】 この発明の実施の形態6の半導体装置およ
び回路基板の一例を示す図である。
び回路基板の一例を示す図である。
【図13】 この発明の実施の形態6の半導体装置の電
極配置を示す図である。
極配置を示す図である。
【図14】 この発明の実施の形態6の回路基板の電極
配置を示す図である。
配置を示す図である。
【図15】 ワイヤボンディング装置を使った突起電極
形成方法を示す図である。
形成方法を示す図である。
【図16】 ワイヤボンディング装置を使った突起電極
形成方法を示す図である。
形成方法を示す図である。
【図17】 突起電極に導電性ペーストを供給する方法
を示す図である。
を示す図である。
【図18】 従来の半導体装置の実装方法の一例を示す
図である。
図である。
【図19】 従来の半導体装置の実装方法の他の一例を
示す図である。
示す図である。
【図20】 図19における異方性導電接着剤による電
気的導通の説明図である。
気的導通の説明図である。
1 半導体装置 2 電極 9 突起電極 11 導電性ペースト 13 電極 14 回路基板 15 絶縁性接着剤 16 突起電極 17 回路基板 18 外部電極 19 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 弘田 実保 東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内
Claims (8)
- 【請求項1】 半導体装置または回路基板の一方に突起
電極を他方に電極を形成する工程と、前記半導体装置ま
たは前記回路基板の一方の面に絶縁性接着剤を塗布する
工程と、前記突起電極と前記電極とを位置合わせし、前
記半導体装置と前記回路基板とを前記絶縁性接着剤を半
硬化させる温度で仮に熱圧着する工程とを含む半導体装
置実装基板の製造方法。 - 【請求項2】 半導体装置または回路基板の一方に突起
電極を他方に電極を形成する工程と、前記半導体装置ま
たは前記回路基板の一方の面に絶縁性接着剤を塗布する
工程と、前記突起電極と前記電極とを位置合わせした後
に前記半導体装置と前記回路基板とを前記絶縁性接着剤
を半硬化させる温度で仮に熱圧着する工程と、前記半導
体装置の導通試験を前記回路基板を介して行う工程と、
前記半導体装置と前記回路基板とを最終的に熱圧着する
工程とを備えた半導体装置実装基板の製造方法。 - 【請求項3】 前記電極が平坦な電極であることを特徴
とする請求項1または請求項2のいづれかに記載の半導
体装置実装基板の製造方法。 - 【請求項4】 前記電極が突起電極であることを特徴と
する請求項1または請求項2のいづれかに記載の半導体
装置実装基板の製造方法。 - 【請求項5】 突起電極が、ワイヤボンディング、めっ
きまたは導電性ペーストにより形成されることを特徴と
する請求項3または請求項4のいづれかに記載の半導体
装置実装基板の製造方法。 - 【請求項6】 半導体装置または回路基板の一方に形成
された平坦な電極と、この電極と熱圧着された突起電極
であって前記半導体装置または回路基板の他方に形成さ
れたものと、前記半導体装置と前記回路基板とを面接着
させる絶縁性接着剤とを備えた半導体装置実装基板。 - 【請求項7】 回路基板に形成された突起電極と、半導
体装置に形成され前記突起電極と熱圧着される突起電極
と、前記半導体装置と前記回路基板とを面接着させる絶
縁性接着剤とを備えた半導体装置実装基板。 - 【請求項8】 突起電極が、ワイヤボンディング、めっ
きまたは導電性ペーストにより形成されることを特徴と
する請求項6または請求項7に記載の半導体装置実装基
板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7267019A JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7267019A JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09115955A true JPH09115955A (ja) | 1997-05-02 |
Family
ID=17438932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7267019A Pending JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09115955A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
-
1995
- 1995-10-16 JP JP7267019A patent/JPH09115955A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100288035B1 (ko) | 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기 | |
JP3092587B2 (ja) | 半導体装置の製造方法 | |
KR20010092458A (ko) | 전자부품의 실장방법 및 그 장치 | |
JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
JP3871634B2 (ja) | Cof半導体装置の製造方法 | |
JP2000277649A (ja) | 半導体装置及びその製造方法 | |
JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
JPH09115955A (ja) | 半導体装置実装基板およびその製造方法 | |
KR100980454B1 (ko) | 전도성 패턴 필름의 접합 방법 | |
JP4118974B2 (ja) | Icチップ搭載基板及びicチップ搭載基板の製造方法 | |
JPH10125725A (ja) | 半導体装置およびその製造方法 | |
JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
JP2004247621A (ja) | 半導体装置およびその製造方法 | |
JP2003188212A (ja) | 半導体装置及びその製造方法 | |
KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
JP2002134558A (ja) | 半導体装置及びその製造方法 | |
JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
KR100980455B1 (ko) | 전도성 패턴 필름 및 이것의 접합 방법 | |
JP2967560B2 (ja) | フィルムキャリアの接続構造体 | |
JP2000174066A (ja) | 半導体装置の実装方法 | |
JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
JPH10256306A (ja) | 回路板の製造法 | |
JP3383774B2 (ja) | 半導体素子の実装方法 |