JPH09115955A - 半導体装置実装基板およびその製造方法 - Google Patents
半導体装置実装基板およびその製造方法Info
- Publication number
- JPH09115955A JPH09115955A JP7267019A JP26701995A JPH09115955A JP H09115955 A JPH09115955 A JP H09115955A JP 7267019 A JP7267019 A JP 7267019A JP 26701995 A JP26701995 A JP 26701995A JP H09115955 A JPH09115955 A JP H09115955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- electrode
- protruding
- protruding electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/731—Location prior to the connecting process
- H01L2224/73101—Location prior to the connecting process on the same surface
- H01L2224/73103—Bump and layer connectors
- H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/8119—Arrangement of the bump connectors prior to mounting
- H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 半導体装置を回路基板に実装する方法におい
て、半導体装置と回路基板との熱膨張係数の差に起因す
る熱ストレスによって接続がはずなれいようにする。接
続不良が生じた場合は容易に修復できるようにする。 【解決手段】 半導体装置１の電極パッド２に突起電極
９を形成し、回路基板１４に接着シート１５を供給す
る。回路基板１４を加熱し接着シート１５を軟化させ、
半導体装置の導体パターンと回路基板の導体パターンを
位置合わせ後、半導体装置１と回路基板１４を熱圧着す
る。このときの温度は、再加熱することで、半導体装置
１と回路基板１４をはずすことができる温度とする。熱
圧着後、半導体装置と回路基板の導通試験を行い、導通
が得られていれば、熱圧着により半導体装置と回路基板
の固着する。導通不良なら再加熱して半導体装置を回路
基板から剥離する。
て、半導体装置と回路基板との熱膨張係数の差に起因す
る熱ストレスによって接続がはずなれいようにする。接
続不良が生じた場合は容易に修復できるようにする。 【解決手段】 半導体装置１の電極パッド２に突起電極
９を形成し、回路基板１４に接着シート１５を供給す
る。回路基板１４を加熱し接着シート１５を軟化させ、
半導体装置の導体パターンと回路基板の導体パターンを
位置合わせ後、半導体装置１と回路基板１４を熱圧着す
る。このときの温度は、再加熱することで、半導体装置
１と回路基板１４をはずすことができる温度とする。熱
圧着後、半導体装置と回路基板の導通試験を行い、導通
が得られていれば、熱圧着により半導体装置と回路基板
の固着する。導通不良なら再加熱して半導体装置を回路
基板から剥離する。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体装置を回
路基板に突起電極を用いて実装したものおよびその製造
方法に関する。特に、フリップチップ半導体装置の回路
基板への実装方法に関する。
路基板に突起電極を用いて実装したものおよびその製造
方法に関する。特に、フリップチップ半導体装置の回路
基板への実装方法に関する。
【０００２】
【従来の技術】フリップチップ半導体装置を基板に実装
する従来の技術として、半導体装置に導電性接着剤を塗
布したＡｕバンプ（突起電極）を形成し、回路基板に接
続するものがあった。以下、特公平６−３８２０号公報
について図面を参照しながら、従来の半導体装置の接続
方法について説明する。図１５に示すように、金属ワイ
ヤ５の先端に熱エネルギーによってボール６を形成する
工程と、該ボールをキャピラリ３により半導体装置１の
電極パッド２上に圧着した後、キャピラリをループ状軌
道を持って移動したのち金属ワイヤを切断することによ
り２段突出形状の突出電極を形成する工程と、平坦面が
形成された基材１０を半導体装置の突出接点に押し当て
ることによって、突出接点を平坦化する工程（図１６）
と、平坦化した突出接点を別に用意した支持基材１２上
に塗工した導電性接着剤面に合わせて導電性接着剤１１
を該平坦化した突出接点上のみに転写する工程（図１
７）と、半導体装置を導体パターン１３が形成された回
路基板１４へ位置合わせを行った後、平坦化した突出接
点上の導電性接着剤によって半導体装置を導体パターン
が形成された基板へ固着する工程（図１８）とを含むこ
とを特徴として半導体装置の実装方法を実現しようとす
るものである。
する従来の技術として、半導体装置に導電性接着剤を塗
布したＡｕバンプ（突起電極）を形成し、回路基板に接
続するものがあった。以下、特公平６−３８２０号公報
について図面を参照しながら、従来の半導体装置の接続
方法について説明する。図１５に示すように、金属ワイ
ヤ５の先端に熱エネルギーによってボール６を形成する
工程と、該ボールをキャピラリ３により半導体装置１の
電極パッド２上に圧着した後、キャピラリをループ状軌
道を持って移動したのち金属ワイヤを切断することによ
り２段突出形状の突出電極を形成する工程と、平坦面が
形成された基材１０を半導体装置の突出接点に押し当て
ることによって、突出接点を平坦化する工程（図１６）
と、平坦化した突出接点を別に用意した支持基材１２上
に塗工した導電性接着剤面に合わせて導電性接着剤１１
を該平坦化した突出接点上のみに転写する工程（図１
７）と、半導体装置を導体パターン１３が形成された回
路基板１４へ位置合わせを行った後、平坦化した突出接
点上の導電性接着剤によって半導体装置を導体パターン
が形成された基板へ固着する工程（図１８）とを含むこ
とを特徴として半導体装置の実装方法を実現しようとす
るものである。
【０００３】つぎに、異方性導電性接着剤を用いた実装
方法として、特公昭６２−６６５２号公報を説明する。
図１９に示すように、互いに電気的に導通させる必要の
ある電気的部材１、２間に導電異方性をもちうる接着剤
を用いて加圧接着方式により接着剤層３を形成し、基板
１、２のある部分Ａ，Ｂ，Ｃ，Ｄを想定するとＡから
Ｂ、ＣからＤ方向は導通するがＡからＣ、ＢからＤおよ
びＡからＤ、ＣからＢ方向は絶縁されるという性質を持
たせることが可能である。導電異方性は、貴金属粒子、
重金属粒子、軽金属粒子単体あるいは合金、さらにはメ
ッキ粒子へカーボンファイバーなどを分散させ、含有
量、形状、大きさ、分散状態、厚み接着方法などを適当
にコントロールすることにより得られる。
方法として、特公昭６２−６６５２号公報を説明する。
図１９に示すように、互いに電気的に導通させる必要の
ある電気的部材１、２間に導電異方性をもちうる接着剤
を用いて加圧接着方式により接着剤層３を形成し、基板
１、２のある部分Ａ，Ｂ，Ｃ，Ｄを想定するとＡから
Ｂ、ＣからＤ方向は導通するがＡからＣ、ＢからＤおよ
びＡからＤ、ＣからＢ方向は絶縁されるという性質を持
たせることが可能である。導電異方性は、貴金属粒子、
重金属粒子、軽金属粒子単体あるいは合金、さらにはメ
ッキ粒子へカーボンファイバーなどを分散させ、含有
量、形状、大きさ、分散状態、厚み接着方法などを適当
にコントロールすることにより得られる。
【０００４】導電異方性接着剤の導電機構は、基本的に
は導電粒子間の接触にあると解釈され、分散媒体中にお
ける導電粒子はその分散の不均一性、クラスターを形成
する粒子の密集効果、さらには接着界面近傍への凝集効
果などにより導電領域の無数の島が出来るものと推定さ
れる。図２０の（１）および（２）は、導電異方性接着
剤の導通の原理を説明する簡単な模型図である。４、５
は、それぞれ導通をとるべき基板であり、６は加圧接着
方式により形成された接着剤層、７、７’は導電粒子を
表す。
は導電粒子間の接触にあると解釈され、分散媒体中にお
ける導電粒子はその分散の不均一性、クラスターを形成
する粒子の密集効果、さらには接着界面近傍への凝集効
果などにより導電領域の無数の島が出来るものと推定さ
れる。図２０の（１）および（２）は、導電異方性接着
剤の導通の原理を説明する簡単な模型図である。４、５
は、それぞれ導通をとるべき基板であり、６は加圧接着
方式により形成された接着剤層、７、７’は導電粒子を
表す。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
特公平６−３８２０号公報のような半導体装置の接続方
法では、導電性ペーストを用いて半導体装置のＡｕバン
プを回路基板の電極に接続しているため、この部分に半
導体装置と回路基板の熱膨張係数の差による熱ストレス
が集中し、導電性ペーストを硬化させるときに半導体装
置と回路基板の接続がはずれることがあった。また、接
続後、導通試験を行うときに、導電性ペーストの接着力
が小さいため半導体装置と回路基板がはずれることもあ
った。一方、異方性導電接着剤を用いた方法では、半導
体装置と基板との接着面積が広く、ここで熱ストレスが
吸収されるので上記の問題は解消されるが、厚さ方向の
裕度が他の接続手法に比べ小さいことから、大きな凹凸
をもつ半導体装置と回路基板を接続するときは導通不良
が発生する場合があった。また、封止剤中に均一に導電
粒子を分散させているため、電極間にも導電性粒子が存
在することになり他の接続方法に比し絶縁不良の発生が
予想される。
特公平６−３８２０号公報のような半導体装置の接続方
法では、導電性ペーストを用いて半導体装置のＡｕバン
プを回路基板の電極に接続しているため、この部分に半
導体装置と回路基板の熱膨張係数の差による熱ストレス
が集中し、導電性ペーストを硬化させるときに半導体装
置と回路基板の接続がはずれることがあった。また、接
続後、導通試験を行うときに、導電性ペーストの接着力
が小さいため半導体装置と回路基板がはずれることもあ
った。一方、異方性導電接着剤を用いた方法では、半導
体装置と基板との接着面積が広く、ここで熱ストレスが
吸収されるので上記の問題は解消されるが、厚さ方向の
裕度が他の接続手法に比べ小さいことから、大きな凹凸
をもつ半導体装置と回路基板を接続するときは導通不良
が発生する場合があった。また、封止剤中に均一に導電
粒子を分散させているため、電極間にも導電性粒子が存
在することになり他の接続方法に比し絶縁不良の発生が
予想される。
【０００６】
【課題を解決するための手段】請求項１は、半導体装置
または回路基板の一方に突起電極を他方に電極を形成す
る工程と、前記半導体装置または前記回路基板の一方の
面に絶縁性接着剤を塗布する工程と、前記突起電極と前
記電極とを位置合わせし、前記半導体装置と前記回路基
板とを最終的な圧着温度より低い温度で仮に熱圧着する
工程とを含む半導体装置実装基板の製造方法である。
または回路基板の一方に突起電極を他方に電極を形成す
る工程と、前記半導体装置または前記回路基板の一方の
面に絶縁性接着剤を塗布する工程と、前記突起電極と前
記電極とを位置合わせし、前記半導体装置と前記回路基
板とを最終的な圧着温度より低い温度で仮に熱圧着する
工程とを含む半導体装置実装基板の製造方法である。
【０００７】請求項２は、半導体装置または回路基板の
一方に突起電極を他方に電極を形成する工程と、前記半
導体装置または前記回路基板の一方の面に絶縁性接着剤
を塗布する工程と、前記突起電極と前記電極とを位置合
わせした後に前記半導体装置と前記回路基板とを最終的
な圧着温度より低い温度で仮に熱圧着する工程と、前記
半導体装置との導通試験を前記回路基板を介して行う工
程と、前記半導体装置と前記回路基板とを最終的に熱圧
着する工程とを備えた半導体装置実装基板の製造方法で
ある。
一方に突起電極を他方に電極を形成する工程と、前記半
導体装置または前記回路基板の一方の面に絶縁性接着剤
を塗布する工程と、前記突起電極と前記電極とを位置合
わせした後に前記半導体装置と前記回路基板とを最終的
な圧着温度より低い温度で仮に熱圧着する工程と、前記
半導体装置との導通試験を前記回路基板を介して行う工
程と、前記半導体装置と前記回路基板とを最終的に熱圧
着する工程とを備えた半導体装置実装基板の製造方法で
ある。
【０００８】請求項３は、前記電極が平坦な電極である
ことを特徴とする請求項１または請求項２のいづれかに
記載の半導体装置実装基板の製造方法である。
ことを特徴とする請求項１または請求項２のいづれかに
記載の半導体装置実装基板の製造方法である。
【０００９】請求項４は、前記電極が突起電極であるこ
とを特徴とする請求項１または請求項２のいづれかに記
載の半導体装置実装基板の製造方法である。
とを特徴とする請求項１または請求項２のいづれかに記
載の半導体装置実装基板の製造方法である。
【００１０】請求項５は、突起電極が、ワイヤボンディ
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項３または請求項４のいづれかに記
載の半導体装置実装基板の製造方法である。
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項３または請求項４のいづれかに記
載の半導体装置実装基板の製造方法である。
【００１１】請求項６は、半導体装置または回路基板の
一方に形成された平坦な電極と、この電極と熱圧着され
た突起電極であって前記半導体装置または回路基板の他
方に形成されたものと、前記半導体装置と前記回路基板
とを面接着させる絶縁性接着剤とを備えた半導体装置実
装基板である。
一方に形成された平坦な電極と、この電極と熱圧着され
た突起電極であって前記半導体装置または回路基板の他
方に形成されたものと、前記半導体装置と前記回路基板
とを面接着させる絶縁性接着剤とを備えた半導体装置実
装基板である。
【００１２】請求項７は、回路基板に形成された突起電
極と、半導体装置に形成され前記突起電極と熱圧着され
る突起電極と、前記半導体装置と前記回路基板とを面接
着させる絶縁性接着剤とを備えた半導体装置実装基板で
ある。
極と、半導体装置に形成され前記突起電極と熱圧着され
る突起電極と、前記半導体装置と前記回路基板とを面接
着させる絶縁性接着剤とを備えた半導体装置実装基板で
ある。
【００１３】請求項８は、突起電極が、ワイヤボンディ
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項６または請求項７に記載の半導体
装置実装基板である。
ング、めっきまたは導電性ペーストにより形成されるこ
とを特徴とする請求項６または請求項７に記載の半導体
装置実装基板である。
【００１４】
実施の形態１．図１はこの発明の半導体装置実装基板の
製造方法を示すものである。半導体装置１はいわゆるベ
アチップ半導体であり、１４は回路基板である。半導体
装置１の電極パッド２上に突起電極９を、回路基板１４
上に平坦な電極パターン１３を形成する。突起電極９は
図１５、図１６に示すワイヤボンディング法により形成
する。即ち、金線等の金属ワイヤの先端を溶かしてボー
ルを形成し、このボールを電極２にワイヤボンディング
し、金属ワイヤを支持するキャピラリをループ状に移動
した後に金属ワイヤを切断することにより、２段突起形
状の電極を作る。この２段突起電極の頂部を平坦化す
る。ここで平坦な電極とは、突起電極に比し相対的に平
坦な電極を意味するものであり、めっき等により多少の
凹凸があっても良い。通常の電極パッドであれば良い。
製造方法を示すものである。半導体装置１はいわゆるベ
アチップ半導体であり、１４は回路基板である。半導体
装置１の電極パッド２上に突起電極９を、回路基板１４
上に平坦な電極パターン１３を形成する。突起電極９は
図１５、図１６に示すワイヤボンディング法により形成
する。即ち、金線等の金属ワイヤの先端を溶かしてボー
ルを形成し、このボールを電極２にワイヤボンディング
し、金属ワイヤを支持するキャピラリをループ状に移動
した後に金属ワイヤを切断することにより、２段突起形
状の電極を作る。この２段突起電極の頂部を平坦化す
る。ここで平坦な電極とは、突起電極に比し相対的に平
坦な電極を意味するものであり、めっき等により多少の
凹凸があっても良い。通常の電極パッドであれば良い。
【００１５】突起電極９の先端に導電性ペースト１１を
図１７に示す手法により転写する。導電性ペーストとし
ては北陸塗料社のＸＨ９８１８−１３、テクノアルファ
社のＳＴＡＹＳＴＩＣＫ１８１又は１７１などの導電性
接着剤を使用できる。この転写された導電性ペーストを
あらかじめキュアし溶剤をとばしておく。接着剤１５で
接着した後に溶剤が蒸発することを防ぐ為である。回路
基板１４に封止剤としての接着剤１５をフィルム状、ま
たは、ペースト状の場合、スクリーン印刷、ディスペン
サなどで供給し、場合によっては、あらかじめペースト
中の溶剤を加熱により除去しておく。絶縁性接着剤１５
は突起電極９、導電性ペースト１１の高さより厚く塗布
してボイドの発生を防ぐ。絶縁性接着剤１５として、ソ
ニーケミカル社のＣＯＧ用粒子無の接着剤８３３０ＩＱ
や扇化学工業社のＪ８９０２ＮＦが使用できる。突起電
極が圧着に適した延性を持つ物質（例えば、金）の場合
は導電性ペーストは省略可能である。
図１７に示す手法により転写する。導電性ペーストとし
ては北陸塗料社のＸＨ９８１８−１３、テクノアルファ
社のＳＴＡＹＳＴＩＣＫ１８１又は１７１などの導電性
接着剤を使用できる。この転写された導電性ペーストを
あらかじめキュアし溶剤をとばしておく。接着剤１５で
接着した後に溶剤が蒸発することを防ぐ為である。回路
基板１４に封止剤としての接着剤１５をフィルム状、ま
たは、ペースト状の場合、スクリーン印刷、ディスペン
サなどで供給し、場合によっては、あらかじめペースト
中の溶剤を加熱により除去しておく。絶縁性接着剤１５
は突起電極９、導電性ペースト１１の高さより厚く塗布
してボイドの発生を防ぐ。絶縁性接着剤１５として、ソ
ニーケミカル社のＣＯＧ用粒子無の接着剤８３３０ＩＱ
や扇化学工業社のＪ８９０２ＮＦが使用できる。突起電
極が圧着に適した延性を持つ物質（例えば、金）の場合
は導電性ペーストは省略可能である。
【００１６】半導体装置の電極パターン２と回路基板１
４の電極パターン１３を位置合わせし、あらかじめ、回
路基板１４の温度を上昇させ絶縁性接着剤１５を半導体
装置の導電性ペースト１１よりも軟化させる。その後
に、半導体装置と回路基板を仮圧着させ、回路基板１４
の電極１３と半導体装置の導電性ペースト１１を接触さ
せて導通を得る。この仮圧着の温度は、再加熱すること
により、半導体装置１と回路基板１４をはずすことがで
きる程度の温度で行う。絶縁性接着剤１５がソニーケミ
カル社製のときは、最終的に半導体装置と回路基板とを
熱圧着させる温度（例えば２００℃）よりも低い温度
（例えば１２０℃）に選ばれる。絶縁性接着剤１５が扇
化学工業社製の場合は、仮圧着には１２０℃〜１５０℃
で行い、最終的な圧着はそれより低い８０℃で行う。
４の電極パターン１３を位置合わせし、あらかじめ、回
路基板１４の温度を上昇させ絶縁性接着剤１５を半導体
装置の導電性ペースト１１よりも軟化させる。その後
に、半導体装置と回路基板を仮圧着させ、回路基板１４
の電極１３と半導体装置の導電性ペースト１１を接触さ
せて導通を得る。この仮圧着の温度は、再加熱すること
により、半導体装置１と回路基板１４をはずすことがで
きる程度の温度で行う。絶縁性接着剤１５がソニーケミ
カル社製のときは、最終的に半導体装置と回路基板とを
熱圧着させる温度（例えば２００℃）よりも低い温度
（例えば１２０℃）に選ばれる。絶縁性接着剤１５が扇
化学工業社製の場合は、仮圧着には１２０℃〜１５０℃
で行い、最終的な圧着はそれより低い８０℃で行う。
【００１７】仮圧着した状態で導通テストを行い、導通
不良があるときは例えば１５０℃に再加熱し半導体装置
１を回路基板１４から剥離し、回路基板１４上の接着剤
１５をアセトン，ＩＰＡなどの溶剤で洗浄し、上記のよ
うに再度、半導体装置を回路基板へ接続する。導通が全
回路で有るときは、半導体装置と回路基板を熱圧着し接
着剤１５を完全に硬化させる。この方法により、半導体
装置と回路基板を剥離することなく、導通検査が可能と
なり、容易にリペアすることができる。
不良があるときは例えば１５０℃に再加熱し半導体装置
１を回路基板１４から剥離し、回路基板１４上の接着剤
１５をアセトン，ＩＰＡなどの溶剤で洗浄し、上記のよ
うに再度、半導体装置を回路基板へ接続する。導通が全
回路で有るときは、半導体装置と回路基板を熱圧着し接
着剤１５を完全に硬化させる。この方法により、半導体
装置と回路基板を剥離することなく、導通検査が可能と
なり、容易にリペアすることができる。
【００１８】半導体装置１と回路基板１４とは絶縁性接
着剤１５で広い面積にわたって接着されるので、半導体
装置１と回路基板１４との熱膨張係数の差による熱スト
レスが接着面全体で吸収され、突起電極９に集中するこ
とはない。従って、突起電極９と電極パターン１３との
接続がはずれる問題は解決できる。また、接着剤１５は
絶縁性であるので、異方性導電性接着剤を用いた場合に
比し、絶縁不良が発生する可能性は少ない。また、異方
性導電性接着剤を用いる場合に比し、凹凸の大きい回路
基板への電気的接続が容易となる。図１８に示す従来方
法では接着後に半導体装置１と回路基板１４との間に充
填剤を注入する必要があるが、この発明では回路基板１
４と半導体装置１の空間は接着剤１５で満たされている
のでその必要は無い。
着剤１５で広い面積にわたって接着されるので、半導体
装置１と回路基板１４との熱膨張係数の差による熱スト
レスが接着面全体で吸収され、突起電極９に集中するこ
とはない。従って、突起電極９と電極パターン１３との
接続がはずれる問題は解決できる。また、接着剤１５は
絶縁性であるので、異方性導電性接着剤を用いた場合に
比し、絶縁不良が発生する可能性は少ない。また、異方
性導電性接着剤を用いる場合に比し、凹凸の大きい回路
基板への電気的接続が容易となる。図１８に示す従来方
法では接着後に半導体装置１と回路基板１４との間に充
填剤を注入する必要があるが、この発明では回路基板１
４と半導体装置１の空間は接着剤１５で満たされている
のでその必要は無い。
【００１９】図１に対して、突起電極９を回路基板１４
側に形成したり、絶縁性接着剤１５を半導体装置１側に
塗布する等の変形も可能である。絶縁性接着剤１５を半
導体装置１に塗布すると、回路基板１４を加熱すること
なく半導体装置１の加熱のみで、実装できる。そのた
め、ガラス転移点の低い回路基板でも実装でき、また、
回路基板に複数の半導体装置を実装するときでも、回路
基板を加熱しないので既に搭載してある半導体装置に熱
的な影響を及ぼさない効果をもつ。図２、図３はそのよ
うな変形例である。
側に形成したり、絶縁性接着剤１５を半導体装置１側に
塗布する等の変形も可能である。絶縁性接着剤１５を半
導体装置１に塗布すると、回路基板１４を加熱すること
なく半導体装置１の加熱のみで、実装できる。そのた
め、ガラス転移点の低い回路基板でも実装でき、また、
回路基板に複数の半導体装置を実装するときでも、回路
基板を加熱しないので既に搭載してある半導体装置に熱
的な影響を及ぼさない効果をもつ。図２、図３はそのよ
うな変形例である。
【００２０】図２は、ワイヤボンディング法により突起
電極９を回路基板１４上に形成し、導電性ペースト１１
を突起電極上に転写し、これを絶縁性の接着剤１５を塗
布した半導体装置１の平坦な電極パターン２に圧着する
ものである。仮圧着、導通試験、導通不良の場合の剥
離、最終的な熱圧着等は図１と同様な方法で行なわれ
る。図３は、絶縁性接着剤１５を半導体装置１側に塗布
すること以外は図１と同様の方法により製造および実装
されるものである。仮圧着、導通試験、導通不良の場合
の剥離、最終的な熱圧着等は図１と同様に行なわれる。
電極９を回路基板１４上に形成し、導電性ペースト１１
を突起電極上に転写し、これを絶縁性の接着剤１５を塗
布した半導体装置１の平坦な電極パターン２に圧着する
ものである。仮圧着、導通試験、導通不良の場合の剥
離、最終的な熱圧着等は図１と同様な方法で行なわれ
る。図３は、絶縁性接着剤１５を半導体装置１側に塗布
すること以外は図１と同様の方法により製造および実装
されるものである。仮圧着、導通試験、導通不良の場合
の剥離、最終的な熱圧着等は図１と同様に行なわれる。
【００２１】実施の形態２．突起電極の形成は、実施の
形態１はワイヤボンディング法によるものであった。こ
れに対し、はんだめっきにより突起電極を形成するよう
にしたのが実施の形態２である。突起電極の形成以外の
構造および実装プロセスは実施の形態１と全く同一であ
る。
形態１はワイヤボンディング法によるものであった。こ
れに対し、はんだめっきにより突起電極を形成するよう
にしたのが実施の形態２である。突起電極の形成以外の
構造および実装プロセスは実施の形態１と全く同一であ
る。
【００２２】図１、図２、図３の突起電極９を次のよう
な方法で形成する。電極パターン２、または１３上の一
部にはんだぬれ性とはんだくわれ性の良い金属薄膜層を
形成し、この金属薄膜層を含み且つそれより広い面積に
無電解めっきまたは電解めっきによりはんだめっき層を
形成する。次に加熱してはんだめっき層を溶融させると
はんだは前記の金属薄膜層上に引き込まれて厚いはんだ
層が形成される。このようなはんだめっきによる突起電
極の形成方法は特開平２−１１４６９４号公報に記載さ
れているように周知の技術である。この方法によれば多
数の突起電極を同時に形成できるという効果がある。
な方法で形成する。電極パターン２、または１３上の一
部にはんだぬれ性とはんだくわれ性の良い金属薄膜層を
形成し、この金属薄膜層を含み且つそれより広い面積に
無電解めっきまたは電解めっきによりはんだめっき層を
形成する。次に加熱してはんだめっき層を溶融させると
はんだは前記の金属薄膜層上に引き込まれて厚いはんだ
層が形成される。このようなはんだめっきによる突起電
極の形成方法は特開平２−１１４６９４号公報に記載さ
れているように周知の技術である。この方法によれば多
数の突起電極を同時に形成できるという効果がある。
【００２３】実施の形態３．実施の形態１の突起電極９
はワイヤボンディング法で形成するものであり、実施の
形態２でははんだめっきにより形成していたのに対し、
突起電極を導電性ペーストで形成したのが実施の形態３
である。その他の点は実施の形態１と同様である。図
４、図５、図６において、半導体装置１の電極２上また
は回路基板１４の電極１３上にスクリーン印刷またはデ
ィスペンサにより導電性ペーストを供給する。この導電
性ペーストを予めキュアして溶剤を飛ばして突起電極１
１を形成する。ワイヤボンディング法による突起電極の
形成に比しプロセス数を低減できる効果がある。
はワイヤボンディング法で形成するものであり、実施の
形態２でははんだめっきにより形成していたのに対し、
突起電極を導電性ペーストで形成したのが実施の形態３
である。その他の点は実施の形態１と同様である。図
４、図５、図６において、半導体装置１の電極２上また
は回路基板１４の電極１３上にスクリーン印刷またはデ
ィスペンサにより導電性ペーストを供給する。この導電
性ペーストを予めキュアして溶剤を飛ばして突起電極１
１を形成する。ワイヤボンディング法による突起電極の
形成に比しプロセス数を低減できる効果がある。
【００２４】導電性ペーストによる突起電極１１の形成
は２段階に分けて行っても良い。第１段階として、スク
リーン印刷またはディスペンサにより熱硬化性導電ペー
ストを供給し、硬化させる。この熱硬化性導電性ペース
トとしては藤倉化成ＦＡ−３２３、ＦＡ−７０７または
東洋紡績ＤＷＥ−５４８Ｈ−２などが使用できる。第２
段階として、導電性の熱可塑性ペーストを熱硬化性導電
性接着剤の上に転写して溶剤を飛ばしておく。転写プロ
セスは図１７と同様である。突起電極１１を２段階で形
成することにより、その高さを１段階で形成する場合や
ワイヤボンディングで形成する場合に比し高くできるの
で、プロセス裕度を大きくすることができる。実施の形
態３はその他の点については実施の形態１と同様の効果
を奏する。
は２段階に分けて行っても良い。第１段階として、スク
リーン印刷またはディスペンサにより熱硬化性導電ペー
ストを供給し、硬化させる。この熱硬化性導電性ペース
トとしては藤倉化成ＦＡ−３２３、ＦＡ−７０７または
東洋紡績ＤＷＥ−５４８Ｈ−２などが使用できる。第２
段階として、導電性の熱可塑性ペーストを熱硬化性導電
性接着剤の上に転写して溶剤を飛ばしておく。転写プロ
セスは図１７と同様である。突起電極１１を２段階で形
成することにより、その高さを１段階で形成する場合や
ワイヤボンディングで形成する場合に比し高くできるの
で、プロセス裕度を大きくすることができる。実施の形
態３はその他の点については実施の形態１と同様の効果
を奏する。
【００２５】突起電極１１の形成方法を除けば、図４は
図１と、図５は図２と、図６は図３と、構造および実装
プロセスは同一である。図４では回路基板１４を、図
５、図６では半導体装置１を加熱することにより突起電
極１１の高さよりも厚く塗布された絶縁性接着剤１５を
軟化させる。突起電極１１と平坦な電極（図４、図６で
は電極１３、図５では電極２）を位置合わせした後、突
起電極１１を平坦な電極に仮圧着する。このとき、半導
体装置１と回路基板１４とは絶縁性接着剤１５により面
接着される。仮圧着した状態で半導体装置１の導通試験
を回路基板１４を経て行う。導通が良好であれば更に温
度を上昇させて最終的な熱圧着を行い絶縁性接着剤１５
を完全に硬化させる。導通不良なら再加熱し半導体装置
１を回路基板１４から剥離し、絶縁性接着剤１５を溶剤
で洗浄して除いた後、再度絶縁性接着剤を塗布し、前記
のプロセスにより再度半導体装置１を回路基板１４に接
続する。導通が良好であれば最終的に熱圧着する。
図１と、図５は図２と、図６は図３と、構造および実装
プロセスは同一である。図４では回路基板１４を、図
５、図６では半導体装置１を加熱することにより突起電
極１１の高さよりも厚く塗布された絶縁性接着剤１５を
軟化させる。突起電極１１と平坦な電極（図４、図６で
は電極１３、図５では電極２）を位置合わせした後、突
起電極１１を平坦な電極に仮圧着する。このとき、半導
体装置１と回路基板１４とは絶縁性接着剤１５により面
接着される。仮圧着した状態で半導体装置１の導通試験
を回路基板１４を経て行う。導通が良好であれば更に温
度を上昇させて最終的な熱圧着を行い絶縁性接着剤１５
を完全に硬化させる。導通不良なら再加熱し半導体装置
１を回路基板１４から剥離し、絶縁性接着剤１５を溶剤
で洗浄して除いた後、再度絶縁性接着剤を塗布し、前記
のプロセスにより再度半導体装置１を回路基板１４に接
続する。導通が良好であれば最終的に熱圧着する。
【００２６】実施の形態４．実施の形態４は、突起電極
を導電性高分子により形成するものである。その他の構
造および実装方法は実施の形態１と同様である。図７、
図８、図９において、半導体装置の電極２または回路基
板１４の電極１３上に気相重合法、電解重合法などで導
電性高分子を供給する。気相重合で供給する場合、高分
子重合用触媒（三塩化鉄、塩化銅などの酸化剤）をスク
リーン印刷または、ディスペンサなどで供給し、モノマ
ー蒸気（ピロール、チオフェンなど）中に入れ導電性高
分子を重合させて突起電極１６を形成する。その後、実
施の形態１と同様に半導体装置１と回路基板１４とを位
置合わせし、接続する。この方法により、実施の形態
１、３で述べた他に、より微細なピッチのバンプを形成
できる効果をもつ。
を導電性高分子により形成するものである。その他の構
造および実装方法は実施の形態１と同様である。図７、
図８、図９において、半導体装置の電極２または回路基
板１４の電極１３上に気相重合法、電解重合法などで導
電性高分子を供給する。気相重合で供給する場合、高分
子重合用触媒（三塩化鉄、塩化銅などの酸化剤）をスク
リーン印刷または、ディスペンサなどで供給し、モノマ
ー蒸気（ピロール、チオフェンなど）中に入れ導電性高
分子を重合させて突起電極１６を形成する。その後、実
施の形態１と同様に半導体装置１と回路基板１４とを位
置合わせし、接続する。この方法により、実施の形態
１、３で述べた他に、より微細なピッチのバンプを形成
できる効果をもつ。
【００２７】図７では回路基板１４を、図８、図９では
半導体装置１を加熱することにより突起電極１６の高さ
よりも厚く塗布された絶縁性接着剤１５を軟化させる。
突起電極１６と平坦な電極（図７、図９では電極１３、
図８では電極２）を位置合わせした後、突起電極１６を
平坦な電極に仮圧着する。このとき、半導体装置１と回
路基板１４とは絶縁性接着剤１５により面接着される。
仮圧着した状態で半導体装置１の導通試験を回路基板１
４を経て行う。導通が良好であれば最終的な熱圧着を行
い絶縁性接着剤１５を完全に硬化させる。導通不良なら
再加熱し半導体装置１を回路基板１４から剥離し、絶縁
性接着剤１５を溶剤で洗浄して除いた後、再度絶縁性接
着剤１５を塗布し、前記のプロセスにより再度半導体装
置１を回路基板１４に接続する。導通が良好であれば最
終的に熱圧着する。
半導体装置１を加熱することにより突起電極１６の高さ
よりも厚く塗布された絶縁性接着剤１５を軟化させる。
突起電極１６と平坦な電極（図７、図９では電極１３、
図８では電極２）を位置合わせした後、突起電極１６を
平坦な電極に仮圧着する。このとき、半導体装置１と回
路基板１４とは絶縁性接着剤１５により面接着される。
仮圧着した状態で半導体装置１の導通試験を回路基板１
４を経て行う。導通が良好であれば最終的な熱圧着を行
い絶縁性接着剤１５を完全に硬化させる。導通不良なら
再加熱し半導体装置１を回路基板１４から剥離し、絶縁
性接着剤１５を溶剤で洗浄して除いた後、再度絶縁性接
着剤１５を塗布し、前記のプロセスにより再度半導体装
置１を回路基板１４に接続する。導通が良好であれば最
終的に熱圧着する。
【００２８】実施の形態５．この実施の形態は、半導体
装置１と回路基板１４の両方に突起電極を設けるもので
ある。その他の構造および実装プロセスは実施の形態１
とほぼ同様である。図１０、図１１の半導体装置１の突
起電極９は実施の形態１と同様のワイヤボンディングま
たは実施の形態２と同様のはんだめっきにより形成され
る。図１０の回路基板１４の突起電極１１は、実施の形
態３と同様に導電性ペーストで形成される。図１１の回
路基板の突起電極１６は実施の形態４と同様に導電性高
分子で形成される。絶縁性接着剤１５の厚さは、ボイド
の発生を防ぐため、半導体装置と回路基板の突起電極の
高さの和よりも大きくしておく。
装置１と回路基板１４の両方に突起電極を設けるもので
ある。その他の構造および実装プロセスは実施の形態１
とほぼ同様である。図１０、図１１の半導体装置１の突
起電極９は実施の形態１と同様のワイヤボンディングま
たは実施の形態２と同様のはんだめっきにより形成され
る。図１０の回路基板１４の突起電極１１は、実施の形
態３と同様に導電性ペーストで形成される。図１１の回
路基板の突起電極１６は実施の形態４と同様に導電性高
分子で形成される。絶縁性接着剤１５の厚さは、ボイド
の発生を防ぐため、半導体装置と回路基板の突起電極の
高さの和よりも大きくしておく。
【００２９】図１０、図１１において、半導体装置１を
加熱することにより、絶縁性接着剤１５を軟化させる。
半導体装置１と回路基板１４の突起電極同志を位置合わ
せした後、仮圧着する。仮圧着した状態で半導体装置１
の導通試験を回路基板１４を経て行う。導通が良好であ
れば最終的な熱圧着を行い絶縁性接着剤１５を完全に硬
化させる。導通不良なら再加熱し半導体装置１を回路基
板１４から剥離し、絶縁性接着剤１５を溶剤で洗浄して
除いた後、再度絶縁性接着剤１５を塗布し、前記のプロ
セスにより再度半導体装置１を回路基板１４に接続す
る。導通が良好であれば最終的に熱圧着する。
加熱することにより、絶縁性接着剤１５を軟化させる。
半導体装置１と回路基板１４の突起電極同志を位置合わ
せした後、仮圧着する。仮圧着した状態で半導体装置１
の導通試験を回路基板１４を経て行う。導通が良好であ
れば最終的な熱圧着を行い絶縁性接着剤１５を完全に硬
化させる。導通不良なら再加熱し半導体装置１を回路基
板１４から剥離し、絶縁性接着剤１５を溶剤で洗浄して
除いた後、再度絶縁性接着剤１５を塗布し、前記のプロ
セスにより再度半導体装置１を回路基板１４に接続す
る。導通が良好であれば最終的に熱圧着する。
【００３０】実施の形態６．実施の形態１ないし５にお
いては、半導体装置を実装する回路基板としては各種の
ものが使用できる。図１２の回路基板１７は、半導体装
置１を実装する面の電極間隔は半導体装置の電極２の間
隔（図１３参照）と一致するよう微細であるが、反対側
の面の外部電極１８、１９の間隔は図１４に示すように
アレイ状で広く形成している。両面の電極は電気的に接
続されている。回路基板１７を更に他の回路基板に実装
し、外部電極１９で電気的に接続することにより、微細
な電極配置の半導体装置であって実装が困難なもので
も、電極間隔を広げることができより容易に実装でき
る。外部電極１８、１９を有する回路基板１７は多層の
ガラスエポキシまたはセラミックによりできており、外
部電極１９は、はんだを用い、ソルダーペーストの印刷
またはめっきにより作製できる。その他の構造は図１と
同様である。
いては、半導体装置を実装する回路基板としては各種の
ものが使用できる。図１２の回路基板１７は、半導体装
置１を実装する面の電極間隔は半導体装置の電極２の間
隔（図１３参照）と一致するよう微細であるが、反対側
の面の外部電極１８、１９の間隔は図１４に示すように
アレイ状で広く形成している。両面の電極は電気的に接
続されている。回路基板１７を更に他の回路基板に実装
し、外部電極１９で電気的に接続することにより、微細
な電極配置の半導体装置であって実装が困難なもので
も、電極間隔を広げることができより容易に実装でき
る。外部電極１８、１９を有する回路基板１７は多層の
ガラスエポキシまたはセラミックによりできており、外
部電極１９は、はんだを用い、ソルダーペーストの印刷
またはめっきにより作製できる。その他の構造は図１と
同様である。
【図１】 この発明の実施の形態１および実施の形態２
の半導体装置および回路基板の一例を示す図である。
の半導体装置および回路基板の一例を示す図である。
【図２】 この発明の実施の形態１および実施の形態２
の半導体装置および回路基板の他の一例を示す図であ
る。
の半導体装置および回路基板の他の一例を示す図であ
る。
【図３】 この発明の実施の形態１および実施の形態２
の半導体装置および回路基板の他の一例を示す図であ
る。
の半導体装置および回路基板の他の一例を示す図であ
る。
【図４】 この発明の実施の形態３の半導体装置および
回路基板の一例を示す図である。
回路基板の一例を示す図である。
【図５】 この発明の実施の形態３の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図６】 この発明の実施の形態３の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図７】 この発明の実施の形態４の半導体装置および
回路基板の一例を示す図である。
回路基板の一例を示す図である。
【図８】 この発明の実施の形態４の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図９】 この発明の実施の形態４の半導体装置および
回路基板の他の一例を示す図である。
回路基板の他の一例を示す図である。
【図１０】 この発明の実施の形態５の半導体装置およ
び回路基板の一例を示す図である。
び回路基板の一例を示す図である。
【図１１】 この発明の実施の形態５の半導体装置およ
び回路基板の他の一例を示す図である。
び回路基板の他の一例を示す図である。
【図１２】 この発明の実施の形態６の半導体装置およ
び回路基板の一例を示す図である。
び回路基板の一例を示す図である。
【図１３】 この発明の実施の形態６の半導体装置の電
極配置を示す図である。
極配置を示す図である。
【図１４】 この発明の実施の形態６の回路基板の電極
配置を示す図である。
配置を示す図である。
【図１５】 ワイヤボンディング装置を使った突起電極
形成方法を示す図である。
形成方法を示す図である。
【図１６】 ワイヤボンディング装置を使った突起電極
形成方法を示す図である。
形成方法を示す図である。
【図１７】 突起電極に導電性ペーストを供給する方法
を示す図である。
を示す図である。
【図１８】 従来の半導体装置の実装方法の一例を示す
図である。
図である。
【図１９】 従来の半導体装置の実装方法の他の一例を
示す図である。
示す図である。
【図２０】 図１９における異方性導電接着剤による電
気的導通の説明図である。
気的導通の説明図である。
１ 半導体装置 ２ 電極 ９ 突起電極 １１ 導電性ペースト １３ 電極 １４ 回路基板 １５ 絶縁性接着剤 １６ 突起電極 １７ 回路基板 １８ 外部電極 １９ 外部電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 弘田 実保 東京都千代田区丸の内二丁目２番３号 三 菱電機株式会社内
Claims (8)
- 【請求項１】 半導体装置または回路基板の一方に突起
電極を他方に電極を形成する工程と、前記半導体装置ま
たは前記回路基板の一方の面に絶縁性接着剤を塗布する
工程と、前記突起電極と前記電極とを位置合わせし、前
記半導体装置と前記回路基板とを前記絶縁性接着剤を半
硬化させる温度で仮に熱圧着する工程とを含む半導体装
置実装基板の製造方法。 - 【請求項２】 半導体装置または回路基板の一方に突起
電極を他方に電極を形成する工程と、前記半導体装置ま
たは前記回路基板の一方の面に絶縁性接着剤を塗布する
工程と、前記突起電極と前記電極とを位置合わせした後
に前記半導体装置と前記回路基板とを前記絶縁性接着剤
を半硬化させる温度で仮に熱圧着する工程と、前記半導
体装置の導通試験を前記回路基板を介して行う工程と、
前記半導体装置と前記回路基板とを最終的に熱圧着する
工程とを備えた半導体装置実装基板の製造方法。 - 【請求項３】 前記電極が平坦な電極であることを特徴
とする請求項１または請求項２のいづれかに記載の半導
体装置実装基板の製造方法。 - 【請求項４】 前記電極が突起電極であることを特徴と
する請求項１または請求項２のいづれかに記載の半導体
装置実装基板の製造方法。 - 【請求項５】 突起電極が、ワイヤボンディング、めっ
きまたは導電性ペーストにより形成されることを特徴と
する請求項３または請求項４のいづれかに記載の半導体
装置実装基板の製造方法。 - 【請求項６】 半導体装置または回路基板の一方に形成
された平坦な電極と、この電極と熱圧着された突起電極
であって前記半導体装置または回路基板の他方に形成さ
れたものと、前記半導体装置と前記回路基板とを面接着
させる絶縁性接着剤とを備えた半導体装置実装基板。 - 【請求項７】 回路基板に形成された突起電極と、半導
体装置に形成され前記突起電極と熱圧着される突起電極
と、前記半導体装置と前記回路基板とを面接着させる絶
縁性接着剤とを備えた半導体装置実装基板。 - 【請求項８】 突起電極が、ワイヤボンディング、めっ
きまたは導電性ペーストにより形成されることを特徴と
する請求項６または請求項７に記載の半導体装置実装基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267019A JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7267019A JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09115955A true JPH09115955A (ja) | 1997-05-02 |
Family
ID=17438932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7267019A Pending JPH09115955A (ja) | 1995-10-16 | 1995-10-16 | 半導体装置実装基板およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09115955A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
-
1995
- 1995-10-16 JP JP7267019A patent/JPH09115955A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011003876A (ja) * | 2009-06-22 | 2011-01-06 | Korea Electronics Telecommun | 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100288035B1 (ko) | 플립칩 접속방법, 플립칩 접속 구조체 및 그것을 사용한 전자기기 | |
| JP3092587B2 (ja) | 半導体装置の製造方法 | |
| KR20010092458A (ko) | 전자부품의 실장방법 및 그 장치 | |
| JP2001176918A (ja) | テープキャリア型半導体装置、その製造方法及びそれを用いた液晶モジュール | |
| JP2000113919A (ja) | 電気的接続装置と電気的接続方法 | |
| US6528889B1 (en) | Electronic circuit device having adhesion-reinforcing pattern on a circuit board for flip-chip mounting an IC chip | |
| JP3871634B2 (ja) | Ｃｏｆ半導体装置の製造方法 | |
| JP2000277649A (ja) | 半導体装置及びその製造方法 | |
| JPH114064A (ja) | 異方性導電樹脂及びこれを用いた電子部品の実装構造 | |
| JPH09115955A (ja) | 半導体装置実装基板およびその製造方法 | |
| KR100980454B1 (ko) | 전도성 패턴 필름의 접합 방법 | |
| JP4118974B2 (ja) | Ｉｃチップ搭載基板及びｉｃチップ搭載基板の製造方法 | |
| JPH10125725A (ja) | 半導体装置およびその製造方法 | |
| JP3438583B2 (ja) | 異方導電性フィルムの接続方法 | |
| JP2004247621A (ja) | 半導体装置およびその製造方法 | |
| JP2003188212A (ja) | 半導体装置及びその製造方法 | |
| KR101008824B1 (ko) | 고분자 입자가 부착된 전극을 구비한 반도체 디바이스 및이를 이용한 반도체 패키지 | |
| JP2002134558A (ja) | 半導体装置及びその製造方法 | |
| JP2002016104A (ja) | 半導体装置の実装方法および半導体装置実装体の製造方法 | |
| KR100980455B1 (ko) | 전도성 패턴 필름 및 이것의 접합 방법 | |
| JP2967560B2 (ja) | フィルムキャリアの接続構造体 | |
| JP2000174066A (ja) | 半導体装置の実装方法 | |
| JP4520052B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10256306A (ja) | 回路板の製造法 | |
| JP3383774B2 (ja) | 半導体素子の実装方法 |