KR20120093589A - 반도체 패키지 및 그의 제조방법 - Google Patents

반도체 패키지 및 그의 제조방법 Download PDF

Info

Publication number
KR20120093589A
KR20120093589A KR1020110013242A KR20110013242A KR20120093589A KR 20120093589 A KR20120093589 A KR 20120093589A KR 1020110013242 A KR1020110013242 A KR 1020110013242A KR 20110013242 A KR20110013242 A KR 20110013242A KR 20120093589 A KR20120093589 A KR 20120093589A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
connection terminal
semiconductor package
filler
Prior art date
Application number
KR1020110013242A
Other languages
English (en)
Inventor
김시한
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110013242A priority Critical patent/KR20120093589A/ko
Priority to US13/339,100 priority patent/US8703533B2/en
Publication of KR20120093589A publication Critical patent/KR20120093589A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11332—Manufacturing methods by local deposition of the material of the bump connector in solid form using a powder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13011—Shape comprising apertures or cavities, e.g. hollow bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81053—Bonding environment
    • H01L2224/81095—Temperature settings
    • H01L2224/81096—Transient conditions
    • H01L2224/81097—Heating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체 패키지 및 그의 제조방법이 개시되어 있다. 개시된 반도체 패키지는, 접속단자를 갖는 기판; 상기 접속단자의 표면에 배치된 나노파우더; 상기 나노파우더를 매개로 상기 기판 상에 연결부재를 매개로 하여 플립칩 본딩된 반도체칩; 및 상기 기판과 상기 반도체칩 사이에 개재된 충진재;를 포함한다.

Description

반도체 패키지 및 그의 제조방법{Semiconductor package and method for fabricating the same}
본 발명은 반도체 패키지 및 그의 제조방법에 관한 것으로, 보다 상세하게는, 실장 신뢰성을 향상시킬 수 있는 반도체 패키지의 제조방법에 관한 것이다.
반도체 패키지는 주로 기판 상에 반도체칩을 탑재시켜 제조되어 왔으며, 이러한 기존의 패키지 구조에서 반도체 칩과 기판들 사이의 전기적 연결은 주로 와이어 본딩에 의하여 이루어져 왔다.
그런데, 이와 같은 와이어 본딩을 이용해서 전기적 연결을 이루는 기존의 반도체 패키지는 후속하는 몰딩 공정에서 와이어의 끊어짐이 발생될 수 있음은 물론, 와이어의 루프(Loop) 및 길이로 인해 패키지의 두께 및 크기를 감소시킴에 그 한계가 있다.
또한, 와이어의 길이에 따라 신호 전달 경로 길이가 변동되므로 패키지의 전기적 특성을 확보함에 어려움이 있다. 이에, 범프를 이용해서 반도체 칩과 기판들 사이를 연결시키는 플립 칩 본딩(Flip chip bonding) 기술이 제안되었다.
플립 칩 본딩 기술에 따르면, 반도체 칩은 그의 본딩패드 상에 형성된 범프에 의해 기판 상에 기계적으로 부착됨과 아울러 기판의 전극과 전기적으로 연결된다.
따라서, 플립 칩 본딩 기술이 적용된 패키지의 경우, 와이어의 끊어짐에 기인하는 불량 문제를 근본적으로 해결할 수 있다.
또한, 패키지의 두께 및 크기를 보다 감소시킬 수 있으며, 특히, 신호 전달 경로를 최소화시키는 것에 의해 패키지의 전기적 특성을 보다 개선 시킬 수 있는 장점을 갖는다.
한편, 플립 칩 본딩 기술을 이용하여 반도체 패키지를 제조함에 있어서, 우선, 반도체 칩의 본딩패드 상에 금 또는 구리로 스터드(Stud)나 필라(Pillar)를 형성하고, 아울러, 기판의 본드핑거 상에 직접 또는 별도의 스터드를 형성한 상태로 솔더를 형성해주며, 상기 반도체 칩과 기판을 상기 본딩패드와 본드핑거가 각각 1:1 대응되게 정렬한다. 그리고 나서, 힘, 진동 및 열 등의 에너지를 인가하여 두 물체 간을 접합시킨다.
그런데, 전술한 종래 기술에서는 기판의 본드핑거 상에 별도의 스터드를 형성해줘야 함으로 인해 공정 추가 및 공정 비용 추가의 문제가 있다.
또한, 종래 기술에서는 반도체 칩과 기판을 정렬한 후의 접합시에 틀어짐에 의해 접합 불량이 발생할 뿐만 아니라, 반도체 칩의 휨(Warpage)에 의해 범프들 간의 단차로 인하여 접합 불량이 발생할 가능성이 매우 높다. 이로 인해, 상기 반도체 칩과 기판들 사이의 접합 결합력이 약화되는 문제가 있다.
본 발명은 기판과 반도체칩들 사이의 접합 결합력을 향상시킬 수 있는 반도체 패키지 및 그의 제조방법 제공한다.
또한, 본 발명은 접합 결합력을 향상시켜 실장 신뢰성을 향상시킬 수 있는 반도체 패키지 및 그의 제조방법을 제공한다.
본 발명의 일 실시예에 따른 반도체 패키지는, 접속단자를 갖는 기판; 상기 접속단자의 표면에 배치된 나노파우더; 상기 나노파우더를 매개로 상기 기판 상에 연결부재를 매개로 하여 플립칩 본딩된 반도체칩; 및 상기 기판과 상기 반도체칩 사이에 개재된 충진재;를 포함한다.
상기 접속단자는 표면에 홈을 갖고, 상기 나노파우더는 상기 홈의 저부에 배치되는 것을 특징으로 한다.
상기 나노파우더는 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 반도체칩은 상기 기판 상에 페이스-다운 타입으로 배치되고 상기 나노파우더를 매개로 상기 접속단자와 전기적으로 연결되는 것을 특징으로 한다.
상기 반도체칩의 연결부재는 본딩패드 및 상기 본딩패드 상에 배치된 범프를 포함하는 것을 특징으로 한다.
상기 충진재는 NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나인 것을 특징으로 한다.
상기 충진재는 상기 반도체칩의 연결부재가 삽입되는 개구를 갖는 것을 특징으로 한다.
본 발명의 일 실시예에 따른 반도체 패키지의 제조방법은, 접속단자를 갖는 기판의 상기 접속단자 표면에 나노파우더를 배치시키는 단계; 상기 기판 상에 충진재를 배치시키는 단계; 상기 충진재 상에 상기 접속단자와 물리적으로 접촉하는 연결부재를 갖는 반도체칩을 배치시키는 단계; 및 상기 나노파우더를 소결(Sintering)시켜 상기 기판의 접속단자와 상기 반도체칩의 연결부재를 전기적으로 연결시키는 단계;를 포함한다.
상기 접속단자는 표면에 홈을 갖고, 상기 나노파우더는 상기 홈의 저부에 배치되는 것을 특징으로 한다.
상기 나노파우더는 잉크젯 공법으로 상기 접속단자 표면에 충진하는 것을 특징으로 한다.
상기 나노파우더는 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하는 것을 특징으로 한다.
상기 소결은 110?120℃의 온도에서 수행하는 것을 특징으로 한다.
상기 반도체칩은 상기 기판 상에 페이스-다운 타입으로 배치되고 상기 나노파우더를 매개로 상기 접속단자와 전기적으로 연결하는 것을 특징으로 한다.
상기 반도체칩의 연결부재는 본딩패드 및 상기 본딩패드 상에 배치된 범프를 포함하는 것을 특징으로 한다.
상기 충진재는 NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나인 것을 특징으로 한다.
본 발명에 따르면, 기판 상에 홈을 갖는 접속패드를 마련하고 상기 홈의 표면 상에 나노파우더를 배치한 후에 상기 나노파우더를 이용하여 저온에서 소결(Sintering)시켜 상기 기판 상에 반도체칩을 부착함으로써, 종래의 열처리와 같은 접합 공정시 발생되는 상변화를 방지할 수 있다.
그래서, 본 발명은 상기 상변화에 의하여 발생되는 반도체칩의 부피 팽창 및 수축으로 인한 휨(Warpage) 현상을 방지할 수 있다.
따라서, 본 발명은 상기 기판과 반도체칩들 간의 접합 결합력을 향상시켜 실장 신뢰성을 향상시킬 수 있다.
추가적으로, 본 발명은 기판과 반도체칩들 사이에 개재된 접착제에 의하여 상기 기판과 반도체칩들 간의 접합 결합력을 더욱더 향상시키기 위한 언더필 공정을 생략할 수 있다.
도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 단면도이다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 설명하기 위해 도시한 단면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하도록 한다.
도 1은 본 발명의 일 실시예에 의한 반도체 패키지를 도시한 단면도이다.
한편, 도 1에서는 본 발명의 특징을 용이하게 설명하고 자세하게 나타내기 위하여 A와 같이 확대하여 도시함을 알 수 있다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 패키지(150)는, 표면에 홈(H)을 갖는 접속단자(102)를 갖는 기판(100), 나노파우더(104), 반도체칩(110) 및 충진재(108)를 포함한다.
구체적으로, 상기 기판(100)은 일면 및 상기 일면에 대향하는 타면을 가지며, 상기 일면 상에 홈(H)을 갖는 접속단자(102)가 배치되어 있다.
상기 나노파우더(104)는 상기 홈(H)을 갖는 접속단자(102)의 표면에 배치되며, 바람직하게는, 상기 홈(H)의 저부에 배치될 수 있다. 그리고, 상기 나노파우더(104)는, 예를 들어, 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하며, 예를 들어, 10?50㎛의 초 미세 피치를 구현할 수 있다.
상기 반도체칩(110)은 상기 나노파우더(104)를 매개로 상기 기판(100) 상에 연결부재(112, 114)를 매개로 하여 플립칩 본딩되어 있다. 예를 들어, 상기 반도체칩(110)은 상기 기판(100) 상에 페이스-다운 타입(face-down type)으로 배치되고, 상기 나노파우더(104)를 매개로 상기 접속단자(102)와 전기적으로 연결되어 있다. 여기서, 상기 연결부재(112, 114)는 본딩패드(112) 및 상기 본딩패드(112) 상에 배치된 범프(114)를 포함한다.
상기 충진재(108)는 상기 기판(100)과 상기 반도체칩(110) 사이에 개재되며, 상기 반도체칩(110)의 연결부재(112, 114)가 삽입되는 개구를 갖는다. 상기 충진재(108)는, 예를 들어, NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나일 수 있다.
전술한 바와 같이, 본 발명은 홈을 갖는 접속단자를 갖는 기판의 상기 접속단자의 홈 표면 상에 나노파우더를 배치하고 이를 이용하여 반도체칩을 부착함으로써, 종래의 열처리와 같은 접합 공정시 발생되는 상변화를 방지할 수 있어 상기 상변화에 의하여 발생되는 반도체칩의 부피 팽창 및 수축으로 인한 휨(Warpage) 현상을 방지할 수 있다. 따라서, 본 발명은 상기 기판과 반도체칩들 간의 접합 결합력을 향상시켜 실장 신뢰성을 향상시킬 수 있다.
한편, 이하에서는 본 발명의 일 실시예에 따른 반도체 패키지의 제조방법을 설명하도록 한다.
도 2a 내지 도 2d는 본 발명의 일 실시예에 의한 반도체 패키지의 제조방법을 설명하기 위해 도시한 단면도이다.
도 2a를 참조하면, 일면 및 상기 일면에 대향하는 타면을 갖는 기판(100)을 마련한 후, 상기 기판(100)의 일면 상에 접속단자(102)를 배치시킨다. 그런 다음, 상기 접속단자(102)를, 예를 들어, 일부 패터닝하여 상기 접속단자(102) 내에 홈(H)을 형성한다. 이때, 상기 홈(H)은 후속하는 반도체칩과 기판이 전기적으로 연결될 수 있도록 상기 반도체칩의 연결부재 중 범프가 형성되는 위치에 형성될 수 있다.
도 2b를 참조하면, 상기 홈(H)을 갖는 접속단자(102)의 표면 상에, 바람직하게는, 상기 홈(H)의 저부에 잉크젯 노즐(106)을 이용하여 잉크젯 공법으로 나노파우더(104)를 충진하여 배치시킨다. 상기 나노파우더(104)는, 예를 들어, 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하며, 예를 들어, 10?50㎛의 초 미세 피치를 구현할 수 있다. 여기서, 미설명된 도면부호 105는 나노파우더 물질을 나타낸다.
도 2c를 참조하면, 상기 기판(100) 상에 상기 홈(H) 저부에 배치된 나노파우더(104) 및 상기 접속단자(102)를 덮도록 충진재(108)를 배치시킨다. 상기 충진재(108)는, 예를 들어, NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나일 수 있다.
상기 충진재(108)를 통하여, 본 발명에서는 상기 기판(100)과 후속하는 반도체칩(110)들 사이의 접합 결합력을 더욱더 향상시키기 위한 언더필 공정을 생략할 수 있다.
도 2d를 참조하면, 상기 충진재(108) 상에 상기 접속단자(102)와 물리적으로 접촉하는 연결부재(112, 114)를 갖는 반도체칩(110)을 배치시킨다. 이때, 상기 반도체칩(110)은 상기 연결부재(112, 114)를 매개로 하여 상기 기판(100) 상에 플립칩 본딩되어 있으며, 예를 들어, 상기 기판(100) 상에 페이스-다운 타입(face-down type)으로 배치되고 상기 나노파우더(104)를 매개로 상기 접속단자(102)와 전기적으로 연결되어 있다. 여기서, 상기 연결부재(112, 114)는 본딩패드(112) 및 상기 본딩패드(112) 상에 배치된 범프(114)를 포함한다.
계속해서, 상기 나노파우더(104)를 소결(Sintering)시켜 상기 기판(100)의 접속단자(102)와 상기 반도체칩(110)의 연결부재(112, 114)를 전기적으로 연결시킨다. 이때, 상기 소결은 기존의 솔더 공정의 온도에 비해 저온으로 수행할 수 있다. 바람직하게, 상기 소결은 110?120℃의 온도에서 수행한다.
여기서, 상기 소결을 110?120℃의 온도에서 수행하는 이유는, 상기 110?120℃의 온도에서 상기 나노파우더가 소결되어, 즉, 상기 나노파우더가 녹으면서 서로 밀착 및 고결(固結)하는 특성을 가지기 때문에, 이를 통해, 상기 기판 상에 상기 반도체칩을 부착시 아주 단단한 결합을 가지도록 부착이 가능하다.
따라서, 본 발명에서는 상기 소결을 이용하기 때문에, 기존의 열처리와 같은 솔더 공정시 발생되는 상변화를 방지할 수 있는 것이다. 그래서, 본 발명은 상기 상변화에 의하여 발생되는 반도체칩의 부피 팽창 및 수축을 감소시킬 수 있어 상기 반도체칩의 휨(Warpage) 현상, 보이드 유발 등과 같은 결함을 방지할 수 있다.
그러므로, 본 발명은 상기 기판과 반도체칩들 간의 접합 결합력을 향상시켜 실장 신뢰성을 향상시킬 수 있다.
이로써, 본 발명은 상기 기판(100) 상에 상기 반도체칩(110)이 전기적으로 연결하며 상기 기판(100)과 반도체칩(110)들 사이의 접합 결합력을 향상시킬 수 있는 반도체 패키지(150)를 완성할 수 있다.
한편, 자세하게 도시하지 않았으나, 상기 기판의 타면 상에, 예를 들어, 솔더볼과 같은 외부접속단자를 형성한 후, 반도체 패키지를 완성한다.
이상, 여기에서는 본 발명을 특정 실시예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.
150 : 반도체 패키지 100 : 기판
102 : 접속단자 H : 홈
104 : 나노파우더 108 : 충진재
110 : 반도체칩 112 : 본딩패드
114 : 범프

Claims (11)

  1. 표면에 홈을 갖는 접속단자를 갖는 기판;
    상기 접속단자의 홈의 저부에 배치된 나노파우더;
    상기 나노파우더를 매개로 상기 기판 상에 연결부재를 매개로 하여 플립칩 본딩된 반도체칩; 및
    상기 기판과 상기 반도체칩 사이에 개재된 충진재;
    를 포함하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 나노파우더는 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 반도체칩의 연결부재는 본딩패드 및 상기 본딩패드 상에 배치된 범프를 포함하는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 충진재는 NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나인 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 충진재는 상기 반도체칩의 연결부재가 삽입되는 개구를 갖는 것을 특징으로 하는 반도체 패키지.
  6. 표면에 홈을 갖는 접속단자를 갖는 기판을 마련하는 단계;
    상기 접속단자의 홈의 저부에 배치된 나노파우더를 배치시키는 단계;
    상기 기판 상에 충진재를 배치시키는 단계;
    상기 충진재 상에 상기 접속단자와 물리적으로 접촉하는 연결부재를 갖는 반도체칩을 배치시키는 단계; 및
    상기 나노파우더를 소결(Sintering)시켜 상기 기판의 접속단자와 상기 반도체칩의 연결부재를 전기적으로 연결시키는 단계;
    를 포함하는 반도체 패키지의 제조방법.
  7. 제 6 항에 있어서,
    상기 나노파우더는 잉크젯 공법으로 상기 접속단자 표면에 충진하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제 6 항에 있어서,
    상기 나노파우더는 구리(Cu) 및 은(Ag) 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제 6 항에 있어서,
    상기 소결은 110?120℃의 온도에서 수행하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제 6 항에 있어서,
    상기 반도체칩의 연결부재는 본딩패드 및 상기 본딩패드 상에 배치된 범프를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  11. 제 6 항에 있어서,
    상기 충진재는 NCA(Non Conductive Adhesive), NCF(Non Conductive Film), ACF(Anisotropic Conductive Film) 또는 ABF(Ajinomoto Build up Flim) 중 어느 하나인 것을 특징으로 하는 반도체 패키지의 제조방법.
KR1020110013242A 2011-02-15 2011-02-15 반도체 패키지 및 그의 제조방법 KR20120093589A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110013242A KR20120093589A (ko) 2011-02-15 2011-02-15 반도체 패키지 및 그의 제조방법
US13/339,100 US8703533B2 (en) 2011-02-15 2011-12-28 Semiconductor package and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110013242A KR20120093589A (ko) 2011-02-15 2011-02-15 반도체 패키지 및 그의 제조방법

Publications (1)

Publication Number Publication Date
KR20120093589A true KR20120093589A (ko) 2012-08-23

Family

ID=46636265

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110013242A KR20120093589A (ko) 2011-02-15 2011-02-15 반도체 패키지 및 그의 제조방법

Country Status (2)

Country Link
US (1) US8703533B2 (ko)
KR (1) KR20120093589A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980044255A (ko) 1996-12-06 1998-09-05 황인길 플립 칩(Flip Chip)용 기판(Substrate)의 리드 핑거(Lead Finger)구조
US6468448B1 (en) * 1999-10-22 2002-10-22 Matsushita Electric Industrial Co., Ltd. Conductive composition, conductive adhesive, and their mounting structure
JP3830125B2 (ja) * 2000-03-14 2006-10-04 株式会社東芝 半導体装置の製造方法及び半導体装置
JP2002299378A (ja) * 2001-03-30 2002-10-11 Lintec Corp 導電体付接着シート、半導体装置製造方法および半導体装置
US7218007B2 (en) * 2004-09-28 2007-05-15 Intel Corporation Underfill material to reduce ball limiting metallurgy delamination and cracking potential in semiconductor devices
KR20060037309A (ko) 2006-04-11 2006-05-03 오태성 요철 접속구조와 이를 이용한 칩 실장방법
US8368214B2 (en) * 2008-12-09 2013-02-05 Marvell World Trade Ltd. Alpha shielding techniques and configurations
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160053185A (ko) * 2014-10-31 2016-05-13 한국생산기술연구원 플립 칩 접합방법 및 이에 의해 제조된 플립 칩 패키지

Also Published As

Publication number Publication date
US8703533B2 (en) 2014-04-22
US20120205796A1 (en) 2012-08-16

Similar Documents

Publication Publication Date Title
JP5421863B2 (ja) 半導体パッケージの製造方法
US8237273B2 (en) Metal post chip connecting device and method free to use soldering material
JP4105409B2 (ja) マルチチップモジュールの製造方法
JP2015523743A (ja) Ｂｖａインタポーザ
US7679188B2 (en) Semiconductor device having a bump formed over an electrode pad
KR20150055605A (ko) 반도체 패키지 조립체를 위한 스터드 범프 구조
JP4569605B2 (ja) 半導体装置のアンダーフィルの充填方法
US6489180B1 (en) Flip-chip packaging process utilizing no-flow underfill technique
JPH10335527A (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
JP6242665B2 (ja) 半導体装置
KR101753066B1 (ko) 도전성 입자를 포함하는 필름 및 이를 이용한 플립칩 패키지 제조방법
KR20120093589A (ko) 반도체 패키지 및 그의 제조방법
JP2012146882A (ja) 半導体装置
CN108288608B (zh) 芯片封装体及其制备方法
JP2002237566A (ja) 半導体装置の３次元実装構造体とその製造方法
JP4591715B2 (ja) 半導体装置の製造方法
KR20080002491A (ko) 플립 칩 패키지
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
KR101088814B1 (ko) 플립 칩 패키지 및 그의 제조방법
JP2008103395A (ja) 半導体モジュール及びその製造方法
JP2008021710A (ja) 半導体モジュールならびにその製造方法
JP3693633B2 (ja) 半導体装置の製造方法
US7759791B2 (en) High density IC module
JP2010186926A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid