JP4387265B2 - 突起電極の製造方法 - Google Patents

突起電極の製造方法 Download PDF

Info

Publication number
JP4387265B2
JP4387265B2 JP2004221463A JP2004221463A JP4387265B2 JP 4387265 B2 JP4387265 B2 JP 4387265B2 JP 2004221463 A JP2004221463 A JP 2004221463A JP 2004221463 A JP2004221463 A JP 2004221463A JP 4387265 B2 JP4387265 B2 JP 4387265B2
Authority
JP
Japan
Prior art keywords
core
solder
chamfered
protruding electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004221463A
Other languages
English (en)
Other versions
JP2006041335A (ja
Inventor
雅彦 古野
純一 小野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tamura Corp
Original Assignee
Tamura Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tamura Corp filed Critical Tamura Corp
Priority to JP2004221463A priority Critical patent/JP4387265B2/ja
Publication of JP2006041335A publication Critical patent/JP2006041335A/ja
Application granted granted Critical
Publication of JP4387265B2 publication Critical patent/JP4387265B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/118Post-treatment of the bump connector
    • H01L2224/1183Reworking, e.g. shaping
    • H01L2224/1184Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/1301Shape
    • H01L2224/13016Shape in side view
    • H01L2224/13017Shape in side view being non uniform along the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1356Disposition
    • H01L2224/13562On the entire exposed surface of the core
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/1357Single coating layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354Coating
    • H01L2224/13599Material
    • H01L2224/136Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、はんだ付け等による電子部品の実装のために半導体基板やプリント配線板の上に形成される突起電極製造方法に関する。本明細書では、半導体基板、プリント配線板、インターポーザ基板等を、単に「基板」という。また、突起電極の表面がはんだで被覆されたものも「突起電極」といい、この場合のはんだで被覆される部分を「コア」という。
突起電極を有する電子部品がFC(flip chip)やBGA(ball grid array)であり、FCやBGAはその突起電極を介して他の基板に実装される。これとは逆に、突起電極が設けられた基板上に、裸の電子部品を実装する技術もある。従来の一般的な突起電極の製造方法は、スクリーン印刷法やディスペンス法などを用いて基板の下部電極上にはんだペーストを塗布し、このはんだペーストを加熱してリフローする、というものである。これにより、半球状のはんだから成る突起電極が得られる。
次に、本発明の前提となる従来の突起電極について説明する(例えば特許文献1参照)。図4[1]は、この種の突起電極を示す断面図である。以下、この図面に基づき説明する。
突起電極80は、基板81上に設けられたコア82と、コア82の表面90に設けられた球状のはんだ層83とから成る。コア82の表面90は、基板81に接する側面91と、側面91の上方に位置する上面92と、上面92と側面91との境界に位置する角部93とに分かれている。コア82は、基板81上の図示しない下部電極上に、銅メッキ等より形成されている。はんだ層83は、例えばコア82上にはんだペーストを塗布し、これをリフローすることにより形成されている。
突起電極80によれば、はんだリフロー時に溶融しないコア82の表面90にはんだ層83を有するので、全体がはんだから成る突起電極に比べて、はんだリフローによって形が崩れにくい、突起電極80の高さを高くできる等の利点がある。
特開平10−70127(図3)
しかしながら、従来の突起電極80では次のような問題があった。
図4[2]に示すように、コア82の角部93を境に、はんだ層83が側面91と上面92とで分かれてしまうことがあった。その結果、特に上面92側のはんだ量が少ないと、実装後にはんだ付け不良を起こすことがあった。この現象は、はんだ層83全体のはんだ量が少ないほど顕著になる。一方、これを防ぐためにはんだ層83全体のはんだ量を単純に増やそうとすると、隣接する突起電極80同士の短絡を招くので、ファインピッチへの対応が困難になる。
そこで、本発明の目的は、はんだ濡れ性を改善した突起電極製造方法を提供することにある。
角部93を境にはんだ層83が側面91と上面92とで分かれてしまうのは、角部93のはんだ濡れ性が悪いためと考えられる。図5は、固体金属表面のはんだ濡れを示す説明図である。以下、図4及び図5に基づき、コア82の角部93について、はんだ濡れ性が悪い理由について説明する。
図5[1]は、平らな固体金属100の表面のはんだ濡れを示し、はんだ付けの一般的な説明に用いられるものである。はんだは、加熱されて溶融し、溶融はんだ101となっている。溶融はんだ101は、液体フラックス102の作用によって、固体金属100上に濡れ広がっている。このとき、溶融はんだ101の濡れは三つの力A,B,Cの作用によって作られることがわかる。つまり、三つの力A,B,Cが平衡状態になったとき、溶融はんだ101が一定の広がりを示す。Aは、液体の曲面に接する方向に作用するものであり、液体の表面張力、すなわち溶融はんだ101の表面積を最小にしようとする力である。Bは、固体金属100と液体フラックス102との界面に作用する力である。Cは、溶融はんだ101と固体金属100との間の界面張力を表す。CとBは固体金属100表面に沿って互いに相反する方向に働き、AとCはそれぞれの金属に特有のものである。一般に固体と液体の濡れの良否は、次のヤングの関係式によって表される。
B=C+Acosθ ・・・(1)
∴cosθ=(B−C)/A ・・・(2)
この式(1)において、θは、溶融はんだ101の接触角であり、小さいほどはんだ濡れ性が良い。
一方、図5[2]は、固体金属100の表面が原点Oにおいて平面から角度φだけ折れ曲がっている場合の、原点Oでのはんだ濡れを示す。この場合、原点Oが図4の角部93に相当する。また、力A,B,Cの大きさは図5[1]のときと同じであるとする。このとき、溶融はんだ101の接触角をθ’とすると、ヤングの関係式によって次式が成り立つ。
Bcosφ=C+Acosθ’ ・・・(3)
∴cosθ’=(Bcosφ−C)/A ・・・(4)
ここで、0<cosφ<1であるから、式(2)と式(4)とを比較して、
θ’>θ ・・・(5)
が得られる。
つまり、平面からの角度φが大きいほど、接触角θ’が大きくなる、すなわちはんだ濡れ性が悪くなる。図4の角部93は、角度φが90°に近いので、はんだ濡れ性が非常に悪いのである。その結果、図4[2]に示すように、側面91の溶融はんだが角部93を乗り越えられないため、上面92のはんだ量が少なくなってしまうのである。
本発明は、この知見に基づき、コアの角部のはんだ濡れ性を改善するためになされたものである。以下、本発明に係る製造方法によって製造された突起電極を、単に「本発明に係る突起電極」という。すなわち、本発明に係る突起電極は、基板上に設けられたコアと、このコアの表面を覆うはんだ層とから成り、全体として半球状を呈するものである。そして、コアの表面は、基板に接する側面と、側面の基板に接しない側に位置する上面と、上面と側面との境界に位置する面取り面とを備えている。本発明では、従来のコアの角部を面取り面に加工しているので、すなわち図5[2]で言えば角度φを小さくしているので、形状に起因するはんだ濡れ性が改善される。なお、角部とは面と面との交線のことである。
このとき、面取り面は凸状の曲面とすることが好ましい。その理由を図6に基づき説明する。図6では、固体金属100の表面を円筒面とし、その円筒面の曲率(曲率半径の逆数)を様々な値にしている。ここで、前述のヤングの関係式は、接線方向の力で構成されるので、曲率に関係なく成り立つと考えられる。そのため、どのような曲率の固体金属100に対しても、溶融はんだ101の接触角θは一定になる。つまり、面取り面を凸状の曲面とすることは、図5[2]で言えば角度φを零にすることに等しい。なお、「凸状の曲面」とは、曲率が一定の曲面に限定するものではなく、曲率が連続的に変化する滑らかな曲面も含まれる。
面取り面は平面としてもよい。このとき、上面と面取り面との境界部分及び面取り面と側面との境界部分は、前述した理由により、それぞれ凸状の曲面とすることが好ましい。
上面と面取り面とは互いに一体化された一体面としてもよい。このときも、一体面は凸状の曲面とすることが好ましい。
突起電極は、銅、銀、金及びニッケルのいずれか一つから成り、その表面に錫メッキ、金メッキ、ニッケル−金メッキ及びはんだメッキのいずれか一つの処理が施された、としてもよい。突起電極の材料の具体例を挙げたものである。
また、本発明に係る突起電極は、表面がはんだによって被覆される、としてもよい。このはんだは、例えば、錫、インジウム、銀、銅、亜鉛、ビスマス、アンチモン、ゲルマニウム、アルミニウム、ニッケル、鉛及び金の中から選ばれた少なくとも一つの元素を含む合金である。
また、本発明に係る製造方法は、本発明に係る突起電極を製造する方法であって、コア形成工程、面取り面形成工程及びはんだ層形成工程を備えている。そして、コア形成工程では、基板上にコアを形成する。面取り面形成工程では、コア形成工程で形成されたコアに面取り面を形成する。はんだ層形成工程は、面取り面形成工程で面取り面が形成されたコアの表面にはんだ層を形成する。
また、面取り面形成工程では、コアにバフ研磨又はバレル研磨を施すことによって面取り面を形成する。
本発明に係る突起電極製造方法によれば、コアの角部を面取り面に加工することにより、コアの表面にはんだ層を形成するときのはんだ濡れ性を改善できる。したがって、はんだ層がコアの側面と上面とに分かれてしまうことを防止できるので、実装時のはんだ付けの歩留り及び実装後のはんだ付けの信頼性を向上できる。
換言すると、コアの側面の溶融はんだが面取り面に沿ってコアの上面に濡れ広がるため、はんだ層が上面と側面との境界部分で途切れるような不具合を生じることが無く、必要最小限のはんだ量で信頼性の高いはんだ接合が得られるとともに、ファインピッチへの対応も可能となる。
図1[1]は、本発明に係る突起電極の第一実施形態を示す断面図である。以下、この図面に基づき説明する。
本実施形態の突起電極10は、基板11上に設けられたコア12と、コア12の表面20に設けられたはんだ層13とから成る。そして、コア12の表面20は、基板11に接する側面21と、側面21の基板11に接しない側(すなわち上方)に位置する上面22と、上面22と側面21との境界に位置する面取り面23とを備えている。
基板11は、半導体基板、プリント配線板、インターポーザ基板等であり、表面に図示しない下部電極を有し、その下部電極上にコア12が形成される。コア12は、良好な導電性を有するとともにはんだ層13よりも高融点の金属、例えば銅、銀、金、ニッケル等から成る。コア12の形状は、円柱状や角柱状である。はんだ層13は、例えばSn−Pb(融点183℃)、Sn−Ag−Cu(融点218℃)、Sn−Ag(融点221℃)、Sn−Cu(融点227℃)等から成る。面取り面23は、後述するようにバフ研磨、バレル研磨等によって、凸状の曲面に仕上げられている。
突起電極10によれば、従来のコアの角部を面取り面23に加工しているので、形状に起因するはんだ濡れ性を改善できる。したがって、側面21の溶融はんだが面取り面23を簡単に乗り越えて上面22へ広がるため、上面22のはんだ量が十分に確保される。
図1[2]は、本発明に係る突起電極の第二実施形態を示す断面図である。以下、この図面に基づき説明する。ただし、図1[1]と同じ部分は同じ符号を付すことにより説明を省略する。
本実施形態の突起電極30では、面取り面31が平面になっている。そして、面取り面31と側面21との境界部分及び面取り面31と上面22との境界部分には、それぞれ角部32,33が形成されている。しかし、角部32,33は、従来のコアの角部に比べて角度が緩やかであることから、はんだ濡れ性が改善されている。このような形状は、例えば研磨条件を適宜設定することによって実現される。
図1[3]は、本発明に係る突起電極の第三実施形態を示す部分拡大断面図である。以下、この図面に基づき説明する。ただし、図1[2]と同じ部分は同じ符号を付すことにより説明を省略する。
本実施形態では、面取り面34が平面部35及び曲面部36,37によって構成されている。曲面部36は側面21と平面部35との境界部分に位置し、曲面部37は上面22と平面部35との境界部分に位置する。曲面部36,37は、凸状の曲面である。曲面部36,37によって平面部36と側面21及び上面22とが角部を生ずることなく緩やかに接続しているので、はんだ濡れ性が改善されている。このような形状は、例えば研磨条件を適宜設定することによって実現される。
図2は、本発明に係る突起電極の第四実施形態及びその製造方法を示す断面図であり、図2[1]〜図2[3]の順に工程が進行する。以下、この図面に基づき説明する。ただし、図1と同じ部分は同じ符号を付すことにより説明を省略する。
まず、図2[1]に示すように、基板11上にコア12を形成する。コア12の側面21と上面22との境界部分には、角部24が生じている。コア12の形成工程は、例えばフォトリソグラフィ技術と銅メッキ技術とを用いるが、従来と同じであるので詳しい説明は省略する。
続いて、図2[2]に示すように、コア12の角部24を除去して面取り面を形成し、その面取り面と上面22とを一体化した一体面41を形成する。このとき、後述するように、コア12に例えばバフ研磨、バレル研磨等を施して、一体面41を形成する。一体面41は、凸状の曲面になっている。このような形状は、例えば研磨条件を適宜設定することによって実現される。
最後に、一体面41が形成されたコア12の表面20に、はんだ層13を形成する。はんだ層13の形成工程は、例えばはんだペーストの塗布及びリフロー、溶融はんだ槽への浸漬等を用いるが、従来と同じであるので詳しい説明は省略する。
本実施形態の突起電極40によれば、コア12に面取り加工を施して、面取り面と上面22とを一体化させた一体面41を形成することにより、一体面41と側面21とが角部を生ずることなく緩やかに接続しているので、はんだ濡れ性が改善される。
図3は図2[2]の面取り面形成工程の具体例を示す断面図であり、図3[1]はバフ研磨、図3[2]は電解研磨(参考形態)、図3[3]はバレル研磨である。以下、この図面に基づき説明する。ただし、図2と同じ部分は同じ符号を付すことにより説明を省略する。
図3[1]に示すバフ研磨について説明する。バフ40は、例えば綿布やサイザル麻布を基材としたものであり、回転台41上に固定されている。バフ40上にはスラリー状の研磨剤42が載置されている。そして、研磨剤42上にコア12を基板11ごと押し付けて、バフ40を高速で回転させる。このとき、コア12の角部24は、上面22と側面21との二面から研磨されることにより、上面22及び側面21よりも研磨速度が大きいので、図1及び図2に示すような面取り面の形状を得やすい。なお、角部24の研磨速度が上面22及び側面21と同じか又は小さいと、角部24を除去できない。また、バフ40の回転とは逆方向に、基板11側も回転させてもよい。
ここで参考形態として、図3[2]に示す電解研磨について説明する。前処理として、全てのコア12が同電位になるように、基板11全面に例えばスパッタリングによって銅から成るメッキ電極50を形成しておく。そして、メッキ電極50陽極とし、鉛又はステンレス鋼から成る電極板51を陰極とし、これらを電解液52中に浸漬する。ここで、メッキ電極50と電極板51とに直流電源53(又は交流電源を併用)から電圧を印加する。このとき、コア12の角部24は、上面22や側面21よりも先鋭になっていることにより、上面22及び側面21よりも電界が集中する。つまり、角部24は上面22及び側面21よりも研磨速度が大きいので、図1及び図2に示すような面取り面の形状を得やすい。
図3[3]に示すバレル研磨について説明する。図示しないバレル(barrel:樽)内に、コア12が形成された基板11とともに、メディア60、水61及びコンパウンド(図示せず)を入れる。メディア60は、球状の固形砥粒を用いている。ここで、バレルを回転させると、メディア60がコア12に衝突することにより、コア12が研磨される。このとき、コア12の角部24は、上面22や側面21よりも水61中に突き出していることにより、上面22及び側面21よりもメディア60が衝突しやすい。つまり、角部24は上面22及び側面21よりも研磨速度が大きいので、図1及び図2に示すような面取り面の形状を得やすい。ここでは、バレルを回転させる回転バレル研磨を説明したが、バレルを振動させる振動バレル研磨や、磁性体メディアと交番磁界とを用いる電磁バレル研磨等を用いてもよい。
なお、上記実施形態は、言うまでもなく、本発明を限定するものではない。例えば、はんだ層は、前述したはんだの具体例から成るものとしても良い。
本発明に係る突起電極の実施形態を示し、図1[1]は第一実施形態を示す断面図、図1[2]は第二実施形態を示す断面図、図1[3]は第三実施形態を示す部分拡大断面図である。 本発明に係る突起電極の第四実施形態及びその製造方法を示す断面図であり、図2[1]〜図2[3]の順に工程が進行する。 図2[2]の面取り面形成工程の具体例を示す断面図であり、図3[1]はバフ研磨、図3[2]は電解研磨(参考形態)、図3[3]はバレル研磨である。 従来の突起電極を示す断面図であり、図4[1]は理想的な状態であり、図4[2]は問題のある状態である。 固体金属表面のはんだ濡れを示す説明図であり、図5[1]は固体金属表面が平らな場合であり、図5[2]は固体金属表面が曲がっている場合である。 様々な曲率の固体金属表面のはんだ濡れを示す説明図である。
10,30,40 突起電極
11 基板
12 コア
13 はんだ層
20 コアの表面
21 側面
22 上面
23,31,34 面取り面
41 一体面

Claims (2)

  1. 基板上に上面及び側面からなるコアを形成するコア形成工程と、
    前記コアにバフ研磨を施すことによって前記上面と前記側面との境界に面取り面を形成する面取り面形成工程と、
    前記側面、前記上面及び前記面取り面の全てをはんだ層で覆って全体として半球状に形成するはんだ層形成工程と、
    を備えたことを特徴とする突起電極の製造方法。
  2. 基板上に上面及び側面からなるコアを形成するコア形成工程と、
    前記コアにバレル研磨を施すことによって前記上面と前記側面との境界に面取り面を形成する面取り面形成工程と、
    前記側面、前記上面及び前記面取り面の全てをはんだ層で覆って全体として半球状に形成するはんだ層形成工程と、
    を備えたことを特徴とする突起電極の製造方法。
JP2004221463A 2004-07-29 2004-07-29 突起電極の製造方法 Expired - Lifetime JP4387265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004221463A JP4387265B2 (ja) 2004-07-29 2004-07-29 突起電極の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004221463A JP4387265B2 (ja) 2004-07-29 2004-07-29 突起電極の製造方法

Publications (2)

Publication Number Publication Date
JP2006041335A JP2006041335A (ja) 2006-02-09
JP4387265B2 true JP4387265B2 (ja) 2009-12-16

Family

ID=35905983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004221463A Expired - Lifetime JP4387265B2 (ja) 2004-07-29 2004-07-29 突起電極の製造方法

Country Status (1)

Country Link
JP (1) JP4387265B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471051B2 (ja) * 2008-06-23 2014-04-16 大日本印刷株式会社 ガス増幅を用いた放射線検出器、及び放射線検出器の製造方法
KR101208028B1 (ko) * 2009-06-22 2012-12-04 한국전자통신연구원 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지

Also Published As

Publication number Publication date
JP2006041335A (ja) 2006-02-09

Similar Documents

Publication Publication Date Title
JP3378334B2 (ja) 半導体装置実装構造体
US7812460B2 (en) Packaging substrate and method for fabricating the same
US8794502B2 (en) Method of forming solder on pad on fine pitch PCB and method of flip chip bonding semiconductor using the same
JPH1013007A (ja) 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JP2006279062A (ja) 半導体素子および半導体装置
JP2006128662A (ja) 半導体装置およびその実装体
JP2005294430A (ja) 半導体装置の製造方法
KR101545402B1 (ko) 반도체 구조 및 이의 제조 방법
JP5004549B2 (ja) 電子部品の基板への搭載方法及びはんだ面の形成方法
JP5542470B2 (ja) はんだバンプ、半導体チップ、半導体チップの製造方法、導電接続構造体、および導電接続構造体の製造方法
JP2016155173A (ja) 無フラックス接合用ソルダボール、その製造方法及びソルダバンプ形成方法
JP2007251053A (ja) 半導体装置の実装構造及びその実装構造の製造方法
JP2001085470A (ja) 半導体装置及びその製造方法
JP2001298051A (ja) はんだ接続部
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4387265B2 (ja) 突起電極の製造方法
JP3823318B2 (ja) 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
JP3400408B2 (ja) フリップチップ実装方法
JP2008517475A (ja) 電気接点を有する基板及びその製造方法
TW201411793A (zh) 半導體裝置及其製造方法
JP3918803B2 (ja) 半導体装置用基板及びその製造方法
TW533556B (en) Manufacturing process of bump
JP2010123676A (ja) 半導体装置の製造方法、半導体装置
JP4940662B2 (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JPH1174311A (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070502

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090721

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090930

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3