TWI766761B - 電子封裝件及其製法 - Google Patents
電子封裝件及其製法 Download PDFInfo
- Publication number
- TWI766761B TWI766761B TW110126269A TW110126269A TWI766761B TW I766761 B TWI766761 B TW I766761B TW 110126269 A TW110126269 A TW 110126269A TW 110126269 A TW110126269 A TW 110126269A TW I766761 B TWI766761 B TW I766761B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- thermally conductive
- electronic package
- manufacturing
- electronic
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 238000005538 encapsulation Methods 0.000 claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 164
- 238000000034 method Methods 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 20
- 238000004806 packaging method and process Methods 0.000 claims description 19
- 229910052751 metal Inorganic materials 0.000 claims description 15
- 239000002184 metal Substances 0.000 claims description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical group [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 14
- 229910052709 silver Inorganic materials 0.000 claims description 14
- 239000004332 silver Substances 0.000 claims description 14
- 239000010949 copper Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 12
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 10
- 229910052719 titanium Inorganic materials 0.000 claims description 10
- 239000010936 titanium Substances 0.000 claims description 10
- 229910052720 vanadium Inorganic materials 0.000 claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910001220 stainless steel Inorganic materials 0.000 claims description 5
- 239000010935 stainless steel Substances 0.000 claims description 5
- 239000002356 single layer Substances 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims 3
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000009736 wetting Methods 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 description 18
- JHJNPOSPVGRIAN-SFHVURJKSA-N n-[3-[(1s)-1-[[6-(3,4-dimethoxyphenyl)pyrazin-2-yl]amino]ethyl]phenyl]-5-methylpyridine-3-carboxamide Chemical compound C1=C(OC)C(OC)=CC=C1C1=CN=CC(N[C@@H](C)C=2C=C(NC(=O)C=3C=C(C)C=NC=3)C=CC=2)=N1 JHJNPOSPVGRIAN-SFHVURJKSA-N 0.000 description 11
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000012792 core layer Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000008393 encapsulating agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 229920002577 polybenzoxazole Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3672—Foil-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3736—Metallic materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Wire Bonding (AREA)
Abstract
一種電子封裝件，係先提供一承載結構，其上設有電子元件及包覆該電子元件周圍之封裝層，再形成導熱結構於該封裝層上，且令該導熱結構及該封裝層未遮蓋該電子元件，之後將該承載結構透過複數銲錫凸塊接置於一基板上，且利用雷射光束照射該電子元件、承載結構及導熱結構，以藉由該導熱結構將該雷射光束之熱能傳遞到該複數銲錫凸塊，因而能有效使該銲錫凸塊固接該承載結構，以避免銲錫未潤濕之問題。
Description
本發明係有關一種半導體封裝製程，尤指一種覆晶作業及其應用之接合設備。
隨著近年來可攜式電子產品的蓬勃發展，各類相關產品逐漸朝向高密度、高性能以及輕、薄、短、小之趨勢發展，其中，應用於該可攜式電子產品之各態樣的半導體封裝結構也因而配合推陳出新，以期能符合輕薄短小與高密度、高性能的要求。
由於現今的電子產品已趨向輕薄短小與功能多樣化的方向設計，半導體封裝技術遂隨之開發出不同的封裝型態。為滿足半導體裝置之高積集度(Integration)、微型化(Miniaturization)以及高電路效能等需求，遂而發展出覆晶(Flip chip)接合封裝技術。
如圖1A所示，習知覆晶式半導體封裝件1之製法中，係先將一半導體晶片11藉由複數導電凸塊13結合至一線路結構10上，再形成底膠12於該半導體晶片11與該線路結構10之間，以包覆該些導電凸塊13，並於該線路結構10上
形成一封裝層14，以包覆該半導體晶片11。之後，於該線路結構10下側形成複數銅柱100，以將銅柱100接置於基板15之銲錫凸塊150上。
目前將該銅柱100接合該銲錫凸塊150之方法可包含回銲方法和雷射接合方法。於回銲方法中，在該基板15上配置具有助銲劑的銲錫凸塊150，再藉由高溫回銲該銲錫凸塊150，以將該半導體晶片11藉由該線路結構10(複數銅柱100)接合到該基板15。於雷射接合方法中，在該基板15上配置具有助銲劑的銲錫凸塊150，且利用雷射光束L(如圖1A所示)進行照射，以將能量傳遞到該銲錫凸塊150，使該銲錫凸塊150立即融化且隨後硬化，致使該半導體晶片11藉由該線路結構10(複數銅柱100)接合到基板15。
惟，習知半導體封裝件1中，覆晶型半導體晶片11近來已在厚度上降低到數百微米或更小，當該半導體晶片11和基板15的溫度因該雷射光束L之照射而立即升溫時，然該雷射光束L之熱能無法穿透該封裝層14，導致該雷射光束L欲傳遞至該封裝層14對應之下方之銲錫凸塊150之熱能不足，因而容易造成銲錫未潤濕(solder non-wetting)之缺點，如圖1B所示之外圍區B縮錫或空銲之情況。
因此，如何克服上述習知技術的種種問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構上；封裝層，係設於該承載結構上且包覆該電子元件周圍；導熱結構，係形成於該封裝層上，且令該封裝層及該導熱結構未遮蓋該電子元件；以及基板，係藉由複數銲錫凸塊接置該承載結構。
本發明亦提供一種電子封裝件之製法，係包括：提供一承載結構，其上設有電子元件及包覆該電子元件周圍之封裝層；形成導熱結構於該封裝層上，且令該封裝層及該導熱結構未遮蓋該電子元件；以及將該承載結構藉由複數銲錫凸塊接置一基板上，且利用雷射光束照射該電子元件、承載結構及導電結構，以藉由該導熱結構將該雷射光束之熱能傳遞到該複數銲錫凸塊。
前述之電子封裝件及其製法中，該導熱結構係為單層金屬層形式。例如，該金屬層係為銀層。
前述之電子封裝件及其製法中，該導熱結構係包含依序疊層之第一導熱層、第二導熱層及第三導熱層。例如，該第一導熱層係為鈦層，該第二導熱層係為鎳/釩材料之組合，該第三導熱層係為銀層。進一步，該導熱結構之含量比例為該第一導電層佔1-10%、第二導熱層佔25-35%與第三導熱層佔60-70%。
前述之電子封裝件及其製法中，該導熱結構係包含選自金、鈀、鈦、銀、銅、鎳、釩及不銹鋼所組成群組的一種或多種材質。
前述之電子封裝件及其製法中，該導熱結構係包覆該封裝層並延伸至該承載結構之側面。
前述之電子封裝件及其製法中，該導熱結構係形成於該封裝層上方。
前述之電子封裝件及其製法中，該導熱結構係形成於該封裝層之側面與該承載結構之側面上。
由上可知，本發明之電子封裝件及其製法中，主要藉由該導熱結構形成於該封裝層上，以當該雷射光束照射時，該雷射光束之熱能可沿該導熱結構將熱能傳遞至該封裝層對應之下方之處，使該處之銲錫凸塊之熱能充
足，因而能有效使該銲錫凸塊固接該承載結構，故相較於習知技術，本發明可有效避免銲錫未潤濕之問題。
1:半導體封裝件
10:線路結構
100:銅柱
11:半導體晶片
12,22:底膠
13,23:導電凸塊
14,24:封裝層
15,25:基板
150,250:銲錫凸塊
2:電子封裝件
2a,3a:導熱結構
20:承載結構
20c,24c:側面
200:導電元件
21:電子元件
21a:作用面
21b:非作用面
24a:第一表面
24b:第二表面
26:阻層
37:第一導熱層
38:第二導熱層
39:第三導熱層
B:外圍區
L:雷射光束
圖1A係為習知覆晶式半導體封裝件之剖面示意圖。
圖1B係為圖1A之局部放大示意圖。
圖2A至圖2E係為本發明之電子封裝件之製法之第一實施例之剖視示意圖。
圖2E-1及圖2E-2係為圖2E之其它態樣之剖視示意圖。
圖3A至圖3G係為本發明之電子封裝件之製法之第二實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如「上」、「第一」、「第二」、「第三」及「一」等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
圖2A至圖2E係為本發明之電子封裝件2之製法之第一實施例之剖視示意圖。
如圖2A所示，提供一晶片封裝體，其包括一承載結構20及至少一電子元件21。
所述之承載結構20可例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板、具導電矽穿孔(Through-silicon via，簡稱TSV)之矽中介板(Through Silicon interposer，簡稱TSI)或其它板型，其包含至少一絕緣層及至少一結合該絕緣層之線路層，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。應可理解地，該承載結構20亦可為其它承載晶片之板材，如導線架(lead frame)、晶圓(wafer)、或其它具有金屬佈線(routing)之板體等，並不限於上述。
於本實施例中，該承載結構20之載板製程方式繁多，例如，可採用晶圓製程製作線路層，透過化學氣相沉積(Chemical vapor deposition，簡稱CVD)形成氮化矽或氧化矽以作為絕緣層；或者，可採用一般非晶圓製程方式形成線路層，即採用成本較低之高分子介電材作為絕緣層，如聚醯亞胺(Polyimide，簡稱PI)、聚對二唑苯(Polybenzoxazole，簡稱PBO)、預浸材(Prepreg，簡稱PP)、封裝膠體(molding compound)、感光型介電層或其它材質等以塗佈方式形成之。
再者，該承載結構20於其下側形成有複數導電元件200，供作為接點。具體地，該導電元件200可為如銅柱之金屬柱、包覆有絕緣塊之金屬凸塊、銲球(solder ball)、具有核心銅球(Cu core ball)之銲球或其它導電構造等。
所述之電子元件21係配置於該承載結構20上側，其為主動元件、被動元件或其組合者，其中，該主動元件係例如半導體晶片，而該被動元件係例如電阻、電容及電感。
於本實施例中，該電子元件21係為半導體晶片，其具有相對之作用面21a與非作用面21b，該作用面21a之電極墊藉由複數如銲錫材料、金屬柱(pillar)或其它等之導電凸塊23以覆晶方式設於該承載結構20上並電性連接該承載結構20之線路層，再形成底膠22於該電子元件21與該承載結構20之間，以包覆該些導電凸塊23；或者，該電子元件21可藉由複數銲線(圖未示)以打線方式電性連接該承載結構20之線路層；亦或，該電子元件21可直接接觸該承載結構20之線路層。因此，可於該承載結構20上接置所需類型及數量之電子元件，以提升其電性功能，且有關電子元件21電性連接承載結構20之方式繁多，並不限於上述。
如圖2B所示，形成一封裝層24於該承載結構20上，以令該封裝層24包覆該些電子元件21與該底膠22。
於本實施例中，形成該封裝層24之材質係為絕緣材，如聚醯亞胺(PI)、環氧樹脂(epoxy)之封裝膠體，其可用模壓(molding)、壓合(lamination)或塗佈(coating)之方式形成之。
再者，該封裝層24係具有相對之第一表面24a與第二表面24b，並以該第一表面24a結合該承載結構20，且該電子元件21之非作用面21b齊平該封裝層24之第二表面24b，以令該些電子元件21之非作用面21b外露於該封裝層24之第二表面24b。或者，該封裝層亦可覆蓋該電子元件21之非作用面21b，使該封裝層之第二表面高於該電子元件21之非作用面21b。應可理解地，可以如研磨、切除或蝕刻等方式進行整平製程，即可獲取圖2B所示之封裝層24之態樣。
如圖2C所示，形成一阻層26於該電子元件21之非作用面21b上，再移除該封裝層24之第二表面24b，使該電子元件21之非作用面21b高於該封裝層24之第二表面24b。接著，形成導熱結構2a於該封裝層24之第二表面24b與側面24c並延伸至該承載結構20之側面20c。
於本實施例中，該導熱結構2a係為單層金屬層形式，其為金、鈀、鈦、銀、銅、鎳、釩及不銹鋼的其中一種材質，如銀層，且位於該封裝層24之第二表面24b上之金屬層係齊平該電子元件21之非作用面21b。
如圖2D所示，移除該阻層26，將該承載結構20之複數導電元件200接置於一基板25之銲錫凸塊250上。
於本實施例中，該基板25可例如為具有核心層與線路結構之封裝基板、無核心層(coreless)形式線路結構之封裝基板，其包含至少一絕緣層及至少一結合該絕緣層之線路層，如至少一扇出(fan out)型重佈線路層(redistribution layer，簡稱RDL)。
如圖2E所示，利用雷射接合方法，將雷射光束L照射該電子元件21、承載結構20及導熱結構2a，以將熱能藉由該導熱結構2a、該電子元件21及該承載結構20傳遞到該銲錫凸塊250，以令該銲錫凸塊250立即融化且隨後硬化而固接該導電元件200，使該電子元件21藉由該承載結構20接合到該基板25上。
因此，本發明之製法藉由該導熱結構2a之配置，當該電子元件21與該基板25的溫度因該雷射光束L之照射而立即升溫時，雖然該雷射光束L之熱能無法穿透該封裝層24，但可沿該導熱結構2a將熱能傳遞至該封裝層24對應之下方之處，使該處之銲錫凸塊250之熱能充足，因而能有效使該銲錫凸塊250固接該導電元件200，故相較於習知技術，本發明之製法不會造成銲錫未潤濕(solder non-wetting)之問題。
再者，該導熱結構2a可依需求僅形成於該封裝層24上方(如第二表面24b上)，如圖2E-1所示；或者，該導熱結構2a可僅形成於該封裝層24之側面24c並延伸至該承載結構20之側面20c，如圖2E-2所示，且該封裝層24之第二表面24b齊平該電子元件21之非作用面21b。應可理解地，如圖2E-1及圖2E-2所示之
導熱結構2a之配置，仍可藉由該導熱結構2a將熱能傳遞至該封裝層24對應之下方之處，以提供熱能至銲錫凸塊250。
圖3A至圖3G係為本發明之電子封裝件3之製法之第二實施例之剖視示意圖。本實施例與第一實施例之差異在於導熱層之配置，其它製程大致相同，故以下不再贅述相異處。
如圖3A所示，提供一晶片封裝體，其包括一承載結構20及至少一電子元件21。
如圖3B所示，形成封裝層24於該承載結構20上，以令該封裝層24包覆電子元件21與底膠22。
如圖3C所示，形成一阻層26於該電子元件21之非作用面21b上，再移除該封裝層24第二表面24b之部分材質，使該電子元件21之非作用面21b高於該封裝層24之第二表面24b。接著，形成第一導熱層37於該封裝層24之第二表面24b與側面24c並延伸至該承載結構20之側面20c。
於本實施例中，該第一導熱層37係為如鈦層之金屬層。
如圖3D所示，形成第二導熱層38於該第一導熱層37上。
於本實施例中，該第二導熱層38係為如鎳/釩材料之組合。
如圖3E所示，形成第三導熱層39於該第二導熱層38上。
於本實施例中，該第三導熱層39係為如銀層之金屬層，且位於該封裝層24之第二表面24b上之金屬層係齊平該電子元件21之非作用面21b。
再者，該第一導電層37、第二導熱層38與第三導熱層39係作為導熱結構3a，其含量比例為該第一導電層37佔1-10%(如5%)、第二導熱層38佔25-35%(如31%)與第三導熱層39佔60-70%(如64%)。應可理解地，該導熱結構3a係
包含選自金、鈀、鈦、銀、銅、鎳、釩及不銹鋼所組成群組的多種材質，並不限於上述。
如圖3F所示，將該承載結構20透過複數導電元件200接置於一基板25之銲錫凸塊250上。
如圖3G所示，移除該阻層26，再利用雷射接合方法，將雷射光束L照射該電子元件21、承載結構20及導熱結構3a，以將熱能藉由該導熱結構3a、該電子元件21及該承載結構20傳遞到該銲錫凸塊250，以令該銲錫凸塊250立即融化且隨後硬化而固接該導電元件200，使該電子元件21藉由該承載結構20接合到該基板25上。
因此，本發明之製法藉由該第一至第三導熱層37,38,39之配置，當該電子元件21與該基板25的溫度因該雷射光束L之照射而立即升溫時，雖然該雷射光束L之熱能無法穿透該封裝層24，但可沿該導熱結構3a將熱能傳遞至該封裝層24對應之下方之處，使該處之銲錫凸塊250之熱能充足，因而能有效使該銲錫凸塊250固接該導電元件200，故相較於習知技術，本發明之製法不會造成銲錫未潤濕(solder non-wetting)之問題。
本發明亦提供一種電子封裝件2,3，其包括：一承載結構20、至少一設於該承載結構20上之電子元件21、一設於該承載結構20上且包覆該電子元件21之封裝層24、一形成於該封裝層24上之導熱結構2a,3a、以及一藉由複數銲錫凸塊250接置該承載結構20之基板25。
於一實施例中，該導熱結構2a係為單層金屬層形式。例如，該金屬層係為銀層。
於一實施例中，該導熱結構3a係包含依序疊層之第一導熱層37、第二導熱層38及第三導熱層39。例如，該第一導熱層37係為鈦層，該第二導熱層38係為鎳/釩材料之組合，該第三導熱層39係為銀層。進一步，該導熱結構3a之
含量比例為該第一導電層37佔1-10%、第二導熱層38佔25-35%與第三導熱層39佔60-70%。
於一實施例中，該導熱結構2a,3a係包含選自金、鈀、鈦、銀、銅、鎳、釩及不銹鋼所組成群組的一種或多種材質。
於一實施例中，該電子元件21外露於該封裝層24，且該導熱結構2a,3a未遮蓋該電子元件21。
於一實施例中，該導熱結構2a,3a係包覆該封裝層24並延伸至該承載結構20之側面20c。
於一實施例中，該導熱結構2a係僅形成於該封裝層24上方，如圖2E-1所示。
於一實施例中，該導熱結構2a係僅形成於該封裝層24之側面24c與該承載結構20之側面20c上，如圖2E-2所示。
綜上所述，本發明之電子封裝件及其製法，係藉由導熱結構之配置，以當雷射光束照射電子元件時，雷射光束之熱能可沿導熱結構將熱能傳遞至封裝層對應之下方之處，使該處之銲錫凸塊之熱能充足，因而能有效使該銲錫凸塊固接導電元件，故本發明能避免銲錫未潤濕之問題。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2:電子封裝件
2a:導熱結構
20:承載結構
20c:側面
200:導電元件
21:電子元件
24:封裝層
25:基板
250:銲錫凸塊
L:雷射光束
Claims (19)
- 一種電子封裝件，係包括：承載結構；電子元件，係設於該承載結構上；封裝層，係設於該承載結構上且包覆該電子元件周圍；導熱結構，係形成於該封裝層上，且令該封裝層及該導熱結構未遮蓋該電子元件；以及基板，係藉由複數銲錫凸塊接置該承載結構；其中，該導熱結構係包含依序疊層之第一導熱層、第二導熱層及第三導熱層，該第二導熱層係為鎳/釩材料之組合。
- 如請求項1所述之電子封裝件，其中，該第一導熱層係為鈦層。
- 如請求項2所述之電子封裝件，其中，該第三導熱層係為銀層。
- 如請求項3所述之電子封裝件，其中，該導熱結構之含量比例為該第一導電層佔1-10%、第二導熱層佔25-35%與第三導熱層佔60-70%。
- 如請求項1所述之電子封裝件，其中，該導熱結構係包覆該封裝層並延伸至該承載結構之側面。
- 如請求項1所述之電子封裝件，其中，該導熱結構係形成於該封裝層上方。
- 如請求項1所述之電子封裝件，其中，該導熱結構係形成於該封裝層之側面與該承載結構之側面上。
- 一種電子封裝件之製法，係包括：提供一承載結構，其上設有電子元件以及包覆該電子元件周圍之封裝層； 形成導熱結構於該封裝層上，且令該封裝層及該導熱結構未遮蓋該電子元件；以及將該承載結構透過複數銲錫凸塊接置於一基板上，且以雷射光束照射該電子元件、承載結構及導熱結構，以藉由該導熱結構將該雷射光束之熱能傳遞到該複數銲錫凸塊。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係為單層金屬層形式。
- 如請求項9所述之電子封裝件之製法，其中，該金屬層係為銀層。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係包含依序疊層之第一導熱層、第二導熱層及第三導熱層。
- 如請求項11所述之電子封裝件之製法，其中，該第一導熱層係為鈦層。
- 如請求項12所述之電子封裝件之製法，其中，該第二導熱層係為鎳/釩材料之組合。
- 如請求項13所述之電子封裝件之製法，其中，該第三導熱層係為銀層。
- 如請求項14所述之電子封裝件之製法，其中，該導熱結構之含量比例為該第一導電層佔1-10%、第二導熱層佔25-35%與第三導熱層佔60-70%。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係包含選自金、鈀、鈦、銀、銅、鎳、釩及不銹鋼所組成群組的一種或多種材質。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係包覆該封裝層並延伸至該承載結構之側面。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係形成於該封裝層上方。
- 如請求項8所述之電子封裝件之製法，其中，該導熱結構係形成於該封裝層之側面與該承載結構之側面上。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110126269A TWI766761B (zh) | 2021-07-16 | 2021-07-16 | 電子封裝件及其製法 |
| CN202110850057.0A CN115621220A (zh) | 2021-07-16 | 2021-07-27 | 电子封装件及其制法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110126269A TWI766761B (zh) | 2021-07-16 | 2021-07-16 | 電子封裝件及其製法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TWI766761B true TWI766761B (zh) | 2022-06-01 |
| TW202306069A TW202306069A (zh) | 2023-02-01 |
Family
ID=83103606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110126269A TWI766761B (zh) | 2021-07-16 | 2021-07-16 | 電子封裝件及其製法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115621220A (zh) |
| TW (1) | TWI766761B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342303B1 (en) * | 2006-02-28 | 2008-03-11 | Amkor Technology, Inc. | Semiconductor device having RF shielding and method therefor |
| US20140239464A1 (en) * | 2013-02-27 | 2014-08-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal-enhanced conformal shielding and related methods |
| US20190189599A1 (en) * | 2017-12-19 | 2019-06-20 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
| US20190279958A1 (en) * | 2018-03-12 | 2019-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding Through Multi-Shot Laser Reflow |
-
2021
- 2021-07-16 TW TW110126269A patent/TWI766761B/zh active
- 2021-07-27 CN CN202110850057.0A patent/CN115621220A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7342303B1 (en) * | 2006-02-28 | 2008-03-11 | Amkor Technology, Inc. | Semiconductor device having RF shielding and method therefor |
| US20140239464A1 (en) * | 2013-02-27 | 2014-08-28 | Advanced Semiconductor Engineering, Inc. | Semiconductor packages with thermal-enhanced conformal shielding and related methods |
| US20190189599A1 (en) * | 2017-12-19 | 2019-06-20 | Amkor Technology, Inc. | Semiconductor device with integrated heat distribution and manufacturing method thereof |
| US20190279958A1 (en) * | 2018-03-12 | 2019-09-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bonding Through Multi-Shot Laser Reflow |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202306069A (zh) | 2023-02-01 |
| CN115621220A (zh) | 2023-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683378B (zh) | 半導體封裝及其製造方法 | |
| US11289346B2 (en) | Method for fabricating electronic package | |
| US20200343096A1 (en) | Package structure and method of manufacturing the same | |
| TWI508226B (zh) | 在基板的孔穴中鑲嵌具有直通矽晶穿孔的晶粒用以扇入封裝疊加的電互連之半導體裝置和方法 | |
| US9564364B2 (en) | Semiconductor device, semiconductor package, method for manufacturing semiconductor device, and method for manufacturing semiconductor package | |
| US9040361B2 (en) | Chip scale package with electronic component received in encapsulant, and fabrication method thereof | |
| US9935072B2 (en) | Semiconductor package and method for manufacturing the same | |
| TWI544599B (zh) | 封裝結構之製法 | |
| US9875949B2 (en) | Electronic package having circuit structure with plurality of metal layers, and fabrication method thereof | |
| CN111952274B (zh) | 电子封装件及其制法 | |
| TW201347053A (zh) | 用於應用處理器和記憶體整合的薄的三維扇出嵌入式晶圓級封裝 | |
| JP2017152646A (ja) | 電子部品、電子装置及び電子機器 | |
| TWI728936B (zh) | 電子封裝件及其製法 | |
| JP2013021058A (ja) | 半導体装置の製造方法 | |
| CN110797293A (zh) | 封装堆叠结构及其制法暨封装结构 | |
| TWI730629B (zh) | 封裝結構及其形成方法 | |
| TWI723414B (zh) | 電子封裝件及其製法 | |
| TWI765778B (zh) | 電子封裝件及其製法 | |
| TWI766761B (zh) | 電子封裝件及其製法 | |
| TWI802726B (zh) | 電子封裝件及其承載基板與製法 | |
| TWI766192B (zh) | 電子封裝件及其製法 | |
| TWI814524B (zh) | 電子封裝件及其製法與電子結構及其製法 | |
| TWI760629B (zh) | 電子封裝件及其導電基材與製法 | |
| KR101803516B1 (ko) | 반도체 칩 구조물, 반도체 패키지 및 이의 제조 방법 | |
| CN118412327A (zh) | 电子封装件及其电子结构与制法 |