JPH0521438A - 電気的接続接点の形成方法および実装基板の製造方法 - Google Patents

電気的接続接点の形成方法および実装基板の製造方法

Info

Publication number
JPH0521438A
JPH0521438A JP3175089A JP17508991A JPH0521438A JP H0521438 A JPH0521438 A JP H0521438A JP 3175089 A JP3175089 A JP 3175089A JP 17508991 A JP17508991 A JP 17508991A JP H0521438 A JPH0521438 A JP H0521438A
Authority
JP
Japan
Prior art keywords
metal paste
metal
protruding
fine terminal
terminal electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3175089A
Other languages
English (en)
Inventor
Yasuhiko Horio
泰彦 堀尾
Hirotoshi Watanabe
寛敏 渡辺
Akihito Hatakeyama
秋仁 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP3175089A priority Critical patent/JPH0521438A/ja
Publication of JPH0521438A publication Critical patent/JPH0521438A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1182—Applying permanent coating, e.g. in-situ coating
    • H01L2224/11822—Applying permanent coating, e.g. in-situ coating by dipping, e.g. in a solder bath
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 微細かつ密に電子部品の電極パッドと基板上
の電極群とを信頼性よく接続するために、電子部品ある
いは素子上の電極群、たとえばＩＣチップの電極パッド
上に電気的接続接点を簡易に、高精度、かつ、信頼性よ
く形成しようとすることにあり、さらには前記電気的接
続接点を用いて高密度な実装基板を得ることにある。 【構成】 低融点合金または金属を主成分とする金属ペ
ーストを支持基材の表面に平滑に形成する工程、素子の
微細端子電極面を前記金属ペースト面に合わせて圧着
し、前記金属ペーストを前記微細端子電極面上のみに転
写する工程より構成され、素子の微細端子電極上へ電気
的接続接点を形成する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＣチップに代表され
るチップ状の電子部品または素子を基板上の端子電極群
と接続するために、微細な電気的接続接点を素子の端子
電極上のみに正確に形成する電気的接続接点の形成法、
および実装基板の製造方法に関するものである。
【０００２】
【従来の技術】従来、電子部品の接続端子と基板上の回
路パターン端子との接続には半田がよく利用されていた
が、近年、たとえばＩＣフラットパッケージ等の小型化
と、接続端子間、いわゆるピッチ間隔が次第に狭くな
り、従来のクリーム半田のスクリーン印刷による半田付
け技術で対処することが次第に困難になってきた。
【０００３】また、最近では電卓、電子時計あるいは液
晶ディスプレイなどにあっては、裸のＩＣチップをガラ
ス基板上の電極に直付けして実装面積の効率的利用を図
ろうとする動きがあり、有効かつ微細な電気的接続手段
が強く望まれている。裸のＩＣチップを基板の電極と電
気的に接続する方法としては、フリップチップ実装と呼
ばれる実装方法があり、これはメッキ技術によりＩＣチ
ップの電極パッド上に形成した突出接点（バンプ）を用
いて行うものである。
【０００４】既知の突出接点の形成方法は、最初にＩＣ
素子上の電極パッド上に、クロム（Ｃｒ）、銅（Ｃ
ｕ）、金（Ａｕ）等の金属メッキ部を形成した後、余分
なレジストと金属蒸着膜を除去して、突出接点を形成す
るというものである。また、別の方法としてはメッキさ
れたＡｕバンプを印刷法で半田を介して接続することが
提案されている。
【０００５】
【発明が解決しようとする課題】しかしながらメッキ技
術を用いたかかる方法においては、突出接点の形成方法
ならびにＩＣチップの実装はかなり複雑で、多数の処理
工程および高度のエッチング、メッキ技術が必要であっ
た。また、従来のクリーム半田のスクリーン印刷による
半田付け技術では半田供給の限界が０．３ｍｍピッチで
あり、さらに微細な接続は不可能であった。
【０００６】本発明は上記問題点に鑑みてなされたもの
であり、その目的とするところは、微細かつ密に電子部
品または素子の電極パッドと基板上の電極群とを信頼性
よく接続するために、素子上の電極群、あるいは電子部
品、たとえばＩＣチップの電極パッド上に電気的接続接
点を簡易に、かつ、精度よく形成し、さらにはＩＣチッ
プ実装に不可欠な微細接続を提案することにある。
【０００７】
【課題を解決するための手段】本発明は上記問題点を解
決するため、微細ピッチ、微細端子電極が形成されてい
る素子の微細端子電極上への電気的接続接点の形成にお
いて、低融点合金または金属を主成分とする金属ペース
トを支持基材の表面に平滑に形成する。前記素子の微細
端子電極面を前記金属ペースト面に合わせて圧着し、前
記金属ペーストを微細端子電極上に転写することにより
電気的接続接点の形成を実現しようとするものである。
【０００８】
【作用】本発明の上記した方法によれば、素子上の微細
端子電極上に簡易に接続接点を信頼性よく形成すること
ができ、かつ、上記接続接点にのみ選択的に金属ペース
トあるいは溶融金属を定量均一に転写することができ、
簡易で信頼性の高い電気的接続接点が形成できる。
【０００９】
【実施例】以下、本発明の一実施例の電気的接続接点の
形成方法ならびにこれを用いた実装基板について図面に
基づき詳細に説明する。
【００１０】（図１（ａ）から（ｄ））は本発明の電気
的接続接点の形成方法の第１の実施例を示す工程断面図
である。また、（図２（ａ）（ｂ））は本発明の電気接
続接点の形成方法を用いてＩＣチップを基板上に実装す
る実装工程断面図を示す。
【００１１】（図１（ａ）から（ｄ））において、１は
支持基材、２は低融点合金または金属を主成分とする金
属ペースト、３はスキージ、４はＩＣチップ、５はＩＣ
チップの電極パッド、６はバンプ（突出接点）、（図２
（ａ）（ｂ））において、７はＡｕ厚膜電極、８はセラ
ミック基板である。
【００１２】本発明の第１の実施例では、まず（図１
（ａ）、（ｂ））に示すように低融点合金または金属を
主成分とする金属ペースト２を支持基材１の表面にスキ
ージを所望の間隙を空けて摺動させ平滑面を形成する。
支持基材１には表面を研磨して平滑にしたガラス基板を
表面にＴｉＮをコーティングしたものを使用し、低融点
合金または金属を主成分とする金属ペースト２として
は、６００メッシュ以下の粒子からなる共晶半田ペース
トを用いた。次にＩＣチップ４上の電極パッド５上に設
けたバンプ６を金属ペースト面２ｄと対向させて圧着す
ると、（図１（ｄ））に示すようにバンプ６に金属ペー
スト２が転写され、電気的接続接点が形成される。
【００１３】この時ＩＣチップのバンプ６はＡｕメッキ
を施したものを用いた。また、（図２（ａ）（ｂ））に
示すように第１の実施例で得たＩＣチップ４のバンプ６
上に金属ペースト２からなる電気的接続接点６とセラミ
ック基板８上のＡｕ厚膜電極７とを対向させ圧着する
と、ＩＣチップとセラミック基板上のＡｕ厚膜電極との
接続ができる。
【００１４】次に本発明の第２の一実施例を示す。（図
３（ａ）から（ｅ））は本発明の第２の実施例を示す工
程断面図である。９は２段突起状突出接点であり、（図
３（ａ）から（ｃ））は、実施例１と同様に、支持基材
１の表面に平滑に形成した金属ペースト２ｂを２段突起
状突出接点上に転写する工程を示す。この２段突起状突
出接点９はワイヤボンディング装置を用いてキャピラリ
をループ状の軌跡を描きループ状の２段突起構造とし
た。
【００１５】（図３（ｄ）から（ｅ））には（図３
（ａ）から（ｃ））で得た２段突起状突出接点上に金属
ペーストを転写した本発明の電気接続接点を使用した実
装工程断面図である。
【００１６】次に本発明の第３の一実施例を示す。（図
４（ａ）から（ｄ））は本発明の電気的接続接点の形成
方法の第３の実施例を示す工程断面図である。本発明の
第３の実施例では、第１の実施例と同様に、まず低融点
合金または金属を主成分とする金属ペースト２を支持基
材１の表面にスキージを所望の間隙を空けて摺動させ平
滑面を形成する。支持基材１は実施例１と同じものを使
用し、低融点合金または金属を主成分とする金属ペース
ト２としては６００メッシュ以下の粒子からなる共晶半
田ペーストを使用した。
【００１７】次にＩＣチップ４上の電極パッド５上に設
けたバンプ６を金属ペースト２ｂと対向させて圧着し、
次にＩＣチップ４を加熱ヘッド１０で１００℃に加熱
し、バンプ６周辺の前記金属ペースト２ｂを加熱する。
このとき、ハンダ中の樹脂は軟化すると同時に表面張力
が増加し、隣接バンプ間のブリッジを防ぐことが可能と
なり、短絡することなくバンプ６上に電気的接続接点が
形成される。
【００１８】なお、上記実施例においては、電気的接続
接点が形成されたＩＣチップ４をセラミック基板８に実
装した例を示したが、ＩＣチップを実装する基板はセラ
ミック基板に限定されるものではなく、たとえばガラス
エポキシの基板、ガラス基板、およびフレキシブルプリ
ント基板等でもよいことは云うまでもない。
【００１９】実施例１、実施例２、実施例３と同様な溶
融可能なペーストを用いることもできる。さらに、実施
例３では、低融点合金または金属を主成分とする金属ペ
ースト２として６００メッシュ以下の粒子からなる共晶
半田ペーストを使用したが、材質としては鉛（Ｐｂ）、
錫（Ｓｎ）、インジウム（Ｉｎ）を主とする合金または
その単体、たとえばＰｂ６２−Ｓｎ３６−Ａｇ２、ある
いはＡｕ−Ｓｎ２０％、Ａｕ−Ｓｎ９０％等の低融点合
金または金属でもよい。
【００２０】さらに、実施例３でＩＣチップを加熱した
が、本実施例の場合、金属ペースト中の樹脂の軟化温度
６０℃以上、半田の融点以下であれば良い。つまり、樹
脂の軟化点以上、かつ金属ペースト中の金属粉の融点以
下であれば良い。
【００２１】また、支持基材としてガラスを用いたが、
他の材質のものでも良く、例えば、ステンレス板を表面
研磨し、表面にＴｉＣなどのセラミックコートをかけて
用いることも可能である。
【００２２】さらに実施例における突出接点上の金属ペ
ーストを溶融してＩＣチップを基板上に実装する場合の
雰囲気は空気中のみならず、窒素雰囲気や、水素を用い
た還元性雰囲気なども用いることができる。また、本実
施例ではフラックス塗布は行っていないが、工程の必要
段階で適宜フラックス塗布することも何等限定しない。
【００２３】
【発明の効果】以上に説明したように、本発明の電気的
接続接点の形成方法によれば、ＩＣチップの電極パッド
上のバンプに電気的接続接点を、選択的に精度よく低融
点合金または金属からなる金属ペーストを転写すること
により容易に一括形成することができ、ＩＣチップのセ
ラミック基板上の電極への接続に限らず、各種基板への
電気的接続において、従来困難な微細接続に効果を発揮
するので、きわめて実用価値が高い。また、本発明の電
気的接続接点を用いて接続実装した基板はＩＣチップ周
辺のリードもなく実装用基板面積を有効かつ最小に利用
することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示す工程断面図
【図２】本発明の第１の実施例を示す実装工程断面図
【図３】本発明の第２の実施例を示す工程断面図
【図４】本発明の第３の実施例を示す工程断面図
【符号の説明】
１ 支持基材 ２ 低融点合金または金属を主成分とする金属ペースト ３ スキージ ４ ＩＣチップ ５ ＩＣチップの電極パッド ６ 突出電極（バンプ） ７ Ａｕ厚膜電極 ８ セラミック基板 ９ ２段突起状突出接点 １０ 加熱ヘッド

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 低融点合金または金属を主成分とする金
    属ペーストを支持基材の表面に平滑に形成する工程と、
    微細端子電極群上に突出接点が形成された素子の突出接
    点面を前記金属ペースト面に合わせて圧着し、前記金属
    ペーストを前記微細端子電極群上の突出接点上に転写す
    る工程とよりなることを特徴とする電気的接続接点の形
    成方法。
  2. 【請求項２】 微細端子電極群上に突出接点を有する素
    子を加熱しつつ、前記素子上微細端子群上の突出接点を
    前記凹部中に充填した金属ペースト面に合わせて圧着
    し、前記金属ペーストを前記微細端子電極群上の突出接
    点に転写する工程よりなることを特徴とする請求項１記
    載の電気的接続接点の形成方法。
  3. 【請求項３】 微細端子電極群上に突出接点を有する素
    子の加熱温度が支持基材の表面に平滑に形成された金属
    ペースト中の樹脂の軟化点より高くかつ低融点合金また
    は金属の融点より低いことを特徴とする電気的接続接
    点。
  4. 【請求項４】 低融点合金または金属を主成分とする金
    属ペーストを支持基材の表面に平滑に形成する工程と、
    微細端子電極群上に突出接点が形成された素子の突出接
    点面を前記金属ペースト面に合わせて圧着し、前記金属
    ペーストを前記微細端子電極面上の突出接点に転写して
    突出電極を形成する工程と、前記微細端子電極面上に形
    成された突出電極を再溶融して他の基板上の電極群と接
    続する工程とよりなることを特徴とする実装基板の製造
    方法。
  5. 【請求項５】 微細端子電極群に突出接点を有する素子
    を加熱しつつ、前記素子上微細端子電極面を支持基材の
    表面に平滑に形成した金属ペーストに合わせて圧着し、
    前記金属ペーストを前記微細端子電極上の突出接点に転
    写して突出電極を形成する工程よりなることを特徴とす
    る請求項４記載の実装基板の製造方法。
JP3175089A 1991-07-16 1991-07-16 電気的接続接点の形成方法および実装基板の製造方法 Pending JPH0521438A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3175089A JPH0521438A (ja) 1991-07-16 1991-07-16 電気的接続接点の形成方法および実装基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3175089A JPH0521438A (ja) 1991-07-16 1991-07-16 電気的接続接点の形成方法および実装基板の製造方法

Publications (1)

Publication Number Publication Date
JPH0521438A true JPH0521438A (ja) 1993-01-29

Family

ID=15990058

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3175089A Pending JPH0521438A (ja) 1991-07-16 1991-07-16 電気的接続接点の形成方法および実装基板の製造方法

Country Status (1)

Country Link
JP (1) JPH0521438A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003876A (ja) * 2009-06-22 2011-01-06 Korea Electronics Telecommun 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003876A (ja) * 2009-06-22 2011-01-06 Korea Electronics Telecommun 半導体パッケージの製造方法及びこれによって製造された半導体パッケージ

Similar Documents

Publication Publication Date Title
JPH04263433A (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH09246320A (ja) 半導体装置とその製造方法
JPH0432541B2 (ja)
JP2643613B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JP2650499B2 (ja) 電気的接続接点の形成方法および電子部品の実装方法
JPH0523887A (ja) 金属ボールの形成方法
JPS63275127A (ja) 半導体チップの実装体
JPS63122133A (ja) 半導体チツプの電気的接続方法
JPH0521438A (ja) 電気的接続接点の形成方法および実装基板の製造方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JP2541284B2 (ja) 半導体チップの実装方法
JPH04342139A (ja) 電気的接続接点の形成方法および実装基板の製造方法
JP2511909B2 (ja) 電気的接続材料のマイクロ形成方法
JPH05166879A (ja) Ｉｃ実装方法
JPS63122135A (ja) 半導体チツプの電気的接続方法
JPS63168028A (ja) 微細接続構造
JPH05235103A (ja) Ｉｃ実装方法
JPS594196A (ja) 半導体部品実装用半田バンプの形成方法
JPH0778847A (ja) 半導体チップの実装方法
JP3895020B2 (ja) 導電性バンプの形成方法
JPH05136201A (ja) 半導体装置用電極と実装体
JP3202138B2 (ja) バンプ電極の形成方法
JPH05136143A (ja) 半導体素子及びその製造方法
JP2633745B2 (ja) 半導体装置の実装体
JPH08115946A (ja) フリップチップ実装方法