JP2012190938A - Ｉｇｂｔ - Google Patents

Ｉｇｂｔ Download PDF

Info

Publication number
JP2012190938A
JP2012190938A JP2011052100A JP2011052100A JP2012190938A JP 2012190938 A JP2012190938 A JP 2012190938A JP 2011052100 A JP2011052100 A JP 2011052100A JP 2011052100 A JP2011052100 A JP 2011052100A JP 2012190938 A JP2012190938 A JP 2012190938A
Authority
JP
Japan
Prior art keywords
region
trench
emitter
contact
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011052100A
Other languages
English (en)
Other versions
JP5568036B2 (ja
Inventor
Jun Saito
順 斎藤
Satoru Machida
悟 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Toyota Central R&D Labs Inc
Original Assignee
Toyota Motor Corp
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp, Toyota Central R&D Labs Inc filed Critical Toyota Motor Corp
Priority to JP2011052100A priority Critical patent/JP5568036B2/ja
Priority to CN201280011777.7A priority patent/CN103403872B/zh
Priority to EP12712728.0A priority patent/EP2684216B1/en
Priority to PCT/IB2012/000418 priority patent/WO2012120359A2/en
Priority to US14/002,752 priority patent/US9425271B2/en
Publication of JP2012190938A publication Critical patent/JP2012190938A/ja
Application granted granted Critical
Publication of JP5568036B2 publication Critical patent/JP5568036B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】 メサ幅を減少させる技術とは異なる構成によりＩＧＢＴのオン抵抗を低下させることができる技術を提供する。
【解決手段】 ＩＧＢＴであって、半導体基板の上面に折れ曲がった形状に伸びているトレンチが形成されている。トレンチの内面は絶縁膜に覆われている。ゲート電極はトレンチの内部に配置されている。エミッタ電極は、半導体基板の上面に形成されている。コレクタ電極は、半導体基板の下面に形成されている。半導体基板の内部に、ｎ型半導体により構成されており、前記絶縁膜に接しており、エミッタ電極に対してオーミック接続されているエミッタ領域と、ｐ型半導体により構成されており、エミッタ領域の下側で前記絶縁膜に接しており、トレンチの内側コーナー部の前記絶縁膜に接しており、エミッタ電極に対してオーミック接続されているボディ領域と、ドリフト領域と、コレクタ領域が形成されている。
【選択図】図１

Description

本発明は、ＩＧＢＴに関する。
特許文献１には、トレンチ内に形成されたゲート電極を有するＩＧＢＴが開示されている。このＩＧＢＴでは、各ゲート電極が、ストライプ状に伸びている。すなわち、各ゲート電極が、互いに平行に直線状に伸びている。
特開２０１０−１１４１３６
ＩＧＢＴで生じる損失を低減するために、ＩＧＢＴのオン抵抗を低下させることが望まれている。特許文献１のようにストライプ状に伸びるゲート電極を有するＩＧＢＴでは、メサ幅（隣り合うゲート電極の間の間隔）を小さくすると、オン抵抗を下げることができる。しかしながら、メサ幅を小さくするには、微細な加工が可能な製造プロセスが必要となり、ＩＧＢＴの製造コストが増大してしまう。
したがって、本明細書では、上述したメサ幅を減少させる技術とは異なる構成によって、ＩＧＢＴのオン抵抗を低下させることができる技術を提供する。
本明細書が開示するＩＧＢＴは、半導体基板と、エミッタ電極と、コレクタ電極と、ゲート電極を有している。半導体基板の上面には、当該上面を平面視したときに折れ曲がった形状に伸びているトレンチが形成されている。トレンチの内面は、絶縁膜に覆われている。ゲート電極は、トレンチの内部に配置されている。エミッタ電極は、半導体基板の上面に形成されている。コレクタ電極は、半導体基板の下面に形成されている。半導体基板の内部には、エミッタ領域と、ボディ領域と、ドリフト領域と、コレクタ領域が形成されている。エミッタ領域は、ｎ型半導体により構成されており、前記絶縁膜と接しており、エミッタ電極に対してオーミック接続されている。ボディ領域は、ｐ型半導体により構成されており、エミッタ領域に隣接する位置で前記絶縁膜と接しているとともにトレンチの内側コーナー部で前記絶縁膜と接しており、エミッタ電極に対してオーミック接続されている。ドリフト領域は、ｎ型半導体により構成されており、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されており、トレンチの下端部の前記絶縁膜と接している。コレクタ領域は、ｐ型半導体により構成されており、ドリフト領域の下側に形成されており、ドリフト領域によってボディ領域から分離されており、コレクタ電極に対してオーミック接続されている。
なお、エミッタ領域は、何れの位置で絶縁膜と接していてもよい。例えば、エミッタ領域は、トレンチの内側コーナー部で絶縁膜と接していてもよいし、それ以外の位置で絶縁膜と接していてもよい。また、ボディ領域は、エミッタ領域に隣接する位置で前記絶縁膜と接しているとともにトレンチの内側コーナー部で前記絶縁膜と接していれば、その他の位置で絶縁膜と接していてもよく、接していなくてもよい。また、上記の「トレンチの内側コーナー部」とは、トレンチが折れ曲がっている部分（すなわち、コーナー）の内側の部分を意味する。また、「上面を平面視したときに折れ曲がった形状に伸びているトレンチ」には、三差路状や四差路状に交差しているトレンチも含まれる。交差するトレンチは、折れ曲がった形状に伸びるトレンチを組み合わせたものとみなすことができる。
このＩＧＢＴをオンさせると、絶縁膜と接している範囲のボディ領域にチャネルが形成され、チャネルを通ってエミッタ領域からドリフト領域に電子が流れる。電子は、ドリフト領域を通過してコレクタ領域へ流れる。これと同時に、コレクタ領域からドリフト領域にホールが流入し、ドリフト領域の電気抵抗が低下する。ドリフト領域内のホールは、ボディ領域へ向かって流れる。このとき、ゲート電極の下方のドリフト領域に存在するホールは、ゲート電極を迂回するように流れるので、ゲート電極の下端部の側面近傍のドリフト領域ではホールの濃度が高くなる。特に、トレンチの内側コーナー部の近傍のドリフト領域では、ゲート電極を迂回するホールが集中する。このため、内側コーナー部近傍のドリフト領域では、ホールの濃度が極めて高くなり、電気抵抗が極めて低くなる。このＩＧＢＴでは、トレンチの内側コーナー部の絶縁膜に接するようにボディ領域が形成されている。すなわち、内側コーナー部の絶縁膜に接する位置にチャネルが形成される。この内側コーナー部のチャネルを通って、内側コーナー部近傍のドリフト領域（すなわち、上述した電気抵抗が極めて低い領域）に電子が流入する。このため、電子は、低損失でドリフト領域を通過することができる。したがって、このＩＧＢＴは、オン抵抗が低い。
上述したＩＧＢＴは、ボディ領域を上部ボディ領域と下部ボディ領域に分離している障壁領域をさらに有していることが好ましい。上部ボディ領域は、エミッタ領域に接していることが好ましい。障壁領域は、ｎ型半導体により構成されており、上部ボディ領域の下側に形成されていることが好ましい。下部ボディ領域は、障壁領域の下側に形成されていることが好ましい。
このような構成によれば、障壁領域によって、ホールがドリフト領域から上部ボディ領域に流れることが抑制される。したがって、ドリフト領域のホールの濃度をより上昇させることが可能であり、ＩＧＢＴのオン抵抗をさらに低下させることができる。
若しくは、上述したＩＧＢＴは、ボディ領域とドリフト領域の間に、高濃度ｎ型領域が形成されていてもよい。高濃度ｎ型領域は、ｎ型半導体により構成されており、ボディ領域と接しており、ボディ領域によってエミッタ領域から分離されており、ドリフト領域と接しており、ボディ領域をドリフト領域から分離しており、ドリフト領域よりも高いｎ型不純物濃度を有することが好ましい。
このような構成によれば、高濃度ｎ型領域によって、ホールがドリフト領域からボディ領域に流れることが抑制される。したがって、ドリフト領域のホールの濃度をより上昇させることが可能であり、ＩＧＢＴのオン抵抗をさらに低下させることができる。
上述した何れかのＩＧＢＴは、ボディ領域が、エミッタ電極に対してオーミック接続されている第１領域と、第１領域を介してエミッタ電極と導通している第２領域を有していることが好ましい。第１領域は、前記絶縁膜と接していないことが好ましい。第２領域は、前記絶縁膜と接していることが好ましい。エミッタ領域は、トレンチの内側コーナー部の前記絶縁膜と接していないことが好ましい。
仮に、エミッタ領域がトレンチの内側コーナー部の絶縁膜と接しているとすると、内側コーナー部近傍のエミッタ領域から第１領域までの距離が長くなり、そのエミッタ領域近傍の第２領域の電位が高くなり易い。このため、ホールが第２領域からエミッタ領域内に流入し、ＩＧＢＴがラッチアップするおそれがある。上述した構成のように、エミッタ領域がトレンチの内側コーナー部の絶縁膜と接しないように形成されていると、エミッタ領域近傍の第２領域の電位が上がり難いので、ラッチアップが起こり難くなる。
上述した何れかのＩＧＢＴは、半導体基板の上面を平面視したときにトレンチで仕切られた四角形の領域が形成されており、四角形の領域内にエミッタ領域とボディ領域が形成されており、半導体基板を平面視したときに、四角形の領域内において、エミッタ領域が前記絶縁膜と接している境界線の総距離が、ボディ領域が前記絶縁膜と接している境界線の総距離より短いことが好ましい。
このように、エミッタ領域が絶縁膜と接している境界線の総距離を短くすることで、チャネルを流れる電流密度を上昇させることができる。このため、ＩＧＢＴの飽和電流が低くなり、ＩＧＢＴに過電圧が印加されたときにＩＧＢＴに高い電流が流れることを抑制することができる。
また、上述した何れかのＩＧＢＴは、半導体基板の上面を平面視したときにトレンチで仕切られた四角形の領域が形成されており、四角形の領域内にエミッタ領域とボディ領域が形成されており、四角形の領域のアスペクト比が０．４〜２．５の範囲内であることが好ましい。
アスペクト比が上記の範囲内であれば、ＩＧＢＴのオン抵抗を効果的に低下させることができる。
ＩＧＢＴ１０の上面図。 図１のＩＩ−ＩＩ線におけるＩＧＢＴ１０の縦断面図。 図１のＩＩＩ−ＩＩＩ線におけるＩＧＢＴ１０の縦断面図。 図１に示すセルの１つを拡大した平面図。 図１に示すセルの１つを拡大した平面図。 ＩＧＢＴ１０、１００、２００のオン抵抗を比較するグラフ。 第１変形例のＩＧＢＴの図４に対応する平面図。 第２変形例のＩＧＢＴの図４に対応する平面図。 図８のＩＸ−ＩＸ線におけるＩＧＢＴの断面図。 アスペクト比とオン抵抗の関係を示すグラフ。 第３変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第４変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第５変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第６変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第７変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第８変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第９変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第１０変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第１１変形例のＩＧＢＴのトレンチ７０の配置を示す平面図。 第１２変形例のＩＧＢＴの図２に対応する断面図。
図１〜３に示すように、ＩＧＢＴ１０は、半導体基板２０と、エミッタ電極５０と、コレクタ電極６０を有している。図２、３に示すように、エミッタ電極５０は半導体基板２０の上面２０ａの略全体に形成されており、コレクタ電極６０は半導体基板２０の下面２０ｂの略全体に形成されている。なお、図１では、半導体基板２０の内部の各領域の配置を図示するために、エミッタ電極５０等の半導体基板２０の上面２０ａより上側の構造の図示を省略している。
半導体基板２０の上面２０ａには、トレンチ７０ａ及び７０ｂ（以下、これらをまとめてトレンチ７０という場合がある）が形成されている。図２、３に示すように、トレンチ７０は、深さ方向においては、半導体基板２０の上面２０ａに対して略垂直に（すなわち、各図のＺ方向に）伸びている。図１に示すように、トレンチ７０ａは、半導体基板２０の上面２０ａを平面視したときに、Ｘ方向に直線状に伸びている。また、トレンチ７０ｂは、半導体基板２０の上面２０ａを平面視したときに、Ｙ方向に直線状に伸びている。なお、Ｘ方向はＹ方向に対して直交する方向である。トレンチ７０ａとトレンチ７０ｂは、三差路状に交差するように形成されている。トレンチ７０ａ及び７０ｂによって、半導体基板２０の上面２０ａが、四角形の領域に仕切られている。以下では、トレンチ７０によって仕切られた領域を、セル１２と呼ぶ。各セル１２は、正方形の領域である。各セル１２は、Ｘ方向においては直線状に配列されており、Ｙ方向においては半セル分だけＸ方向に位置をずらした状態で配列されている。上述したトレンチ７０ａとトレンチ７０ｂが三差路状に交差している部分は、トレンチ７０が折れ曲がって伸びているものとみることができる。例えば、図１のトレンチ７０ａ−１とトレンチ７０ｂ−１を連続した１つのトレンチとみると、このトレンチは９０度に折れ曲がって伸びているといえる。この場合、このトレンチのコーナーの内側の部分（以下、内側コーナー部という）は図１の参照番号７２−１に示す部分である。また、図１のトレンチ７０ａ−２とトレンチ７０ｂ−１を連続した１つのトレンチとみると、このトレンチも９０度に折れ曲がって伸びているといえる。この場合、このトレンチの内側コーナー部は図１の参照番号７２−２に示す部分である。このように、トレンチ７０ａとトレンチ７０ｂの交差部分はトレンチ７０が折れ曲がって伸びている部分とみなすことができ、各交差部分はそれぞれ内側コーナー部７２を有している。したがって、１つのセルは、４つの内側コーナー部７２を有している。
トレンチ７０の内面（すなわち、底面と内壁面）は、絶縁膜７６に覆われている。トレンチ７０内には、ゲート電極８０が形成されている。ゲート電極８０は、トレンチ７０内に隙間無く充填されている。ゲート電極８０は、絶縁膜７６を介して半導体基板２０の内部の半導体層に対向している。ゲート電極８０は、絶縁膜７６によって半導体基板２０の内部の半導体層から絶縁されている。また、図２、３に示すように、ゲート電極８０の上面は絶縁膜７８に覆われており、その絶縁膜７８を覆うようにエミッタ電極５０が形成されている。絶縁膜７８によって、ゲート電極８０はエミッタ電極５０から絶縁されている。なお、ゲート電極８０は、図示しない位置でパッドに接続されており、そのパッドを通じてゲート電極８０の電位を制御することができる。
次に、各セル１２内の半導体基板２０内の半導体層の構造について説明する。なお、各セル１２の構造は互いに等しいので、以下では、１つのセル１２の構造について説明する。図４は、１つのセル１２の拡大視した平面図を示している。図２〜４に示すように、半導体基板２０の内部には、エミッタ領域２２と、上部ボディ領域２４と、障壁領域３０と、下部ボディ領域３２と、ドリフト領域３４と、コレクタ領域３６が形成されている。上部ボディ領域２４は、ボディコンタクト領域２６と、低濃度ボディ領域２８を有している。
ボディコンタクト領域２６は、ｐ型不純物濃度が高いｐ型半導体により構成されている。ボディコンタクト領域２６は、半導体基板２０の上面２０ａを含む上面２０ａ近傍の領域（以下、上面２０ａ側の表層領域という）に形成されている。ボディコンタクト領域２６は、セル１２の略中央に形成されている。ボディコンタクト領域２６は、絶縁膜７６と接触していない。ボディコンタクト領域２６は、エミッタ電極５０に対してオーミック接続されている。
エミッタ領域２２は、ｎ型不純物濃度が高いｎ型半導体により構成されている。１つのセル１２の中に４つのエミッタ領域２２が形成されている。各エミッタ領域２２は、半導体基板２０ａの上面２０ａ側の表層領域に形成されている。各エミッタ領域２２は、ボディコンタクト領域２６の周囲に形成されており、ボディコンタクト領域２６と接している。各エミッタ領域２２は、セル１２の角部（内側コーナー部７２近傍の領域）を避けるように形成されている。各エミッタ領域２２は、絶縁膜７６の直線状に伸びている部分と接している。各エミッタ領域２２は、エミッタ電極５０に対してオーミック接続されている。
低濃度ボディ領域２８は、ボディコンタクト領域２６よりもｐ型不純物濃度が低いｐ型半導体により構成されている。低濃度ボディ領域２８は、セル１２の角部の上面２０ａ側の表層領域に形成されている。すなわち、低濃度ボディ領域２８は、エミッタ領域２２及びボディコンタクト領域２６が形成されていない範囲の上面２０ａ側の表層領域に形成されている。さらに、低濃度ボディ領域２８は、エミッタ領域２２及びボディコンタクト領域２６よりも下側の深さにおいて、セル１２の横方向（すなわち、Ｘ方向とＹ方向）の全域に亘って形成されている。図３に示すように、表層領域の低濃度ボディ領域２８はエミッタ領域２２及びボディコンタクト領域２６の下側の深さの低濃度ボディ領域２８と繋がっている。低濃度ボディ領域２８は、エミッタ領域２２及びボディコンタクト領域２６と接している。低濃度ボディ領域２８は、エミッタ電極５０と接している。但し、低濃度ボディ領域２８のｎ型不純物濃度が低いので、低濃度ボディ領域２８はエミッタ電極５０に対してショットキー接続されている。低濃度ボディ領域２８は、ボディコンタクト領域２６を介してエミッタ電極５０と導通している。低濃度ボディ領域２８は、絶縁膜７６と接している。特に、図３、４に示すように、低濃度ボディ領域２８は、内側コーナー部７２に存在する絶縁膜７６と接している。
障壁領域３０は、ｎ型不純物濃度が低いｎ型半導体により構成されている。障壁領域３０は、低濃度ボディ領域２８の下側の深さにおいて、セル１２の横方向の全域に亘って形成されている。障壁領域３０は、低濃度ボディ領域２８と接している。障壁領域３０は、低濃度ボディ領域２８によって、エミッタ領域２２及びボディコンタクト領域２６から分離されている。障壁領域３０は、絶縁膜７６と接している。
下部ボディ領域３２は、ボディコンタクト領域２６よりもｐ型不純物濃度が低いｐ型半導体により構成されている。下部ボディ領域３２は、障壁領域３０の下側の深さにおいて、セル１２の横方向の全域に亘って形成されている。下部ボディ領域３２は、障壁領域３０と接している。下部ボディ領域３２は、障壁領域３０によって、低濃度ボディ領域２８から分離されている。下部ボディ領域３２は、絶縁膜７６と接している。
ドリフト領域３４は、ｎ型不純物濃度が低いｎ型半導体により構成されている。ドリフト領域３４は、下部ボディ領域３２の下側の深さにおいて、半導体基板２０の横方向の全域に亘って形成されている。ドリフト領域３４は、下部ボディ領域３２と接している。ドリフト領域３４は、下部ボディ領域３２によって、障壁領域３０から分離されている。トレンチ７０の下端部は、ドリフト領域３４まで達している。ドリフト領域３４は、トレンチ７０の下端部の絶縁膜７６と接している。
コレクタ領域３６は、ｐ型不純物濃度が高いｐ型半導体により構成されている。コレクタ領域３６は、半導体基板２０の下面２０ｂを含む下面２０ｂ近傍の領域（以下、下面２０ｂ側の表層領域という）において、半導体基板２０の横方向の全域に亘って形成されている。コレクタ領域３６は、コレクタ電極６０に対してオーミック接続されている。コレクタ領域３６は、ドリフト領域３４と接している。コレクタ領域３６は、ドリフト領域３４によって下部ボディ領域３２から分離されている。
図４の距離Ｌａ１〜Ｌａ４は、上面２０ａ側の表層領域内の４つの低濃度ボディ領域２８が絶縁膜７６と接している境界線の、上面１２ａを平面視したときに計測される距離を示している。図３の距離Ｌｂ1〜Ｌｂ４は、４つのエミッタ領域２２が絶縁膜７６と接している境界線の、上面１２ａを平面視したときに計測される距離を示している。距離Ｌｂ１〜Ｌｂ４の総和Ｌｂは、距離Ｌａ１〜Ｌａ４の総和Ｌａよりも小さい。
次に、ＩＧＢＴ１０の動作について説明する。ＩＧＢＴ１０をオンさせる際には、コレクタ電極６０とエミッタ電極５０の間にコレクタ電極６０がプラスとなる電圧を印加した状態で、ゲート電極８０に閾値以上の電圧を印加する。すると、絶縁膜７６に接している範囲の上部ボディ領域２４と下部ボディ領域３２がｎ型に反転し、チャネルが形成される。例えば、図２に示す断面においては、Ｙ方向に伸びるトレンチ７０ｂの絶縁膜７６に接する範囲の上部ボディ領域２４と下部ボディ領域３２にチャネルが形成される。また、図１に示すように、図３の断面は、Ｘ方向に伸びるトレンチ７０ａの絶縁膜７６近傍の半導体層の断面である。したがって、図３の断面に現れている上部ボディ領域２４と下部ボディ領域３２の全体に、Ｘ方向に伸びるゲート電極８０によってチャネルが形成される。チャネルが形成されると、電子が、エミッタ電極５０から、エミッタ領域２２とチャネルを通ってドリフト領域３４に流入する。これと同時に、ホールが、コレクタ電極６０から、コレクタ領域３６を通ってドリフト領域３４に流入する。すると、ドリフト領域３４の電気抵抗が伝導度変調現象によって低下する。ドリフト領域３４に流入した電子は、ドリフト領域３４とコレクタ領域３６を通過して、コレクタ電極６０へと流れる。このようにして、電子がエミッタ電極５０からコレクタ電極６０に流れることで、ＩＧＢＴに電流が流れる。
また、ドリフト領域３４に流入したホールは、図２、図３の矢印１００に示すように、下部ボディ領域３２と障壁領域３０を通過して上部ボディ領域２４へ流れ、その後、ボディコンタクト領域２６からエミッタ電極５０へ流れる。このとき、障壁領域３０がホールの流れを遮る障壁となる。したがって、ホールが上部ボディ領域２４へ流れることが抑制される。これによって、ドリフト領域３４内のホールの濃度が上昇するので、ドリフト領域３４の電気抵抗がより低減される。
また、ゲート電極８０にはプラスの電位が印加されているので、ゲート電極８０の下方のドリフト領域３４内のホールは、図２、３の矢印１０２に示すように、ゲート電極８０を避けるように流れる。このホールの流れを、ＸＹ方向において図示すると、図５の矢印１０４に示す流れとなる。図５から明らかなように、トレンチ７０の内側コーナー部７２では、Ｘ方向に伸びるトレンチ７０ａ内のゲート電極８０を避けるホールの流れと、Ｙ方向に伸びるトレンチ７０ｂ内のゲート電極８０を避けるホールの流れとが合流する。したがって、内側コーナー部７２近傍のドリフト領域３４（図３の領域３８）では、ホールの濃度が極めて高くなり、電気抵抗が極めて低くなる。また、上述したように、内側コーナー部７２の絶縁膜７６に接する上部ボディ領域２４と下部ボディ領域３２には、チャネルが形成されている。したがって、図３の矢印１１０に示すように、多くの電子が、内側コーナー部７２近傍のチャネルを通って内側コーナー部７２近傍のドリフト領域３４である領域３８に流入する。領域３８の電気抵抗が極めて低いので、電子は、ドリフト領域３４でほとんど損失を生じさせることなくコレクタ電極６０へ流れる。
以上に説明したように、ＩＧＢＴ１０では、トレンチ７０が折れ曲がった形状に形成されている。また、上部ボディ領域２４と下部ボディ領域３２では、内側コーナー部７２の絶縁膜７６に接する範囲にチャネルが形成され、その内側コーナー部７２のチャネルからドリフト領域３４に電子が流入するようになっている。一方、内側コーナー部７２近傍のドリフト領域３４（すなわち、領域３８）には、ホールが集中する。さらに、障壁領域３０によってドリフト領域３４にホールを蓄積する効果も得られる。これによって、ＩＧＢＴ１０のオン抵抗が低減されている。なお、障壁領域３０によってドリフト領域３４へホールを蓄積させる構造と、内側コーナー部７２近傍のドリフト領域３４にホールを集中させる構造は、何れか一方のみを採用してもＩＧＢＴ１０のオン抵抗を低減させることができる。しかしながら、これらの両方を採用することが好ましい。図６は、従来のストライプ状のゲート電極を有するＩＧＢＴ２００と、実施例のＩＧＢＴ１０から障壁領域３０を取り除いた構造を有するＩＧＢＴ１００と、実施例のＩＧＢＴ１０のそれぞれのオン抵抗を評価するシミュレーションを行った結果を示すグラフである。横軸はメサ幅を示しており、縦軸がオン抵抗を示している。図示するように、何れのＩＧＢＴでも、メサ幅が小さくなるほど、オン抵抗は減少する。また、図６から明らかなように、従来のＩＧＢＴ２００ではメサ幅を極めて小さくしなければオン抵抗を減少させることができないのに対し、ＩＧＢＴ１０及びＩＧＢＴ１００ではメサ幅をそれほど小さくしなくてもオン抵抗を減少させることができる。このシミュレーションでは、ＩＧＢＴ１００ではメサ幅を従来のＩＧＢＴ２００の約５倍としたときでもＩＧＢＴ２００と同等のオン抵抗が得られ、ＩＧＢＴ１０ではメサ幅を従来のＩＧＢＴ２００の約２５倍としたときでもＩＧＢＴ２００と同等のオン抵抗が得られた。このように、実施例の構成によれば、微細加工を行うことなく、ＩＧＢＴのオン抵抗を低減させることができる。
また、上述したように、実施例の技術は、メサ幅を小さくすることなく、ＩＧＢＴのオン抵抗を低減させることができる。これによって、ＩＧＢＴの飽和電流（ＩＧＢＴのコレクタ−エミッタ間電圧が過大となったときに流れるコレクタ電流）の上昇を抑制することができる。すなわち、メサ幅を小さくしてオン抵抗を低減させる手法では、メサ幅を小さくすることでチャネル密度（基板表面の単位面積あたりに存在するチャネルの面積）が増加する。このため、ＩＧＢＴがオンしているときにチャネルからドリフト領域に多量の電子が供給され、これに応じてコレクタ領域からドリフト領域に供給されるホールも増える。その結果、過電圧が印加されたときに大電流が流れ易くなり、飽和電流は高くなる。一方、実施例の技術では、メサ幅を小さくすることなくＩＧＢＴのオン抵抗を低減させることができるので、ＩＧＢＴの飽和電流が上昇することを抑制することができる。特に実施例のＩＧＢＴ１０では、上述したように、距離Ｌｂ１〜Ｌｂ４の総和Ｌｂが、距離Ｌａ１〜Ｌａ４の総和Ｌａよりも小さい。距離Ｌｂ１〜Ｌｂ４に示す領域（エミッタ領域２２からチャネルに電子が流入する領域）は、チャネルの幅が最も小さい。このため、総和Ｌｂが小さくなっていることで、実質的なチャネル密度が低くなり、飽和電流をより低減させることができる。
なお、実施例の技術によれば、メサ幅を小さくすることなくオン抵抗を低減させることができるが、本技術はメサ幅を小さくすること自体を否定する技術ではない。本技術とメサ幅を小さくする技術の両方を採用することで、ＩＧＢＴのオン抵抗をより低くすることができる。すなわち、本技術とメサ幅を小さくする技術を組み合わせて用いることもできる。
また、実施例のＩＧＢＴ１０では、１つのセル１２の中に４つのエミッタ領域２２が形成されていたが、エミッタ領域２２の数が４つより少なくてもよい。例えば、図７に示すように、セル１２内のエミッタ領域２２が２つであってもよい。このようにエミッタ領域２２を構成すると、上述した距離の総和Ｌｂがより短くなるので、飽和電流をより低くすることができる。
また、上述した実施例では、セル１２の角部の表層領域に低濃度ボディ領域２８が形成されていたが、図８に示すように、セル１２の角部の表層領域にエミッタ領域２２が形成されていてもよい。但し、セル１２の角部の表層領域にエミッタ領域２２が形成されていると、以下の問題が生じる場合がある。図９は、図８のＩＸ−ＩＸ線における断面を示しており、図９の矢印１２０は、エミッタ領域２２の下側の低濃度ボディ領域２８内のホールがボディコンタクト領域２６まで流れる際の経路を示している。セル１２の角部の表層領域にエミッタ領域２２が形成されていると、エミッタ領域２２の端からボディコンタクト領域２６に向かう方向（図８のＩＸ−ＩＸ線で示す方向）がセル１２の対角方向に伸びることになるので、エミッタ領域２２の端からボディコンタクト領域２６までの距離が長くなる。したがって、図９の矢印１２０に示すホールの移動経路も長くなる。この移動経路が長くなると、低濃度ボディ領域２８の電気抵抗によって、エミッタ領域２２の下の低濃度ボディ領域２８の電位が高くなる。この電位が高くなり過ぎると、図９の矢印１２２に示すように、ホールがエミッタ領域２２に流入し、ＩＧＢＴがラッチアップする。実施例１のＩＧＢＴ１０のように、セル１２の角部の表層領域に低濃度ボディ領域２８を形成しておき、エミッタ領域２２をボディコンタクト領域２６により近い領域内に形成しておくことで、ＩＧＢＴのラッチアップが生じ難くなる。
また、実施例のＩＧＢＴ１０では、セルの形状が正方形であった。しかしながら、セルの形状は、長方形であってもよい。図１０は、セルのアスペクト比（セルのＸ方向の長さと、セルのＹ方向の長さの比）と、ＩＧＢＴのオン抵抗との関係を示している。図１０に示すように、アスペクト比が１（すなわち、セルが正方形）の場合にオン抵抗が最小となる。また、アスペクト比が０．４〜２．５の範囲で、ＩＧＢＴのオン抵抗をより効果的に低減できることが分かった。
また、図１１〜１９は、変形例のＩＧＢＴにおけるトレンチ７０の配置（半導体基板の上面を平面視したときの配置）を示している。なお、図１１〜１９では、図の見易さを考慮してトレンチ７０をハッチングで示している。なお、図１１〜１９では、トレンチ７０内及び半導体層内の構造の図示を省略しているが、トレンチ７０内にはゲート電極、絶縁膜が形成されており、半導体層内にはＩＧＢＴの各領域が形成されている。図１１〜１９の配置でも、トレンチ７０が折れ曲がっているので、その内側コーナー部近傍でドリフト領域の電気抵抗が低くなり、ＩＧＢＴのオン抵抗を低減することができる。なお、図１１では、ゲート電極が四差路を形成しているが、このような構成を採用する場合には、ＩＧＢＴの製造工程でトレンチ７０内にゲート電極を埋め込む際にトレンチ７０の交差箇所で巣（電極材料が存在しない空間）が形成されやすい。したがって、三差路の方が好ましい。また、図１３はセルを三角形とした例を示しており、図１４はセルを六角形とした例を示している。また、図１５〜図１７は、セルを構成しない（トレンチ７０で囲まれた領域が存在しない）場合の例を示している。また、図１８及び１９は、ダミートレンチ電極９８を有している例を示している。ダミートレンチ電極９８は、ゲート電極と同様にしてトレンチ７０内に形成されているが、外部に接続されていない電極である。すなわち、ダミートレンチ電極９８の電位はフローティングしている。ダミートレンチ電極９８は、ＩＧＢＴのオフ時における半導体層の電位分布を制御するための電極である。図１１〜１９に示すようにトレンチ７０が配置されている場合でも、トレンチ７０の内側コーナー部によって、ＩＧＢＴのオン抵抗を低減させることができる。
また、上述した実施例のＩＧＢＴ１０では、障壁領域３０が形成されており、これによってドリフト領域３４にキャリアを蓄積した。しかしながら、図２０に示すように、ドリフト領域３４とボディ領域２４の間に、ドリフト領域３４よりもｎ型不純物濃度が高い高濃度ｎ型領域４２が形成されていてもよい。この構成では、高濃度ｎ型領域４２が、ドリフト領域３４からボディ領域２４にホールが流れる際に障壁となる。したがって、この構成でも、ドリフト領域３４にホールを蓄積させて、ドリフト領域３４のオン抵抗を低減させることができる。また、内側コーナー部７２を有する構成で十分にオン抵抗を低減させることができる場合には、障壁領域３０や高濃度ｎ型領域４２を形成しなくてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
１０：ＩＧＢＴ
１２：セル
２０：半導体基板
２０ａ：上面
２０ｂ：下面
２２：エミッタ領域
２４：上部ボディ領域
２６：ボディコンタクト領域
２８：低濃度ボディ領域
３０：障壁領域
３２：下部ボディ領域
３４：ドリフト領域
３６：コレクタ領域
３８：領域
４２：ｎ型領域
５０：エミッタ電極
６０：コレクタ電極
７０：トレンチ
７２：内側コーナー部
７６：絶縁膜
８０：ゲート電極
９８：ダミートレンチ電極

Claims (6)

  1. ＩＧＢＴであって、
    半導体基板と、エミッタ電極と、コレクタ電極と、ゲート電極を有しており、
    半導体基板の上面に、当該上面を平面視したときに折れ曲がった形状に伸びているトレンチが形成されており、
    トレンチの内面は、絶縁膜に覆われており、
    ゲート電極は、トレンチの内部に配置されており、
    エミッタ電極は、半導体基板の上面に形成されており、
    コレクタ電極は、半導体基板の下面に形成されており、
    半導体基板の内部に、
    ｎ型半導体により構成されており、前記絶縁膜に接しており、エミッタ電極に対してオーミック接続されているエミッタ領域と、
    ｐ型半導体により構成されており、エミッタ領域に隣接する位置で前記絶縁膜に接しているとともにトレンチの内側コーナー部で前記絶縁膜に接しており、エミッタ電極に対してオーミック接続されているボディ領域と、
    ｎ型半導体により構成されており、ボディ領域の下側に形成されており、ボディ領域によってエミッタ領域から分離されており、トレンチの下端部の前記絶縁膜に接しているドリフト領域と、
    ｐ型半導体により構成されており、ドリフト領域の下側に形成されており、ドリフト領域によってボディ領域から分離されており、コレクタ電極に対してオーミック接続されているコレクタ領域、
    が形成されている、
    ことを特徴とするＩＧＢＴ。
  2. ボディ領域を上部ボディ領域と下部ボディ領域に分離している障壁領域をさらに有しており、
    上部ボディ領域は、エミッタ領域に接しており、
    障壁領域は、ｎ型半導体により構成されており、上部ボディ領域の下側に形成されており、
    下部ボディ領域は、障壁領域の下側に形成されている、
    ことを特徴とする請求項１に記載のＩＧＢＴ。
  3. ボディ領域とドリフト領域の間に、高濃度ｎ型領域が形成されており、
    高濃度ｎ型領域は、ｎ型半導体により構成されており、ボディ領域に接しており、ボディ領域によってエミッタ領域から分離されており、ドリフト領域に接しており、ボディ領域をドリフト領域から分離しており、ドリフト領域よりも高いｎ型不純物濃度を有する、
    ことを特徴とする請求項１または２に記載のＩＧＢＴ。
  4. ボディ領域が、エミッタ電極に対してオーミック接続されている第１領域と、第１領域を介してエミッタ電極と導通している第２領域を有しており、
    第１領域が、前記絶縁膜と接しておらず、
    第２領域が、前記絶縁膜と接しており、
    エミッタ領域が、トレンチの内側コーナー部の前記絶縁膜と接していない、
    ことを特徴とする請求項１〜３の何れか一項に記載のＩＧＢＴ。
  5. 半導体基板の上面を平面視したときにトレンチによって仕切られた四角形の領域が形成されており、
    四角形の領域内にエミッタ領域とボディ領域が形成されており、
    半導体基板を平面視したときに、四角形の領域内において、エミッタ領域が前記絶縁膜と接している境界線の総距離が、ボディ領域が前記絶縁膜と接している境界線の総距離より短い、
    ことを特徴とする請求項１〜４の何れか一項に記載のＩＧＢＴ。
  6. 半導体基板の上面を平面視したときにトレンチによって仕切られた四角形の領域が形成されており、
    四角形の領域内にエミッタ領域とボディ領域が形成されており、
    四角形の領域のアスペクト比が０．４〜２．５の範囲内である、
    ことを特徴とする請求項１〜４の何れか一項に記載のＩＧＢＴ。
JP2011052100A 2011-03-09 2011-03-09 Ｉｇｂｔ Active JP5568036B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2011052100A JP5568036B2 (ja) 2011-03-09 2011-03-09 Ｉｇｂｔ
CN201280011777.7A CN103403872B (zh) 2011-03-09 2012-03-07 绝缘栅双极型晶体管
EP12712728.0A EP2684216B1 (en) 2011-03-09 2012-03-07 Insulated-gate bipolar transistor
PCT/IB2012/000418 WO2012120359A2 (en) 2011-03-09 2012-03-07 Insulated-gate bipolar transistor
US14/002,752 US9425271B2 (en) 2011-03-09 2012-03-07 Insulated-gate bipolar transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011052100A JP5568036B2 (ja) 2011-03-09 2011-03-09 Ｉｇｂｔ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013062296A Division JP2013150000A (ja) 2013-03-25 2013-03-25 Ｉｇｂｔ

Publications (2)

Publication Number Publication Date
JP2012190938A true JP2012190938A (ja) 2012-10-04
JP5568036B2 JP5568036B2 (ja) 2014-08-06

Family

ID=45932450

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011052100A Active JP5568036B2 (ja) 2011-03-09 2011-03-09 Ｉｇｂｔ

Country Status (5)

Country Link
US (1) US9425271B2 (ja)
EP (1) EP2684216B1 (ja)
JP (1) JP5568036B2 (ja)
CN (1) CN103403872B (ja)
WO (1) WO2012120359A2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014162498A1 (ja) * 2013-04-02 2014-10-09 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
WO2015182233A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置
JP2016219739A (ja) * 2015-05-26 2016-12-22 トヨタ自動車株式会社 半導体装置
JPWO2014174911A1 (ja) * 2013-04-23 2017-02-23 三菱電機株式会社 半導体装置
US9595603B2 (en) 2015-07-02 2017-03-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102016122600A1 (de) 2015-12-08 2017-06-08 Toyota Jidosha Kabushiki Kaisha Igbt
JPWO2017099096A1 (ja) * 2015-12-11 2018-03-29 富士電機株式会社 半導体装置
JP2019096732A (ja) * 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
US10741547B2 (en) 2016-10-17 2020-08-11 Fuji Electric Co., Ltd. Semiconductor device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) * 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
US9818743B2 (en) * 2013-06-21 2017-11-14 Infineon Technologies Americas Corp. Power semiconductor device with contiguous gate trenches and offset source trenches
CN103413825B (zh) * 2013-08-09 2016-05-11 上海北车永电电子科技有限公司 平面型绝缘栅双极型晶体管及其制造方法
JP6221922B2 (ja) 2014-04-25 2017-11-01 トヨタ自動車株式会社 半導体装置の製造方法
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
US10529839B2 (en) 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP2017037921A (ja) * 2015-08-07 2017-02-16 トヨタ自動車株式会社 Ｉｇｂｔ
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
JP6676947B2 (ja) 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP2017208506A (ja) * 2016-05-20 2017-11-24 東芝メモリ株式会社 半導体装置
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
CN109545847A (zh) * 2018-11-08 2019-03-29 国电南瑞科技股份有限公司 一种虚拟沟槽栅结构
GB2587646B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device with dual trench structure
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP2010114136A (ja) * 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
JP2010283128A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 電力用半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JP2894820B2 (ja) 1990-10-25 1999-05-24 株式会社東芝 半導体装置
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3471509B2 (ja) 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP3744175B2 (ja) * 1997-02-14 2006-02-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
EP1155458B1 (de) * 1998-12-18 2010-02-03 Infineon Technologies AG Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
JP2002158355A (ja) 2000-11-20 2002-05-31 Nec Kansai Ltd 半導体装置およびその製造方法
JP2002190595A (ja) * 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP2004055976A (ja) 2002-07-23 2004-02-19 Toyota Industries Corp トレンチ構造を有する半導体装置
JP4158453B2 (ja) * 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP4130356B2 (ja) 2002-12-20 2008-08-06 株式会社東芝 半導体装置
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2007266134A (ja) 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
WO2005109521A1 (ja) * 2004-05-12 2005-11-17 Kabushiki Kaisha Toyota Chuo Kenkyusho 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP2010114136A (ja) * 2008-11-04 2010-05-20 Toyota Central R&D Labs Inc バイポーラ型半導体装置
JP2010283128A (ja) * 2009-06-04 2010-12-16 Mitsubishi Electric Corp 電力用半導体装置

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150138317A (ko) * 2013-04-02 2015-12-09 도요타 지도샤（주） 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
US9318590B2 (en) 2013-04-02 2016-04-19 Toyota Jidosha Kabushiki Kaisha IGBT using trench gate electrode
JP5983864B2 (ja) * 2013-04-02 2016-09-06 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
KR101701667B1 (ko) 2013-04-02 2017-02-01 도요타 지도샤（주） 트렌치 게이트 전극을 이용하는 ｉｇｂｔ
WO2014162498A1 (ja) * 2013-04-02 2014-10-09 トヨタ自動車株式会社 トレンチゲート電極を利用するｉｇｂｔ
JPWO2014174911A1 (ja) * 2013-04-23 2017-02-23 三菱電機株式会社 半導体装置
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
US9761681B2 (en) 2014-05-26 2017-09-12 Toyota Jidosha Kabushiki Kaisha Semiconductor device
WO2015182233A1 (ja) * 2014-05-26 2015-12-03 トヨタ自動車株式会社 半導体装置
JP2016219739A (ja) * 2015-05-26 2016-12-22 トヨタ自動車株式会社 半導体装置
US9595603B2 (en) 2015-07-02 2017-03-14 Toyota Jidosha Kabushiki Kaisha Semiconductor device
DE102016122600A1 (de) 2015-12-08 2017-06-08 Toyota Jidosha Kabushiki Kaisha Igbt
US9691888B1 (en) 2015-12-08 2017-06-27 Toyota Jidosha Kabushiki Kaisha Igbt
JP2017107948A (ja) * 2015-12-08 2017-06-15 トヨタ自動車株式会社 Ｉｇｂｔ
DE102016122600B4 (de) 2015-12-08 2018-12-27 Toyota Jidosha Kabushiki Kaisha Igbt
JPWO2017099096A1 (ja) * 2015-12-11 2018-03-29 富士電機株式会社 半導体装置
US10818782B2 (en) 2015-12-11 2020-10-27 Fuji Electric Co., Ltd. Insulated-gate bipolar transistor (IGBT) including a branched gate trench
US10741547B2 (en) 2016-10-17 2020-08-11 Fuji Electric Co., Ltd. Semiconductor device
JP2019096732A (ja) * 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
JP7052315B2 (ja) 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP7139812B2 (ja) 2018-09-18 2022-09-21 株式会社デンソー 絶縁ゲートバイポーラトランジスタ

Also Published As

Publication number Publication date
US20140054645A1 (en) 2014-02-27
WO2012120359A2 (en) 2012-09-13
CN103403872B (zh) 2016-08-17
WO2012120359A3 (en) 2012-11-15
CN103403872A (zh) 2013-11-20
EP2684216A2 (en) 2014-01-15
EP2684216B1 (en) 2021-10-27
JP5568036B2 (ja) 2014-08-06
US9425271B2 (en) 2016-08-23

Similar Documents

Publication Publication Date Title
JP5568036B2 (ja) Ｉｇｂｔ
JP6003961B2 (ja) 半導体装置
JP6274154B2 (ja) 逆導通ｉｇｂｔ
US9379224B2 (en) Semiconductor device
JP5991020B2 (ja) 炭化珪素単結晶を主材料とする半導体装置
CN106972051B (zh) 绝缘栅双极性晶体管
JP2013150000A (ja) Ｉｇｂｔ
JP2015225976A (ja) 半導体装置
JP2011003609A (ja) 電力用半導体素子
JP5482701B2 (ja) 半導体素子
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2017098359A (ja) 逆導通ｉｇｂｔ
JP5605230B2 (ja) 半導体装置
WO2014125584A1 (ja) 半導体装置
JP2022108230A (ja) 半導体装置
JP2016096307A (ja) 半導体装置
JP5568904B2 (ja) 半導体装置
KR101127501B1 (ko) 트렌치 게이트 구조를 가지는 전력 반도체 소자
JP2017037921A (ja) Ｉｇｂｔ
JP7147510B2 (ja) スイッチング素子
JP6003672B2 (ja) 半導体装置
JP6852541B2 (ja) 半導体装置
JP2018046254A (ja) スイッチング素子
JP2024080143A (ja) スイッチング素子
JP2021103708A (ja) 絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140603

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140620

R151 Written notification of patent or utility model registration

Ref document number: 5568036

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250