CN103413825B - 平面型绝缘栅双极型晶体管及其制造方法 - Google Patents
平面型绝缘栅双极型晶体管及其制造方法 Download PDFInfo
- Publication number
- CN103413825B CN103413825B CN201310347729.1A CN201310347729A CN103413825B CN 103413825 B CN103413825 B CN 103413825B CN 201310347729 A CN201310347729 A CN 201310347729A CN 103413825 B CN103413825 B CN 103413825B
- Authority
- CN
- China
- Prior art keywords
- semiconductor type
- doped region
- type doped
- angular zone
- insulated gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体器件领域,公开了一种平面型绝缘栅双极型晶体管及其制造方法。本发明中,该平面型绝缘栅双极型晶体管包括至少一个单元,每个单元的正面具有至少三个角;每个单元包括位于第一半导体类型衬底中的第二半导体类型阱、第一半导体类型掺杂区和第二半导体类型掺杂区;第一半导体类型掺杂区和第二半导体类型掺杂区位于上述阱中,两者掺杂浓度比该阱的掺杂浓度高;每个单元中至少有一个角包含一个角区域,该角区域包含其角的顶点,且该角区域与第二半导体类型掺杂区具有重叠区域;第一半导体类型掺杂区不包含角区域。本发明能够有效器件单元所有角的位置发生的闩锁现象,从而大幅度的提升器件的安全工作区,改善器件的性能。
Description
技术领域
本发明涉及半导体器件领域,特别涉及一种平面型绝缘栅双极型晶体管技术。
背景技术
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,IGBT)是新型电力半导体器件具有代表性的平台器件,主要应用于新能源、机车牵引、智能电网、高压变频器等领域。通过电力半导体器件对电能进行变换及控制,节能效果可达10%-40%。在全球气候变暖的背景下,IGBT器件应用技术是被公认的实现全球能效和二氧化碳减排目标的最佳综合性方法之一。
常规的平面型IGBT器件单元的正面俯视图如图1所示,图中栅极和发射极通孔之间的区域中,实线箭头表示电子电流的通道,虚线箭头表示空穴电流的通道。沿图1中表示的A-A’位置剖出的平面型IGBT器件单元的剖面图如图2所示,其包含N型衬底1,栅极6,发射极5,P+集电极8(重掺杂P型离子的集电极),P型阱2,重掺杂的N型区3,提高栓锁(Latch-up)的重掺杂P型区4。
在IGBT器件工作时,电子电流和空穴电流的通道如图2所示。其中空穴电流流经重掺杂的N型区3下方,被发射极吸收。由于发射极和重掺杂的N型区3始终处于零电位,因此,空穴电流和重掺杂的N型区3下方P型区域(由P型阱2和重掺杂P型区4共同组成)掺杂电阻的存在,会导致图2所示区域3位置的N型区3和其下方的P型区域存在一个电位差。当空穴电流增加时,特别是IGBT器件关断时,该电位差可能会大于0.7V,导致P/N节开启,器件栓锁,从而热击穿,引起IGBT器件失效。
本发明的发明人发现,根据IGBT器件栓锁失效原理,从正面俯视图(图1)中可以看出,由于IGBT器件单元的四个角位置的空穴电流通道较长(比四个平行边),因此栓锁失效最容易发生。而且,虽然图2中的重掺杂P型区4在一定程度上可以缓解器件栓锁的发生,但是随着IGBT器件电流能力需求的增大,其帮助作用越来越小。IGBT器件的SOA越来越受限。
发明内容
本发明的目的在于提供一种平面型绝缘栅双极型晶体管及其制造方法,能够有效抑制平面型绝缘栅双极型晶体管单元所有角的位置发生的闩锁现象,从而大幅度的提升器件的安全工作区,改善器件的性能。
为解决上述技术问题,本发明的实施方式公开了一种平面型绝缘栅双极型晶体管,包括至少一个单元,每个该单元的正面具有至少三个角;
每个该单元包括位于第一半导体类型衬底中的第二半导体类型阱、第一半导体类型掺杂区和第二半导体类型掺杂区;
该第一半导体类型掺杂区和该第二半导体类型掺杂区位于上述阱中,且该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高;
每个该单元中至少有一个上述角包含一个角区域,该角区域包含该角的顶点,且该角区域与上述第二半导体类型掺杂区具有重叠区域;
上述第一半导体类型掺杂区不包含该角区域。
本发明的实施方式还公开了一种平面型绝缘栅双极型晶体管的制造方法,平面型绝缘栅双极型晶体管包括至少一个单元,每个该单元的正面具有至少三个角,每个该单元的制作方法包括以下步骤:
提供第一类型半导体衬底;
生成位于该衬底中的第二半导体类型阱;
生成第一半导体类型掺杂区和第二半导体类型掺杂区,其中,
该第一半导体类型掺杂区和该第二半导体类型掺杂区位于上述阱中,该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高,并且
每个单元中至少有一个上述角包含一个角区域,该角区域包含该角的顶点,且该角区域与上述第二半导体类型掺杂区具有重叠区域,并且
上述第一半导体类型掺杂区不包含该角区域。
本发明实施方式与现有技术相比,主要区别及其效果在于:
在平面型IGBT中,重掺杂的第一半导体类型掺杂区是IGBT的源端,对器件的开启电压、饱和电压都有影响,因此,是IGBT器件不可或缺的部分。但是,传统平面型IGBT单元的所有角位置的空穴电流通道较长(与边相比),在这些位置闩锁失效最容易发生。而在本发明中,在所有角的位置不进行重掺杂的第一半导体类型离子注入,制造工艺简单,容易实现并且成本不高,能够使所有角的表面没有第一半导体类型掺杂区域,进而使第一半导体类型掺杂区域下方的第二半导体类型掺杂区在器件单元的每个角的位置的体积增加,空穴电流通道的寄生电阻下降,空穴电流聚集缓解。因此,没有表面的第一半导体类型掺杂区域,平面型IGBT单元的所有角的位置无法发生闩锁现象,能够大幅度的提升器件的安全工作区,改善器件的性能。同时,由于重掺杂的第一半导体类型离子注入只在平面型IGBT角的位置不进行掺杂,其他部位仍有重掺杂的第一半导体类型掺杂区,因而其对器件的开启电压和饱和电压的作用不会受到影响。
进一步地,上述角区域与发射极连接,使得重掺杂的N型掺杂区在平面型IGBT单元的角位置中不掺杂的区域包括最长的电子电流或者空穴电流的通道,从而使重掺杂的P型掺杂区在角位置的空间最大,能更加有效的抑制角位置闩锁现象的发生。
附图说明
图1是现有技术中一种平面型IGBT器件单元的正面俯视图;
图2是现有技术中一种平面型IGBT器件单元的角剖面图;
图3是本发明第二实施方式中一种平面型IGBT器件单元的正面俯视图;
图4是本发明第二实施方式中一种平面型IGBT器件单元的角剖面图;
图5是本发明第三实施方式中一种平面型IGBT的制造方法的流程示意图。
具体实施方式
在以下的叙述中,为了使读者更好地理解本申请而提出了许多技术细节。但是,本领域的普通技术人员可以理解,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的实施方式作进一步地详细描述。其中,类似参考数字标记除详细说明外在各种附图中指示类似部件
本发明第一实施方式涉及一种平面型IGBT。
具体地说,该平面型IGBT包括至少一个单元,每个该单元的正面具有至少三个角。
每个上述单元包括位于第一半导体类型衬底中的第二半导体类型阱、第一半导体类型掺杂区和第二半导体类型掺杂区。
该第一半导体类型掺杂区和该第二半导体类型掺杂区位于上述阱中,且该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高。
每个该单元中至少有一个上述角包含一个角区域,该角区域包含该角的顶点,且该角区域与上述第二半导体类型掺杂区具有重叠区域。
上述第一半导体类型掺杂区不包含该角区域。
在本实施方式中,每个上述单元还包括发射极、栅极和集电极。
在本实施方式中,上述角区域与发射极连接。
此外,可以理解,在本发明的其他实施方式中,角区域可以和发射极不连接。
角区域与发射极连接,使得重掺杂的N型掺杂区在平面型IGBT单元的角位置不掺杂的区域包含最长的电子电流或者空穴电流的通道,从而使重掺杂的P型掺杂区在角位置的空间最大,更加有效的抑制角位置闩锁现象的发生。
在本实施方式中,上述单元的正面为长方形。
此外,可以理解,在本发明的其他实施方式中,IGBT单元的正面可以为其他形状,比如为三角形、六角形、八角形等。
此外,可以理解,平面型IGBT的正面是指具有发射极的面。
在本实施方式中,优选地,第一半导体类型为N型。
此外,可以理解,在本发明的其他实施方式中,第一半导体类型也可以是P型。
图3是本实施方式中,优选地,一种正面为长方形,第一半导体类型为N型的IGBT单元的正面俯视图。
如图3所示,该长方形IGBT单元的四个角的方格区域是不进行重掺杂N型注入的区域,即在这个方格的区域,没有N型掺杂区(即第一半导体类型掺杂区)。图中栅极和发射极通孔之间的区域中,实线箭头表示电子电流的通道,虚线箭头表示空穴电流的通道
图4是沿图3中标出的B-B′位置剖出的,该平面型IGBT单元的角剖面图。
如图4所示,该正面为长方形的平面型IGBT单元包括:发射极5、栅极6、P型阱2、重掺杂的P型掺杂区4(即上述第二半导体类型掺杂区)、N型衬底1、以及P+集电极8。图中标出了空穴电流的通道。由于在四个角的位置没有进行重掺杂的N型注入,该正面为长方形的平面型IGBT单元在四个角的方格区域,没有电子电流产生,这四个角的闩锁效应被有效抑制。
在平面型IGBT中,重掺杂的第一半导体类型掺杂区是IGBT的源端,对器件的开启电压、饱和电压都有影响,因此,是IGBT器件不可或缺的部分。但是,传统平面型IGBT单元的所有角位置的空穴电流通道较长(与边相比),在这些位置闩锁失效最容易发生。而在本发明中,在所有角的位置不进行重掺杂的第一半导体类型离子注入,制造工艺简单,容易实现并且成本不高,能够使所有角的表面没有第一半导体类型掺杂区域,进而使第一半导体类型掺杂区域下方的第二半导体类型掺杂区在器件单元的每个角的位置的体积增加,空穴电流通道的寄生电阻下降,空穴电流聚集缓解。因此,没有表面的第一半导体类型掺杂区域,平面型IGBT单元的所有角的位置无法发生闩锁现象,能够大幅度的提升器件的安全工作区,改善器件的性能。同时,由于重掺杂的第一半导体类型离子注入只在平面型IGBT角的位置不进行掺杂,其他部位仍有重掺杂的第一半导体类型掺杂区,因而其对器件的开启电压和饱和电压的作用不会受到影响。
本发明第二实施方式涉及一种平面型绝缘栅双极型晶体管的制造方法。图5是该平面型绝缘栅双极型晶体管的制造方法的流程示意图。
具体地说,该平面型绝IGBT包括至少一个单元,每个该单元的正面具有至少三个角。每个该单元的制作方法如图5所示,包括以下步骤:
在步骤101中,提供第一类型半导体衬底。
在步骤102中,生成位于上述衬底中的第二半导体类型阱。
在步骤103中,生成第一半导体类型掺杂区和第二半导体类型掺杂区,其中,该第一半导体类型掺杂区和该第二半导体类型掺杂区位于上述阱中,该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高,并且每个该单元中至少有一个上述角包含一个角区域,该角区域包含该角的顶点,且该角区域与上述第二半导体类型掺杂区具有重叠区域,并且上述第一半导体类型掺杂区不包含该角区域。
本步骤还包括以下子步骤:
通过光罩图形变化和光刻工艺,在上述角区域不进行重掺杂的第一半导体类型离子注入。
在本步骤之后,还包括以下步骤:
生成发射极、栅极和集电极。
在本实施方式中,该平面型IGBT单元的正面为长方形,且第一半导体类型为N型。
此外,可以理解,在本发明的其他实施方式中,该平面型IGBT单元的正面可以为其他形状,如三角形、六角形、八角形等,而第一半导体类型可以为P型。
此后,结束本流程,
本实施方式是与第一实施方式相对应的方法实施方式,本实施方式可与第一实施方式互相配合实施。第一实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。相应地,本实施方式中提到的相关技术细节也可应用在第一实施方式中。
需要说明的是,在本专利的权利要求和说明书中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
虽然通过参照本发明的某些优选实施方式,已经对本发明进行了图示和描述,但本领域的普通技术人员应该明白,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。
Claims (10)
1.一种平面型绝缘栅双极型晶体管,其特征在于,包括至少一个单元,每个该单元的正面具有至少三个角;
每个所述单元包括位于第一半导体类型衬底中的第二半导体类型阱、第一半导体类型掺杂区和第二半导体类型掺杂区;
所述第一半导体类型掺杂区和所述第二半导体类型掺杂区位于所述阱中,且该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高;
每个所述单元中至少有一个所述角包含一个角区域,该角区域包含所述角的顶点,且该角区域与所述第二半导体类型掺杂区具有重叠区域,所述第二半导体类型掺杂区包含整个所述角区域;
所述第一半导体类型掺杂区不包含所述角区域。
2.根据权利要求1所述的平面型绝缘栅双极型晶体管,其特征在于,还包括发射极、栅极和集电极。
3.根据权利要求1所述的平面型绝缘栅双极型晶体管,其特征在于,所述角区域与发射极连接。
4.根据权利要求3所述的平面型绝缘栅双极型晶体管,其特征在于,所述单元的正面为长方形。
5.根据权利要求1至4中任一项所述的平面型绝缘栅双极型晶体管,其特征在于,所述第一半导体类型为N型。
6.一种平面型绝缘栅双极型晶体管的制造方法,其特征在于,所述平面型绝缘栅双极型晶体管包括至少一个单元,每个该单元的正面具有至少三个角,每个该单元的制作方法包括以下步骤:
提供第一类型半导体衬底;
生成位于所述衬底中的第二半导体类型阱;
生成第一半导体类型掺杂区和第二半导体类型掺杂区,其中,
所述第一半导体类型掺杂区和所述第二半导体类型掺杂区位于所述阱中,该第一半导体类型掺杂区和该第二半导体类型掺杂区的掺杂浓度比该阱的浓度高,并且
每个所述单元中至少有一个所述角包含一个角区域,该角区域包含所述角的顶点,且该角区域与所述第二半导体类型掺杂区具有重叠区域,所述第二半导体类型掺杂区包含整个所述角区域,并且
所述第一半导体类型掺杂区不包含该角区域。
7.根据权利要求6所述的平面型绝缘栅双极型晶体管的制造方法,其特征在于,还包括以下步骤:
生成发射极、栅极和集电极。
8.根据权利要求7所述的平面型绝缘栅双极型晶体管的制造方法,其特征在于,所述生成第一半导体类型掺杂区、第二半导体类型掺杂区和发射极的步骤,还包括以下子步骤:
通过光罩图形变化和光刻工艺,在所述角区域不进行重掺杂的第一半导体类型离子注入。
9.根据权利要求8所述的平面型绝缘栅双极型晶体管的制造方法,其特征在于,所述单元的正面为长方形。
10.根据权利要求6至9中任一项所述的平面型绝缘栅双极型晶体管的制造方法,其特征在于,所述第一半导体类型为N型。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310347729.1A CN103413825B (zh) | 2013-08-09 | 2013-08-09 | 平面型绝缘栅双极型晶体管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201310347729.1A CN103413825B (zh) | 2013-08-09 | 2013-08-09 | 平面型绝缘栅双极型晶体管及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103413825A CN103413825A (zh) | 2013-11-27 |
CN103413825B true CN103413825B (zh) | 2016-05-11 |
Family
ID=49606823
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201310347729.1A Expired - Fee Related CN103413825B (zh) | 2013-08-09 | 2013-08-09 | 平面型绝缘栅双极型晶体管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103413825B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110444594B (zh) * | 2019-08-02 | 2023-03-24 | 扬州国扬电子有限公司 | 一种低寄生电阻的栅控型功率器件及其制造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
CN1890813A (zh) * | 2003-12-24 | 2007-01-03 | 丰田自动车株式会社 | 沟槽栅极场效应器件 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004055976A (ja) * | 2002-07-23 | 2004-02-19 | Toyota Industries Corp | トレンチ構造を有する半導体装置 |
JP5568036B2 (ja) * | 2011-03-09 | 2014-08-06 | トヨタ自動車株式会社 | Igbt |
-
2013
- 2013-08-09 CN CN201310347729.1A patent/CN103413825B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5168331A (en) * | 1991-01-31 | 1992-12-01 | Siliconix Incorporated | Power metal-oxide-semiconductor field effect transistor |
CN1890813A (zh) * | 2003-12-24 | 2007-01-03 | 丰田自动车株式会社 | 沟槽栅极场效应器件 |
Also Published As
Publication number | Publication date |
---|---|
CN103413825A (zh) | 2013-11-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105826367A (zh) | 一种大电流绝缘体上硅横向绝缘栅双极型晶体管器件 | |
CN105609488B (zh) | 一种用于esd保护的低触发电压scr器件 | |
CN103633087A (zh) | 一种具有esd保护功能的强抗闩锁可控ligbt器件 | |
CN107452735A (zh) | 一种嵌入无沟道型ldpmos的双向可控硅静电防护器件 | |
CN103268886A (zh) | 一种横向高压功率器件的结终端结构 | |
US8735973B2 (en) | Trench-gate MOSFET device and method for making the same | |
CN203747791U (zh) | 一种双高互锁电路及其所构成的高压集成电路 | |
CN103413825B (zh) | 平面型绝缘栅双极型晶体管及其制造方法 | |
Wang et al. | Single-event burnout hardening of power UMOSFETs with optimized structure | |
CN106252399A (zh) | 一种逆导型igbt | |
Wang et al. | Single-event burnout hardened structure of power UMOSFETs with Schottky source | |
Wang et al. | Single-event burnout hardening of power UMOSFETs with integrated Schottky diode | |
CN104795438A (zh) | 一种能抑制负阻效应的sa-ligbt | |
CN107240607A (zh) | 高电子迁移率晶体管和其制造方法 | |
CN107112323B (zh) | 集成半导体电路 | |
CN103617996B (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
Wang et al. | Injection modulation of p+–n emitter junction in 4H–SiC light triggered thyristor by double-deck thin n-base | |
Li et al. | Numerical Investigations on the n+‐GaN/AlGaN/p+‐GaN Tunnel Junction for III‐Nitride UV Light‐Emitting Diodes | |
CN101452913B (zh) | 利用硅控整流器作为静电保护的器件结构 | |
CN104638013B (zh) | 隔离型nldmos器件 | |
CN103311314B (zh) | 快恢复二极管及制作该二极管的方法 | |
CN109119416A (zh) | 高维持电流esd防护器件 | |
CN203659859U (zh) | 一种具有高维持电流的环形vdmos结构的esd保护器件 | |
CN203352883U (zh) | 一种led驱动控制电路 | |
CN102832245B (zh) | 一种具有优化雪崩击穿电流路径的超结mosfet器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160511 Termination date: 20200809 |
|
CF01 | Termination of patent right due to non-payment of annual fee |