JP2017107948A - Ｉｇｂｔ - Google Patents

Ｉｇｂｔ Download PDF

Info

Publication number
JP2017107948A
JP2017107948A JP2015239624A JP2015239624A JP2017107948A JP 2017107948 A JP2017107948 A JP 2017107948A JP 2015239624 A JP2015239624 A JP 2015239624A JP 2015239624 A JP2015239624 A JP 2015239624A JP 2017107948 A JP2017107948 A JP 2017107948A
Authority
JP
Japan
Prior art keywords
region
trench
contact
rectangular
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015239624A
Other languages
English (en)
Other versions
JP6304221B2 (ja
Inventor
淳 大河原
Jun Ogawara
淳 大河原
賢 妹尾
Masaru Senoo
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2015239624A priority Critical patent/JP6304221B2/ja
Priority to US15/290,434 priority patent/US9691888B1/en
Priority to TW105138104A priority patent/TWI662703B/zh
Priority to DE102016122600.9A priority patent/DE102016122600B4/de
Priority to CN201611108931.9A priority patent/CN106972051B/zh
Publication of JP2017107948A publication Critical patent/JP2017107948A/ja
Application granted granted Critical
Publication of JP6304221B2 publication Critical patent/JP6304221B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thyristors (AREA)

Abstract

【課題】矩形トレンチを有するＩＧＢＴの飽和電流を低下させる技術を提供する。
【解決手段】ＩＧＢＴは、第１〜第４トレンチを有する矩形トレンチ９１−１〜９１−４と、矩形トレンチ内に配置されているゲート電極を備えている。エミッタ領域が、第１トレンチ９１−１に接している第１エミッタ領域２２ａと、第３トレンチ９１−２に接している第２エミッタ領域２２ｂを備えている。ボディコンタクト領域が、第２トレンチ９１−３に接しているボディコンタクト領域２４ａ、２４ｂと、第４トレンチ９１−４に接しているボディコンタクト領域２４ｃ、２４ｄを備えている。表層ボディ領域２６ａ〜２６ｄが、各接続部からエミッタ領域に至る範囲でトレンチに接している。
【選択図】図５

Description

本明細書が開示する技術は、ＩＧＢＴに関する。
特許文献１に、矩形トレンチを有するＩＧＢＴが開示されている。矩形トレンチ内に、ゲート電極が配置されている。矩形トレンチによって囲まれた矩形領域（半導体領域）内に、エミッタ領域（ｎ型領域）、ボディコンタクト領域（ｐ＋型領域）、低濃度ボディ領域（ｐ−型領域）等が配置されている。エミッタ領域は、エミッタ電極と矩形トレンチ（すなわち、ゲート絶縁膜）に接している。ボディコンタクト領域は、エミッタ電極に接している。低濃度ボディ領域の一部は、半導体基板の表層部に配置されており、そこでエミッタ電極と矩形トレンチに接している。また、低濃度ボディ領域の他部は、エミッタ領域とボディコンタクト領域の下側に配置されており、エミッタ領域の下側で矩形トレンチに接している。また、半導体基板は、ドリフト領域とコレクタ領域を有している。ドリフト領域は、低濃度ボディ領域の下側に配置されているｎ型領域である。コレクタ領域は、ドリフト領域の下側に配置されているｐ型領域である。コレクタ領域は、コレクタ電極に接している。
このＩＧＢＴがオンすると、コレクタ電極からエミッタ電極へホールが流れ、エミッタ電極からコレクタ電極へ電子が流れる。ホールがドリフト領域から矩形領域内の低濃度ボディ領域等に流入する際には、ホールが矩形トレンチを避けて流れる。このため、矩形トレンチの近傍のドリフト領域では、ホールの濃度が高くなる。特に、矩形トレンチの各トレンチの接続部（コーナー部）の近傍のドリフト領域では、２つのトレンチを避けて流れるホールが集中するため、ホールの濃度が極めて高くなる。このため、接続部の近傍では、ドリフト領域の抵抗が極めて低くなる。したがって、電子が接続部の近傍を低損失で流れることができる。このため、このＩＧＢＴはオン電圧が低い。
また、特許文献１には、矩形トレンチの４つのトレンチに接する位置にエミッタ領域を設ける第１の構成と、矩形トレンチの対向する２つのトレンチ（以下、第１トレンチ、第３トレンチという）に接する位置にエミッタ領域を設け、他の２つのトレンチ（以下、第２トレンチ、第４トレンチという）に接する位置にエミッタ領域を設けない第２の構成が開示されている。第２の構成では、第１の構成に比べて、ＩＧＢＴの飽和電流が小さくなる。これによって、ＩＧＢＴの短絡耐量（ＩＧＢＴに飽和電流が流れている状態でＩＧＢＴが耐久することができる時間）を向上させることができる。
特開２０１２−１９０９３８号公報
特許文献１の第２の構成では、エミッタ領域が接していない第２トレンチと第４トレンチに隣接する範囲全体に、低濃度ボディ領域が配置されている。このため、ＩＧＢＴがオンするときに、第２トレンチと第４トレンチに隣接する範囲全体にチャネルが形成される。このように、チャネルが広い範囲で形成されると、飽和電流を十分に低下させることができない。つまり、特許文献１の第２の構成では、第１の構成に比べれば飽和電流が低下するが、さらに飽和電流を低下させることが好ましい。チャネルが形成される範囲を減らすために、第２トレンチと第４トレンチを短くすることが考えられる。しかしながら、第２トレンチと第４トレンチを短くすると、矩形トレンチのサイズが小さくなり、矩形トレンチの形成が困難となる。また、矩形トレンチが小さくなると、矩形トレンチに囲まれた矩形領域内にｐ型及びｎ型の領域を形成することも困難となる。このため、第２トレンチと第４トレンチを短くすることには限界がある。したがって、本明細書では、矩形トレンチを有するＩＧＢＴの飽和電流を低下させる新たな技術を提供する。
本明細書が開示するＩＧＢＴは、半導体基板と、前記半導体基板の上面に配置されているエミッタ電極と、前記半導体基板の下面に配置されているコレクタ電極と、前記上面において矩形状に延びる矩形トレンチと、前記矩形トレンチ内に配置されており、絶縁膜によって前記半導体基板及び前記エミッタ電極から絶縁されているゲート電極を備えている。前記矩形トレンチが、第１〜第４トレンチを有している。前記第１トレンチは、前記上面において直線状に伸びている。前記第２トレンチは、前記上面において前記第１トレンチと異なる方向に直線状に伸びており、第１接続部で前記第１トレンチと接続されている。前記第３トレンチは、前記上面において前記第２トレンチと異なる方向に直線状に伸びており、第２接続部で前記第２トレンチと接続されている。前記第４トレンチは、前記上面において前記第１トレンチ及び前記第３トレンチと異なる方向に直線状に伸びており、第３接続部で前記第３トレンチと接続されており、第４接続部で前記第１トレンチと接続されている。前記ゲート電極が、前記第１トレンチの内部、前記第２トレンチの内部、前記第３トレンチの内部及び前記第４トレンチの内部に跨って配置されている。前記半導体基板が、エミッタ領域、ボディコンタクト領域、表層ボディ領域、分離ボディ領域、ドリフト領域及びコレクタ領域を有している。前記エミッタ領域は、前記矩形トレンチに囲まれた矩形領域内に配置されており、前記エミッタ電極に接しているｎ型領域である。前記ボディコンタクト領域は、前記矩形領域内に配置されており、前記エミッタ電極に接しているｐ型領域である。前記表層ボディ領域は、前記矩形領域内に配置されており、前記エミッタ電極に接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記分離ボディ領域は、前記エミッタ領域、前記ボディコンタクト領域及び前記表層ボディ領域に対して下側から接しており、前記第１〜第４トレンチに接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型領域である。前記ドリフト領域は、前記分離ボディ領域の下側に配置されており、前記分離ボディ領域によって前記エミッタ領域から分離されており、前記第１〜第４トレンチの下端に接しているｎ型領域である。前記コレクタ領域は、前記ドリフト領域の下側に配置されており、前記ドリフト領域によって前記分離ボディ領域から分離されており、前記コレクタ電極に接しているｐ型領域である。前記エミッタ領域が、前記第１トレンチに接している第１エミッタ領域と、前記第３トレンチに接している第２エミッタ領域を備えている。前記ボディコンタクト領域が、前記第２トレンチに接している第１ボディコンタクト領域と、前記第４トレンチに接している第２ボディコンタクト領域を備えている。前記表層ボディ領域が、前記第１接続部から前記第１エミッタ領域に至る範囲において前記第１トレンチに接している第１表層ボディ領域と、前記第２接続部から前記第２エミッタ領域に至る範囲において前記第３トレンチに接している第２表層ボディ領域と、前記第３接続部から前記第２エミッタ領域に至る範囲において前記第３トレンチに接している第３表層ボディ領域と、前記第４接続部から前記第１エミッタ領域に至る範囲において前記第１トレンチに接している第４表層ボディ領域を備えている。
なお、ドリフト領域は分離ボディ領域に接していてもよいし、ドリフト領域と分離ボディ領域の間に他の領域が存在していてもよい。また、第１エミッタ領域と第２エミッタ領域は、互いに繋がっていてもよいし、互いから分離されていてもよい。また、第１ボディコンタクト領域と第２ボディコンタクト領域は、互いに繋がっていてもよいし、互いから分離されていてもよい。また、第１〜第４表層ボディ領域は、互いに繋がっていてもよいし、互いから分離されていてもよい。
このＩＧＢＴでは、半導体基板の表層部（上面近傍の部分）において、第２トレンチに接する位置に第１ボディコンタクト領域が配置されており、第４トレンチに接する位置に第２ボディコンタクト領域が配置されている。ｐ型不純物濃度が高い第１ボディコンタクト領域と第２ボディコンタクト領域には、チャネルが形成されない。また、第１ボディコンタクト領域と第２ボディコンタクト領域の下側では、ｐ型不純物濃度が低い分離ボディ領域が第２トレンチと第４トレンチに接している。分離ボディ領域には、チャネルが形成される。しかしながら、これらの部分では、分離ボディ領域の上部が第１ボディコンタクト領域と第２ボディコンタクト領域に覆われているので、これらの部分の分離ボディ領域のチャネルにはほとんど電流が流れない。このため、この構成によれば、第１ボディコンタクト領域と第２ボディコンタクト領域が配置されている領域の周辺で、実質的に電流が流れない。このため、この構成によれば、ＩＧＢＴの飽和電流を低下させることができる。また、ＩＧＢＴのオン時には、矩形トレンチの効果によって、矩形トレンチの各接続部（第１〜第４接続部）近傍のドリフト層で抵抗が低くなる。また、この構成では、矩形トレンチの各接続部から各エミッタ領域に至る範囲にｐ型不純物濃度が低い表層ボディ領域（第１〜第４表層ボディ領域）が形成されている。このため、ＩＧＢＴのオン時に各接続部に隣接する範囲にチャネルが形成される。したがって、抵抗が低い各接続部近傍のドリフト領域に電流が流れる。このため、ＩＧＢＴのオン電圧が低くなる。このように、この構成によれば、矩形トレンチによるオン電圧の低減効果を得ながら、飽和電流を低下させることができる。
半導体基板の上面を示す平面図。 図１のＩＩ−ＩＩ線における縦断面図。 図１のＩＩＩ−ＩＩＩ線における縦断面図。 図１のＩＶ−ＩＶ線における縦断面図。 矩形領域の拡大平面図。 比較例のＩＧＢＴの図４に対応する縦断面図。 第１変形例のＩＧＢＴの図５に対応する拡大平面図。 第２変形例のＩＧＢＴの図５に対応する拡大平面図。 第２変形例のＩＧＢＴの図２に対応する縦断面図。
図１〜４は、実施形態に係るＩＧＢＴ１０を示している。図２〜４に示すように、ＩＧＢＴ１０は、半導体基板２０と、エミッタ電極５０と、コレクタ電極６０を有している。エミッタ電極５０は、半導体基板２０の上面２０ａに配置されている。コレクタ電極６０は、半導体基板２０の下面２０ｂに配置されている。なお、図１では、エミッタ電極５０等の半導体基板２０の上面２０ａより上側の構造の図示を省略している。また、以下の説明では、上面２０ａに平行な一方向をｘ方向といい、上面２０ａに平行であるとともにｘ方向に直交する方向をｙ方向といい、半導体基板２０の厚み方向（すなわち、ｘ方向及びｙ方向に直交する方向）をｚ方向という。
半導体基板２０の上面２０ａには、複数のトレンチ９１と、複数のトレンチ９２が形成されている。図２〜４に示すように、各トレンチ９１、９２は、半導体基板２０の上面２０ａに対して略垂直に（すなわち、ｚ方向に）伸びている。図１に示すように、各トレンチ９２は、半導体基板２０の上面２０ａを平面視したときに、ｘ方向に直線状に伸びている。複数のトレンチ９２が、ｙ方向に間隔を隔てて並んでいる。各トレンチ９１は、半導体基板２０の上面２０ａを平面視したときに、ｙ方向に直線状に伸びている。２つのトレンチ９２の間に挟まれた各範囲９５に、複数のトレンチ９１が配置されている。各トレンチ９１の両端が、その両側のトレンチ９２に接続されている。各トレンチ９１は、ｙ方向に隣接する他のトレンチ９１に対して、ｘ方向に位置がずれるように配置されている。トレンチ９１は、その各端部において、各トレンチ９２と三差路状に交差している。トレンチ９１及び９２によって、半導体基板２０の上面２０ａが、矩形の領域に仕切られている。以下では、トレンチ９１、９２によって仕切られた矩形の半導体領域を、矩形領域１２と呼ぶ。また、以下では、１つの矩形領域１２の周囲を囲んでいるトレンチ９１、９２のセットを、矩形トレンチと呼ぶ。
矩形トレンチの内面（すなわち、底面と側面）は、ゲート絶縁膜８２に覆われている。矩形トレンチ内には、ゲート電極８０が配置されている。ゲート電極８０は、ゲート絶縁膜８２を介して半導体基板２０に対向している。ゲート電極８０は、ゲート絶縁膜８２によって半導体基板２０から絶縁されている。ゲート電極８０は、トレンチ９１の内部とトレンチ９２の内部とに跨って配置されている。このため、上側から平面視したときに、各矩形領域１２の周囲が、ゲート電極８０によって囲まれている。また、図２〜４に示すように、ゲート電極８０の上面は層間絶縁膜７８に覆われている。層間絶縁膜７８を覆うようにエミッタ電極５０が配置されている。層間絶縁膜７８によって、ゲート電極８０はエミッタ電極５０から絶縁されている。
次に、各矩形領域１２の構造について説明する。なお、各矩形領域１２の構造は互いに等しいので、以下では、１つの矩形領域１２の構造について説明する。図５は、１つの矩形領域１２を拡大視した平面図を示している。図５に示すように、矩形トレンチは、２つのトレンチ９１（トレンチ９１−１及び９１−２）と、２つのトレンチ９２（トレンチ９２−１及び９２−２）によって構成されている。言い換えると、矩形領域１２は、トレンチ９１−１、９１−２、９２−１及び９２−２によって囲まれている。以下では、トレンチ９１−１とトレンチ９２−１が接続されている部分を接続部７１という。また、トレンチ９２−１とトレンチ９１−２が接続されている部分を接続部７２という。また、トレンチ９１−２とトレンチ９２−２が接続されている部分を接続部７３という。また、トレンチ９２−２とトレンチ９１−１が接続されている部分を接続部７４という。また、矩形領域１２のうち、接続部７１に隣接する部分をコーナー部７１ａといい、接続部７２に隣接する部分をコーナー部７２ａといい、接続部７３に隣接する部分をコーナー部７３ａといい、接続部７４に隣接する部分をコーナー部７４ａという。また、トレンチ９２−１には、接続部７５において、隣の矩形トレンチを構成するトレンチ９１−３が接続されている。接続部７５は、矩形トレンチの一辺の中央部に配置されている。また、トレンチ９２−２には、接続部７６において、隣の矩形トレンチを構成するトレンチ９１−４が接続されている。接続部７６は、矩形トレンチの一辺の中央部に接続されている。
図２〜５に示すように、矩形領域１２の内部には、エミッタ領域２２、ボディコンタクト領域２４、表層ボディ領域２６、分離ボディ領域２７、ピラー領域２８、バリア領域３０、下部ボディ領域３２が配置されている。
ピラー領域２８は、ｎ型不純物濃度が低いｎ型半導体によって構成されている。図２に示すように、ピラー領域２８は、半導体基板２０の上面２０ａに露出する範囲に配置されている。ピラー領域２８は、エミッタ電極５０とショットキー接触している。図５に示すように、ピラー領域２８は、矩形領域１２の中央部に配置されている。
ボディコンタクト領域２４は、ｐ型不純物濃度が高いｐ型半導体によって構成されている。図２、４に示すように、ボディコンタクト領域２４は、半導体基板２０の上面２０ａに露出する範囲に配置されている。図５に示すように、ボディコンタクト領域２４は、上面２０ａにおいてピラー領域２８の周囲を囲んでいる。ボディコンタクト領域２４は、エミッタ電極５０とオーミック接触している。ボディコンタクト領域２４は、延出部２４ａ〜２４ｄを有している。延出部２４ａ、２４ｂは、トレンチ９２−１の内部のゲート絶縁膜８２に接する位置まで伸びている。延出部２４ａと延出部２４ｂの間には、間隔が設けられている。延出部２４ｃ、２４ｄは、トレンチ９２−２の内部のゲート絶縁膜８２に接する位置まで伸びている。延出部２４ｃと延出部２４ｄの間には、間隔が設けられている。ボディコンタクト領域２４は、トレンチ９１−１及び９１−２の内部のゲート絶縁膜８２とは接していない。なお、以下では、トレンチの内部のゲート絶縁膜と接していることを、トレンチと接しているという。つまり、ボディコンタクト領域２４は、トレンチ９２−１及び９２−２と接しており、トレンチ９１−１及び９１−２とは接していない。
エミッタ領域２２は、ｎ型不純物濃度が高いｎ型半導体により構成されている。図５に示すように、１つの矩形領域１２の中に２つのエミッタ領域２２ａ、２２ｂが配置されている。図２に示すように、各エミッタ領域２２は、半導体基板２０の上面２０ａに露出する範囲に配置されている。各エミッタ領域２２は、エミッタ電極５０とオーミック接触している。図５に示すように、一方のエミッタ領域２２ａは、トレンチ９１−１と接している。エミッタ領域２２ａは、矩形領域１２の一辺の中央部の位置でトレンチ９１−１と接している。エミッタ領域２２ａは、トレンチ９２−１及び９２−２に接していない。他方のエミッタ領域２２ｂは、トレンチ９１−２と接している。エミッタ領域２２ｂは、矩形領域１２の一辺の中央部の位置でトレンチ９１−２と接している。エミッタ領域２２ｂは、トレンチ９２−１及び９２−２に接していない。
表層ボディ領域２６は、ボディコンタクト領域２４よりもｐ型不純物濃度が低い半導体により構成されている。図３、４に示すように、表層ボディ領域２６は、半導体基板２０の上面２０ａに露出する範囲に配置されている。表層ボディ領域２６は、エミッタ電極５０に接している。図５に示すように、表層ボディ領域２６は、ボディコンタクト領域２４によって６つの領域２６ａ〜２６ｆに分離されている。表層ボディ領域２６ａは、コーナー部７１ａにおいて、トレンチ９１−１及び９２−１に接している。表層ボディ領域２６ａは、コーナー部７１ａからエミッタ領域２２ａに至る範囲全体においてトレンチ９１−１に接している。表層ボディ領域２６ｂは、コーナー部７２ａにおいて、トレンチ９１−２及び９２−１に接している。表層ボディ領域２６ｂは、コーナー部７２ａからエミッタ領域２２ｂに至る範囲全体においてトレンチ９１−２に接している。表層ボディ領域２６ｃは、コーナー部７３ａにおいて、トレンチ９１−２及び９２−２に接している。表層ボディ領域２６ｃは、コーナー部７３ａからエミッタ領域２２ｂに至る範囲全体においてトレンチ９１−２に接している。表層ボディ領域２６ｄは、コーナー部７４ａにおいて、トレンチ９１−１及び９２−２に接している。表層ボディ領域２６ｄは、コーナー部７４ａからエミッタ領域２２ａに至る範囲全体においてトレンチ９１−１に接している。表層ボディ領域２６ｅは、ボディコンタクト領域２４の延出部２４ａと延出部２４ｂの間の位置でトレンチ９２−１に接している。表層ボディ領域２６ｅは、接続部７５においてトレンチ９２−１に接している。表層ボディ領域２６ｆは、ボディコンタクト領域２４の延出部２４ｃと延出部２４ｄの間の位置でトレンチ９２−２に接している。表層ボディ領域２６ｆは、接続部７６においてトレンチ９２−２に接している。
分離ボディ領域２７は、ボディコンタクト領域２４よりもｐ型不純物濃度が低いｐ型半導体により構成されている。表層ボディ領域２６と分離ボディ領域２７のｐ型不純物濃度は略等しい。図２〜４に示すように、分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６の下側に配置されている。分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６に対して下側から接している。分離ボディ領域２７は、ピラー領域２８の下部を除いて、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。ピラー領域２８は、上面２０ａから下方向に伸びて分離ボディ領域２７を貫通している。分離ボディ領域２７は、エミッタ領域２２、ボディコンタクト領域２４及び表層ボディ領域２６の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２と接している。
バリア領域３０は、エミッタ領域２２よりもｎ型不純物が低いｎ型半導体によって構成されている。図２〜４に示すように、バリア領域３０は、分離ボディ領域２７及びピラー領域２８の下側に配置されている。バリア領域３０は、分離ボディ領域２７及びピラー領域２８に対して下側から接している。バリア領域３０は、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。バリア領域３０は、分離ボディ領域２７の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２と接している。バリア領域３０は、分離ボディ領域２７によって、エミッタ領域２２から分離されている。
下部ボディ領域３２は、ボディコンタクト領域２４よりもｐ型不純物濃度が低いｐ型半導体によって構成されている。図２〜４に示すように、下部ボディ領域３２は、バリア領域３０の下側に配置されている。下部ボディ領域３２は、バリア領域３０に対して下側から接している。下部ボディ領域３２は、矩形領域１２の横方向（ｘ方向及びｙ方向）の全域に広がっている。下部ボディ領域３２は、バリア領域３０の下側で、トレンチ９１−１、９１−２、９２−１及び９２−２と接している。下部ボディ領域３２は、バリア領域３０によって、分離ボディ領域２７から分離されている。
半導体基板２０は、ドリフト領域３４とコレクタ領域３６を有している。複数の矩形領域１２の下側に、ドリフト領域３４とコレクタ領域３６が配置されている。
ドリフト領域３４は、バリア領域３０及びピラー領域２８よりもｎ型不純物濃度が低いｎ型半導体により構成されている。図２〜４に示すように、ドリフト領域３４は、下部ボディ領域３２の下側に配置されている。ドリフト領域３４は、下部ボディ領域３２に対して下側から接している。ドリフト領域３４は、複数の矩形領域１２の下側の範囲に跨って横方向に伸びている。ドリフト領域３４は、半導体基板２０の横方向（ｘ方向及びｙ方向）の全域に広がっている。ドリフト領域３４は、各トレンチ９１、９２の下端部と接している。ドリフト領域３４は、下部ボディ領域３２によってバリア領域３０から分離されている。
コレクタ領域３６は、分離ボディ領域２７及び下部ボディ領域３２よりもｐ型不純物濃度が高いｐ型半導体により構成されている。図２〜４に示すように、コレクタ領域３６は、ドリフト領域３４の下側に配置されている。コレクタ領域３６は、ドリフト領域３４に対して下側から接している。コレクタ領域３６は、ドリフト領域３４によって下部ボディ領域３２から分離されている。コレクタ領域３６は、半導体基板２０の下面２０ｂに露出する範囲に配置されている。コレクタ領域３６は、コレクタ電極６０にオーミック接触している。
次に、ＩＧＢＴ１０の動作について説明する。ＩＧＢＴ１０の使用時に、コレクタ電極６０とエミッタ電極５０の間にコレクタ電極６０がプラスとなる電圧が印加される。ゲート電極８０に閾値以上の電圧を印加すると、ゲート絶縁膜８２に接している範囲の表層ボディ領域２６、分離ボディ領域２７及び下部ボディ領域３２がｎ型に反転し、チャネルが形成される。例えば、図２に示す断面においては、トレンチ９１のゲート絶縁膜８２に接する範囲の分離ボディ領域２７と下部ボディ領域３２にチャネルが形成される。また、図３の断面は、図１、５のＩＩＩ−ＩＩＩ線に示すように、トレンチ９１−１のゲート絶縁膜８２近傍の半導体層の断面である。したがって、図３の断面に現れている表層ボディ領域２６、分離ボディ領域２７及び下部ボディ領域３２の全体に、チャネルが形成される。また、図４の断面は、図１、５のＩＶ−ＩＶ線に示すように、トレンチ９２−１のゲート絶縁膜８２近傍の半導体層の断面である。したがって、図４の断面に現れている表層ボディ領域２６、分離ボディ領域２７及び下部ボディ領域３２の全体に、チャネルが形成される。チャネルが形成されると、電子が、エミッタ電極５０から、エミッタ領域２２とチャネルを通ってドリフト領域３４に流入する。これと同時に、ホールが、コレクタ電極６０から、コレクタ領域３６を通ってドリフト領域３４に流入する。すると、ドリフト領域３４の電気抵抗が伝導度変調現象によって低下する。ドリフト領域３４に流入した電子は、ドリフト領域３４とコレクタ領域３６を通過して、コレクタ電極６０へと流れる。このようにして、電子がエミッタ電極５０からコレクタ電極６０に流れることで、ＩＧＢＴに電流が流れる。
また、ドリフト領域３４に流入したホールは、図２の矢印１００に示すように、下部ボディ領域３２とバリア領域３０を通過して分離ボディ領域２７へ流れ、その後、ボディコンタクト領域２４からエミッタ電極５０へ流れる。このとき、バリア領域３０がホールの流れを遮る障壁となる。したがって、ホールが分離ボディ領域２７へ流れることが抑制される。これによって、ドリフト領域３４内のホールの濃度が上昇するので、ドリフト領域３４の電気抵抗がより低減される。
また、図２の矢印１０２に示すように、トレンチ９１の下方のドリフト領域３４内のホールは、トレンチ９１を避けるように流れる。同様にして、トレンチ９２の下方のドリフト領域３４内のホールは、トレンチ９２を避けるように流れる。このため、矩形領域１２のコーナー部７１ａ〜７４ａに位置するドリフト領域３４内では、トレンチ９１を避けて流れるホールとトレンチ９２を避けて流れるホールが集中し、ホールの濃度が極めて高くなる。このため、コーナー部７１ａ〜７４ａでは、ドリフト領域３４の電気抵抗が極めて低くなる。図３、５に示すように、エミッタ領域２２とコーナー部７１ａ〜７４ａの間の範囲全域で表層ボディ領域２６がトレンチ９１に接しているので、エミッタ領域２２からコーナー部７１ａ〜７４ａに至る範囲全域にチャネルが形成される。したがって、図３の矢印１１０に示すように、電子が、エミッタ領域２２からコーナー部７１ａ〜７４ａのドリフト領域３４に流れることができる。したがって、電子が、電気抵抗が極めて低い領域を通って流れることができる。これによって、ＩＧＢＴのオン電圧が低減される。
また、上述したように、図４に示す断面では、表層ボディ領域２６、分離ボディ領域２７及び下部ボディ領域３２の全体に、チャネルが形成される。仮に、図６に示すように、ボディコンタクト領域２４の延出部２４ａ、２４ｂが存在していないと（すなわち、ボディコンタクト領域２４がトレンチ９２−１に接していないと）、矢印１４０に示すように、コーナー部７１ａ、７２ａからトレンチ９２−１に接するチャネルのほぼ全域に電子が流れる。これに対し、図４のように延出部２４ａ、２４ｂが配置されていると、延出部２４ａ、２４ｂに電子が流れない。これは、延出部２４ａ、２４ｂのｐ型不純物濃度が高く、延出部２４ａ、２４ｂにチャネルが形成されないためである。また、延出部２４ａ、２４ｂに挟まれた表層ボディ領域２６ｅにも電子が流れない。その結果、図４の矢印１３０に示すように、コーナー部７１ａ、７２ａ近傍では電子が流れるが、延出部２４ａ、２４ｂ及び表層ボディ領域２６ｅとこれらの下部に電子がほとんど流れない。このように、トレンチ９２−１に延出部２４ａ、２４ｂが接していることで、トレンチ９２−１に隣接する範囲に電子が流れることを抑制することができる。また、同様の理由により、延出部２４ｃ、２４ｄ及び表層ボディ領域２６ｆとこれらの下部には電子がほとんど流れない。これによって、トレンチ９２−２に隣接する範囲に電子が流れることが抑制される。
以上に説明したように、このＩＧＢＴ１０では、ボディコンタクト領域２４の延出部２４ａ〜２４ｄによって、トレンチ９２−１、９２−２に隣接する半導体領域に電子が流れることが抑制される。すなわち、トレンチ９２に隣接する範囲の一部を、電流経路として機能させない。このため、実効的なチャネルの密度が小さい。したがって、ＩＧＢＴ１０の飽和電流が小さい。このように、実施形態の技術によれば、矩形領域１２のサイズを小さくすることなく、ＩＧＢＴの飽和電流を低下させることができる。飽和電流を低下させることで、ＩＧＢＴ１０の短絡耐量を増大させることができる。また、矩形領域１２のサイズが小さくならないので、特殊な微細加工を用いることなく、従来と同様の精度の加工でＩＧＢＴ１０を製造することができる。
また、上述した実施形態の構成によれば、飽和電流が低減されることで、飽和電流のばらつきを低減することもできる。
また、トレンチ９１とトレンチ９２の接続部７１〜７６では、トレンチの深さが他の部分よりも深い。これは、異方性ドライエッチングによってトレンチ９１、９２を形成する際に、マイクロローディング効果によって接続部７１〜７６でエッチングレートが速くなるためである。また、マイクロローディング効果が生じるので、接続部７１〜７６ではトレンチの深さが安定しない。これに対し、実施形態のＩＧＢＴ１０では、コーナー部ではない部分で接続部７５、７６に隣接する位置に、表層ボディ領域２６ｅ、２６ｆが配置されている。上述したように、ＩＧＢＴ１０がオンするときに、表層ボディ領域２６ｅ、２６ｆには電子がほとんど流れない。したがって、接続部７５、７６の深さのばらつきがＩＧＢＴ１０の特性にほとんど影響しない。このため、この構成によれば、ＩＧＢＴ１０の特性のばらつきを抑制することができる。
なお、上述したＩＧＢＴ１０は、表層ボディ領域２６ｅ、２６ｆを有していた。しかしながら、図７に示すように、表層ボディ領域２６ｅ、２６ｆに相当する位置全体で、ボディコンタクト領域２４がトレンチ９２−１、９２−２に接していてもよい。このような構成でも、トレンチ９２−１、９２−２に隣接する範囲に電子が流れることを抑制することができる。
また、上述した実施形態では、ＩＧＢＴ１０がバリア領域３０とピラー領域２８を有していたが、図８、９に示すようにＩＧＢＴがバリア領域３０とピラー領域２８を有していなくてもよい。この場合、分離ボディ領域２７が直接ドリフト領域３４に接する。このような構成でも、ＩＧＢＴが動作することができる。また、バリア領域３０を有するがピラー領域２８を有していない構成を採用してもよい。
また、上述した実施形態では、ボディコンタクト領域２４のトレンチ９２−１に接している部分（すなわち、延出部２４ａ、２４ｂ）が、ボディコンタクト領域２４のトレンチ９２−２に接している部分（すなわち、延出部２４ｃ、２４ｄ）と繋がっていた。しかしながら、これらの部分が互いから分離されていてもよい。また、上述した実施形態では、エミッタ領域２２ａがエミッタ領域２２ｂから分離されていた。しかしながら、エミッタ領域２２ａがエミッタ領域２２ｂと繋がっていてもよい。また、上述した実施形態では、表層ボディ領域２６ａ〜２６ｄが互いから分離されていた。しかしながら、表層ボディ領域２６ａ〜２６ｄのいくつかまたは全部が互いに繋がっていてもよい。
実施形態の構成要素と、請求項の構成要素との関係について以下に説明する。実施形態のトレンチ９１−１は、請求項の第１トレンチの一例である。実施形態のトレンチ９２−１は、請求項の第２トレンチの一例である。実施形態のトレンチ９１−２は、請求項の第３トレンチの一例である。実施形態のトレンチ９２−２は、請求項の第４トレンチの一例である。実施形態のトレンチ９１−３は、請求項の第５トレンチの一例である。実施形態の接続部７１は、請求項の第１接続部の一例である。実施形態の接続部７２は、請求項の第２接続部の一例である。実施形態の接続部７３は、請求項の第３接続部の一例である。実施形態の接続部７４は、請求項の第４接続部の一例である。実施形態のエミッタ領域２２ａは、請求項の第１エミッタ領域の一例である。実施形態のエミッタ領域２２ｂは、請求項の第２エミッタ領域の一例である。実施形態の延出部２４ａ、２４ｂは、請求項の第１ボディコンタクト領域の一例である。実施形態の延出部２４ｃ、２４ｄは、請求項の第２ボディコンタクト領域の一例である。実施形態の表層ボディ領域２６ａは、請求項の第１表層ボディ領域の一例である。実施形態の表層ボディ領域２６ｂは、請求項の第２表層ボディ領域の一例である。実施形態の表層ボディ領域２６ｃは、請求項の第３表層ボディ領域の一例である。実施形態の表層ボディ領域２６ｄは、請求項の第４表層ボディ領域の一例である。
本明細書が開示する技術要素について、以下に列記する。なお、以下の各技術要素は、それぞれ独立して有用なものである。
本明細書が開示する一例のＩＧＢＴでは、半導体基板が、バリア領域と下部ボディ領域を有している。バリア領域は、矩形領域内に配置されており、分離ボディ領域に対して下側から接しているｎ型領域である。下部ボディ領域は、矩形領域内に配置されており、バリア領域に対して下側から接しているｐ型領域である。ドリフト領域が、下部ボディ領域に対して下側から接している。
このような構成によれば、ＩＧＢＴがオンしているときに、バリア領域と下部ボディ領域の界面のｐｎ接合によって、ホールがドリフト領域から分離ボディ領域に流れることが抑制される。このため、ドリフト領域でホールの濃度が高くなり、ＩＧＢＴのオン電圧が低くなる。
本明細書が開示する一例のＩＧＢＴでは、分離ボディ領域がドリフト領域と接している。
この構成によれば、ＩＧＢＴの構成を簡素化することができる。
本明細書が開示する一例のＩＧＢＴは、半導体基板の上面において矩形領域の外側に配置されており、第２トレンチに接続されている第５トレンチをさらに有している。第１ボディコンタクト領域が、第２トレンチと第５トレンチの接続部の両側において第２トレンチに接している。
第２トレンチと第５トレンチの接続部では、接続部以外の部分に比べてトレンチが深くなる。製造工程において、接続部におけるトレンチの深さの制御は難しく、接続部におけるトレンチの深さのばらつきは大きい。このような接続部に隣接する位置に電流が流れると、電流が流れる経路の特性が安定せず、ＩＧＢＴの間で特性にばらつきが生じる。これに対し、第１ボディコンタクト領域が第２トレンチと第５トレンチの接続部の両側で第２トレンチに接するように配置されていると、この接続部に隣接する位置に電流がほとんど流れなくなる。このため、ＩＧＢＴの特性のばらつきを抑制することができる。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。
１２：矩形領域
２０：半導体基板
２２：エミッタ領域
２４：ボディコンタクト領域
２６：表層ボディ領域
２７：分離ボディ領域
２８：ピラー領域
３０：バリア領域
３２：下部ボディ領域
３４：ドリフト領域
３６：コレクタ領域
５０：エミッタ電極
６０：コレクタ電極
７８：層間絶縁膜
８０：ゲート電極
８２：ゲート絶縁膜
９１：トレンチ
９２：トレンチ

Claims (4)

  1. ＩＧＢＴであって、
    半導体基板と、
    前記半導体基板の上面に配置されているエミッタ電極と、
    前記半導体基板の下面に配置されているコレクタ電極と、
    前記上面において矩形状に延びる矩形トレンチと、
    前記矩形トレンチ内に配置されており、絶縁膜によって前記半導体基板及び前記エミッタ電極から絶縁されているゲート電極、
    を備えており、
    前記矩形トレンチが、
    ・前記上面において直線状に伸びる第１トレンチと、
    ・前記上面において前記第１トレンチと異なる方向に直線状に伸びており、第１接続部で前記第１トレンチと接続されている第２トレンチと、
    ・前記上面において前記第２トレンチと異なる方向に直線状に伸びており、第２接続部で前記第２トレンチと接続されている第３トレンチと、
    ・前記上面において前記第１トレンチ及び前記第３トレンチと異なる方向に直線状に伸びており、第３接続部で前記第３トレンチと接続されており、第４接続部で前記第１トレンチと接続されている第４トレンチ、
    を備えており、
    前記ゲート電極が、前記第１トレンチの内部、前記第２トレンチの内部、前記第３トレンチの内部及び前記第４トレンチの内部に跨って配置されており、
    前記半導体基板が、
    ・前記矩形トレンチに囲まれた矩形領域内に配置されており、前記エミッタ電極に接しているｎ型のエミッタ領域と、
    ・前記矩形領域内に配置されており、前記エミッタ電極に接しているｐ型のボディコンタクト領域と、
    ・前記矩形領域内に配置されており、前記エミッタ電極に接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型の表層ボディ領域と、
    ・前記エミッタ領域、前記ボディコンタクト領域及び前記表層ボディ領域に対して下側から接しており、前記第１〜第４トレンチに接しており、前記ボディコンタクト領域よりもｐ型不純物濃度が低いｐ型の分離ボディ領域と、
    ・前記分離ボディ領域の下側に配置されており、前記分離ボディ領域によって前記エミッタ領域から分離されており、前記第１〜第４トレンチの下端に接しているｎ型のドリフト領域と、
    ・前記ドリフト領域の下側に配置されており、前記ドリフト領域によって前記分離ボディ領域から分離されており、前記コレクタ電極に接しているｐ型のコレクタ領域、
    を備えており、
    前記エミッタ領域が、
    ・前記第１トレンチに接している第１エミッタ領域と、
    ・前記第３トレンチに接している第２エミッタ領域、
    を備えており、
    前記ボディコンタクト領域が、
    ・前記第２トレンチに接している第１ボディコンタクト領域と、
    ・前記第４トレンチに接している第２ボディコンタクト領域、
    を備えており、
    前記表層ボディ領域が、
    ・前記第１接続部から前記第１エミッタ領域に至る範囲において前記第１トレンチに接している第１表層ボディ領域と、
    ・前記第２接続部から前記第２エミッタ領域に至る範囲において前記第３トレンチに接している第２表層ボディ領域と、
    ・前記第３接続部から前記第２エミッタ領域に至る範囲において前記第３トレンチに接している第３表層ボディ領域と、
    ・前記第４接続部から前記第１エミッタ領域に至る範囲において前記第１トレンチに接している第４表層ボディ領域、
    を備えている、
    ＩＧＢＴ。
  2. 前記半導体基板が、
    ・前記矩形領域内に配置されており、前記分離ボディ領域に対して下側から接しているｎ型のバリア領域と、
    ・前記矩形領域内に配置されており、前記バリア領域に対して下側から接しているｐ型の下部ボディ領域、
    をさらに有しており、
    前記ドリフト領域が、前記下部ボディ領域に対して下側から接している、
    請求項１のＩＧＢＴ。
  3. 前記分離ボディ領域が前記ドリフト領域と接している請求項１のＩＧＢＴ。
  4. 前記上面において前記矩形領域の外側に配置されており、前記第２トレンチに接続されている第５トレンチをさらに有し、
    前記第１ボディコンタクト領域が、前記第２トレンチと前記第５トレンチの接続部の両側において前記第２トレンチに接している、
    請求項１〜３のいずれか一項のＩＧＢＴ。
JP2015239624A 2015-12-08 2015-12-08 Ｉｇｂｔ Active JP6304221B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2015239624A JP6304221B2 (ja) 2015-12-08 2015-12-08 Ｉｇｂｔ
US15/290,434 US9691888B1 (en) 2015-12-08 2016-10-11 Igbt
TW105138104A TWI662703B (zh) 2015-12-08 2016-11-21 絕緣閘極雙極性電晶體
DE102016122600.9A DE102016122600B4 (de) 2015-12-08 2016-11-23 Igbt
CN201611108931.9A CN106972051B (zh) 2015-12-08 2016-12-06 绝缘栅双极性晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015239624A JP6304221B2 (ja) 2015-12-08 2015-12-08 Ｉｇｂｔ

Publications (2)

Publication Number Publication Date
JP2017107948A true JP2017107948A (ja) 2017-06-15
JP6304221B2 JP6304221B2 (ja) 2018-04-04

Family

ID=58722491

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015239624A Active JP6304221B2 (ja) 2015-12-08 2015-12-08 Ｉｇｂｔ

Country Status (5)

Country Link
US (1) US9691888B1 (ja)
JP (1) JP6304221B2 (ja)
CN (1) CN106972051B (ja)
DE (1) DE102016122600B4 (ja)
TW (1) TWI662703B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075502A (ja) * 2017-10-18 2019-05-16 トヨタ自動車株式会社 半導体装置
JP2019096732A (ja) * 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6003961B2 (ja) * 2014-11-04 2016-10-05 トヨタ自動車株式会社 半導体装置
DE102017118665A1 (de) * 2017-08-16 2019-02-21 Infineon Technologies Ag Rc-igbt
JP2020080343A (ja) 2018-11-12 2020-05-28 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタとその製造方法
CN114628496B (zh) * 2022-05-13 2022-09-02 江苏游隼微电子有限公司 一种沟槽型功率半导体器件结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
CN105074931B (zh) 2013-04-02 2017-09-22 丰田自动车株式会社 利用沟槽栅电极的绝缘栅双极性晶体管
JP5918288B2 (ja) * 2014-03-03 2016-05-18 トヨタ自動車株式会社 半導体装置
JP5998169B2 (ja) * 2014-03-26 2016-09-28 株式会社豊田中央研究所 半導体装置
JP6256192B2 (ja) * 2014-05-26 2018-01-10 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012190938A (ja) * 2011-03-09 2012-10-04 Toyota Motor Corp Ｉｇｂｔ
JP2013048230A (ja) * 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
WO2014188569A1 (ja) * 2013-05-23 2014-11-27 トヨタ自動車株式会社 ダイオード内蔵ｉｇｂｔ
JP2017017222A (ja) * 2015-07-02 2017-01-19 株式会社豊田中央研究所 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019075502A (ja) * 2017-10-18 2019-05-16 トヨタ自動車株式会社 半導体装置
JP2019096732A (ja) * 2017-11-22 2019-06-20 トヨタ自動車株式会社 半導体装置
JP7052315B2 (ja) 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
JP2020047723A (ja) * 2018-09-18 2020-03-26 トヨタ自動車株式会社 絶縁ゲートバイポーラトランジスタ
JP7139812B2 (ja) 2018-09-18 2022-09-21 株式会社デンソー 絶縁ゲートバイポーラトランジスタ

Also Published As

Publication number Publication date
CN106972051B (zh) 2020-08-07
DE102016122600A1 (de) 2017-06-08
JP6304221B2 (ja) 2018-04-04
TWI662703B (zh) 2019-06-11
US20170162681A1 (en) 2017-06-08
TW201724505A (zh) 2017-07-01
DE102016122600B4 (de) 2018-12-27
CN106972051A (zh) 2017-07-21
US9691888B1 (en) 2017-06-27

Similar Documents

Publication Publication Date Title
JP6304221B2 (ja) Ｉｇｂｔ
JP6274154B2 (ja) 逆導通ｉｇｂｔ
JP6135636B2 (ja) 半導体装置
JP6003961B2 (ja) 半導体装置
JP6844147B2 (ja) 半導体装置
JP6022774B2 (ja) 半導体装置
WO2018079417A1 (ja) 半導体装置
JP6281548B2 (ja) 半導体装置
JP2015138789A (ja) 半導体装置
JP5867484B2 (ja) 半導体装置の製造方法
JP5941214B2 (ja) 半導体装置
JP2019087611A (ja) スイッチング素子とその製造方法
US9899374B2 (en) Semiconductor device
JP7067041B2 (ja) 半導体装置
JP2014103352A (ja) 半導体装置
JP7052315B2 (ja) 半導体装置
JP5741069B2 (ja) 半導体装置
JP2013150000A (ja) Ｉｇｂｔ
JP2016096307A (ja) 半導体装置
JP5568904B2 (ja) 半導体装置
JP7147510B2 (ja) スイッチング素子
JP6852541B2 (ja) 半導体装置
JP2020080343A (ja) 絶縁ゲートバイポーラトランジスタとその製造方法
JP7139812B2 (ja) 絶縁ゲートバイポーラトランジスタ
JP2021103708A (ja) 絶縁ゲートバイポーラトランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171109

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R151 Written notification of patent or utility model registration

Ref document number: 6304221

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250