CN103403872B - 绝缘栅双极型晶体管 - Google Patents

绝缘栅双极型晶体管 Download PDF

Info

Publication number
CN103403872B
CN103403872B CN201280011777.7A CN201280011777A CN103403872B CN 103403872 B CN103403872 B CN 103403872B CN 201280011777 A CN201280011777 A CN 201280011777A CN 103403872 B CN103403872 B CN 103403872B
Authority
CN
China
Prior art keywords
region
interarea
groove
body region
dielectric film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280011777.7A
Other languages
English (en)
Other versions
CN103403872A (zh
Inventor
斋藤顺
町田悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN103403872A publication Critical patent/CN103403872A/zh
Application granted granted Critical
Publication of CN103403872B publication Critical patent/CN103403872B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)

Abstract

在IGBT（10）中，以弯曲形状延伸而具有转角的沟槽（70a、70b）形成于半导体衬底的上表面中。沟槽（70a、70b）的内面覆盖有绝缘膜。栅极被置于沟槽（70a、70b）内。发射极和集电极分别形成在半导体衬底的上表面和下表面上。发射极区域、体区域、漂移区以及集电极区域形成于半导体衬底中。发射极区域是由n型半导体形成的，与绝缘膜相接触，并且与发射电极欧姆接触。体区域是由p型半导体形成的，与发射极区域下方的绝缘膜相接触，与沟槽（70a、70b）的内转角部（72‑1、72‑2）的绝缘膜相接触，并且与发射电极欧姆接触。

Description

绝缘栅双极型晶体管
技术领域
本发明涉及一种绝缘栅双极型晶体管(IGBT)。
背景技术
公开号为2010-114136的日本专利申请(JP 2010-114136 A)描述了一种具有形成于沟槽中的栅电极的IGBT。在该IGBT中，栅电极呈条纹状延伸。也就是说，栅电极相互平行地沿直线延伸。
为了减少在IGBT中出现的损失，优选地是减小IGBT的导通电阻。正如在JP 2010-114136 A中所述，因为IGBT具有呈条纹状延伸的栅电极，如果减小了台面宽度(即，相邻栅电极之间的间隔)，就能够减小导通电阻。然而，为了减小台面宽度，有必要进行其中可能实现精细加工的制造过程，该过程最终增加了IGBT的制造成本。
发明内容
使用本发明提供的技术，通过不同于上述减小台面宽度的技术的结构，有可能减小绝缘栅双极型晶体管(IGBT)的导通电阻。
根据本发明的一个方案的IGBT包括：半导体衬底；发射电极；集电电极；以及栅电极，其中：沟槽，其形成于所述半导体衬底的第一主面内，所述第一主面是所述半导体衬底的一个主面，所述沟槽以弯曲形状延伸以在所述半导体衬底的平面图中在第一主面侧上具有转角；所述沟槽的内面覆盖有绝缘膜；所述栅电极被置于所述沟槽内；所述发射电极形成于所述半导体衬底的所述第一主面上；所述集电电极形成于所述半导体衬底的第二主面上，所述第二主面是所述半导体衬底的另一个主面；以及其中所述半导体衬底中包括：发射极区域，其由n型半导体形成，与所述绝缘膜相接触，并且与所述发射电极欧姆接触；体区域，其由p型半导体形成，在与所述发射极区域相邻的位置处与所述绝缘膜相接触且在所述沟槽的内转角部处与所述绝缘膜相接触，并且与所述发射电极欧姆接触；漂移区，其由n型半导体形成，形成在相对于所述体区域较接近所述第二主面的侧上，通过所述体区域与所述发射极区域分隔开，并且与所述沟槽的第二主面侧端部的所述绝缘膜相接触；以及集电极区域，其由p型半导体形成，形成在相对于所述漂移区较接近所述第二主面的侧上，通过所述漂移区与所述体区域分隔开，并且与所述集电电极欧姆接触。
所述发射极区域可以在任意位置与所述绝缘膜相接触。例如，所述发射极区域可以在所述沟槽内转角部处与所述绝缘膜相接触，或可以在另一位置处与所述绝缘膜相接触。另外，只要所述体区域在与所述发射极区域相邻的位置处与所述绝缘膜相接触且在所述沟槽的内转角部处与所述绝缘膜相接触，则在另一位置处所述体区域可以与所述绝缘膜相接触或者可以不与所述绝缘膜相接触。另外，以上短语“所述沟槽的内转角部”指的是在内侧上转角附近的部分，或者所述沟槽被弯曲的部分的较小角侧，也就是说，所述转角的较小角侧。另外，短语“所述沟槽以弯曲形状延伸以在所述半导体衬底的平面图中在第一主面侧上具有转角”还包括一种沟槽，在所述沟槽内其各段在三通接合处或四通接合处会合。具有接合处的沟槽可以被视为以弯曲形状延伸的每个沟槽的组合。
当IGBT导通时，通道形成于所述体区域内所述体区域与所述绝缘膜相接触的范围内，并且多个电子通过这些通道从所述发射极区域流至所述漂移区。电子通过所述漂移区流至所述集电极区域。同时，空穴从所述集电极区域流进所述漂移区，其结果是，所述漂移区的电阻减小。在所述漂移区内的空穴流向所述体区域。此时，在所述栅电极下方的所述漂移区内的所述空穴流动而绕行或经过所述栅电极，使得在所述栅电极的下端部的侧表面附近的所述漂移区内空穴浓度变高。特别地，绕行或经过所述栅电极的所述空穴集中在所述沟槽的内转角部附近的所述漂移区内。因此，在内转角部附近的所述漂移区内，空穴的浓度变得非常高，使得电阻变得非常低。在该IGBT中，体区域被形成以便与所述沟槽的内转角部的所述绝缘膜相接触。也就是说，通道形成在与所述内转角部的绝缘膜相接触的位置处。电子通过所述内转角部的这些通道流进所述内转角部附近的所述漂移区内(即，流进上述电阻非常低的区域)。因此，电子能够以低损耗穿过所述漂移区。所以，该IGBT具有低的导通电阻。
在根据上述方案的IGBT中，其中，所述半导体衬底可以进一步包括势垒区域，其将所述体区域分隔成第一主面侧体区域和第二主面侧体区域；所述第一主面侧体区域与所述发射极区域相接触；所述势垒区域由n型半导体形成，并且形成在相对于所述第一主面侧体区域较接近所述第二主面的侧上；以及所述第二主面侧体区域形成在相对于所述势垒区域较接近所述第二主面的侧上。
根据这种结构，通过所述势垒区域来阻止空穴从所述漂移区流至所述第一主面侧体区域。因此，有可能进一步增大所述漂移区内的空穴浓度，使得有可能进一步减小IGBT的导通电阻。
可替换地，在根据上述方案的IGBT中，在所述体区域和所述漂移区之间可以形成高浓度n型区域，并且所述高浓度n型区域可以由n型半导体形成，与所述体区域相接触，通过所述体区域与所述发射极区域分隔开，与所述漂移区相接触，所述高浓度n型区域将所述体区域与所述漂移区分隔开，且比所述漂移区具有更高的n型杂质浓度。
根据这种结构，通过所述高浓度n型区域来阻止空穴从所述漂移区流至所述体区域。因此，有可能进一步增大在所述漂移区内的空穴浓度，使得有可能减小IGBT的导通电阻。
在根据上述方案的IGBT中，所述体区域可以具有第一区域和第二区域，所述第一区域与所述发射电极欧姆接触，所述第二区域通过所述第一区域与所述发射电极电性相连；所述第一区域可以不与所述绝缘膜相接触；所述第二区域可以与所述绝缘膜相接触；以及所述发射极区域可以不与所述沟槽的内转角部的所述绝缘膜相接触。术语“与XX电性相连”在这里意指“电连接至XX，无肖特基势垒”。
如果所述发射极区域与所述沟槽的内转角部的所述绝缘膜相接触，则从所述内转角部附近的所述发射极区域至所述第一区域的距离增大，使得在那个发射极区域附近的所述第二区域的电位趋于增大。其结果是，空穴最终可以从所述第二区域流进所述发射极区域并导致IGBT中的锁定。如果所述发射极区域被形成为不与所述沟槽的内转角部的所述绝缘膜相接触，如同上述结构，在所述发射极区域附近的所述第二区域的电位将不易于增大，使得在IGBT中锁定的可能性被降低。
在根据上述方案的IGBT中，可以由所述沟槽在所述半导体衬底的所述平面图中在所述第一主面侧上限定矩形区域；所述发射极区域和所述体区域都可以形成于所述矩形区域内；以及在所述半导体衬底的所述平面图中的所述矩形区域内，所述发射极区域与所述绝缘膜相接触的边界线的总长度可以小于所述体区域与所述绝缘膜相接触的边界线的总长度。
用这样的方式缩短所述发射极区域与所述绝缘膜相接触的边界线的总长度使得流过通道的电流密度能够增大。因此，IGBT的饱和电流被减小，这使得当过电压被施加给IGBT时，有可能阻止大电流在IGBT中流动。
在根据上述方案的IGBT中，可以由所述沟槽在所述半导体衬底的所述平面图中在所述第一主面侧上限定多个矩形区域；所述多个矩形区域可以在第一方向上排成直线并且通过使所述矩形区域以每个所述矩形区域的沿所述第一方向的尺寸的一半量交替地移位而在与所述第一方向正交的第二方向上错开，以及每个所述矩形区域的沿所述第一方向的尺寸与沿所述第二方向的尺寸之比可以在0.4和2.5之间的范围内且含端点。
使比值落入在上述范围内使能有效地减小IGBT的导通电阻。
在根据上述方案的IGBT中，所述矩形区域可以是正方形的。所述沟槽可以在所述平面图中的所述转角处以90度的角度弯曲。可替换地，所述沟槽可以在所述平面图中的所述转角处以60度的角度弯曲。可替换地，所述沟槽可以在所述平面图中的所述转角处以120度的角度弯曲。
附图说明
以下将参照附图描述本发明示例性实施例的特征、优点以及技术和工业重要性，其中类似的附图标记指代类似的元件，并且其中：
图1是IGBT的平面图；
图2是沿图1的线II-II取得的IGBT的纵剖视图；
图3是沿图1的线III-III取得的IGBT的纵剖视图；
图4是图1中所示出的其中一个单元的放大平面图；
图5是图1中所示出的其中一个单元的放大平面图；
图6是比较IGBT的导通电阻的曲线图；
图7是对应于图4的根据第一改进例的IGBT的平面图；
图8是对应于图4的根据第二改进例的IGBT的平面图；
图9是沿图8的线IX-IX取得的IGBT的剖视图；
图10是示出纵横比和导通电阻之间的关系的曲线图；
图11是示出根据第三改进例的IGBT的沟槽布置的平面图；
图12是示出根据第四改进例的IGBT的沟槽布置的平面图；
图13是示出根据第五改进例的IGBT的沟槽布置的平面图；
图14是示出根据第六改进例的IGBT的沟槽布置的平面图；
图15是示出根据第七改进例的IGBT的沟槽布置的平面图；
图16是示出根据第八改进例的IGBT的沟槽布置的平面图；
图17是示出根据第九改进例的IGBT的沟槽布置的平面图；
图18是示出根据第十改进例的IGBT的沟槽布置的平面图；
图19是示出根据第十一改进例的IGBT的沟槽布置的平面图；以及
图20是对应于图2的根据第十二改进例的IGBT的剖视图。
具体实施方式
如图1至图3所示，IGBT 10具有半导体衬底20、发射电极50以及集电电极60。如图2和图3所示，发射电极50形成于半导体衬底20的几乎整个上表面20a上，以及集电电极60形成于半导体衬底2的几乎整个下表面20b上。为了便于说明，在一些情况下，假设本发明的第一主面面对的方向为向上的方向且假设本发明的第二主面面对的方向为向下的方向。因而，上表面20a可以被视为本发明的第一主面且下表面20b可以被视为本发明的第二主面。在图1中，在半导体衬底20的上表面20a上方的结构，例如发射电极50等，被省略以便于显示出在半导体衬底20中每个区域的布置情况。
沟槽70a和70b(在下文中也统称为“沟槽70”)形成于半导体衬底20的上表面20a中。如图2和图3所示，沟槽70沿深度方向与半导体衬底20的上表面20a基本上垂直地(即，在图纸中的Z方向上)延伸。如图1所示，当从上方看半导体衬底20的上表面20a时，沟槽70a在X方向上沿直线延伸。另外，当从上方看半导体衬底20的上表面20a时，沟槽70b在Y方向上沿直线延伸。X方向与Y方向正交。沟槽70a和沟槽70b被形成为彼此在三通接合处(即，T接合处)会合。由这些沟槽70a和70b将半导体衬底20的上表面20a划分成正方形区域。在下文中，由沟槽70所限定的区域将被称为单元12。每个单元12都是正方形的。单元12在X方向上排成直线并且通过使各单元以单元的沿X方向的一半量交替地移位而在Y方向上错开(即，沿X方向偏移)。沟槽70a和沟槽70b在三通接合处会合的部分可以被视为沟槽70弯曲延伸的部分。例如，当图1中所示沟槽70a-1和沟槽70b-1被视为一个连续沟槽时，可以说该沟槽以90度角弯曲延伸。在该情况下，沟槽的转角内侧上的部分(在下文中，简称为“内转角部”)是通过图1中附图标记72-1所表示的部分。另外，当图1中的沟槽70a-2和沟槽70b-1被视为一个连续沟槽时，也可以说该沟槽以90度角弯曲延伸。在该情况下，沟槽的内转角部是通过图1中附图标记72-2所表示的部分。这样，沟槽70a和沟槽70b的接合处可以被视为沟槽70弯曲延伸的部分，并且每个接合处都具有内转角部72。因此，一个单元具有四个内转角部72。
沟槽70的内面(即，底面和内壁面)覆盖有绝缘膜76。栅电极80形成于沟槽70的内部。栅电极80被填充进沟槽70中以使得不存在间隙。栅电极80穿过绝缘膜76面向半导体衬底20的半导体层内侧。栅电极80通过绝缘膜76与半导体衬底20内的半导体层绝缘。另外，如图2和图3所示，栅电极80的上表面覆盖有绝缘膜78，并且发射电极50被形成为覆盖该绝缘膜78。栅电极80通过绝缘膜78与发射电极50绝缘。栅电极80在未显示的位置处被连接至焊点(pad)，因而有可能通过该焊点来控制栅电极80的电位。
紧接着，将描述在每个单元12中半导体衬底20内的半导体层的结构。每个单元12的结构都是相同的，所以以下将描述一个单元12的结构。图4是一个单元12的放大平面图。如图2至图4所示，发射极区域22、上部体区域24、势垒区域30、下部体区域32、漂移区34以及集电极区域36都形成在半导体衬底20的内部。上部体区域24包括体接触区域26和低浓度体区域28。
体接触区域26是由p型杂质浓度高的p型半导体形成的。体接触区域26形成于包括半导体衬底20的上表面20a的上表面20a附近的区域(在下文中，该区域将被称为“在上表面20a侧上的表面层区域)。体接触区域26基本上形成在单元12的中心。体接触区域26不与绝缘膜76相接触。体接触区域26与发射电极50欧姆接触。
发射极区域22是由n型杂质浓度高的n型半导体形成的。四个发射极区域22都形成于一个单元12中。每个发射极区域22都形成于半导体衬底20的上表面20a侧上的表面层区域中。发射极区域22形成在体接触区域26的周围并且接触体接触区域26。发射极区域22被如此形成以便于避开单元12的转角(即，内转角部72附近的区域)。发射极区域22接触绝缘膜76的沿直线延伸的部分。发射极区域22与发射电极50欧姆接触。
低浓度体区域28是由比体接触区域26的p型杂质浓度更低的p型半导体形成的。低浓度体区域28形成于单元12的转角处、上表面20a上的表面层区域中。也就是说，低浓度体区域28形成于既没有形成发射极区域22也没有形成体接触区域26的范围中的上表面20a侧上的表面层区域中。而且，低浓度体区域28沿单元12的水平方向(即，X方向和Y方向)横跨整个区域而形成在发射极区域22和体接触区域26下方的深度处。如图3所示，在表面层区域中的低浓度体区域28被连接至在发射极区域22和体接触区域26下方的深度处的低浓度体区域28。低浓度体区域28与发射极区域22和体接触区域26相接触。低浓度体区域28与发射电极50相接触。然而，低浓度体区域28的n型杂质浓度低，因此低浓度体区域28和发射电极50肖特基接触。低浓度体区域28经由体接触区域26电连接至发射电极50。低浓度体区域28与绝缘膜76相接触。特别地，如图3和图4所示，低浓度体区域28与处于内转角部72处的绝缘膜76相接触。
势垒区域30是由n型杂质浓度比漂移区34高的n型半导体形成的。势垒区域30沿单元12的水平方向横跨整个区域而形成在低浓度体区域28下方的深度处，即，在比低浓度体区域28更深的位置处。势垒区域30与低浓度体区域28相接触。势垒区域30通过低浓度体区域28与发射极区域22和体接触区域26分隔开。势垒区域30与绝缘膜76相接触。
下部体区域32是由比体接触区域26的p型杂质浓度更低的p型半导体形成的。下部体区域32沿单元12的水平方向横跨整个区域而形成在势垒区域30下方的深度处，即，在比势垒区域30更深的位置处。下部体区域32与势垒区域30相接触。下部体区域32通过势垒区域30和低浓度体区域28分隔开。下部体区域32与绝缘膜76相接触。
漂移区34是由n型杂质浓度低的n型半导体形成的。漂移区34沿半导体衬底20的水平方向横跨整个区域而形成在下部体区域32下方的深度处，即，比下部体区域32更深的位置处。漂移区34与下部体区域32相接触。漂移区34通过下部体区域32与势垒区域30分隔开。沟槽70的下端部到达漂移区34。漂移区34与沟槽70下端部的绝缘膜76相接触。
集电极区域36是由p型杂质浓度高的p型半导体形成的。集电极区域36沿半导体衬底20的水平方向横跨整个区域而形成在包括半导体衬底20的下表面20b的下表面20b附近的区域(在下文中，该区域将被称为“在下表面20b侧上的表面层区域”)中。集电极区域36与集电电极60欧姆接触。集电极区域36与漂移区34相接触。集电极区域36通过漂移区34和下部体区域32分隔开。
图4的长度La1至La4分别表示，当从上方看上表面20a时，上表面20a侧上的表面层区域中的四个低浓度体区域28接触绝缘膜76的边界线的测量长度。图4的长度Lb1和Lb4分别表示，当从上方看上表面20a时，四个发射极区域22接触绝缘膜76的边界线的测量长度。长度Lb1至Lb4的总和Lb小于长度La1至la4的总和La。
紧接着，将描述IGBT 10的操作。当IGBT 10导通时，大于或等于阈值的电压被施加给栅电极80，同时在集电电极60和发射电极50之间施加使集电电极60为正的电压。其结果是，在上部体区域24和下部体区域32与绝缘膜76相接触的范围内上部体区域24和下部体区域32反转为n型，使得形成通道。例如，在图2所示的横截面中，通道在上部体区域24和下部体区域32与沿Y方向延伸的沟槽70b的绝缘膜76相接触的范围内形成在上部体区域24和下部体区域32中。另外，如图1所示，图3中的横截面是沿X方向延伸的沟槽70a的绝缘膜76附近的半导体层的横截面。因此，由沿X方向在图3横截面中出现的整个下部体区域32和整个上部体区域24(即，低浓度体区域28)中延伸的栅电极80形成通道。当形成这些通道时，电子通过发射极区域22和通道从发射电极50流进漂移区34。同时，空穴通过集电极区域36从集电电极60流进漂移区34。当这发生时，由于电导调制现象，漂移区34的电阻减小。已经流进漂移区34的电子流过漂移区34和集电极区域36而进入集电电极60。这样，通过从发射电极50流至集电电极60的电子，电流在IGBT中流动。
另外，如图2和图3中的箭头100A所示，已经流进漂移区34的空穴然后通过下部体区域32和势垒区域30而流进上部体区域24，然后再从体接触区域26流进发射电极50。此时，势垒区域30用作阻挡空穴流动的势垒。因此，空穴被阻止流至上部体区域24。其结果是，在漂移区34中空穴浓度增大，使得漂移区34的电阻进一步减小。
另外，如图2和图3中的箭头102所示，正电位被施加给栅电极80，使得栅电极80下方的漂移区34内的空穴流动以便于避开栅电极80。当沿X-Y方向显示时，该空穴的流动变成如图5中箭头104所示的流动。从图5明显可见，避开沿X方向延伸的沟槽70a内的栅电极80的空穴流与避开沿Y方向延伸的沟槽70b内的栅电极80的空穴流汇合。因此，在内转角部72附近的漂移区34(即，图3中的区域38)中，空穴的浓度变得极其高，使得电阻变得极其低。另外，如上所述，通道形成在与内转角部72的绝缘膜76相接触的上部体区域24和下部体区域32中。因此，如图3中箭头110所示，许多电子通过内转角部72附近的通道而流进区域38(即内转角部72附近的漂移区34)。区域38的电阻极其低，使得电子在漂移区34中以很小的损耗流进集电电极60。
如上所述，在IGBT 10中，形成弯曲形状的沟槽70。另外，在上部体区域24和下部体区域32中，在上部体区域24和下部体区域32与内转角部72的绝缘膜76相接触的范围中形成通道，并且电子从内转角部72的通道流进漂移区34。同时，空穴集中在内转角部72附近的漂移区34(即，区域38)中。而且，通过势垒区域30同样能获得在漂移区34中的累积空穴的效果。其结果是，IGBT 10的导通电阻被减小。当用来通过势垒区域30在漂移区34中累积空穴的结构和用来在内转角部72附近的漂移区34中集中空穴的结构中仅一个结构被采用时，同样也可能减小IGBT 10的导通电阻。然而，优选地是两种结构都被采用。图6是示出用于评估根据本示例性实施例的IGBT10、根据现有技术具有条形栅电极的IGBT 200、具有已经从本示例性实施例的IGBT 10中除去势垒区域30的结构的IGBT 100的导通电阻的模拟结果的曲线图。横轴表示台面宽度，而纵轴表示导通电阻。如曲线图所示，对于所有的IGBT，随着台面宽度变小，导通电阻减小。另外，从图6中明显可见，对于根据现有技术的IGBT 200，除非台面宽度被做得极其小，否则导通电阻不减小。与此相反，对于IGBT 10和IGBT 100，即使台面宽度不做得如此小，导通电阻也减小。在该模拟中，对于IGBT 100，甚至当台面宽度大约为根据现有技术的IGBT 200的台面宽度的五倍时，仍然获得了与IGBT 200相同的导通电阻，而对于IGBT 10，甚至当台面宽度大约为根据现有技术的IGBT 200的台面宽度的25倍时，仍然获得了与IGBT 200相同的导通电阻。这样，根据示例性实施例的结构，无需精细加工就有可能减小IGBT的导通电阻。
如上所述，本示例性实施例的技术使得无需设定台面宽度如此小，就有可能减小IGBT的导通电阻。其结果是，有可能抑制IGBT的饱和电流(即，当IGBT的集电极和发射极之间的电压过大时流动的集电极电流)的增大。特别地，采用通过减小台面宽度来减小导通电阻的方法，作为减小台面宽度的结果，通道密度(即，每单位衬底表面积上的通道面积)增大。因此，当IGBT导通时，大量的电子从通道被供给至漂移区，而从集电极区域被供给至漂移区的空穴也相应地增多。其结果是，当施加过电压时，大量电流很容易流动，使得饱和电流增大。与此相反，对于本示例性实施例的技术，无需设定台面宽度如此小，就使得IGBT的导通电阻减小，使得有可能抑制IGBT的饱和电流增大。特别地，对于根据本示例性实施例的IGBT 10，如上所述，长度Lb1至Lb4的总和Lb小于长度La1至La4的总和La。在由长度Lb1至Lb4所表示的区域中(即，在电子从发射极区域22流进通道的区域中)通道宽度最小。因此，因为总和Lb小，所以有效通道密度低且饱和电流更进一步地被减小。
本示例性实施例的技术使得无需设定台面宽度如此小就有可能减小导通电阻。然而，该技术不排斥台面宽度的减小。通过采用该技术和减小台面宽度的技术，有可能更进一步地减小IGBT的导通电阻。也就是说，该技术有可能与减小台面宽度的技术结合使用。
尽管四个发射极区域22形成于根据本示例性实施例的IGBT 10中的单个单元12中，但发射极区域22的数量可以小于四个。例如，如图7所示，在单元12中的发射极区域22的数量可以是两个。当这样形成发射极区域22时，上述长度的总和Lb变得甚至更短，使得饱和电流被减小得甚至更多。
另外，在上述示例性实施例中，低浓度体区域28形成于单元12的转角的表面层区域中。然而，如图8所示，可替换地，发射极区域22可以形成于单元12的转角的表面层区域中。然而，如果发射极区域22形成于单元12的转角的表面层区域中，可能会引起以下所述问题。图9是沿图8的线IX-IX取得的IGBT的剖面图。图9中的箭头120指示当发射极区域22下方的低浓度体区域28内的空穴流至体接触区域26时的路径。如果发射极区域22形成于单元12的转角的表面层区域中时，从发射极区域22的端部朝向体接触区域26的方向(即，由图8中线IX-IX所指示的方向)沿单元12的对角线方向延伸，使得从发射极区域22的端部至体接触区域26的距离变得更长。因此，图9中箭头120所指示的空穴的移动路径也变得更长。当该移动路径变得更长时，在发射极区域22下方的低浓度体区域28的电位会由于低浓度体区域28的电阻而变得更高。如果该电位变得过高，如图9中箭头122所示，空穴流进发射极区域22，且在IGBT中出现锁定。当低浓度体区域28形成于单元12的转角的表面层区域中以在相对接近体接触区域26的区域内形成发射极区域22时，如同本示例性实施例中的IGBT 10，在IGBT中锁定的可能性被降低。
另外，对于本示例性实施例中的IGBT 10，单元的形状是正方形的。然而，单元的形状可以是矩形的。图10示出单元的纵横比(即，单元沿X方向的长度与单元沿Y方向的长度之比)和IGBT的导通电阻之间的关系。如图10所示，当纵横比是1时(即，当单元是正方形时)，导通电阻变得最小。另外，已经发现，当纵横比在包含端点的0.4至2.5的范围内时，IGBT的导通电阻被更有效地减小。
此外，图11至图19显示了根据修改例的IGBT的沟槽70的布置(即，当从上方看半导体衬底的上表面时的布置)。在图11至图19中，通过阴影线来表示一个沟槽或多个沟槽70以使得更容易对图进行观察。在图11至图19中，省略了沟槽70内的结构和半导体层内的结构，但是栅电极和绝缘膜都形成于沟槽70内，而IGBT的区域形成于半导体层中。而且，以图11至图19的布置，一个沟槽或多个沟槽70是弯曲的，使得漂移区的电阻在内转角部附近较低，且有可能减小IGBT的导通电阻。在图11中，栅电极形成四通接合，但当采用这种结构时，当在IGBT的制造过程中将栅电极嵌入沟槽70中时，往往在沟槽70的交会处形成空腔(不存在电极材料的空间)，因此，优选的是三通接合。图13显示了单元是三角形的示例。图14显示了单元是六角形的示例。图15至图17显示了无单元(即，示例中不存在被沟槽70围绕的区域)的示例。此外，图18和图19显示了存在伪沟槽电极98的示例。伪沟槽电极98是形成于沟槽70中的电极，正如栅电极一样，但是不连接至外部。也就是说，伪沟槽电极98的电位是浮动的。当IGBT关断时，伪沟槽电极98是用来控制半导体层的电位分布的电极。另外，在如图11至图19所示布置沟槽70的情况下，通过沟槽70的内转角部来减小IGBT的导通电阻。
而且，在上述示例性实施例的IGBT 10中，势垒区域30被形成，使得载流子被累积在漂移区34中。然而，如图20所示，n型杂质浓度比漂移区34更高的高浓度n型区域42可能形成在漂移区34和上部体区域24之间。对于该结构，当空穴从漂移区34流至体区域24时，高浓度n型区域42变成势垒。因此，该结构也导致空穴被累积在漂移区34中，使得漂移区34的导通电阻被减小。如果使用具有内转角部72的结构有可能充分地减小导通电阻，则势垒区域30和高浓度n型区域42可以被省略掉。
尽管已经参照其示例性实施例描述了本发明，应当理解地是本发明并不限于所述实施例或结构。与此相反，本发明旨在覆盖各种修改例和等同的布置。另外，在本说明书和附图中示出的技术要素，以单独的和各种组合形式来显示技术实用性，且本发明并不限于与以上示例性实施例有关的所述组合形式。在本说明书和附图中示出的技术同时实现多个目标，但是当实现其中一个目标时就具有技术实用性。

Claims (10)

1.绝缘栅双极型晶体管，其特征在于：
半导体衬底(20)；
发射电极(50)；
集电电极(60)；以及
栅电极(80)，其中：
沟槽(70a、70b)，其形成于所述半导体衬底的第一主面(20a)内，所述第一主面是所述半导体衬底的一个主面，所述沟槽以弯曲形状延伸以当在所述半导体衬底的平面图中看时在第一主面侧上具有转角，所述沟槽(70a、70b)在所述半导体衬底的所述平面图中在所述第一主面侧上限定了矩形区域；
所述沟槽的内面覆盖有绝缘膜(76)；
所述栅电极(80)被置于所述沟槽内；
所述发射电极(50)形成于所述半导体衬底的所述第一主面上；
所述集电电极(60)形成于所述半导体衬底的第二主面(20b)上，所述第二主面是所述半导体衬底的另一个主面；以及
其中，所述半导体衬底(20)中包括：
发射极区域(22)，其由n型半导体形成，与所述绝缘膜(76)相接触，并且与所述发射电极(50)欧姆接触；
体区域(24、32；24)，其由p型半导体形成，在与所述发射极区域(22)相邻的位置处与所述绝缘膜(76)相接触且在所述沟槽的内转角部处与所述绝缘膜(76)相接触，并且与所述发射电极(50)欧姆接触；
漂移区(34)，其由n型半导体形成，形成在相对于所述体区域较接近所述第二主面的侧上，通过所述体区域与所述发射极区域(22)分隔开，并且与所述沟槽的第二主面侧端部的所述绝缘膜相接触；
集电极区域(36)，其由p型半导体形成，形成在相对于所述漂移区(34)较接近所述第二主面的侧上，通过所述漂移区与所述体区域(24、32；24)分隔开，并且与所述集电电极欧姆接触；以及
高浓度n型区域(30；42)，其形成于所述体区域(24)和所述漂移区(34)之间，其中，所述高浓度n型区域由n型半导体形成，通过所述体区域(24)与所述发射极区域(22)分隔开，所述高浓度n型区域将所述体区域(24)与所述漂移区(34)分隔开，并且在n型杂质浓度上比所述漂移区更高，
其中所述发射极区域(22)和所述体区域(24、32；24)形成于所述矩形区域内；以及
在所述半导体衬底的所述平面图中的所述矩形区域内，所述发射极区域与所述绝缘膜相接触的边界线的总长度小于所述体区域与所述绝缘膜相接触的边界线的总长度。
2.根据权利要求1所述的绝缘栅双极型晶体管，其中
所述高浓度n型区域是势垒区域(30)，其将所述体区域分隔成第一主面侧体区域(24)和第二主面侧体区域(32)；
所述第一主面侧体区域(24)与所述发射极区域(22)相接触；
所述势垒区域(30)由n型半导体形成，并且形成在相对于所述第一主面侧体区域(24)较接近所述第二主面的侧上；以及
所述第二主面侧体区域(32)形成在相对于所述势垒区域(30)较接近所述第二主面的侧上。
3.根据权利要求1或2所述的绝缘栅双极型晶体管，其中
所述高浓度n型区域(30；42)与所述体区域(24、32；24)相接触，并且与所述漂移区(34)相接触。
4.根据权利要求1或2所述的绝缘栅双极型晶体管，其中：
所述体区域具有第一区域(26)和第二区域(28)，所述第一区域(26)与所述发射电极(50)欧姆接触，所述第二区域(28)通过所述第一区域与所述发射电极(50)电性相连；
所述第一区域(26)不与所述绝缘膜(76)相接触；
所述第二区域(28)与所述绝缘膜(76)相接触；以及
所述发射极区域(22)不与所述沟槽的所述内转角部的所述绝缘膜(76)相接触。
5.根据权利要求1所述的绝缘栅双极型晶体管，其中
多个所述矩形区域在第一方向上排成直线并且通过使所述矩形区域以每个所述矩形区域的沿所述第一方向的尺寸的一半量交替地移位而在与所述第一方向正交的第二方向上错开；以及
每个所述矩形区域的沿所述第一方向的尺寸与沿所述第二方向的尺寸之比在0.4和2.5之间的范围内且含端点。
6.根据权利要求1或2所述的绝缘栅双极型晶体管，其中：
多个所述矩形区域在第一方向上排成直线，并且通过使所述矩形区域以每个所述矩形区域的沿所述第一方向的尺寸的一半量交替地移位而在与所述第一方向正交的第二方向上错开；
所述发射极区域和所述体区域形成于所述多个矩形区域中的每一个内；以及
每个所述矩形区域的沿所述第一方向的尺寸与沿所述第二方向的尺寸之比在0.4和2.5之间的范围内且含端点。
7.根据权利要求1或2所述的绝缘栅双极型晶体管，其中，所述矩形区域是正方形的。
8.根据权利要求1或2所述的绝缘栅双极型晶体管，其中，所述沟槽在所述平面图中的所述转角处以90度的角度弯曲。
9.根据权利要求1或2所述的绝缘栅双极型晶体管，其中，所述沟槽在所述平面图中的所述转角处以60度的角度弯曲。
10.根据权利要求1或2所述的绝缘栅双极型晶体管，其中，所述沟槽在所述平面图中的所述转角处以120度的角度弯曲。
CN201280011777.7A 2011-03-09 2012-03-07 绝缘栅双极型晶体管 Active CN103403872B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011-052100 2011-03-09
JP2011052100A JP5568036B2 (ja) 2011-03-09 2011-03-09 Ｉｇｂｔ
PCT/IB2012/000418 WO2012120359A2 (en) 2011-03-09 2012-03-07 Insulated-gate bipolar transistor

Publications (2)

Publication Number Publication Date
CN103403872A CN103403872A (zh) 2013-11-20
CN103403872B true CN103403872B (zh) 2016-08-17

Family

ID=45932450

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280011777.7A Active CN103403872B (zh) 2011-03-09 2012-03-07 绝缘栅双极型晶体管

Country Status (5)

Country Link
US (1) US9425271B2 (zh)
EP (1) EP2684216B1 (zh)
JP (1) JP5568036B2 (zh)
CN (1) CN103403872B (zh)
WO (1) WO2012120359A2 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024413B2 (en) 2013-01-17 2015-05-05 Infineon Technologies Ag Semiconductor device with IGBT cell and desaturation channel structure
CN105074931B (zh) * 2013-04-02 2017-09-22 丰田自动车株式会社 利用沟槽栅电极的绝缘栅双极性晶体管
JPWO2014174911A1 (ja) * 2013-04-23 2017-02-23 三菱電機株式会社 半導体装置
US9818743B2 (en) * 2013-06-21 2017-11-14 Infineon Technologies Americas Corp. Power semiconductor device with contiguous gate trenches and offset source trenches
CN103413825B (zh) * 2013-08-09 2016-05-11 上海北车永电电子科技有限公司 平面型绝缘栅双极型晶体管及其制造方法
JP2015138789A (ja) * 2014-01-20 2015-07-30 トヨタ自動車株式会社 半導体装置
JP6221922B2 (ja) 2014-04-25 2017-11-01 トヨタ自動車株式会社 半導体装置の製造方法
JP6256192B2 (ja) * 2014-05-26 2018-01-10 トヨタ自動車株式会社 半導体装置
JP6126150B2 (ja) * 2015-03-06 2017-05-10 トヨタ自動車株式会社 半導体装置
JP6411929B2 (ja) * 2015-03-24 2018-10-24 トヨタ自動車株式会社 Ｍｏｓｆｅｔ
US10529839B2 (en) 2015-05-15 2020-01-07 Fuji Electric Co., Ltd. Semiconductor device
JP6179554B2 (ja) * 2015-05-26 2017-08-16 トヨタ自動車株式会社 半導体装置
JP6192686B2 (ja) 2015-07-02 2017-09-06 株式会社豊田中央研究所 半導体装置
JP2017037921A (ja) * 2015-08-07 2017-02-16 トヨタ自動車株式会社 Ｉｇｂｔ
DE102015117994B8 (de) 2015-10-22 2018-08-23 Infineon Technologies Ag Leistungshalbleitertransistor mit einer vollständig verarmten Kanalregion
JP6304221B2 (ja) * 2015-12-08 2018-04-04 トヨタ自動車株式会社 Ｉｇｂｔ
JP6451869B2 (ja) 2015-12-11 2019-01-16 富士電機株式会社 半導体装置
JP6676947B2 (ja) 2015-12-14 2020-04-08 富士電機株式会社 半導体装置
JP6634860B2 (ja) * 2016-02-10 2020-01-22 株式会社デンソー 半導体装置
JP2017208506A (ja) * 2016-05-20 2017-11-24 東芝メモリ株式会社 半導体装置
WO2018074427A1 (ja) 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
US10600867B2 (en) * 2017-05-16 2020-03-24 Fuji Electric Co., Ltd. Semiconductor device having an emitter region and a contact region inside a mesa portion
JP7052315B2 (ja) * 2017-11-22 2022-04-12 株式会社デンソー 半導体装置
JP7139812B2 (ja) * 2018-09-18 2022-09-21 株式会社デンソー 絶縁ゲートバイポーラトランジスタ
CN109545847A (zh) * 2018-11-08 2019-03-29 国电南瑞科技股份有限公司 一种虚拟沟槽栅结构
GB2587646B (en) * 2019-10-03 2022-08-03 Mqsemi Ag Semiconductor device with dual trench structure
CN112992682A (zh) * 2019-12-13 2021-06-18 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514675C (zh) * 2004-05-12 2009-07-15 株式会社丰田中央研究所 半导体器件

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
JP2894820B2 (ja) 1990-10-25 1999-05-24 株式会社東芝 半導体装置
US5751024A (en) 1995-03-14 1998-05-12 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device
JP3288218B2 (ja) 1995-03-14 2002-06-04 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3471509B2 (ja) 1996-01-23 2003-12-02 株式会社デンソー 炭化珪素半導体装置
JP3744175B2 (ja) * 1997-02-14 2006-02-08 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JPH11345969A (ja) * 1998-06-01 1999-12-14 Toshiba Corp 電力用半導体装置
ATE457084T1 (de) 1998-12-18 2010-02-15 Infineon Technologies Ag Feldeffekt-transistoranordnung mit einer grabenförmigen gate-elektrode und einer zusätzlichen hochdotierten schicht im bodygebiet
JP2002100770A (ja) * 2000-09-22 2002-04-05 Toshiba Corp 絶縁ゲート型半導体装置
JP2002158355A (ja) 2000-11-20 2002-05-31 Nec Kansai Ltd 半導体装置およびその製造方法
JP2002190595A (ja) * 2000-12-21 2002-07-05 Denso Corp 半導体装置及びその製造方法
JP2004055976A (ja) 2002-07-23 2004-02-19 Toyota Industries Corp トレンチ構造を有する半導体装置
JP4158453B2 (ja) 2002-08-22 2008-10-01 株式会社デンソー 半導体装置及びその製造方法
JP4130356B2 (ja) * 2002-12-20 2008-08-06 株式会社東芝 半導体装置
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2006120789A (ja) * 2004-10-20 2006-05-11 Toshiba Corp 半導体装置
JP2007266134A (ja) * 2006-03-27 2007-10-11 Toyota Central Res & Dev Lab Inc 半導体装置
JP5383009B2 (ja) 2007-07-17 2014-01-08 三菱電機株式会社 半導体装置の設計方法
JP5261137B2 (ja) * 2008-11-04 2013-08-14 株式会社豊田中央研究所 バイポーラ型半導体装置
JP5013436B2 (ja) * 2009-06-04 2012-08-29 三菱電機株式会社 電力用半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100514675C (zh) * 2004-05-12 2009-07-15 株式会社丰田中央研究所 半导体器件

Also Published As

Publication number Publication date
WO2012120359A3 (en) 2012-11-15
US20140054645A1 (en) 2014-02-27
EP2684216A2 (en) 2014-01-15
JP5568036B2 (ja) 2014-08-06
US9425271B2 (en) 2016-08-23
CN103403872A (zh) 2013-11-20
JP2012190938A (ja) 2012-10-04
EP2684216B1 (en) 2021-10-27
WO2012120359A2 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
CN103403872B (zh) 绝缘栅双极型晶体管
KR101544332B1 (ko) 반도체 장치
CN106206698B (zh) 反向导通绝缘栅双极性晶体管
KR101840967B1 (ko) 반도체 장치
CN105706238B (zh) 半导体装置
CN105556668B (zh) 半导体装置
CN102473721A (zh) 半导体装置
CN104465719A (zh) 半导体装置
CN106972051B (zh) 绝缘栅双极性晶体管
US20160087094A1 (en) Semiconductor device
CN106463542A (zh) 半导体装置
US11404411B2 (en) Semiconductor device having alternately arranged IGBT regions and diode regions
CN103477437A (zh) 功率半导体装置
JP5482701B2 (ja) 半導体素子
CN105552109B (zh) 一种短路阳极横向绝缘栅双极型晶体管
JP2013150000A (ja) Ｉｇｂｔ
CN106206733A (zh) 半导体装置
US10553710B2 (en) Semiconductor device
CN107204364A (zh) 半导体装置
US9437720B2 (en) Semiconductor device
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN103296073A (zh) 绝缘栅型双极晶体管
CN106486540A (zh) 半导体装置
CN104916693A (zh) 半导体装置
CN106449742A (zh) 绝缘栅双极性晶体管

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200923

Address after: Aichi Prefecture, Japan

Patentee after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Patentee before: Toyota Motor Corp.