JP5991020B2 - 炭化珪素単結晶を主材料とする半導体装置 - Google Patents

Description

本明細書では、トレンチゲート電極でオン・オフを切換えるスイッチング素子が形成されている範囲と、トレンチショットキー電極を利用するダイオードが形成されている範囲をあわせ持っており、炭化珪素単結晶を主材料とする半導体装置を開示する。

高い絶縁破壊強度を持っている炭化珪素単結晶を主材料とする半導体装置が知られている。その半導体装置の一種に、トレンチゲート電極を備えており、トレンチゲート電極に印加する電圧を切換えることによってオン状態とオフ状態を切換えるスイッチング素子が形成されている半導体装置が知られている。さらに、スイッチング素子がオフされたときに生じる還流電流が流れることを許容するダイオードを併せ持っている半導体装置が知られている。上記の半導体装置の一例が、特許文献１の第８〜第１０実施例に記載されている（段落０１２２〜０１７３、図５０〜６８）。
上記の半導体装置は、スイッチング素子のドレイン電極がダイオードのカソード電極を兼用し、スイッチング素子のソース電極がダイオードのアノード電極を兼用する。上記の半導体装置では、ドレイン電位がソース電位よりも高い状態ではスイッチング素子がスイッチング機能を発揮し、スイッチング素子がオンであればドレインとソース間に電流が流れ、スイッチング素子がオフであればドレインとソース間に電流が流れることを阻止するとともに、ソース電位がドレイン電位よりも高い状態ではダイオードに順方向電流が流れるという特性が求められる。
上記の半導体装置の場合、スイッチング素子がオフであればドレインとソース間の電圧差が大きくてもドレインとソース間に電流が流れることを阻止する必要がある。本明細書では、スイッチング素子がオフであるにも係らず、オフ状態が敗れてドレインとソース間に電流が流れてしまう際のドレインとソース間の電圧差を耐圧という。スイッチング素子でオン・オフする回路に加えられる電圧が増大しており、半導体装置に必要とされる耐圧が増大している。

特開２００９−３０２５１０号公報

特許文献１の半導体装置でオン・オフできる電圧がなおも不十分であり、半導体装置をオフにしておいてもドレイン電圧を上げていくとドレイン電流が増大してしまう。本明細書では、半導体装置の耐圧を上昇させ、半導体装置をオフにしておけば、ドレイン電圧を上げてもドレイン電流が増大しない半導体装置を実現する技術を開示する。

半導体装置の耐圧を上昇させるために、半導体装置をオフにしておいてもドレイン電圧を上げていくとドレイン電流が増大してしまう原因を研究した。その結果、ショットキー電極の周囲に位置するｎ型単結晶層（いわゆる耐圧層として機能する層）内に電界集中領域が形成され、その電界集中領域でアバランシェブレークダウンが発生し、そのためにドレイン電流が増大することが判明した。本明細書で開示する半導体装置は、アバランシェブレークダウンの発生を防止する手段を備えている。

本明細書で開示する半導体装置は、炭化珪素のｎ型単結晶層と、ｎ型単結晶層上に積層されている炭化珪素のｐ型単結晶層を備えている。また、ｐ型単結晶層の表面からｐ型単結晶層を貫通してｎ型単結晶層に達しているとともにゲート絶縁膜でｎ型単結晶層とｐ型単結晶層から絶縁されているトレンチゲート電極と、ゲート絶縁膜を介してトレンチゲート電極に対向するとともにｐ型単結晶層でｎ型単結晶層から分離された位置に形成されている炭化珪素のｎ型単結晶領域を備えている。さらに、ｐ型単結晶層の表面からｐ型単結晶層を貫通してｎ型単結晶層に達しているトレンチショットキー電極と、トレンチショットキー電極の外形が屈曲している範囲に対向する領域のｎ型単結晶層内に形成されている炭化珪素のｐ型単結晶領域を備えている。
なお、ここでいうｎ型の表現は不純物濃度に限定されるものでない。いわゆるｎ⁻型からｎ^＋型を総称するものである。ｐ型についても同様である。

トレンチゲート電極とｎ型単結晶領域が形成されている範囲では、ｎ型単結晶領域がソース領域となり、ｐ型単結晶層がボディ層となり、ｎ型単結晶層が耐圧層となり、トレンチゲート電極の電位によって、トレンチゲート電極に対向する範囲のｐ型単結晶領域内に反転領域が形成される状態と反転領域が形成されない状態が切換えられる。ｎ型のソース領域とｎ型の耐圧層の間が導通状態と非導通状態の間で切換えられるスイッチング素子領域となる。
トレンチショットキー電極とｎ型単結晶層が形成されている範囲では、ショットキーダイオードが形成され、アノード電極を兼用するソース電極にカソード電極を兼用するドレイン電極よりも高電位が印加されると、順方向電流が流れる。ドレイン電極にソース電極によりも高電位が印加された場合は、トレンチショットキー電極とｎ型単結晶層の間に電流が流れるのを阻止する。
ｎ型単結晶層内にｐ型単結晶領域が形成されていない場合、ドレイン電極に高電位が印加されると、ドレイン電流が増大する。研究の結果、前記したように、ドレイン電極に高電位が印加されると、ショットキー電極の周囲に位置するｎ型単結晶層内に電界集中領域が形成され、その電界集中領域でアバランシェブレークダウンが発生し、そのためにドレイン電流が増大することが判明した。特に、トレンチショットキー電極の外形が屈曲している範囲（トレンチショットキー電極の側面から底面に屈曲するような範囲）に対向する領域のｎ型単結晶層内に、電界集中領域が形成されることが判明した。
本明細書に開示する半導体装置では、トレンチショットキー電極の外形が屈曲している範囲に対向する領域のｎ型単結晶層内にｐ型単結晶領域が形成されている。上記の位置にｐ型単結晶領域が形成されていると電界集中が緩和され、アバランシェブレークダウンの発生が抑制される。この結果、ドレイン電極に高電位が印加されても、アバランシェブレークダウンが発生せず、ドレイン電流は増大しない。
本明細書に開示する半導体装置では、ｎ型単結晶層内にｐ型単結晶領域を形成しているので、半導体装置をオフにしておけば、ドレイン電圧を上げてもドレイン電流が増大しない。半導体装置の耐圧を高めることができる。

トレンチショットキー電極の底面がトレンチゲート電極の底面よりも浅いことが好ましい。
半導体装置がオフされている状態では、トレンチゲート電極が形成されている範囲内のｎ型単結晶層とｐ型単結晶層の界面からｎ型単結晶内に空乏層が広がる。トレンチショットキー電極の底面がトレンチゲート電極の底面よりも浅いと、その空乏層がトレンチショットキー電極の下方に向けて滑らかに伸び、アバランシェブレークダウンの防止に有利に作用する。

トレンチショットキー電極の底面は、ｐ型単結晶層の底面に一致していてもいし、それより深くてもよい。
この場合、トレンチショットキー電極は直接にｎ型単結晶層に接する。安定したショットキー効果が得られる。

ｐ型単結晶領域が、トレンチゲート電極の底面よりも浅いレベルから深いレベルに亘っていることが好ましい。この場合、トレンチゲート電極が存在する範囲内のｎ型単結晶層に形成されている空乏層が、ｐ型単結晶領域の下方に向けて伸び、アバランシェブレークダウンの防止に有利に作用する。

１チップを平面視したときに、トレンチゲート電極の合計面積がトレンチショットキー電極の合計面積よりも広いことが好ましい。
ショットキーダイオードの特性は、主としてドレイン電極（カソード電極を兼用している）の面積で決まる。トレンチショットキー電極の形成面積は、ショットキーダイオードの特性にあまり影響しない。一方、スイッチング素子の特性は、トレンチゲート電極の形成面積によって大きく影響される。そこで、１チップの面積が限られている場合、スイッチング素子とダイオードの特性を両立させるには、トレンチゲート電極の形成面積を広くとり、トレンチショットキー電極の形成面積を狭く取るのが有利である。すなわち、トレンチゲート電極の合計面積がトレンチショットキー電極の合計面積よりも広いことが好ましい。

本明細書に記載する技術によると、トレンチショットキー電極の外形が屈曲している範囲に対向する領域のｎ型単結晶層内にｐ型単結晶領域が形成されているために、スイッチング素子がオフ状態にあるときにトレンチショットキー電極の周囲に存在しているｎ型単結晶層内に形成される電界集中が緩和され、アバランシェブレークダウンの発生が抑制される。炭化珪素の高い絶縁破壊電界を活用して半導体装置の耐圧を高めることができる。

実施例１の半導体装置の一部断面図。 実施例１の半導体装置の平面図。 実施例１の半導体装置の断面図に電界分布を加筆した図。 ドレイン電圧とドレイン電流の関係を示す図。 図４の拡大図。 実施例２の半導体装置の一部断面図。 実施例２の半導体装置の平面図。 実施例３の半導体装置の平面図。 実施例３の半導体装置の構造を立体的に示す図。 実施例４の半導体装置の平面図。 実施例５の半導体装置の平面図。

下記で説明する実施例の主要な特長を以下に例示する。各特長は、他の特徴と組み合わせることで利点を発揮する他、その特徴自体で独立した利点を発揮する。
（特長１）ソース電極がアノード電極を兼用し、ドレイン電極がカソード電極を兼用している。
（特徴２）ソース電極が、ボディコンタクト領域を介してボディ層に導通し、ソース領域に導通し、ショットキー電極に導通している。
（特徴３）ショットキー電極は、側面と底面を持つ柱状であり、側面から底面に移行する境界に沿って、ｐ型単結晶領域が形成されている。
（特徴４）特徴３のｐ型単結晶領域に加えて、ショットキー電極の底面に接する（側面には接しない）ｐ型単結晶領域が形成されている。

図１は、実施例１の半導体装置の断面図の一部を示している。図示のＡの範囲を単位とし、その単位が図示の左右方向に複数単位繰り返されている。参照符号１０はドレイン電極（カソード電極を兼用している）、８はｎ^＋型単結晶層、６はｎ⁻型単結晶層、２４はｐ⁻型単結晶領域、４はｐ⁻型単結晶層、１４はｐ^＋型単結晶領域、１６はｎ^＋型単結晶領域、２２はゲート絶縁膜、２０はトレンチゲート電極、１８は層間絶縁膜、１２はトレンチショットキー電極、２はソース電極（アノード電極を兼用している）である。上記の単結晶層と単結晶領域は、炭化珪素の単結晶で形成されている。ｐ型単結晶層４は、ｎ型単結晶層６上に積層されている。
トレンチゲート電極２０は、ｐ型単結晶層４の表面からｐ型単結晶層４を貫通してｎ型単結晶層６に達している。トレンチゲート電極２０は、ゲート絶縁膜２２によって、ｎ型単結晶層６とｐ型単結晶層４から絶縁されている。
ショットキー電極１２も、ｐ型単結晶層４の表面からｐ型単結晶層４を貫通してｎ型単結晶層６に達している。ショットキー電極１２は絶縁層で被覆されていない。
ｎ型単結晶領域１６は、絶縁膜２２を介してトレンチゲート電極２０に対向するとともに、ｐ型単結晶層４でｎ型単結晶層６から分離された位置に形成されている。

通常は、ドレイン電極１０に高電位を印加し、ソース電極２を負荷を介して接地する。この状態では、ｎ型単結晶層６とショットキー電極１２間で電流が流れない。トレンチゲート電極２０の電位がローであれば、ｎ型単結晶領域１６とｎ型単結晶層６の間がｐ型単結晶層４で絶縁される。トレンチゲート電極２０の電位がハイであれば、ｐ型単結晶層４のトレンチゲート電極２０に対向する部分がｎ型に反転し、ｎ型単結晶領域１６とｎ型単結晶層６の間が導通する。ｎ型単結晶領域１６とトレンチゲート電極２０が形成されている範囲Bに形成されている半導体構造は、スイッチング素子（ＭＯＳＦＥＴ）として動作する。ｎ型単結晶領域１６はソース領域として機能し、p型単結晶領域１４はボディコンタクト領域として機能し、p型単結晶層４はボディ層として機能し、ｎ型単結晶層６はドリフト層（耐圧層）として機能し、ｎ型単結晶層８はドレインコンタクト層として機能する。
スイッチング素子で電流をオン・オフする負荷が誘導成分を持っている場合、スイッチング素子で電流をオフしたときに負荷の誘導成分によってソース電極（アノード電極）２にドレイン電極（カソード電極）１０よりも高電位が印加されることがある。この場合、ソース電極（アノード電極）２とドレイン電極（カソード電極）１０の間で電流が流れる。トレンチショットキー電極１２が形成されてｐ型単結晶層４が除去されている範囲Ｃに形成されている半導体構造は、ショットキーダイオードとして動作する。ショットキーダイオードが、素子に過大な電圧が印加されることを防止する。

ドレイン電極１０が高電位であり、ソース電極２が接地されており、トレンチゲート電極２０の電位がローである場合、ｐ型単結晶層４とｎ型単結晶層６の界面からｎ型単結晶層６に空乏層が広がり、その空乏層が耐圧を上昇させる。その場合、ｎ型単結晶層６内に電界が発達する。ドレイン電極１０の電位が上昇するほど、ｎ型単結晶層６内の電界集中が顕著になる。
電界が集中し過ぎると、電界集中箇所でアバランシェブレークダウンが発生し、ドレイン電流が増大する。ドレイン電極１０の電位が上昇すると、スイッチング素子がオフ状態を維持できなくなる。研究の結果、ショットキー電極１２の側面と底面が接する位置、すなわちショットキー電極１２の外形が屈曲する範囲の近傍に位置するｎ型単結晶層６内に電界集中が発達してアバランシェブレークダウンが発生することが判明した。
図３のＸは、電界集中が発達してアバランシェブレークダウンが発生する位置を示している。

本実施例では、上記現象の発生を防止するために、ｎ型単結晶層６内にｐ型単結晶領域２４が形成されている。ｐ型単結晶領域２４は、ショットキー電極１２の側面と底面が接する位置の近傍に形成されており、側面と底面が接する位置を覆っている。図３のＸの位置を含むようにｐ型単結晶領域２４が形成されている。ｐ型単結晶領域２４の不純物濃度は、ｐ⁻型単結晶層４の不純物濃度と同等またはｐ⁻型単結晶層４よりも若干濃いことが好ましい。
ｐ型単結晶層２４が上記の位置に形成されていると、図３に示した電界集中の発達が抑制され、アバランシェブレークダウンの発生を防止できる。

本実施例では、後記の順で深くなっている。
ａ）ｐ型単結晶層４とｎ型単結晶層６の境界ａ（ｐ型単結晶領域２４の最浅部）
ｂ）トレンチショットキー電極１２とｎ型単結晶層６の境界ｂ
ｃ）トレンチゲート電極２０とｎ型単結晶層６の境界ｃ（絶縁膜２２の膜厚は薄い）
ｄ）ｐ型単結晶領域２４の最深部。
レベルｂがレベルｃよりも浅く、レベルｄがレベルｃよりも深いと、ｐ型単結晶層４とｎ型単結晶層６の境界からｎ型単結晶層６内に広がる空乏層が、ｐ型単結晶領域２４とトレンチショットキー電極１２の下方に向けて広く広がる。これもまた、図３に示した電界集中の発達を抑制する。

図４のカーブＣ１は、本実施例の半導体装置による場合の、ドレイン電圧（ソース電極２は接地されている）と、ドレイン電極１０とソース電極２間に流れる電流（ドレイン電流）の関係を示している。ドレイン電圧が１０００ボルト以上となってもドレイン電流は増大しない。高い耐圧を備えていることが確認される。
図４のカーブＣ２とＣ３は、ｐ型単結晶領域２４が形成されていない場合のドレイン電圧とドレイン電流の関係を示している。カーブＣ３は、トレンチショットキー電極１２とｎ型単結晶層６の境界ｂがトレンチゲート電極２０とｎ型単結晶層６の境界ｃよりも深い場合の結果を示している。カーブＣ２は、トレンチショットキー電極１２とｎ型単結晶層６の境界ｂがトレンチゲート電極２０とｎ型単結晶層６の境界ｃと等しい場合の結果を示している。図５は、図４のＶの範囲の横軸を拡大した図を示している。カーブＣ３の場合、ドレイン電圧が１００ボルト以下でドレイン電流が増大してしまう。トレンチショットキー電極１２とｎ型単結晶層６の境界ｂがトレンチゲート電極２０とｎ型単結晶層６の境界ｃよりも深いと、耐圧が低下することがわかる。カーブＣ２でも、ドレイン電圧が２００ボルト以下でドレイン電流が増大してしまう。ｐ型単結晶領域２４が形成されていないと、半導体装置の耐圧が確保されないことが確認される。

図２は、トレンチゲート電極２０とトレンチショットキー電極１２の存在高さにおける半導体装置（１チップ分の）の平面図を示している。トレンチゲート電極２０とトレンチショットキー電極１２が交互に出現する列が２列用意されている。参照番号２６は、１チップ分の半導体基板の輪郭であり、２８は素子領域と周辺領域の境界であり、３０はゲートパッドである。ゲートパッド３０は、トレンチゲート電極２０に接続されている。トレンチゲート電極２０とトレンチショットキー電極１２の存在範囲には、ソース電極２が形成されている。ソース電極２とトレンチゲート電極２０は層間絶縁膜１８で絶縁されている。

ショットキーダイオードの特性は、主としてドレイン電極（カソード電極を兼用している）１０の面積で決まる。トレンチショットキー電極の形成面積（図１のＣの範囲の面積）は、ショットキーダイオードの特性にあまり影響しない。一方、スイッチング素子の特性は、トレンチゲート電極の形成面積（図１のＢの範囲の面積）によって大きく影響される。そこで、１チップの面積が限られている場合、スイッチング素子とダイオードの特性を両立させるには、トレンチゲート電極の形成範囲（図１のＢの範囲）の面積を広くとり、トレンチショットキー電極の形成範囲（図１のＣ範囲）の面積を狭く取るのが有利である。

図６と図７の実施例は、８本のトレンチゲート電極２０の両サイドに、トレンチショットキー電極１２を形成した実施例を示している。図１に示した場合よりも、トレンチゲート電極の形成範囲（図１のＢの範囲）の面積が広く、トレンチショットキー電極の形成範囲（図１のＣの範囲）の面積が狭い。それでも、ショットキーダイオードに必要な特性を確保することができ、スイッチング素子の特性を改善することができる。トレンチゲート電極の形成範囲（図１のＢの範囲）の面積と、トレンチショットキー電極の形成範囲（図１のＣの範囲）の面積の比は、ショットキーダイオードに必要な特性とスイッチング素子に必要な特性から、適値に調整することができる。

トレンチショットキー電極１２の底面が広い場合、図６に示すように、トレンチショットキー電極１２の底面に沿って、断続的に、複数個のｐ型単結晶領域２４ａ，２４ｂ，２４ｃ・・・を形成することが有用である。この場合、トレンチショットキー電極１２の底面に沿った広い範囲において、電界集中が発達するのを防止することができる。

以上の実施例では、トレンチゲート電極とトレンチショットキー電極がストライプ上に伸びている。トレンチゲート電極とトレンチショットキー電極の形状は、種々の形を取ることができる。
図８は、トレンチゲート電極２０が、チップ２６の外周に沿って一巡しており、その中央開口内にショットキー電極１２が形成されている場合を示している。ショットキー電極１２の側面と底面の境界は、平面視すると４角形である。図９に示すように、ｐ型の単結晶領域２４は、その４角形の輪郭に沿う範囲に形成されている。この実施例によっても、電界集中の発達を防止でき、アバランシェブレークダウンの発生を防止でき、半導体装置の耐圧を向上させることができる。
図１０は、図８と図９に示す単位構造が、１チップ内に複数配置された実施例を示している。この場合、連続しているトレンチゲート電極に囲まれた単結晶領域内に、ショットキー電極が形成されることになる。
図１１は、トレンチゲート電極に囲まれた単結晶領域の平面形状が８角形である場合を例示している。トレンチゲート電極の形状、トレンチゲート電極に隣接する単結晶領域の形状、ショットキー電極の形状は種々に変形することができる。
図1では、トレンチの側面におけるゲート絶縁膜２２の厚みと、トレンチの底面におけるゲート絶縁膜２２の厚みが等しい場合を例示している。実際には、トレンチ底面におけるゲート絶縁膜２２の厚みを、側面における厚みよりも厚くしてもよい。トレンチ底面におけるゲート絶縁膜２２の厚みを厚くすると、耐圧向上効果が得られる。

本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
また下記に記載する特許請求の範囲の技術的範囲は、実施例に限定されない。実施例はあくまで実施例を例示するものである。

２：ソース電極（アノード電極兼用）
４：ｐ⁻型単結晶層（ボディ層）
６：ｎ⁻型単結晶層（耐圧層）
８：ｎ^＋型単結晶層（ドレインコンタクト層）
１０：ドレイン電極（カソード電極兼用）
１２：ショットキー電極
１４：ｐ^＋型単結晶領域（ボディコンタクト領域）
１６：ｎ^＋型単結晶領域（ソース領域）
１８：層間絶縁膜
２０：トレンチゲート電極
２２：ゲート絶縁膜
２４：ｐ型単結晶領域
２６：チップ外形
２８：素子領域と周辺領域の境界
３０：ゲートパッド

Claims (4)

1. 炭化珪素のｎ型単結晶層と、
   ｎ型単結晶層上に積層されている炭化珪素のｐ型単結晶層と、
   ｐ型単結晶層の表面からｐ型単結晶層を貫通してｎ型単結晶層に達しているとともに、ゲート絶縁膜でｎ型単結晶層とｐ型単結晶層から絶縁されているトレンチゲート電極と、
   ゲート絶縁膜を介してトレンチゲート電極に対向するとともに、ｐ型単結晶層でｎ型単結晶層から分離された位置に形成されている炭化珪素のｎ型単結晶領域と、
   隣り合うトレンチゲート電極の間に配置されており、ｐ型単結晶層の表面からｐ型単結晶層を貫通してｎ型単結晶層に達しているトレンチショットキー電極と、
   トレンチショットキー電極の外形が屈曲している範囲に対向する領域のｎ型単結晶層内に形成されており、ｐ型単結晶層に接触している炭化珪素のｐ型単結晶領域と、
   を備えており、
   トレンチショットキー電極の底面が、トレンチゲート電極の底面よりも浅いことを特徴とする、
   半導体装置。
2. トレンチショットキー電極の底面が、ｐ型単結晶層の底面に一致しているか、あるいはそれよりも深いことを特徴とする請求項１に記載の半導体装置。
3. ｐ型単結晶領域が、トレンチゲート電極の底面よりも浅いレベルから深いレベルに亘っていることを特徴とする請求項１または２に記載の半導体装置。
4. １チップを平面視したときに、トレンチゲート電極の合計面積がトレンチショットキー電極の合計面積よりも広いことを特徴とする請求項１から３のいずれかの１項に記載の半導体装置。

Images