JP2011049524A - 固体撮像素子および固体撮像素子の製造方法 - Google Patents

Abstract

【課題】固体撮像素子において、低照度時または暗時に、フローティングディフュージョンで生じるリーク電流に起因するノイズを低減できるようにする。
【解決手段】CMOSからなる撮像素子における、フローティングディフュージョンＦＤを形成する第１導電型半導体層である層ｎ２の転送ゲートＴＧの端部付近に、第２導電型半導体層である層ｐ１１を形成する。これにより、転送ゲートがオフ時に、フローティングディフュージョン領域ＦＤにおいて、結晶欠陥が生じ易い転送ゲートＴＧ端付近への電界集中を防ぎ、リーク電流を抑制する。本発明は、CMOSからなる撮像素子に適用することができる。
【選択図】図４

Description

本発明は、固体撮像素子および固体撮像素子の製造方法に関し、特に、半導体により形成したCMOS（Complementary Metal Oxide Semiconductor）型の固体撮像素子におけるリーク電流を抑制して、低照度、または暗時のノイズを低減できるようにした固体撮像素子および固体撮像素子の製造方法に関する。

CMOS（Complementary Metal Oxide Semiconductor）型の固体撮像素子（以下、CMOS型撮像素子とも称する）は、低電圧駆動が可能であり、消費電力の点から多画素化、高速読み出しの要求に応えることが容易である。

このような特性により、近年、カメラ付き携帯電話等の小型民生機器だけでなく、高画質化が要求されるデジタル一眼レフカメラ、更には業務用撮影機器においてもCMOS型撮像素子が用いられ始めており、従来のCCD（Charge Coupled Devices）に代わる高性能撮像素子として注目されている。

従来、撮像素子は、暗時や低照度時には、画像にノイズが入り易いことが知られており、銀塩式のカメラと比べて劣るため、一部のユーザからは敬遠されることがあり、低ノイズ化が課題とされてきた。

このため、CMOS型撮像素子を構成するフォトダイオード及びフローティングディフュージョンにおいても、暗時または低照度時のリーク電流を抑制し、ノイズを低減させる技術が益々重要なものとなっている。

図１は、従来技術におけるフローティングディフュージョンを含むCMOS型撮像素子の構造例を示したものである。一般に、フローティングディフュージョンＦＤは、フォトダイオードＰＤに対し、Poly-Si（ポリシリコン）などからなる、電荷転送用の転送ゲートＴＧを挟んだ位置に、フォトダイオードＰＤと同一の導電型の不純物拡散層が形成された構造となる（特許文献１参照）。

このようなフローティングディフュージョンは、CMOS型撮像素子のうち、ローリングシャッタ方式をとるものにおいては、信号電荷の読み出し用素子として使用される。一方、グローバルシャッタ方式をとるものにおいては、読み出し用素子としてだけでなく、読み出しが実行されるまでの間、信号電荷を保持する素子としても使用される（特許文献２参照）。

ここで、ローリングシャッタ方式とグローバルシャッタ方式について説明する。

CMOS型撮像素子は、フォトダイオードで光電変換する信号電荷の蓄積期間（もしくは露光期間）について、その同時性の違いから、ローリングシャッタ方式（別名：フォーカルプレーンシャッタ方式、ライン露光方式）とグローバルシャッタ方式の２種類に分けられる（特許文献３参照）。

ローリングシャッタ方式とは、信号を出力した画素がその時点から再び光電変換を行い、順次読み出されるまでの間フォトダイオードへ信号電荷の蓄積を行うものである。この方式では、画素配列の行毎に信号電荷の蓄積期間が異なる。このため、撮影された画像は歪みを生じることとなる。

一方、グローバルシャッタ方式とは、ローリングシャッタ方式により生じる歪みを解消するために、信号電荷の蓄積期間の同時性を保つ方式である。グローバルシャッタ方式を実現するために、メカニカルシャッタを併用する方法（特許文献３参照）、あるいは遮光膜で覆われたフローティングディフュージョンに全画素同時にフォトダイオードから信号電荷の転送を行い、読み出すまでの間保持させることで蓄積期間の同時性を保つ方法（特許文献４参照）などが提案されている。

図１に示したCMOS型撮像素子の従来の構造では、特許文献１によればPoly-Si（ポリシリコン）などの異方性エッチングによって形成された転送ゲートＴＧ端付近に、結晶欠陥が導入され易いことが知られている。転送ゲートＴＧがオフの状態では、フローティングディフュージョンＦＤと転送ゲートＴＧとの電位差によって、結晶欠陥の生じ易い転送ゲートＴＧ端付近に電界集中が生じる。この結果、電界集中箇所で結晶欠陥を介したリーク電流が発生し、暗時や低照度時において、偽信号が出力されてしまう可能性がある。

尚、図１においては、シリコン基板Ｓｉ上に第１導電型半導体層としてn型不純物層ｎ１が設けられ、その上部に第２導電型半導体層としてp型不純物層ｐ１が設けられている。そして、この層ｐ１，ｎ１によりフォトダイオードＰＤが形成されている。また、同図中、素子分離領域ＤＶが設けられており、その下には、p型不純物層ｐ２が設けられている。さらに、フォトダイオードに対し転送ゲートＴＧを挟んだ位置にn型不純物層ｎ２が設けられ、フローティングディフュージョンＦＤを形成している。

より詳細には、一般に、半導体装置において、結晶欠陥部にpn接合の逆バイアスによる電界集中が生じると、Trap-Assisted-Tunneling(TAT)モデルと呼ばれる機構によって、結晶欠陥を介したリーク電流が発生することが説明されている。そして、前述した問題は、同機構によって発生していることが広く知られている（非特許文献１，２参照）。

図２は、従来のCMOS型撮像素子における、フローティングディフュージョン領域の不純物分布と電界強度分布のシミュレーション結果を示したものである。図２（ａ）は、不純物濃度分布を示しており、図２（ｂ）は、電界強度分布を示している。尚、図２（ａ）の不純物濃度分布においては、白色に近くなるほどｎ型不純物の濃度が高く、黒色に近くなるほどｐ型不純物の濃度が高いことを示している。また、図２（ｂ）の電界強度分布においては、白色に近いほど電界強度が高く、黒色に近いほど電界強度が低いことを示している。また、図２（ａ），図２（ｂ）においては、いずれも同図内に転送ゲートＴＧが存在し、フローティングディフュージョンＦＤが配置される場合を示している。換言すれば、図２は、いずれも、図１の転送ゲートＴＧおよびフローティングディフュージョンＦＤ付近を拡大した範囲の分布が示されている。ここで、図２（ｂ）においては、転送ゲートにはオフ時を想定し負電位が印加され、フローティングディフュージョンFD領域は正電位となっている。

すなわち、図２で示す従来の構造の場合、転送ゲートＴＧがオフ時に、同転送ゲートTGに印加された負電位が、ゲート絶縁膜を介して、ゲート絶縁膜直下のシリコン基板Si内に伝えられる。その結果、同ゲート絶縁膜直下のシリコン基板とフローティングディフュージョンＦＤ領域との電位差により、転送ゲートＴＧ端付近（図２（ｂ）中の領域Ａ)に電界の最大値をとる領域が存在する。

特に、CMOS型撮像素子のうち、グローバルシャッタ方式であって、特許文献２のような例でフローティングディフュージョンＦＤに信号電荷を保持する場合、リーク電流の影響が避けられない。すなわち、信号電荷の保持期間中に、前述した機構によって、フローティングディフュージョンＦＤにリーク電流が発生し続けることにより、転送されるべき信号電荷にノイズが生じ、SN比（Signal to Noise Ratio）が劣化する。

従って、転送ゲートＴＧ端のような結晶欠陥が生じ易い領域には、電界集中が生じない構造を実現し、リーク電流を低減できる構造とすることが望ましいと言える。

特開２００１−０２８４３３号公報 特開２００６−３１１５１５号公報 特開２００６−１９１２３６号公報 特開２００９−０４９８７０号公報 Hurkx et al., "A New Recombination Model for Device Simulation Including Tunneling", IEEE TED. Vol. 39 , no.2 pp.331-338, 1992. G. Eneman et al., "Analysis of junction leakage in advanced germanium P+/n junctions", in Proc. European Solid-State Device Research Conf. 2007, pp.454-457.

本発明はこのような状況に鑑みてなされたものであり、特に、CMOS型固体撮像素子のフローティングディフュージョンにおいて、転送ゲート端付近への電界集中を防止し、リーク電流の生じにくい固体撮像素子と、その製造方法を実現できるようにするものである。

本発明の一側面の固体撮像素子は、光信号を信号電荷に変換するフォトダイオードと、前記フォトダイオードから信号電荷を転送する転送ゲートと、前記信号電荷が転送されるフローティングディフュージョンと、ゲートが前記フローティングディフュージョンに接続されるＭＯＳトランジスタとを備え、前記フローティングディフュージョンを形成する第１導電型半導体層の転送ゲート端部に、第２導電型半導体層を形成する。

前記第１導電型半導体層および前記第２導電型半導体層は、相互に一部が接するように形成されるようにすることができる。

前記第２導電型半導体からなる部位は、前記第１導電型半導体層の素子分離領域の周囲に形成された第２導電型半導体層と繋がるように形成することができる。

前記フローティングディフュージョンに接続された、リセット用トランジスタのソース領域におけるリセットゲート端部に、前記第２導電型半導体層を形成するようにさせることができる。

単位画素あたりに複数の前記フローティングディフュージョンと複数の前記転送ゲートを有する場合に、少なくとも１つ以上の前記フローティングディフュージョン形成する第１導電型半導体層の転送ゲート端部には、第２導電型半導体層を形成するようにさせることができる。

単位画素あたりに複数の前記フローティングディフュージョンと複数の前記転送ゲートを有する場合に、転送ゲートと転送ゲートに挟まれた、少なくとも１つ以上の前記フローティングディフュージョンにおいて、前記フローティングディフュージョンを形成する第１導電型半導体層の表面が、第２導電型半導体層で覆われているようにすることができる。

本発明の固体撮像素子は、複数の画素全てが同時に撮像動作を行うグローバルシャッタ機能を有する固体撮像素子であって、前記フォトダイオードから前記フローティングディフュージョンへ全画素が同時に信号電荷の転送を行い、転送後から読み出しまでの間に前記フローティングディフュージョンで信号電荷を保持させるようにすることができる。

本発明の第２の側面の製造方法は、シリコン基板上にフォトダイオードを構成する第１導電型半導体層を形成する第1の工程と、転送ゲートを形成する第2の工程と、前記第１導電型半導体層を覆うと共に、フローティングディフュージョン領域の前記転送ゲート端部に、第２導電型半導体層を形成する第3の工程と、フローティングディフュージョンを構成する第１導電型半導体からなる層を形成する第4の工程とを含む。

本発明の電子機器は、光信号を信号電荷に変換するフォトダイオードと、前記フォトダイオードから信号電荷を転送する転送ゲートと、前記信号電荷が転送されるフローティングディフュージョンと、ゲートが前記フローティングディフュージョンに接続されるＭＯＳトランジスタとを備え、前記フローティングディフュージョンを形成する第１導電型半導体層において、転送ゲート端部に、第２導電型半導体層が形成されてなることを特徴とした。

本発明の第１の側面においては、フォトダイオードにより光信号が信号電荷に変換され、転送ゲートにより、前記フォトダイオードから信号電荷がフローティングディフュージョンに転送され、フローティングディフュージョンにより、前記信号電荷が転送され、ＭＯＳトランジスタにより、ゲートが前記フローティングディフュージョンに接続され、前記フローティングディフュージョンを形成する第１導電型半導体層の転送ゲート端部に、第２導電型半導体層が形成される。

本発明の第２の側面においては、シリコン基板上にフォトダイオードを構成する第１導電型半導体層が形成され、さらに信号電荷をフローティングディフュージョンへ転送する転送ゲートが形成され、前記第１導電型半導体層が覆われると共に、フローティングディフュージョン領域の前記転送ゲート端部に、第２導電型半導体層が形成され、フローティングディフュージョンを構成する第１導電型半導体層が形成される。

本発明によれば、フローティングディフュージョンにおいて、結晶欠陥が生じ易い転送ゲートＴＧ端付近への電界集中を防ぎ、リーク電流を抑制することが可能となる。また、フローティングディフュージョンを形成する不純物層が転送ゲートTGに対しオーバーラップしない構造となるため、転送ゲート端部におけるオーバーラップ容量が低減し、変換効率が増大する。この結果、高いSN比での撮像が可能となる。

従来の固体撮像素子の構成例を示す図である。 図１の固体撮像素子による不純物濃度分布、および電界強度分布を示す図である。 固体撮像素子を含む１画素分の回路構成を示す図である。 本発明を適用した固体撮像素子の構成例を示す図である。 図４の固体撮像素子による不純物濃度分布、および電界強度分布を示す図である。 ローリングシャッタの動作を説明する図である。 グローバルシャッタの動作を説明する図である。 製造方法を説明するフローチャートである。 本発明の製造方法を説明する製造工程図である。 本発明を適用した素子分離領域の周囲が第２導電型半導体層に囲まれた固体撮像素子の構成例を示す図である。 本発明を適用したリセットトランジスタのソース領域にフローティングディフュージョンが接続された固体撮像素子の構成例を示す図である。 本発明を適用した転送ゲートとフローティングディフュージョンを複数有する固体撮像素子の構成例を示す図である。 本発明の固体撮像素子を適用した電子機器の構成例を示す図である。

以下、発明を実施するための最良の形態（以下実施の形態とする）について説明する。尚、説明は以下の順序で行う
１．第１の実施の形態（基本例）
２．第２の実施の形態（素子分離領域の周囲が第２導電型半導体層に囲まれた例）
３．第３の実施の形態（リセットトランジスタのソース領域にフローティングディフュージョンが接続された例）
４．第４の実施の形態（転送ゲートとフローティングディフュージョンを複数有する例）

＜第１の実施の形態＞
［固体撮像素子を含む１画素分の回路構成］
本発明を適用した固体撮像素子の構成についての説明にあたり、まず、固体撮像素子を含む１画素分の回路構成について説明する。

図３は、固体撮像素子を含む１画素分の回路構成を示している。図３に示すように、固体撮像素子を含む１画素分の回路構成は、フォトダイオード２１、フローティングディフュージョン部（FD）２２、および複数のＭＯＳトランジスタＴｒ１乃至Ｔｒ４を含む構成とされている。図３における複数のＭＯＳトランジスタＴｒ１乃至Ｔｒ４は、それぞれ転送トランジスタＴｒ１、リセットトランジスタＴｒ２、増幅トランジスタＴｒ３、および選択トランジスタＴｒ４である。

転送トランジスタＴｒ１は、フォトダイオード２１からなるソース、フローティングディフュージョン部２２からなるドレイン、および、そのソース・ドレイン間に形成されたゲート電極２４から構成されている。転送トランジスタＴｒ１においては、ゲート電極２４に転送パルスφTRGが供給される。これにより、受光部２１に蓄積された信号電荷がフローティングディフュージョン部２２に転送される。尚、受光部２１は、後述するフォトダイオードＰＤである。

増幅トランジスタＴｒ３は、電源ＶＤＤからなるソース、不純物領域２３からなるドレイン、およびそのソース・ドレイン間に形成されたゲート電極２６から構成されている。

ここで、フローティングディフュージョン部２２と増幅トランジスタＴｒ３のゲート電極２６は、電気的に接続される必要がある。すなわち、フローティングディフュージョン部２２と増幅トランジスタＴｒ３のゲート電極２６とが電気的に接続されることにより、増幅トランジスタＴｒ３では、ゲート電極２６にフローティングディフュージョン部２２の電位が供給される。これにより、フローティングディフュージョン部２２の電位に対応した画素信号が、増幅トランジスタＴｒ３のドレインとなる不純物領域２３に出力される。

リセットトランジスタＴｒ２は、フローティングディフュージョン部２２からなるソースと、電源ＶＤＤからなるドレインと、そのソース・ドレイン間に形成されたゲート電極２５とから構成されている。リセットトランジスタＴｒ２においては、ゲート電極２５にリセットパルスφRSTが供給される。これにより、フローティングディフュージョン部２２の電位が、電源ＶＤＤの電源電位付近の電位にリセットされる。

選択トランジスタＴｒ４は、不純物領域２３からなるソース、垂直信号線ＶＳＬに接続された不純物領域２８からなるドレインと、そのソース・ドレイン間に形成されたゲート電極２７とから構成されている。ここで、選択トランジスタＴｒ４のソースとなる不純物領域２３は、増幅トランジスタＴｒ３のドレインと共用される。選択トランジスタＴｒ４においては、ゲート電極２７に選択パルスφSELが供給される。これにより不純物領域２３に流れ込んだ画素信号が垂直信号線ＶＳＬより伝送される。

尚、図３においては、フローティングディフュージョン部が１箇所設けられる例を示しているが、フローティングディフュージョン部は、複数箇所に設けられる構成としてもよい。

［固体撮像素子の構成例］
図４は、本発明を適用した一実施の形態の構成例を示す固体撮像素子である。

固体撮像素子は、シリコン基板Ｓｉ上に第１導電型半導体層としてn型不純物層ｎ１が設けられ、その上部に第２導電型半導体層としてp型不純物層ｐ１が設けられている。そして、この層ｐ１，ｎ１によりフォトダイオードＰＤが形成されている。また、図中には素子分離領域ＤＶが設けられており、その下には、p型不純物層ｐ２が設けられている。さらに、転送ゲートＴＧは、ゲート絶縁膜ＧＦ上に設けられている。そして、フォトダイオードPDに対し転送ゲートＴＧを挟んだ位置に、第１導電型半導体層であるn型不純物層ｎ２により形成された、フローティングディフュージョンＦＤが設けられている。フローティングディフュージョンFDを形成するn型不純物層n2の転送ゲートTG端部には、第２導電型半導体層としてp型不純物層ｐ１１が形成されている。より詳細には、転送ゲートＴＧ端部に対し、p型不純物層ｐ１１は一部の面がオーバーラップするように形成される。

［図４の固体撮像素子における不純物濃度分布と電界強度分布］
このp型不純物層ｐ１１が形成されることにより、図５（ｂ）で示されるように、フローティングディフュージョンFDの転送ゲートＴＧ端部に発生していた電界集中を抑制することが可能となっている。図５（ａ）は、図４の本発明の固体撮像素子における不純物濃度分布を示し、図５（ｂ）は、その電界強度分布を示している。ここで、図５（ｂ）においては、転送ゲートはオフ時を想定し負電位が印加され、フローティングディフュージョンFD領域は正電位となっているまた、図５（ａ）の不純物濃度分布においては、白色に近くなるほどｎ型不純物の濃度が高く、黒色に近くなるほどｐ型不純物の濃度が高いことを示している。また、図５（ｂ）の電界強度分布においては、白色に近いほど電界強度が高く、黒色に近いほど電界強度が低いことを示している。さらに、図５（ａ），図５（ｂ）においては、いずれも同図内に転送ゲートＴＧが存在し、フローティングディフュージョンＦＤが配置される場合を示している。換言すれば、図５は、いずれも、図４の転送ゲートＴＧおよびフローティングディフュージョンＦＤ付近を拡大した範囲の分布が示されている。

ここで、図４で示される本発明の固体撮像素子の構造と、図１で示される従来の固体撮像素子の構造との違いは、p型不純物層ｐ１１の有無である。

すなわち、図１の従来構造の固体撮像素子における、図２のシミュレーション結果については以下のように説明できる。すなわち、転送ゲートＴＧがオフ時に印加される負電位が、ゲート絶縁膜ＧＦを介してシリコン基板Ｓｉ内のチャネル部に伝えられ、同チャネル部とフローティングディフュージョンＦＤとが電位差を生じる。この結果、転送ゲートＴＧ端付近に電界の最大値を示す箇所が生じていた。

そこで、図４で示されるように、n型不純物層ｎ２の転送ゲートＴＧ端付近にp型不純物層ｐ１１（図５（ａ）の領域Ｂの黒色部分）を設けるようにした。この結果、ｐｎ接合部が転送ゲートＴＧからフローティングディフュージョンＦＤに向かって離れる方向に、図５（ｂ）の領域Ａ’に移動する。すなわち、図５（ｂ）で示されるように、転送ゲートＴＧ端での電界集中が抑制される。

すなわち、図４に示す本発明の構成をとることで、結晶欠陥の生じ易い転送ゲートＴＧ端への電界集中が抑制され、結晶欠陥を介したリーク電流の発生を抑制することが可能となる。また、本発明の構成では、フローティングディフュージョンを形成するn型不純物層n2が転送ゲートTGに対しオーバーラップしなくなる。この結果、転送ゲートTGとn型不純物層n2間で生じるオーバーラップ容量が、図１の従来構造の場合に比べ低減する。このように、フローティングディフュージョンの寄生容量が低減するため、変換効率が増大する。以上、本発明を成すことで、暗時や低照度での撮像において発生しやすいノイズを低減することが可能となる。

また、特に、グローバルシャッタ方式のCMOS型撮像素子においては、信号電荷の保持期間におけるノイズを低減させることが可能となる。

［ローリングシャッタ方式］
例えば、ローリングシャッタ方式（フォーカルプレーンシャッタ方式、またはライン露光方式とも称する）においては、図６で示されるように、行単位でフォトダイオードの露光が開始され、露光終了と同時に読み出しが開始される。すなわち、図６においては、第１行目においては、時刻ｔ１で露光が開始され、露光期間Ｔｅが経過した時刻ｔ１０１に露光が終了すると読出期間Ｔｒが開始される。第２行目においては、時刻ｔ２で露光が開始され、露光期間Ｔｅが経過した時刻ｔ１０２に露光が終了すると読出期間Ｔｒが開始される。時刻ｔ３で露光が開始され、露光期間Ｔｅが経過した時刻ｔ１０３に露光が終了すると読出期間Ｔｒが開始される。そして、第１行目においては、時刻ｔ１０３で再び露光が開始され、露光期間Ｔｅが経過したとき、露光が終了し、同時に読出期間Ｔｒが開始され、この処理が順次繰り返される。このため、ローリングシャッタ方式においては、撮像された画像は、行単位で露光期間がずれるため、行単位で異なるタイミングの画像が撮像されることになり、行単位の画像を組み合わせて１枚の画像を構成すると歪が生じやすい。しかしながら、ローリングシャッタ方式では、信号電荷の保持時間がないため、リーク電流に起因するノイズが比較的生じ難い。

［グローバルシャッタ方式］
一方、グローバルシャッタ方式においては、図７で示されるように、全行が同時に露光を開始し、露光期間Ｔｅが終了すると、行単位で順次読み出しがなされていく。すなわち、図７においては、時刻ｔ２０１において、全行のフォトダイオードの露光が一斉に開始され、露光期間Ｔｅが終了する時刻ｔ３０１に一斉に露光が終了すると、行単位で読出期間Ｔｒで順次信号電荷が読み出されていく。この結果、先頭行に近い行は保持期間Ｔｋ１に近く短い期間で済むが、最終行に近い行は、保持期間Ｔｋｎに近く期間が長くなる。尚、Ｔｋｎの「ｎ」は行番号である。

従って、図１の従来の固体撮像素子では、転送ゲートＴＧ端部に電界集中が発生することによりリーク電流が発生する状態で、この保持期間Ｔｋｎが継続すると、保持期間Ｔｋｎに比例して信号電荷にノイズが蓄積されることになり、画質を劣化させる可能性がある。

これに対して、図４の本発明の固体撮像素子では、n型不純物層ｎ２の転送ゲートＴＧ端付近にp型不純物層ｐ１１が設けられることで、転送ゲートＴＧ端での電界集中を防止することができる。結果として、図４の本発明の固体撮像素子は、グローバルシャッタ方式などの保持期間Ｔｋｎが長い画素を含むようなシャッタ方式では、リーク電流の発生を抑制できる分、ノイズを低減させる効果が大きい。

［図４の固体撮像素子の製造方法について］
次に、図８のフローチャートを参照して、図４で示される固体撮像素子の製造処理について説明する。

ステップＳ１において、図９(ａ)で示されるように、シリコン基板Ｓｉ上に素子分離領域ＤＶが形成される。ここで、素子分離領域ＤＶの形成方法は、例えば、シリコン基板Ｓｉの選択酸化によるLOCOS(Local Oxidation of Silicon)法、もしくは、浅い溝に絶縁膜を埋め込むSTI(Shallow Trench Isolation)法、または、素子分離領域DVにp型不純物層を形成する不純物分離法のどの方法によるものでもかまわない。ここで、素子分離領域ＤＶがLOCOS法またはSTI法により形成される場合は、その形成前、または形成後に、チャネルストッパ用のp型不純物層ｐ２が素子分離領域ＤＶ下に形成される。

ステップＳ２において、図９(ｂ)で示されるように、イオン注入が行われ、フォトダイオードＰＤを構成する第１導電型半導体層であるn型不純物層ｎ１が形成される。

ステップＳ３において、図９(ｃ)で示されるように、ゲート絶縁膜ＧＦが形成され、その上にポリシリコン（Poly-Si）などからなる転送ゲートＴＧが形成される。

ステップＳ４において、図９(ｄ)で示されるように、フォトレジストＰＲをマスクとして用いフォトダイオードＰＤが形成される第１導電型半導体層の層ｎ１の表面にB（ボロン）またはBF2（フッ化ボロン）のイオン注入が行われる。そして、同時に、フローティングディフュージョンＦＤが形成される領域にも、BまたはBF2のイオン注入が行われる。この結果、フォトダイオードＰＤの表面に第２導電型半導体層であるp型不純物層の層ｐ１が形成されると同時に、フローティングディフュージョンＦＤの転送ゲートＴＧ端付近に第２導電型半導体層である層ｐ１１が、転送ゲートＴＧに対して自己整合的に形成される。

この処理において、注入時のイオン種としてＢ（ボロン）を用いる場合、その注入エネルギーは、例えば20keV以内とし、BF2を用いる場合、例えば50keV以内とする。また、いずれの場合にも、その注入量は、1e12/cm2以上とする。

ステップＳ５において、図９(ｅ)で示されるように、フローティングディフュージョンＦＤに、1e13/cm2以上の燐または砒素のイオン注入が行われ、第１導電型半導体層であるn型不純物層ｎ２が形成される。

ステップＳ６において、RTA(Rapid Thermal Annealing)などの熱処理により、注入した不純物の活性化が行われる。

尚、以上の製造処理において、フローティングディフュージョンＦＤの第1導電型半導体層を形成する方法は、転送ゲートＴＧ側壁にサイドウォールスペーサを形成したのち、砒素または燐の不純物注入により拡散層が形成される方法でもよい。

また、転送ゲートＴＧ形成後に1e13/cm2乃至1e14/cm2程度の燐または砒素の不純物注入が行われた後、転送ゲートＴＧ側壁にサイドウォールスペーサが形成されるようにする。さらに、砒素または燐の不純物注入により不純物拡散層が形成され、LDD(Lightly Doped Drain)構造の形態としてもよい。

以上の製造処理によれば、フローティングディフュージョンＦＤの転送ゲートＴＧ端付近に第２導電型半導体層であるp型不純物層ｐ１１は、フォトダイオードＰＤ表面の第２導電型半導体層であるp型不純物層ｐ１と同時に形成される。このため、従来の製造工程において、フォトダイオードＰＤ表面の第２導電型半導体層であるp型不純物層ｐ１が形成される処理における、処理範囲を層ｐ１１が形成されるために一部拡大するのみで、図４の固体撮像素子を製造することが可能となる。結果として、従来の製造工程に対し、新たな工程を加えることなく、低コストで、かつ、容易にリーク電流を低減する固体撮像素子を製造することが可能となる。

＜第２の実施の形態＞
［素子分離領域の周囲が第２導電型半導体層に囲まれた構成例］
以上においては、フローティングディフュージョンＦＤの転送ゲート端部に第２導電型半導体層として層ｐ１１が形成される例について説明してきたが、この位置関係が維持されていれば、層ｐ１１は、他の範囲に存在する構成としてもよい。例えば、図１０で示されるように、層ｐ１１に代えて構成される層ｐ２１を設けるようにしてもよい。この層ｐ２１は、フローティングディフュージョンＦＤを表面で囲み、さらに、素子分離領域ＤＶを積層状に囲い込む構成となっている。尚、図１０（ａ）は、平面図であり、図１０（ｂ）は、図１０（ａ）のＡ-Ａ’の断面図である。

このような層ｐ２１は、素子分離領域ＤＶの形成前または形成後に、不純物注入により素子分離領域ＤＶの周囲を積層状に覆うようにｐ型不純物層として形成されるようにすることで実現される。

このような構成とすることで、結晶欠陥の生じ易い転送ゲートＴＧ端への電界集中を防止し、フローティングディフュージョンFDおけるリーク電流を低減できることは当然のことながら、さらに、素子分離領域ＤＶの近傍で生じるリーク電流をも低減することが可能となる。結果として、転送ゲートＴＧと素子分離領域ＤＶとのいずれのリーク電流も低減させることができるので、さらに、暗時、または低照度時における撮像画像におけるノイズを低減させることが可能となる。

＜第３の実施の形態＞
［リセットトランジスタのソース領域にフローティングディフュージョンが接続された構成例］
以上は、フローティングディフュージョンFDにおいて、結晶欠陥の生じ易い転送ゲートＴＧ端部付近に層ｐ１１または層ｐ２１を形成する例について説明してきたが、結晶欠陥の生じ易い位置であれば、転送ゲートＴＧ端部でなくとも同様の効果が得られる。

例えば、図１１で示されるように、転送ゲートＴＧに加えて、リセットゲートＲＧを含むリセットトランジスタＲＳＴを形成し、フローティングディフュージョンFDに接続されたリセットトランジスタＲＳＴのソース領域Ｓｓに、層ｐ１１と同様に第２導電型半導体層であるp型不純物層ｐ５３を設けるようにしてもよい。

ここで、フローティングディフュージョンを形成するn型不純物層ｎ２と，リセットトランジスタRSTのソース領域Ｓｓを形成するn型不純物層ｎ５１は、配線Ｌにより同電位とされている。ただし、層ｎ２，ｎ５1が一体となって形成されていれば、配線Ｌは不要となる。

このような構成により、フローティングディフュージョンFDの転送ゲートＴＧ端部において生じる電界集中を防止することができ、フローティングディフュージョンおけるリーク電流を低減することができるだけでなく、フローティングディフュージョンFDに接続されたリセットトランジスタRSTのソース領域においても、同様のリーク電流をも低減することができる。＜第４の実施の形態＞
［転送ゲートとフローティングディフュージョンが複数に接続された構成例］
以上においては、転送ゲートとフローティングディフュージョンがそれぞれ１個の場合、または、リセットゲートとソース領域がそれぞれ１個の場合の例について説明してきたが、複数の構成であってもよいものである。

例えば、図１２（ａ）で示されるように、２つのフローティングディフュージョンＦＤ１，ＦＤ２と転送ゲートＴＧ１，ＴＧ２を有する構造で、当該フローティングディフュージョンＦＤ１，ＦＤ２の各転送ゲートＴＧ１，ＴＧ２の端部に、それぞれ第２導電型半導体層であるp型不純物層ｐ１１，ｐ７１，ｐ７２が設けられている。すなわち、p型不純物層ｐ１１，ｐ７１，ｐ７２は、フローティングディフュージョンＦＤ１，ＦＤ２を構成する第１導電型半導体層である層ｎ７１，ｎ７２の、転送ゲートＴＧ１，ＴＧ２の端部に設けられている。このため、いずれにおいても、結晶欠陥が生じ易い転送ゲート端部での電界集中を防止することができるので、電界集中に起因するリーク電流を低減させることが可能となる。

また、層ｐ１１，ｐ７１は、一体となって表層で層ｎ７１を取り囲むように構成してもよい。具体的には、図１２（ｂ）で示されるように、層ｐ１１，ｐ７１が一体となって、層ｐ１０１を構成し、層ｎ７１の表面を覆い隠すようにしても同様の効果を得ることが可能である。

尚、以上においては、第１導電型半導体層および第２導電型半導体層は、それぞれn型不純物層およびp型不純物層である場合について説明してきていたが、当然のことながら、それぞれp型不純物層およびn型不純物層として入替えても同様の効果を奏するものである。

［本発明の固体撮像素子を適用した電子機器の構成例］
次に、図１３を参照して、本発明の固体撮像素子を適用した電子機器の構成例について説明する。尚、図１３において、図１３（ａ）は、本発明を適用した固体撮像素子からなる固体撮像装置１０１の概略構成図であり、図１３（ｂ）は、電子機器１３１の概略断面図である。

固体撮像装置１は、図１３（ａ）で示されるように、各単位画素がアレイ状に配置された画素アレイ部１１１、制御回路１１２、垂直駆動回路１１３、カラム信号処理回路１１４、水平駆動回路１１５、および出力回路１１６を備えている。制御回路１１２は、垂直駆動回路１１３、カラム信号処理回路１１４、および水平駆動回路１１５を制御している。垂直駆動回路１１３、カラム信号処理回路１１４、および水平駆動回路１１５は、垂直信号線Ｌ１および画素駆動線Ｌ２を用いて、画素アレイ部１１１の画素信号を転送し、出力回路１１６より出力させる。

図１３（ｂ）の電子機器１３１は、上述した本発明の画素を含む固体撮像装置１０１を用いた場合の構成例であり、例えば、静止画撮影が可能なデジタルカメラなどである。

電子機器１３１は、固体撮像装置１０１、光学レンズ１４１、シャッタ装置１４２と、駆動回路１４３、および信号処理回路１４４を備えている。

光学レンズ１４１は、被写体からの像光（入射光）を固体撮像装置１０１の撮像面上に結像させる。これにより固体撮像装置１０１内に一定期間当該信号電荷が蓄積される。シャッタ装置１４２は、固体撮像装置１０１への光照射期間および遮光期間を制御する。駆動回路１４３は、固体撮像装置１０１の転送動作およびシャッタ装置１４２のシャッタ動作を制御する駆動信号を供給する。駆動回路１４３は、固体撮像装置１０１に対して駆動信号（タイミング信号）を供給し、固体撮像装置１０１は、この駆動信号に基づいて信号転送を行い、画像信号として信号処理回路１４４に供給する。信号処理回路１４４は、個体撮像装置１０１より供給されてくる画像信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、図示せぬメモリなどの記憶媒体に記憶されたり、または、LCD（Liquid Cryustal Display）などからなるモニタに出力されて表示される。

図１３（ｂ）の電子機器１３１では、本発明の固体撮像素子を適用した固体撮像装置１０１を用いることにより、固体撮像装置１０１のフローティングディフュージョンにおいては、結晶欠陥が生じ易い転送ゲート端付近への電界集中を防止し、リーク電流を抑制することが可能となる。また、転送ゲート端部におけるオーバーラップ容量が低減し、変換効率が増大する。このため電子機器１３１では、高いSN比での撮像が可能となる。

尚、本発明の固体撮像素子を用いた固体撮像装置１０１を適用できる電子機器１３１としては、デジタルカメラに限られるものではなく、デジタルスチルカメラ、さらには携帯電話機等のモバイル機器向けカメラモジュールなどの撮像装置に適用可能である。

本発明によれば、フローティングディフュージョンＦＤにおいて、結晶欠陥が生じ易い転送ゲート端付近への電界集中を防止することができるので、リーク電流が抑制され、低照度時、または暗時に、ノイズを低減して画像を撮像することが可能となる。特に、グローバルシャッタ方式のシャッタによる固体撮像素子の場合、読み出し動作までの間、フローティングディフュージョンＦＤに長時間、信号電荷が保持されることとなるので、リーク電流を低減させることにより、ノイズの少ない撮像が可能となる。

尚、本明細書において、処理工程を記述するステップは、記載された順序に沿って時系列的に行われる処理は、もちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行されても構わない。

ＴＧ，ＴＧ１，ＴＧ２ 転送ゲート， ＦＤ，ＦＤ１，ＦＤ２ フローティングディフュージョン， ＰＤ フォトダイオード， ＤＶ 素子分離領域

Claims (9)

1. 光信号を信号電荷に変換するフォトダイオードと、
   前記フォトダイオードから信号電荷を転送する転送ゲートと、
   前記信号電荷が転送されるフローティングディフュージョンと、
   ゲートが前記フローティングディフュージョンに接続されるＭＯＳトランジスタとを備え、
   前記フローティングディフュージョンを形成する第１導電型半導体層の転送ゲート端部に、第２導電型半導体層が形成されてなることを特徴とした
   固体撮像素子。
2. 前記第１導電型半導体層および前記第２導電型半導体層は、相互に一部が接するように形成される
   請求項１に記載の固体撮像素子。
3. 前記第２導電型半導体層は、前記第１導電型半導体層の素子分離領域の周囲に形成された第２導電型半導体層と繋がっている
   請求項１に記載の固体撮像素子。
4. 前記フローティングディフュージョンに接続されたリセット用トランジスタのソース領域を形成する前記第1導電型半導体層において、リセットゲート端部に、前記第２導電型半導体層が形成されてなることを特徴とする
   請求項１乃至３のいずれかに記載の固体撮像素子。
5. 1つの画素内に、複数の前記フローティングディフュージョンと複数の前記転送ゲートとを有する固体撮像素子のうち、少なくとも１つ以上の前記フローティングディフュージョン形成する第１導電型半導体層の転送ゲート端部に、第２導電型半導体層が形成されてなることを特徴とした
   請求項１乃至３のいずれかに記載の固体撮像素子。
6. 少なくとも１つ以上の前記フローティングディフュージョンにおいて、前記フローティングディフュージョンを形成する第１導電型半導体層の表面が、第２導電型半導体層で覆われている
   請求項５に記載の固体撮像素子。
7. 複数の画素全てが同時に撮像動作を行うグローバルシャッタ方式をとる固体撮像素子であって、
   前記フォトダイオードから前記フローティングディフュージョンへ全画素が同時に信号電荷の転送を行い、転送後から読み出しまでの間に前記フローティングディフュージョンで信号電荷を保持する
   請求項１乃至６の何れかに記載の固体撮像素子。
8. シリコン基板上にフォトダイオードを構成する第１導電型半導体層を形成する第1の工程と、前記フォトダイオードから信号電荷の転送を行う転送ゲートを形成する第2の工程と、
   前記第１導電型半導体層を覆うと共に、フローティングディフュージョン領域の前記転送ゲート端部に、第２導電型半導体層を形成する第3の工程と、
   前記フローティングディフュージョンを構成する第１導電型半導体層を形成する第4の工程と
   を含む固体撮像素子の製造方法。
9. 光信号を信号電荷に変換するフォトダイオードと、
   前記フォトダイオードから信号電荷を転送する転送ゲートと、
   前記信号電荷が転送されるフローティングディフュージョンと、
   ゲートが前記フローティングディフュージョンに接続されるＭＯＳトランジスタとを備え、
   前記フローティングディフュージョンを形成する第１導電型半導体層において、転送ゲート端部に、第２導電型半導体層が形成されてなることを特徴とした
   請求項１乃至７の何れかに記載の固体撮像素子を用いた電子機器。

Images