JP2016100509A - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法 Download PDF

Info

Publication number
JP2016100509A
JP2016100509A JP2014237775A JP2014237775A JP2016100509A JP 2016100509 A JP2016100509 A JP 2016100509A JP 2014237775 A JP2014237775 A JP 2014237775A JP 2014237775 A JP2014237775 A JP 2014237775A JP 2016100509 A JP2016100509 A JP 2016100509A
Authority
JP
Japan
Prior art keywords
diffusion layer
conductivity type
type diffusion
type
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014237775A
Other languages
English (en)
Other versions
JP6399301B2 (ja
Inventor
紀元 中村
Norimoto Nakamura
紀元 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014237775A priority Critical patent/JP6399301B2/ja
Priority to US14/939,664 priority patent/US9899444B2/en
Priority to CN201510825492.2A priority patent/CN105633106B/zh
Publication of JP2016100509A publication Critical patent/JP2016100509A/ja
Application granted granted Critical
Publication of JP6399301B2 publication Critical patent/JP6399301B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Element Separation (AREA)

Abstract

【課題】浮遊拡散層の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制する。【解決手段】本発明に係る固体撮像装置１００は、第１導電型ウェル２０と、第１導電型ウェル２０に設けられ、光が照射されてキャリアを発生する第１の第２導電型拡散層３０と、第１導電型ウェル２０に設けられ、第１の第２導電型拡散層３０で発生したキャリアが転送されて蓄積される第２の第２導電型拡散層３４と、第２の第２導電型拡散層３４の下に設けられた第１の第１導電型拡散層４０と、を含み、第２の第２導電型拡散層３４の不純物濃度は、第１の第２導電型拡散層３０の不純物濃度よりも高く、第１の第１導電型拡散層４０の不純物濃度は、第１導電型ウェルの不純物濃度２０よりも低い。【選択図】図２

Description

本発明は、固体撮像装置およびその製造方法に関する。
従来、デジタルスチルカメラやデジタルビデオカメラなどの撮像機能を備えた電子機器においては、例えば、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）やＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イメージセンサーなどの固体撮像装置が用いられている。
例えばＣＭＯＳイメージセンサーは、受光素子（フォトダイオード）を含む画素からの電荷を浮遊拡散層（フローティングディフュージョン）に転送するとともに、浮遊拡散層の電位を、ソースフォロワ回路を用いて読み出す構成が用いられている。
例えば特許文献１には、Ｐウェルに対して十分に不純物濃度が低いＰ−型不純物層を設けることにより、ＰＮ接合による空乏層の厚さを大きくして、浮遊拡散層の容量を小さくすることが記載されている。そして、特許文献１には、浮遊拡散層の容量を小さくすることにより、浮遊拡散層の電位変動を大きくし、電荷検出感度を高くすることが記載されている。
特開平８−３１６４６０号公報
フォトダイオードと浮遊拡散層とを同一基板に形成する固体撮像装置では、フォトダイオードにおいて、光が照射されることにより発生した電荷は一時蓄積される。フォトダイオードにおいて蓄積することができる電荷量（最大蓄積電荷量）は、多い方が好ましい。フォトダイオードの最大蓄積電荷量が少なくなると、照射された光に対する、ソースフォロア回路によって読み出すことができる最大の信号量が小さくなり、ダイナミックレンジの低下を招く場合がある。
本発明のいくつかの態様に係る目的の１つは、浮遊拡散層の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる固体撮像装置を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、上記固体撮像装置の製造方法を提供することにある。
本発明は前述の課題の少なくとも一部を解決するためになされたものであり、以下の態様又は適用例として実現することができる。
［適用例１］
本発明に係る固体撮像装置の一態様は、
第１導電型ウェルと、
前記第１導電型ウェルに設けられ、光が照射されてキャリアを発生する第１の第２導電型拡散層と、
前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層で発生したキャリアが
転送されて蓄積される第２の第２導電型拡散層と、
前記第２の第２導電型拡散層の下に設けられた第１の第１導電型拡散層と、
を含み、
前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
前記第１の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低い。
このような固体撮像装置では、空乏層の厚さを大きくすることができ、浮遊拡散層の容量を小さくすることができる。これにより、このような固体撮像装置では、浮遊拡散層のキャリアが転送された場合の電位変動（変換ゲイン）を大きくすることができ、電荷検出感度を高くすることができる。さらに、このような固体撮像装置では、第１の第２導電型拡散層におけるキャリアの最大蓄積可能量（最大蓄積電荷量）が減少することを抑制することができる。
［適用例２］
適用例１において、
前記第１の第２導電型拡散層および前記第２の第２導電型拡散層の周囲に設けられた第１導電型素子分離領域と、
前記第１導電型素子分離領域と前記第２の第２導電型拡散層との間に設けられた第２の第１導電型拡散層と、
を含み、
前記第１導電型素子分離領域の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも高く、
前記第２の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低くてもよい。
このような固体撮像装置では、空乏層を横方向に延ばすことができ、浮遊拡散層の容量を、より小さくすることができる。
［適用例３］
適用例２において、
前記第１の第１導電型拡散層は、平面視において、前記第２の第２導電型拡散層および前記第２の第１導電型拡散層と重なっていてもよい。
このような固体撮像装置では、第１の第１導電型拡散層、第２の第１導電型拡散層、および第２の第２導電型拡散層をそれぞれ別々のレジスト層をマスクにして形成する場合に比べて、製造工程を削減することができる。
［適用例４］
適用例１ないし３のいずれか１例において、
前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層と前記第２の第２導電型拡散層との間に位置し、前記第１の第２導電型拡散層で発生したキャリアが転送されて蓄積される第３の第２導電型拡散層を含み、
前記第３の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、かつ前記第２の第２導電型拡散層の不純物濃度よりも低く、
前記第２の第２導電型拡散層には、前記第３の第２導電型拡散層を介して、前記第１の第２導電型拡散層で発生したキャリアが転送されてもよい。
このような固体撮像装置では、第３の第２導電型拡散層でキャリアを一時蓄積すること
ができるので、ソースフォロア回路で読み出し処理を行う時間を稼ぐことができる。
［適用例５］
適用例１ないし４のいずれか１例において、
前記第１の第２導電型拡散層と前記第２の第２導電型拡散層との間の前記第１導電型ウェル上に設けられた第１絶縁層と、
前記第１絶縁層上に設けられ、前記第１の第２導電型拡散層で発生したキャリアを前記第２の第２導電型拡散層に転送するための第１電極と、
を含んでもよい。
このような固体撮像装置では、第１の第２導電型拡散層で発生したキャリアを、第１電極によって第２の第２導電型拡散層に転送することができる。
［適用例６］
適用例１ないし５のいずれか１例において、
前記第２の第２導電型拡散層上に設けられた第２絶縁層と、
前記第２絶縁層上に設けられ、前記第２の第２導電型拡散層に蓄積されたキャリアを排出するための第２電極と、
を含んでもよい。
このような固体撮像装置では、第２の第２導電型拡散層に蓄積されたキャリアを、第２電極によって排除（リセット）することができる。
［適用例７］
適用例１ないし６のいずれか１例において、
前記第２の第２導電型拡散層の表面に設けられた第１導電型表面拡散層を含んでもよい。
このような固体撮像装置では、空乏層を横方向に延ばすことができ、浮遊拡散層の容量を、より小さくすることができる。
［適用例８］
適用例１ないし７のいずれか１例において、
前記第２の第２導電型拡散層は、浮遊拡散層を構成してもよい。
このような固体撮像装置では、浮遊拡散層の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる。
［適用例９］
本発明に係る固体撮像装置の一態様は、
第１導電型ウェルと、
前記第１導電型ウェルに設けられ、光が照射されてキャリアを発生する第１の第２導電型拡散層と、
前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層と電気的に接続された第２の第２導電型拡散層と、
前記第２の第２導電型拡散層の下に設けられた第１の第１導電型拡散層と、
を含み、
前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
前記第１の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度より
も低い。
このような固体撮像装置では、浮遊拡散層の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる。
［適用例１０］
本発明に係る固体撮像装置の製造方法の一態様は、
基板に第１導電型ウェルを形成する工程と、
前記第１導電型ウェルに、第１の第２導電型拡散層を形成する工程と、
前記第１導電型ウェルに、第２の第２導電型拡散層を形成する工程と、
前記第１導電型ウェルに、第１導電型拡散層を形成する工程と、
を含み、
前記第１導電型拡散層は、前記第２の第２導電型拡散層の下に形成され、
前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
前記第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低く、
前記第１の第２導電型拡散層は、光が照射されてキャリアを発生し、
前記第２の第２導電型拡散層には、前記第１の第２導電型拡散層で発生したキャリアが転送されて蓄積される。
このような固体撮像装置の製造方法では、浮遊拡散層の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる固体撮像装置を製造することができる。
［適用例１１］
適用例１０において、
前記第２の第２導電型拡散層と前記第１導電型拡散層とは、共通のレジスト層をマスクにしてイオン注入することにより形成されてもよい。
このような固体撮像装置の製造方法では、第１の第１導電型拡散層、第２の第１導電型拡散層、および第２の第２導電型拡散層をそれぞれ別々のレジスト層をマスクにして形成する場合に比べて、製造工程を削減することができる。
本実施形態に係る固体撮像装置を模式的に示す平面図。 本実施形態に係る固体撮像装置を模式的に示す断面図。 本実施形態に係る固体撮像装置を模式的に示す断面図。 本実施形態に係る固体撮像装置の電荷転送動作を説明するための図。 本実施形態に係る固体撮像装置の電荷転送動作を説明するための図。 本実施形態に係る固体撮像装置の電荷転送動作を説明するための図。 本実施形態に係る固体撮像装置の電荷転送動作を説明するための駆動シーケンスを模式的に示す図。 比較例に係る固体撮像装置を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造方法を説明するためのフローチャート。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態に係る固体撮像装置の製造工程を模式的に示す断面図。 本実施形態の第１変形例に係る固体撮像装置を模式的に示す平面図。 本実施形態の第１変形例に係る固体撮像装置を模式的に示す断面図。 本実施形態の第２変形例に係る固体撮像装置を模式的に示す平面図。 本実施形態の第２変形例に係る固体撮像装置を模式的に示す断面図。
以下、本発明の好適な実施形態について、図面を用いて詳細に説明する。なお、以下に説明する実施形態は、特許請求の範囲に記載された本発明の内容を不当に限定するものではない。また、以下で説明される構成の全てが本発明の必須構成要件であるとは限らない。
１． 固体撮像装置
まず、本実施形態に係る固体撮像装置について、図面を参照しながら説明する。図１は、本実施形態に係る固体撮像装置１００を模式的に示す平面図である。図２は、本実施形態に係る固体撮像装置１００を模式的に示す図１のＩＩ−ＩＩ線断面図である。図３は、本実施形態に係る固体撮像装置１００を模式的に示す図１のＩＩＩ−ＩＩＩ線断面図である。
固体撮像装置１００は、図１〜図３に示すように、ｎ型基板１０と、ｐ型ウェル２０と、ｎ型拡散層３０，３２，３４と、ｎ型高濃度拡散層３６，３８と、ｐ型拡散層４０，４２と、ｐ型素子分離領域５０と、素子分離絶縁層５２と、絶縁層６０，６２，６４，６６と、電極７０，７２，７４，７６と、を含む。
ｎ型基板１０は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体基板（ｎ型シリコン基板）である。
ｐ型ウェル（第１導電型ウェル）２０は、ｎ型基板１０に設けられている。ｐ型ウェル２０は、例えば、シリコンにボロンなどの不純物が添加されたｐ型半導体からなる領域である。ｐ型ウェル２０の不純物濃度は、例えば、１Ｅ１６／ｃｍ３以上１Ｅ１８／ｃｍ３以下である。
ここで、ｐ型ウェル（ｐ型拡散層）の不純物濃度とは、該拡散層にｐ型を形成する不純物とｎ型を形成する不純物とが混入している場合は、ｐ型を形成する不純物の濃度（数）から、ｎ型を形成する不純物を差し引き、残ったｐ型を形成する不純物の濃度のことをいう。同様に、ｎ型拡散層の不純物濃度とは、該拡散層にｎ型を形成する不純物とｐ型を形成する不純物とが混入している場合は、ｎ型を形成する不純物の濃度から、ｐ型を形成する不純物の濃度を差し引き、残ったｎ型を形成する不純物の濃度のことをいう。
第１ｎ型拡散層（第１の第２導電型拡散層）３０は、第１ｐ型ウェル２０に設けられている。第１ｎ型拡散層３０は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。第１ｎ型拡散層３０の深さは、ｐ型ウェル２０の深さよりも小さい。第１ｎ型拡散層３０は、光電変換素子（フォトダイオード）を構成している。第１ｎ型拡散層３０の不純物濃度は、例えば、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。第１ｎ型拡散層３０は、光が照射されてキャリア（電子、正孔）を発生させ、かつ
該キャリアを蓄積させる。
第２ｎ型拡散層（第３の第２導電型拡散層）３２は、ｎ型拡散層３０，３４と離間して、第１ｐ型ウェル２０に設けられている。第２ｎ型拡散層３２は、第１ｎ型拡散層３０と第３ｎ型拡散層３４との間に位置している。第２ｎ型拡散層３２は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。図示の例では、第２ｎ型拡散層３２の深さは、第１ｎ型拡散層３０の深さと同じである。第２ｎ型拡散層３２の不純物濃度は、第１ｎ型拡散層３０の不純物濃度よりも高く、かつ第３ｎ型拡散層３４の不純物濃度よりも低い。第２ｎ型拡散層３２の不純物濃度は、例えば、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
絶縁層（第１絶縁層）６０は、第１ｎ型拡散層３０と第２ｎ型拡散層３２との間のｐ型ウェル２０上に設けられている。絶縁層６０は、さらに、第１ｎ型拡散層３０の一部および第２ｎ型拡散層３２の一部を覆って設けられている。絶縁層６０の材質は、例えば、酸化シリコンである。
第１転送電極（第１転送ゲート電極、第１電極）７０は、絶縁層６０上に設けられている。第１転送電極７０の材質は、例えば、導電性が付与されたポリシリコンである。第１転送電極７０、絶縁層６０、およびｎ型拡散層３０，３２は、第１転送トランジスターを構成している。第１転送トランジスターによって（第１転送電極７０によって）、第１ｎ型拡散層３０で発生し第１ｎ型拡散層３０に蓄積されているキャリア（電荷）は、第２ｎ型拡散層３２に転送される。第２ｎ型拡散層３２は、第１ｎ型拡散層３０で発生したキャリアを一時的に蓄積する。
第３ｎ型拡散層（第２の第２導電型拡散層）３４は、ｎ型拡散層３０，３２と離間して、ｐ型ウェル２０に設けられている。第３ｎ型拡散層３４は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。図示の例では、第３ｎ型拡散層３４の深さは、第２ｎ型拡散層３２の深さと同じである。第３ｎ型拡散層３４の不純物濃度は、ｎ型拡散層３０，３２の不純物濃度よりも高い。第３ｎ型拡散層３４の不純物濃度は、例えば、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
第３ｎ型拡散層３４は、ｐ型半導体によって囲まれている。具体的には、第３ｎ型拡散層３４は、下方において第１ｐ型拡散層４０と接し、側方においてｐ型ウェル２０および第２ｐ型拡散層４２と接している。第３ｎ型拡散層３４とｐ型半導体との境界において、ｐｎ接合による空乏層２が形成される。図示の例では、空乏層２は、ｎ型基板１０に到達している。さらに、空乏層２は、素子分離絶縁層５２の下にも形成されている。空乏層２によって囲まれた第３ｎ型拡散層３４の領域は、浮遊拡散層（フローティングディフュージョン）３５となる。すなわち、第３ｎ型拡散層３４は、浮遊拡散層３５を構成している。浮遊拡散層３５は、所定の電圧に固定されていない領域である。
絶縁層６２は、第２ｎ型拡散層３２と第３ｎ型拡散層３４との間のｐ型ウェル２０上に設けられている。絶縁層６２は、さらに、第２ｎ型拡散層３２の一部および第３ｎ型拡散層３４の一部を覆って設けられている。絶縁層６２の材質は、例えば、酸化シリコンである。
第２転送電極（第２転送ゲート電極）７２は、絶縁層６２上に設けられている。第２転送電極７２の材質は、例えば、導電性が付与されたポリシリコンである。第２転送電極７２、絶縁層６２、およびｎ型拡散層３２，３４は、第２転送トランジスターを構成している。第２転送トランジスターによって（第２転送電極７２によって）、第２ｎ型拡散層３２に蓄積されたキャリアは、第３ｎ型拡散層３４の浮遊拡散層３５に転送される。したが
って、浮遊拡散層３５には、第２ｎ型拡散層３２を介して、第１ｎ型拡散層３０で発生したキャリアが転送される。転送電極７０，７２は、第１ｎ型拡散層３０で発生したキャリアを、第２ｎ型拡散層３２を介して、浮遊拡散層３５に転送するための電極である。浮遊拡散層３５は、第１ｎ型拡散層３０で発生したキャリアを一時蓄積する。
第１ｎ型高濃度拡散層３６は、第３ｎ型拡散層３４に設けられている。第１ｎ型高濃度拡散層３６は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。第１ｎ型高濃度拡散層３６の不純物濃度は、第３ｎ型拡散層３４の不純物濃度よりも高い。第１ｎ型高濃度拡散層３６の深さは、第３ｎ型拡散層３４の深さよりも小さい。第１ｎ型高濃度拡散層３６は、浮遊拡散層３５を構成している。第１ｎ型高濃度拡散層３６には、ソースフォロア回路４が電気的に接続されている。ソースフォロア回路４は、第３ｎ型拡散層３４に蓄積されたキャリアの電荷（第３ｎ型拡散層３４の電位変化量）を読み出して増幅し、出力信号として出力する。ソースフォロア回路４は、トランジスター等によって構成されている。なお、便宜上、図１では、ソースフォロア回路４の図示を省略している。
第２ｎ型高濃度拡散層３８は、第１ｎ型高濃度拡散層３６と離間して、第３ｎ型拡散層３４に設けられている。第２ｎ型高濃度拡散層３８は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。第２ｎ型高濃度拡散層３８と第２ｎ型拡散層３２との間に、第１ｎ型高濃度拡散層３６が設けられている。第２ｎ型高濃度拡散層３８の不純物濃度は、第３ｎ型拡散層３４の不純物濃度よりも高い。図示の例では、第２ｎ型高濃度拡散層３８の深さは、第１ｎ型高濃度拡散層３６の深さと同じである。第２ｎ型高濃度拡散層３８は、図示せぬ電源回路に電気的に接続されている。該電源回路によって、第２ｎ型高濃度拡散層３８は、所定の電位（リセット電位）に固定されており、第３ｎ型拡散層３４の電位をリセット（蓄積されたキャリアを排除）することができる。
絶縁層６４は、第１ｎ型高濃度拡散層３６と第２ｎ型拡散層３２との間の第３ｎ型拡散層３４上に設けられている。絶縁層６４の材質は、例えば、酸化シリコンである。
障壁電極７４は、絶縁層６４上に設けられている。障壁電極７４の材質は、例えば、導電性が付与されたポリシリコンである。障壁電極７４は、接地電位（ＧＮＤ）に固定されている。障壁電極７４は、第２ｎ型拡散層３２に一時蓄積されたキャリアを第２転送電極７２によって第３ｎ型拡散層３４に転送する際の障壁を作ることができる。具体的には、障壁電極７４によってポテンシャル障壁を形成することができ、第２転送電極７２と第３ｎ型拡散層３４とのオーバーラップ領域（平面視において重なる領域）を、ポテンシャルの谷にすることができる。これにより、ソースフォロア回路４におけるキャリアの電荷の読み出し時間を短くすることができる。
絶縁層（第２絶縁層）６６は、第１ｎ型高濃度拡散層３６と第２ｎ型高濃度拡散層３８との間の第３ｎ型拡散層３４上に設けられている。絶縁層６６の材質は、例えば、酸化シリコンである。
リセット電極（リセットゲート電極、第２電極）７６は、絶縁層６６上に設けられている。リセット電極７６の材質は、例えば、導電性が付与されたポリシリコンである。リセット電極７６、絶縁層６６、浮遊拡散層３５、および第２ｎ型高濃度拡散層３８は、リセットトランジスターを構成している。リセットトランジスターによって（リセット電極７６によって）、浮遊拡散層３５に蓄積されたキャリアは、第２ｎ型高濃度拡散層３８を介して図示せぬ電源回路に放出（排出）される。すなわち、リセット電極７６は、浮遊拡散層３５に蓄積されたキャリアを排出するための電極である。
第１ｐ型拡散層（第１の第１導電型拡散層）４０は、ｐ型ウェル２０に設けられている。第１ｐ型拡散層４０は、第３ｎ型拡散層３４に接して、第３ｎ型拡散層３４の下に設けられている。図示の例では、第１ｐ型拡散層４０は、ｎ型基板１０に接して設けられている。第１ｐ型拡散層４０の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも低い。第１ｐ型拡散層４０の不純物濃度は、例えば、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
第１ｐ型拡散層４０の側面４０ａは、図２に示すように、第３ｎ型拡散層３４の側面３４ａと連続している。側面３４ａ，４０ａは、それぞれ、拡散層３４，４０の、第２転送電極７２の下方に位置する側面である。第１ｐ型拡散層４０は、平面視において（ｎ型基板１０の厚さ方向からみて）、第３ｎ型拡散層３４および第２ｐ型拡散層４２と重なっている。例えば平面視において、第１ｐ型拡散層４０の面積は、第３ｎ型拡散層３４の面積と第２ｐ型拡散層４２の面積との和と、同じである。
第２ｐ型拡散層４２は、ｐ型ウェル２０に設けられている。第２ｐ型拡散層４２は、ｐ型素子分離領域５０と第３ｎ型拡散層３４との間に設けられている。第２ｐ型拡散層４２は、例えば、シリコンにボロンなどの不純物が添加されたｐ型半導体からなる領域である。第２ｐ型拡散層４２は、第３ｎ型拡散層３４に接して設けられている。図示の例では、第２ｐ型拡散層４２の深さは、第３ｎ型拡散層３４の深さと同じである。第２ｐ型拡散層４２の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも低い。第２ｐ型拡散層４２の不純物濃度は、例えば、第１ｐ型拡散層４０の不純物濃度よりも高い。第２ｐ型拡散層４２の不純物濃度は、例えば、１Ｅ１６／ｃｍ３以上１Ｅ１８／ｃｍ３以下である。
ｐ型表面拡散層（第１導電型表面拡散層）４４は、図２に示すように、ｎ型拡散層３０，３２の表面に設けられている。ｐ型表面拡散層４４は、例えば、シリコンにボロンなどの不純物が添加されたｐ型半導体からなる領域である。ｐ型表面拡散層４４の深さは、ｎ型拡散層３０，３２の深さよりも小さい。ｐ型表面拡散層４４の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも高く、かつｐ型素子分離領域５０の不純物濃度よりも低い。ｐ型表面拡散層４４の不純物濃度は、例えば、１Ｅ１７／ｃｍ３以上１Ｅ１９／ｃｍ３以下である。ｐ型表面拡散層４４は、ｎ型拡散層３０，３２において光によらない熱励起のキャリアによって生じる暗電流を抑制するピニング層として機能することができる。
ｐ型表面拡散層４４は、さらに、図３に示すように、第３ｎ型拡散層３４の表面に設けられている。ｐ型表面拡散層４４は、第１ｎ型高濃度拡散層３６と離間して設けられている。図１に示すように平面視において、ｐ型表面拡散層４４は、障壁電極７４からリセット電極７６に向かう方向と直交する方向において、第１ｎ型高濃度拡散層３６を挟むように設けられている。
ｐ型素子分離領域５０は、ｐ型ウェル２０に設けられている。ｐ型素子分離領域５０は、ｎ型拡散層３０，３２，３４の周囲に設けられている。すなわち、平面視において、ｐ型素子分離領域５０の内側に、ｎ型拡散層３０，３２，３４が設けられている。ｐ型素子分離領域５０は、例えば、シリコンにボロンなどの不純物が添加されたｐ型半導体からなる領域である。ｐ型素子分離領域５０の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも高い。ｐ型素子分離領域５０は、平面視においてｐ型素子分離領域５０の外側に素子（例えば素子を構成する不純物領域）が設けられている場合、該素子とｎ型拡散層３０，３２，３４とを電気的に分離することができる。
素子分離絶縁層５２は、ｐ型素子分離領域５０に設けられている。図示の例では、素子分離絶縁層５２は、ＬＯＣＯＳ（ｌｏｃａｌ ｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ）絶縁層であるが、素子分離絶縁層５２は、セミリセスＬＯＣＯＳ絶縁層、ＳＴＩ（ｓ
ｈａｌｌｏｗ ｔｒｅｎｃｈ ｉｓｏｌａｔｉｏｎ）絶縁層であってもよい。素子分離絶縁層５２は、平面視において素子分離絶縁層５２の外側に素子が設けられている場合、該素子とｎ型拡散層３０，３２，３４とを電気的に分離することができる。
次に、固体撮像装置１００の動作について、図面を参照しながら説明する。図４〜図６は、固体撮像装置１００の電荷転送動作（キャリア転送動作）を説明するための図である。図７は、固体撮像装置１００の電荷転送動作を説明するための駆動シーケンスを模式的に示す図である。なお、図４〜図６では、（ａ）において、固体撮像装置１００の断面図を模式的に示し、（ｂ−１）〜（ｂ−７）において、（ａ）に示す断面図に対応するポテンシャルエネルギー（電位）を模式的に示している。また、図４〜図６では、（ｂ−１）〜（ｂ−７）においてキャリアを模式的に斜線で示している。
図４に示すように、ｎ型拡散層３０，３２および浮遊拡散層３５に電荷（キャリア）が蓄積されている（ｂ−１）。
次に、浮遊拡散層３５に蓄積されたキャリアを、リセット電極７６を（リセットトランジスターを）Ｏｎして、浮遊拡散層３５に蓄積されているキャリアの一部を第２ｎ型高濃度拡散層３８に転送する（ｂ−２）。その後、リセット電極７６をＯｆｆする。これが図７に示す１画素目のリセット動作に相当する。
次に、第２ｎ型拡散層３２に蓄積されたキャリアを、第２転送電極７２を（第２転送トランジスターを）Ｏｎすることで第２転送電極７２と第３ｎ型拡散層３４とのオーバーラップ領域に転送する（ｂ−３）。これが図７に示す１画素目の第２転送動作に相当する。
図５に示すように、第２転送電極７２をＯｎのままで、浮遊拡散層３５の電位レベルをソースフォロア回路４で読み出してＮｏｉｓｅレベルの読み出しを行う（ｂ−４）。これが図７に示す１画素目のＮｏｉｓｅ読み出しに相当する。
次に、第２転送電極７２と第３ｎ型拡散層３４とのオーバーラップ領域のキャリアを、第２転送電極７２をＯｆｆすることで、浮遊拡散層３５に転送する（ｂ−５）。これが図７に示す１画素目の第３転送動作に相当する。障壁電極７４は、ＧＮＤ固定でＯｎ／Ｏｆｆさせなくてもよい。
次に、第２転送電極７２をＯｆｆしたままで、浮遊拡散層３５の電位レベルをソースフォロア回路４で読み出してＳｉｇｎａｌレベルの読み出しを行う（ｂ−６）。これば図７に示す１画素目のＳｉｇｎａｌ読み出しに相当する。
図６に示すように、第１ｎ型拡散層３０に蓄積されたキャリアを、第１転送電極７０を（第１転送トランジスターを）Ｏｎすることで、第２ｎ型拡散層３２に転送する（ｂ−７）。その後、第１転送電極７０をＯｆｆにする。
次に、第１ｎ型拡散層３０に光照射されて、第１ｎ型拡散層３０にキャリアが発生する（ｂ−１）。発生したキャリアは、第１ｎ型拡散層３０に一時蓄積させる。以上のステップが繰り返される。
固体撮像装置１００は、例えば、以下の特徴を有する。
固体撮像装置１００では、ｐ型ウェル２０に設けられ、光が照射されてキャリアを発生させる第１ｎ型拡散層３０と、ｐ型ウェル２０に設けられ、第１ｎ型拡散層３０で発生したキャリアが転送されて蓄積される第３ｎ型拡散層３４と、第３ｎ型拡散層３４の下に設
けられた第１ｐ型拡散層４０と、を含み、第１ｐ型拡散層４０の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも低い。そのため、固体撮像装置１００では、第１ｐ型拡散層４０を設けない場合に比べて、空乏層２の厚さを大きくすることができ、浮遊拡散層３５の容量を小さくすることができる。これにより、固体撮像装置１００では、浮遊拡散層３５のキャリアが転送された場合の電位変動（変換ゲイン）を大きくすることができ、電荷検出感度を高くすることができる。
例えば、図８に示すように、第３ｎ型拡散層３４の下に第１ｐ型拡散層４０を設けない固体撮像装置１０００に比べて、本実施形態に係る固体撮像装置１００は、空乏層２の厚さを大きくすることができる。なお、図８は、比較例に係る固体撮像装置１０００を模式的に示す断面図であって、図８（ａ）は図２に示す断面に対応し、図８（ｂ）は図３に示す断面に対応している。
さらに、固体撮像装置１００では、フォトダイオードを構成する第１ｎ型拡散層３０の下には、第１ｐ型拡散層４０は設けられておらず、第１ｎ型拡散層３０は、例えば下方においてｐ型ウェル２０と接している。そのため、固体撮像装置１００では、第１ｎ型拡散層３０におけるキャリアの最大蓄積可能量（最大蓄積電荷量）が減少することを抑制することができ、さらに、フォトダイオードの感度の製造ばらつきを小さくすることができる。
例えば、フォトダイオードを構成するｎ型拡散層の下に低濃度のｐ型拡散層が設けられた場合、ｐｎ接合におけるポテンシャル障壁が低くなり、ｎ型拡散層に一時的に蓄積することができるキャリア量が減少する場合がある。そのため、照射された光に対する、ソースフォロア回路によって読み出すことができる最大の信号量が小さくなり、ダイナミックレンジの低下を招く場合がある。さらに、フォトダイオードの感度の製造ばらつきが大きくなる場合がある。
以上のように、固体撮像装置１００は、浮遊拡散層３５の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる。
固体撮像装置１００では、ｐ型素子分離領域５０と第３ｎ型拡散層３４との間に設けられた第２ｐ型拡散層４２を含み、第２ｐ型拡散層４２の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも低い。そのため、固体撮像装置１００では、例えば第２ｐ型拡散層４２が設けられず第３ｎ型拡散層３４が側方においてｐ型素子分離領域５０と接している場合（図８に示す固体撮像装置１０００参照）に比べて、空乏層２を横方向（ｎ型基板１０の厚さ方向と直交する方向）に延ばすことができる。これにより、固体撮像装置１００では、浮遊拡散層３５の容量を、より小さくすることができる。
固体撮像装置１００では、第１ｐ型拡散層４０は、平面視において、第３ｎ型拡散層３４および第２ｐ型拡散層４２と重なっている。具体的には、平面視において、第１ｐ型拡散層４０の面積は、第３ｎ型拡散層３４の面積と第２ｐ型拡散層４２の面積との和と、同じである。したがって、固体撮像装置１００では、拡散層３４，４０，４２を、共通のレジスト層をマスクにしてイオン注入することにより形成することができる。その結果、固体撮像装置１００では、拡散層３４，４０，４２をそれぞれ別々のレジスト層をマスクにして形成する場合に比べて、製造工程を削減することができる。
固体撮像装置１００では、ｐ型ウェル２０に設けられ、第１ｎ型拡散層３０と第３ｎ型拡散層３４との間に位置し、第１ｎ型拡散層３０で発生したキャリアが転送されて蓄積される第２ｎ型拡散層３２を含む。そのため、固体撮像装置１００では、第２ｎ型拡散層３２でキャリアを一時蓄積することができるので、ソースフォロア回路４で読み出し処理を
行う時間を稼ぐことができる。
固体撮像装置１００では、第３ｎ型拡散層３４の表面に設けられたｐ型表面拡散層４４を含む。そのため、固体撮像装置１００では、空乏層２を横方向に延ばすことができ、浮遊拡散層３５の容量を、より小さくすることができる。
固体撮像装置１００では、空乏層２は、ｎ型基板１０まで到達している。そのため、例えば、リセット電極７６がＯｆｆしているときに、過剰な光が照射された場合でも、空乏層２は、浮遊拡散層３５に流入する過剰キャリアを、ｎ型基板１０へ効率的に排出させることができ、オーバーフロードレインとして機能する。
なお、本発明に係る固体撮像装置では、上記に説明した半導体の導電性を逆にしてもよい。すなわち、本発明に係る固体撮像装置では、ｎ型基板１０をｐ型基板とし、ｐ型ウェル２０をｎ型ウェルとし、ｎ型拡散層３０，３２，３４をそれぞれｐ型拡散層とし、ｎ型高濃度拡散層３６，３８をそれぞれｐ型高濃度拡散層とし、ｐ型拡散層４０，４２をそれぞれｎ型拡散層とし、ｐ型素子分離領域５０をｎ型素子分離領域としてもよい。
２． 固体撮像装置の製造方法
次に、本実施形態に係る固体撮像装置１００の製造方法について、図面を参照しながら説明する。図９は、本実施形態に係る固体撮像装置１００の製造方法を説明するためのフローチャートである。図１０〜図１９は、本実施形態に係る固体撮像装置１００の製造工程を模式的に示す断面図であって、図２に示す断面に対応している。
図１０に示すように、ｎ型基板１０に素子分離絶縁層５２を形成する（ステップＳ１０２）。素子分離絶縁層５２は、例えば、ＬＯＣＯＳ法により形成される。
図１１に示すように、ｎ型基板１０にｐ型ウェル２０を形成する（ステップＳ１０４）。ｐ型ウェル２０は、例えば、イオン注入によりボロンを注入することにより形成される。
図１２に示すように、ｐ型ウェル２０にｐ型素子分離領域５０を形成する（ステップＳ１０６）。具体的には、まず、フォトリソグラフィーにより、ｐ型ウェル２０上に所定形状の第１レジスト層８１を形成する。次に、第１レジスト層８１をマスクとして、例えば、イオン注入によりｐ型ウェル２０にボロンを注入し、ｐ型素子分離領域５０を形成する。その後、第１レジスト層８１を除去する。
図１３に示すように、ｐ型ウェル２０に第１ｎ型拡散層３０を形成する（ステップＳ１０８）。具体的には、まず、フォトリソグラフィーにより、ｐ型ウェル２０上に所定形状の第２レジスト層８２を形成する。次に、第２レジスト層８２をマスクとして、例えば、イオン注入によりｐ型ウェル２０にリンを注入し、第１ｎ型拡散層３０を形成する。その後、第２レジスト層８２を除去する。
図１４に示すように、ｐ型ウェル２０に第２ｎ型拡散層３２を形成する（ステップＳ１１０）。さらに、ｐ型ウェル２０に第１ｎ型高濃度拡散層３６を形成する（ステップＳ１１２）。拡散層３２，３６は、例えば、第１ｎ型拡散層３０と同様に、フォトリソグラフィー、およびイオン注入によるリンの注入によって形成される。
図１５に示すように、ｐ型ウェル２０に、第３ｎ型拡散層３４およびｐ型拡散層４０，４２を形成する（ステップＳ１１４）。具体的には、まず、フォトリソグラフィーにより、ｐ型ウェル２０上に所定形状の第３レジスト層８３を形成する。第３レジスト層８３は
、ｐ型素子分離領域５０の表面の一部が露出するように形成される。次に、第３レジスト層８３をマスクとして、例えば、イオン注入によりｐ型ウェル２０にリンを注入し、第３ｎ型拡散層３４および第２ｐ型拡散層４２を形成する。ｐ型素子分離領域５０の不純物濃度は、ｐ型ウェル２０の不純物濃度よりも高い。そのため、ｐ型素子分離領域５０にｎ型を形成する不純物であるリンを注入してもｎ型にはならないが、ｐ型素子分離領域５０の一部の不純物濃度を低くすることができる。これにより、ｐ型素子分離領域５０の一部を第２ｐ型拡散層４２にすることができる。
次に、第３レジスト層８３をマスクとして、例えば、イオン注入によりｐ型ウェル２０にリンを注入し、第１ｐ型拡散層４０を形成する。本イオン注入よりｐ型ウェル２０の一部の不純物濃度を低くすることができ、ｐ型ウェル２０の一部を第１ｐ型拡散層４０にすることができる。第１ｐ型拡散層４０を形成するためのイオン注入は、拡散層３４，４２を形成するためのイオン注入よりも、高い加速エネルギーで行われる。これにより、拡散層３４，４２の下に第１ｐ型拡散層４０を形成することができる。例えば、拡散層３４，４２を形成するためのイオン注入の加速エネルギーは、１００ｋｅＶ以上５０００ｋｅＶ以下であり、第１ｐ型拡散層４０を形成するためのイオン注入の加速エネルギーは、５００ｋｅＶ以上２０００ｋｅＶ以下である。
以上のように、拡散層３４，４０，４２は、共通のレジスト層（第３レジスト層８３）をマスクにしてイオン注入することにより形成される。これにより、第３ｎ型拡散層３４の側面３４ａと、第１ｐ型拡散層４０の側面４０ａとは、連続する。その後、第３レジスト層８３を除去する。
なお、上記では、まず拡散層３４，４２を形成し、次に第１ｐ型拡散層４０を形成する例について説明したが、拡散層３４，４２と第１ｐ型拡散層４０との形成順序は、特に限定されない。
また、第１ｎ型拡散層３０を形成する工程、第２ｎ型拡散層３２を形成する工程、拡散層３４，４０，４２を形成する工程、および第１ｎ型高濃度拡散層３６を形成する工程の順序は、特に限定されない。
図１６に示すように、ｎ型基板１０の表面（ｐ型ウェル２０の表面）に絶縁層６を形成する。絶縁層６は、例えば、熱酸化法により形成される。
図１７に示すように、絶縁層６上に導電層（図示せず）を形成し、該導電層および絶縁層６をパターニングして、電極７０，７２，７４，７６および絶縁層６０，６２，６４，６６を形成する（ステップＳ１１６）。パターニングは、例えば、フォトリソグラフィーおよびエッチングによって行われる。
図１８に示すように、ｎ型拡散層３０，３２の表面にｐ型表面拡散層４４を形成する（ステップＳ１１８）。さらに、図３に示すように、第３ｎ型拡散層３４の表面にｐ型表面拡散層４４を形成する。具体的には、まず、フォトリソグラフィーにより、ｐ型ウェル２０上に所定形状の第４レジスト層８４を形成する。次に、第４レジスト層８４をマスクとして、例えば、イオン注入によりｎ型拡散層３０，３２，３４にボロンを注入し、ｐ型表面拡散層４４を形成する。ｎ型拡散層３０，３２の表面のｐ型表面拡散層４４は、例えば、転送電極７０，７２のセルフアラインによって形成される。その後、第４レジスト層８４を除去する。
図１９に示すように、第３ｎ型拡散層３４に第２ｎ型高濃度拡散層３８を形成する（ステップＳ１２０）。具体的には、まず、フォトリソグラフィーにより、ｐ型ウェル２０上
に所定形状の第５レジスト層８５を形成する。次に、第５レジスト層８５をマスクとして、例えば、イオン注入により第３ｎ型拡散層３４にボロンを注入し、第２ｎ型高濃度拡散層３８を形成する。第２ｎ型高濃度拡散層３８は、例えば、リセット電極７６のセルフアラインによって形成される。その後、第５レジスト層８５を除去する。
以上の工程により、固体撮像装置１００を製造することができる。
固体撮像装置１００の製造方法は、例えば、以下の特徴を有する。
固体撮像装置１００の製造方法では、浮遊拡散層３５の容量を小さくしつつ、フォトダイオードの最大蓄積電荷量が少なくなることを抑制することができる固体撮像装置１００を製造することができる。
固体撮像装置１００の製造方法では、拡散層３４，４０，４２は、共通のレジスト層（第３レジスト層８３）をマスクにしてイオン注入することにより形成される。そのため、固体撮像装置１００の製造方法では、拡散層３４，４０，４２をそれぞれ別々のレジスト層をマスクにして形成する場合に比べて、製造工程を削減することができる。
３． 固体撮像装置の変形例
３．１． 第１変形例
次に、本実施形態の第１変形例に係る固体撮像装置について、図面を参照しながら説明する。図２０は、本実施形態の第１変形例に係る固体撮像装置２００を模式的に示す平面図である。図２１は、本実施形態の第１変形例に係る固体撮像装置２００を模式的に示す図２０のＸＸＩ−ＸＸＩ線断面図である。
以下、本実施形態の第１変形例に係る固体撮像装置２００において、本実施形態に係る固体撮像装置２００の構成部材と同様の機能を有する部材については同一の符号を付し、その詳細な説明を省略する。このことは、以下に示す本実施形態の第２変形例に係る固体撮像装置についても同様である。
上述した固体撮像装置１００では、図１および図２に示すように、第２ｎ型拡散層３２、絶縁層６２，６４、および電極７２，７４が設けられていた。これに対し、固体撮像装置２００では、図２０および図２１に示すように、第２ｎ型拡散層３２、絶縁層６２，６４、および電極７２，７４は、設けられていない。固体撮像装置２００では、第１ｎ型拡散層３０で発生したキャリアは、第２ｎ型拡散層３２を介さずに、第３ｎ型拡散層３４に転送される。
固体撮像装置２００では、上記のように、第２ｎ型拡散層３２が設けられていないので、その分、小型化を図ることできる。
３．２． 第２変形例
次に、本実施形態の第２変形例に係る固体撮像装置について、図面を参照しながら説明する。図２２は、本実施形態の第２変形例に係る固体撮像装置３００を模式的に示す平面図である。図２３は、本実施形態の第２変形例に係る固体撮像装置３００を模式的に示す図２２のＸＸＩＩＩ−ＸＸＩＩＩ線断面図である。
上述した固体撮像装置１００では、図１および図２に示すように、第２ｎ型拡散層３２、絶縁層６０，６２，６４、および電極７０，７２，７４が設けられていた。これに対し、固体撮像装置３００では、図２２および図２３に示すように、第２ｎ型拡散層３２、絶縁層６０，６２，６４、および電極７０，７２，７４は、設けられていない。
固体撮像装置３００では、第１ｎ型拡散層３０には、第３ｎ型高濃度拡散層３９が設けられている。第３ｎ型高濃度拡散層３９は、例えば、シリコンにリンなどの不純物が添加されたｎ型半導体からなる領域である。第３ｎ型高濃度拡散層３９の不純物濃度は、第１ｎ型拡散層３０の不純物濃度よりも高い。図示の例では、第３ｎ型高濃度拡散層３９の深さは、第１ｎ型高濃度拡散層３６の深さと同じである。
第１ｎ型高濃度拡散層３６と第３ｎ型高濃度拡散層３９とは、電気的に接続されている。これにより、第１ｎ型拡散層３０と第３ｎ型拡散層３４とは、電気的に接続されている。図示の例では、第３ｎ型高濃度拡散層３９と第１ｎ型高濃度拡散層３６とは、配線８によって接続されている。
固体撮像装置３００では、光が照射されて第１ｎ型拡散層３０に発生したキャリア（電荷）を、配線８を介してソースフォロア回路４で読み出す。すなわち、第１ｎ型拡散層３０に発生したキャリアは、第３ｎ型拡散層３４に転送されない。
固体撮像装置３００では、上記のように、光が照射されて第１ｎ型拡散層３０に発生したキャリア（電荷）を、第３ｎ型拡散層３４に転送することなく、ソースフォロア回路４で読み出すことができる。
上述した実施形態および変形例は一例であって、これらに限定されるわけではない。例えば、各実施形態および各変形例を適宜組み合わせることも可能である。
本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
２…空乏層、４…ソースフォロア回路、６…絶縁層、８…配線、１０…ｎ型基板、２０…ｐ型ウェル、３０…第１ｎ型拡散層、３２…第２ｎ型拡散層、３４…第３ｎ型拡散層、３４ａ…側面、３５…浮遊拡散層、３６…第１ｎ型高濃度拡散層、３８…第２ｎ型高濃度拡散層、３９…第３ｎ型高濃度拡散層、４０…第１ｐ型拡散層、４０ａ…側面、４２…第２ｐ型拡散層、４４…ｐ型表面拡散層、５０…ｐ型素子分離領域、５２…素子分離絶縁層、６０，６２，６４，６６…絶縁層、７０…第１転送電極、７２…第２転送電極、７４…障壁電極、７６…リセット電極、８１…第１レジスト層、８２…第２レジスト層、８３…第３レジスト層、８４…第４レジスト層、８５…第５レジスト層、１００，２００，３００，１０００…固体撮像装置

Claims (11)

  1. 第１導電型ウェルと、
    前記第１導電型ウェルに設けられ、光が照射されてキャリアを発生する第１の第２導電型拡散層と、
    前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層で発生したキャリアが転送されて蓄積される第２の第２導電型拡散層と、
    前記第２の第２導電型拡散層の下に設けられた第１の第１導電型拡散層と、
    を含み、
    前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
    前記第１の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低い、固体撮像装置。
  2. 請求項１において、
    前記第１の第２導電型拡散層および前記第２の第２導電型拡散層の周囲に設けられた第１導電型素子分離領域と、
    前記第１導電型素子分離領域と前記第２の第２導電型拡散層との間に設けられた第２の第１導電型拡散層と、
    を含み、
    前記第１導電型素子分離領域の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも高く、
    前記第２の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低い、固体撮像装置。
  3. 請求項２において、
    前記第１の第１導電型拡散層は、平面視において、前記第２の第２導電型拡散層および前記第２の第１導電型拡散層と重なっている、固体撮像装置。
  4. 請求項１ないし３のいずれか１項において、
    前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層と前記第２の第２導電型拡散層との間に位置し、前記第１の第２導電型拡散層で発生したキャリアが転送されて蓄積される第３の第２導電型拡散層を含み、
    前記第３の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、かつ前記第２の第２導電型拡散層の不純物濃度よりも低く、
    前記第２の第２導電型拡散層には、前記第３の第２導電型拡散層を介して、前記第１の第２導電型拡散層で発生したキャリアが転送される、固体撮像装置。
  5. 請求項１ないし４のいずれか１項において、
    前記第１の第２導電型拡散層と前記第２の第２導電型拡散層との間の前記第１導電型ウェル上に設けられた第１絶縁層と、
    前記第１絶縁層上に設けられ、前記第１の第２導電型拡散層で発生したキャリアを前記第２の第２導電型拡散層に転送するための第１電極と、
    を含む、固体撮像装置。
  6. 請求項１ないし５のいずれか１項において、
    前記第２の第２導電型拡散層上に設けられた第２絶縁層と、
    前記第２絶縁層上に設けられ、前記第２の第２導電型拡散層に蓄積されたキャリアを排出するための第２電極と、
    を含む、固体撮像装置。
  7. 請求項１ないし６のいずれか１項において、
    前記第２の第２導電型拡散層の表面に設けられた第１導電型表面拡散層を含む、固体撮像装置。
  8. 請求項１ないし７のいずれか１項において、
    前記第２の第２導電型拡散層は、浮遊拡散層を構成する、固体撮像装置。
  9. 第１導電型ウェルと、
    前記第１導電型ウェルに設けられ、光が照射されてキャリアを発生する第１の第２導電型拡散層と、
    前記第１導電型ウェルに設けられ、前記第１の第２導電型拡散層と電気的に接続された第２の第２導電型拡散層と、
    前記第２の第２導電型拡散層の下に設けられた第１の第１導電型拡散層と、
    を含み、
    前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
    前記第１の第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低い、固体撮像装置。
  10. 基板に第１導電型ウェルを形成する工程と、
    前記第１導電型ウェルに、第１の第２導電型拡散層を形成する工程と、
    前記第１導電型ウェルに、第２の第２導電型拡散層を形成する工程と、
    前記第１導電型ウェルに、第１導電型拡散層を形成する工程と、
    を含み、
    前記第１導電型拡散層は、前記第２の第２導電型拡散層の下に形成され、
    前記第２の第２導電型拡散層の不純物濃度は、前記第１の第２導電型拡散層の不純物濃度よりも高く、
    前記第１導電型拡散層の不純物濃度は、前記第１導電型ウェルの不純物濃度よりも低く、
    前記第１の第２導電型拡散層は、光が照射されてキャリアを発生し、
    前記第２の第２導電型拡散層には、前記第１の第２導電型拡散層で発生したキャリアが転送されて蓄積される、固体撮像装置の製造方法。
  11. 請求項１０において、
    前記第２の第２導電型拡散層と前記第１導電型拡散層とは、共通のレジスト層をマスクにしてイオン注入することにより形成される、固体撮像装置の製造方法。
JP2014237775A 2014-11-25 2014-11-25 固体撮像装置およびその製造方法 Active JP6399301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014237775A JP6399301B2 (ja) 2014-11-25 2014-11-25 固体撮像装置およびその製造方法
US14/939,664 US9899444B2 (en) 2014-11-25 2015-11-12 Solid-state image capturing device and manufacturing method for the same
CN201510825492.2A CN105633106B (zh) 2014-11-25 2015-11-24 固态成像装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014237775A JP6399301B2 (ja) 2014-11-25 2014-11-25 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2016100509A true JP2016100509A (ja) 2016-05-30
JP6399301B2 JP6399301B2 (ja) 2018-10-03

Family

ID=56010994

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014237775A Active JP6399301B2 (ja) 2014-11-25 2014-11-25 固体撮像装置およびその製造方法

Country Status (3)

Country Link
US (1) US9899444B2 (ja)
JP (1) JP6399301B2 (ja)
CN (1) CN105633106B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145619A (ja) * 2018-02-19 2019-08-29 キヤノン株式会社 撮像装置およびカメラ
US11557618B2 (en) 2019-04-24 2023-01-17 Seiko Epson Corporation Solid-state image sensor and image reading device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10477133B2 (en) * 2017-10-02 2019-11-12 Sony Semiconductor Solutions Corporation Solid-state imaging sensor and solid-state imaging device
CN116053289B (zh) * 2023-03-06 2023-06-27 合肥新晶集成电路有限公司 图像传感器及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08316460A (ja) * 1996-06-06 1996-11-29 Toshiba Corp 電荷検出回路
JPH09232555A (ja) * 1996-02-21 1997-09-05 Sony Corp イメージセンサ
JP2007053217A (ja) * 2005-08-18 2007-03-01 Renesas Technology Corp 固体撮像素子
JP2008066480A (ja) * 2006-09-06 2008-03-21 Sharp Corp 固体撮像素子および電子情報機器
WO2008133144A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2013505580A (ja) * 2009-09-17 2013-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション グローバルシャッタ画素センサ・セルの構造体、設計構造体及び製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS589363A (ja) 1981-07-08 1983-01-19 Hitachi Ltd 固体撮像素子
JPH0760895B2 (ja) 1985-08-06 1995-06-28 日本電気株式会社 電荷結合素子及びその駆動方法
JPH05243281A (ja) 1992-03-02 1993-09-21 Nec Corp 半導体装置及びその製造方法
JP2950387B2 (ja) 1992-03-19 1999-09-20 日本電気株式会社 電荷結合装置
JP4810806B2 (ja) 2004-07-30 2011-11-09 ソニー株式会社 固体撮像装置
JP2006173487A (ja) 2004-12-17 2006-06-29 Omron Corp 撮像デバイス
US20060186315A1 (en) * 2005-02-22 2006-08-24 Kany-Bok Lee Active pixel image sensors
US7253461B2 (en) * 2005-05-27 2007-08-07 Dialog Imaging Systems Gmbh Snapshot CMOS image sensor with high shutter rejection ratio
US7427734B2 (en) * 2005-10-18 2008-09-23 Digital Imaging Systems Gmbh Multiple photosensor pixel
JP4729393B2 (ja) 2005-12-06 2011-07-20 東芝キヤリア株式会社 電力変換装置
US8072015B2 (en) * 2007-06-04 2011-12-06 Sony Corporation Solid-state imaging device and manufacturing method thereof
JP5282543B2 (ja) * 2008-11-28 2013-09-04 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
JP5251736B2 (ja) * 2009-06-05 2013-07-31 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5509846B2 (ja) * 2009-12-28 2014-06-04 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP2012204654A (ja) 2011-03-25 2012-10-22 Panasonic Corp 固体撮像装置およびカメラ
DE102012206089B4 (de) * 2012-03-15 2017-02-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Halbleiterstruktur, verfahren zum betreiben derselben und herstellungsverfahren
GB201302664D0 (en) * 2013-02-15 2013-04-03 Cmosis Nv A pixel structure

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232555A (ja) * 1996-02-21 1997-09-05 Sony Corp イメージセンサ
JPH08316460A (ja) * 1996-06-06 1996-11-29 Toshiba Corp 電荷検出回路
JP2007053217A (ja) * 2005-08-18 2007-03-01 Renesas Technology Corp 固体撮像素子
JP2008066480A (ja) * 2006-09-06 2008-03-21 Sharp Corp 固体撮像素子および電子情報機器
WO2008133144A1 (ja) * 2007-04-18 2008-11-06 Rosnes Corporation 固体撮像装置
JP2010219355A (ja) * 2009-03-17 2010-09-30 Sharp Corp 固体撮像素子および電子情報機器
JP2011049524A (ja) * 2009-07-27 2011-03-10 Sony Corp 固体撮像素子および固体撮像素子の製造方法
JP2013505580A (ja) * 2009-09-17 2013-02-14 インターナショナル・ビジネス・マシーンズ・コーポレーション グローバルシャッタ画素センサ・セルの構造体、設計構造体及び製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019145619A (ja) * 2018-02-19 2019-08-29 キヤノン株式会社 撮像装置およびカメラ
JP7361452B2 (ja) 2018-02-19 2023-10-16 キヤノン株式会社 撮像装置およびカメラ
US11557618B2 (en) 2019-04-24 2023-01-17 Seiko Epson Corporation Solid-state image sensor and image reading device

Also Published As

Publication number Publication date
US9899444B2 (en) 2018-02-20
CN105633106A (zh) 2016-06-01
US20160148968A1 (en) 2016-05-26
JP6399301B2 (ja) 2018-10-03
CN105633106B (zh) 2020-08-04

Similar Documents

Publication Publication Date Title
JP6541080B2 (ja) 固体撮像装置
JP5767465B2 (ja) 固体撮像装置およびその製造方法ならびにカメラ
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
CN107833899B (zh) 固体摄像装置
JP6406585B2 (ja) 撮像装置
US9466641B2 (en) Solid-state imaging device
US20160079297A1 (en) Imaging device
JP2007184520A (ja) Ｓｔｉ技術により実現された高解像度のｃｍｏｓイメージセンサのための成層型フォトダイオード
JP2006216577A (ja) 固体撮像装置及びその製造方法
JP2006310650A (ja) 撮像装置
JP6399301B2 (ja) 固体撮像装置およびその製造方法
JP2013045879A (ja) 半導体装置、半導体装置の製造方法、固体撮像装置、固体撮像装置の製造方法、電子機器
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
WO2018110258A1 (ja) 固体撮像素子
JP2008153566A (ja) 固体撮像装置及びその製造方法
WO2014002365A1 (ja) 固体撮像装置及びその製造方法
JP2004312039A (ja) 光電変換素子
JP5501262B2 (ja) 固体撮像素子の製造方法、固体撮像素子、撮像装置
JP6387745B2 (ja) 固体撮像装置及びその製造方法
JP6871164B2 (ja) 固体撮像装置及びその製造方法
TWI525801B (zh) 具有經摻雜之傳輸閘極的影像感測器
JP3621273B2 (ja) 固体撮像装置およびその製造方法
US20160093660A1 (en) Semiconductor apparatus and method of manufacturing semiconductor apparatus
JP2006229107A (ja) 固体撮像素子
JP4779575B2 (ja) 固体撮像素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180730

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180821

R150 Certificate of patent or registration of utility model

Ref document number: 6399301

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150