KR20110011541A - 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 - Google Patents
고체 촬상 소자 및 고체 촬상 소자의 제조 방법 Download PDFInfo
- Publication number
- KR20110011541A KR20110011541A KR1020100066224A KR20100066224A KR20110011541A KR 20110011541 A KR20110011541 A KR 20110011541A KR 1020100066224 A KR1020100066224 A KR 1020100066224A KR 20100066224 A KR20100066224 A KR 20100066224A KR 20110011541 A KR20110011541 A KR 20110011541A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- transfer gate
- conductivity type
- solid
- Prior art date
Links
- 238000003384 imaging method Methods 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 106
- 239000012535 impurity Substances 0.000 claims abstract description 103
- 239000004065 semiconductor Substances 0.000 claims abstract description 75
- 230000003287 optical effect Effects 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 47
- 238000002955 isolation Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 abstract description 9
- 239000007787 solid Substances 0.000 abstract description 5
- 230000000295 complement effect Effects 0.000 abstract description 3
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 3
- 150000004706 metal oxides Chemical class 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 135
- 230000005684 electric field Effects 0.000 description 31
- 238000009826 distribution Methods 0.000 description 18
- 239000013078 crystal Substances 0.000 description 14
- 230000007547 defect Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 9
- 238000005096 rolling process Methods 0.000 description 9
- 230000014759 maintenance of location Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229910015900 BF3 Inorganic materials 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005421 electrostatic potential Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000004321 preservation Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- GGCZERPQGJTIQP-UHFFFAOYSA-N sodium;9,10-dioxoanthracene-2-sulfonic acid Chemical compound [Na+].C1=CC=C2C(=O)C3=CC(S(=O)(=O)O)=CC=C3C(=O)C2=C1 GGCZERPQGJTIQP-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
고체 촬상 소자는 광신호를 신호 전하로 변환하는 포토 다이오드와, 상기 포토 다이오드로부터 신호 전하를 전송하는 전송 게이트와, 상기 전송 게이트를 통해 상기 신호 전하가 전송되는 불순물 확산층과, 게이트가 상기 불순물 확산층에 접속되는 MOS 트랜지스터를 구비한다. 상기 불순물 확산층은 제 1 도전형 반도체층과 상기 제 1 도전형 반도체층에 서 상기 전송 게이트의 단부 아래에 제 2 도전형 반도체층을 포함한다.
Description
본 발명은, 고체 촬상 소자 및 고체 촬상 소자의 제조 방법에 관한 것으로, 특히, 반도체에 의해 형성한 CMOS(Complementary Metal Oxide Semiconductor)형의 고체 촬상 소자에서의 리크 전류를 억제하여, 저조도, 또는 어두운 때(암시(暗時)의 노이즈를 저감할 수 있도록 한 고체 촬상 소자 및 고체 촬상 소자의 제조 방법에 관한다.
CMOS(Complementary Metal Oxide Semiconductor)형의 고체 촬상 소자(이하, CMOS형 촬상 소자라고도 칭한다)는, 저전압 구동이 가능하고, 소비 전력의 점에서 다화소화(多畵素化), 고속 판독의 요구에 응하는 것이 용이하다.
이와 같은 특성에 의해, 근래, 카메라 부착 휴대폰 등의 소형 민생 기기뿐만 아니라, 고화질화가 요구된 디지털 일안(一眼) 리플렉스 카메라, 나아가서는 업무용 촬영 기기에서도 CMOS형 촬상 소자가 이용되기 시작하고 있고, 종래의 CCD(Charge Coupled Devices)에 대신하는 고성능 촬상 소자로서 주목받고 있다.
종래, 촬상 소자는, 어두운 때나 저조도시에는, 화상에 노이즈가 들어가기 쉬운 것이 알려져 있고, 은염식(銀鹽式)의 카메라에 비하여 못하기 때문에, 일부의 유저로부터는 경원된 일이 있고, 저노이즈화가 과제로 되어 왔다.
이 때문에, CMOS형 촬상 소자를 구성하는 포토 다이오드 및 플로팅 디퓨전에 있어서도, 어두운 때 또는 저조도시의 리크 전류를 억제하고, 노이즈를 저감시키는 기술이 점점 중요하한 것으로 되어 있다.
도 1은, 종래 기술에 있어서의 플로팅 디퓨전을 포함하는 CMOS형 촬상 소자의 구조예를 도시한 것이다. 일반적으로, 플로팅 디퓨전(FD)은, 포토 다이오드(PD)에 대해, Poly-Si(폴리실리콘) 등으로부터 이루어지는, 전하 전송용의 전송 게이트(TG)를 끼운 위치에, 포토 다이오드(PD)와 동일한 도전형의 불순물 확산층이 형성된 구조가 된다(일본 특개2001-028433호 공보 참조).
이와 같은 플로팅 디퓨전은, CMOS형 촬상 소자중, 롤링 셔터 방식을 취하는 것에서는, 신호 전하의 판독용 소자로서 사용된다. 한편, 글로벌 셔터 방식을 취하는 것에서는, 판독용 소자로서뿐만 아니라, 판독이 실행되기 까지의 동안, 신호 전하를 보존하는 소자로서도 사용된다(일본 특개2006-311515호 공보 참조).
여기서, 롤링 셔터 방식과 글로벌 셔터 방식에 관해 설명한다.
CMOS형 촬상 소자는, 포토 다이오드에서 광전 변환하는 신호 전하의 축적 기간(또는 노광 기간)에 관해, 그 동시성(同時性)의 차이 때문에, 롤링 셔터 방식(별명 : 포컬 플레인 셔터 방식, 라인 노광 방식)과 글로벌 셔터 방식의 2종류로 나뉘어진다(일본 특개2006-191236호 공보 참조).
롤링 셔터 방식이란, 신호를 출력한 화소가 그 시점부터 재차 광전 변환을 행하고, 순차적으로 판독되기 까지의 동안 포토 다이오드에 신호 전하의 축적을 행하는 것이다. 이 방식에서는, 화소 배열의 행마다 신호 전하의 축적 기간이 다른다. 이 때문에, 촬영된 화상은 왜곡이 생기게 된다.
한편, 글로벌 셔터 방식이란, 롤링 셔터 방식에 의해 생기는 왜곡을 해소하기 위해, 신호 전하의 축적 기간의 동시성을 유지하는 방식이다. 글로벌 셔터 방식을 실현하기 위해, 메커니컬 셔터를 병용하는 방법(일본 특개2006-191236호 공보 참조), 또는 차광막으로 덮여진 플로팅 디퓨전에 전 화소 동시에 포토 다이오드로부터 신호 전하의 전송을 행하고, 판독하기 까지의 동안 보존시킴으로써 축적 기간의 동시성을 유지하는 방법(일본 특개2009-049870호 공보 참조) 등이 제안되어 있다.
도 1에 도시한 CMOS형 촬상 소자의 종래의 구조에서는, 일본 특개2001-028433호 공보에 의하면 Poly-Si(폴리실리콘) 등의 이방성 에칭에 의해 형성된 전송 게이트(TG)단(端) 부근에, 결정 결함이 도입되기 쉬운 것이 알려져 있다. 전송 게이트(TG)가 오프의 상태에서는, 플로팅 디퓨전(FD)과 전송 게이트(TG)의 전위차에 의해, 결정 결함이 생기기 쉬운 전송 게이트(TG)단 부근에 전계 집중이 생긴다. 이 결과, 전계 집중 개소에서 결정 결함을 통한 리크 전류가 발생하고, 어두운 때나 저조도시에 있어서, 거짓(僞) 신호가 출력되어 버릴 가능성이 있다.
또한, 도 1에서는, 실리콘 기판(Si)상에 제 1 도전형 반도체층으로서 n형 불순물층(n1)이 마련되고, 그 상부에 제 2 도전형 반도체층으로서 p형 불순물층(p1)이 마련되어 있다. 그리고, 이 층(p1, n1)에 의해 포토 다이오드(PD)가 형성되어 있다. 또한, 동 도면중, 소자 분리 영역(DV)이 마련되어 있고, 그 아래에는, p형 불순물층(p2)이 마련되어 있다. 또한, 포토 다이오드에 대해 전송 게이트(TG)를 끼운 위치에 n형 불순물층(n2)이 마련되고, 플로팅 디퓨전(FD)을 형성하고 있다.
보다 상세하게는, 일반적으로, 반도체장치에 있어서, 결정 결함부에 pn 접합의 역 바이어스에 의한 전계 집중이 생기면, Trap-Assisted-Tunneling(TAT) 모델이라고 불리는 기구에 의해, 결정 결함을 통한 리크 전류가 발생하는 것이 설명되어 있다. 그리고, 전술한 문제는, 동 기구에 의해 발생하고 있는 것이 널리 알려져 있다(Hurkx et al., "A New Recombination Model for Device Simulation Including Tunneling", IEEE TED. Vol. 39, no. 2pp. 331-338, 1992.,
G. Eneman et al., "Analysis of junction leakage in advanced germanium P+/n junctions", in Proc. European Solid-State Device Research Conf. 2007, pp. 454-457. 참조).
도 2는, 종래의 CMOS형 촬상 소자에 있어서의, 플로팅 디퓨전 영역의 불순물 분포와 전계(電界) 강도 분포의 시뮬레이션 결과를 도시한 것이다. 도 2의 (a)는, 불순물 농도 분포를 도시하고 있고, 도 2의 (b)는, 전계 강도 분포를 도시하고 있다. 또한, 도 2의 (a)의 불순물 농도 분포에서는, 백색에 가까워질수록 n형 불순물의 농도가 높고, 흑색에 가까워질수록 p형 불순물의 농도가 높은 것을 나타내고 있다. 또한, 도 2의 (b)의 전계 강도 분포에서는, 백색에 가까워질수록 전계 강도가 높고, 흑색에 가까워질수록 전계 강도가 낮은 것을 나타내고 있다. 또한, 도 2의 (a), 도 2의 (b)에서는, 모두 동 도면 내에 전송 게이트(TG)가 존재하고, 플로팅 디퓨전(FD)이 배치되는 경우를 도시하고 있다. 환언하면, 도 2는, 모두, 도 1의 전송 게이트(TG) 및 플로팅 디퓨전(FD) 부근을 확대한 범위의 분포가 도시되어 있다. 여기서, 도 2의 (b)에서는, 전송 게이트에는 오프시를 상정하여 부전위가 인가되고, 플로팅 디퓨전(FD) 영역은 정전위로 되어 있다.
즉, 도 2에서 도시하는 종래의 구조인 경우, 전송 게이트(TG)가 오프시에, 동 전송 게이트(TG)에 인가된 부전위가, 게이트 절연막을 통하여, 게이트 절연막 바로 아래의 실리콘 기판(Si) 내에 전해진다. 그 결과, 동 게이트 절연막 바로 아래의 실리콘 기판과 플로팅 디퓨전(FD) 영역의 전위차에 의해, 전송 게이트(TG)단 부근(도 2의 (b)중의 영역(A))에 전계의 최대치를 취하는 영역이 존재한다.
특히, CMOS형 촬상 소자중, 글로벌 셔터 방식이고, 일본 특개2006-311515호 공보일 것인 예에서 플로팅 디퓨전(FD)에 신호 전하를 보존하는 경우, 리크 전류의 영향을 피할 수가 없다. 즉, 신호 전하의 보존 기간중에, 전술한 기구에 의해, 플로팅 디퓨전(FD)에 리크 전류가 계속 발생함에 의해, 전송되어야 할 신호 전하에 노이즈가 생기고, SN비(Signal to Noise Ratio)가 열화된다.
따라서 전송 게이트(TG)단과 같은 결정 결함이 생기기 쉬운 영역에는, 전계 집중이 생기지 않는 구조를 실현하고, 리크 전류를 저감할 수 있는 구조로 하는 것이 바람직하다고 말할 수 있다.
본 발명은 이와 같은 상황을 감안하여 이루어진 것이고, 특히, CMOS형 고체 촬상 소자의 플로팅 디퓨전에 있어서, 전송 게이트단 부근에의 전계 집중을 방지하고, 리크 전류가 생기기 어려운 고체 촬상 소자와, 그 제조 방법을 실현할 수 있도록 하는 것이다.
본 발명의 한 측면의 고체 촬상 소자는, 광신호를 신호 전하로 변환하는 포토 다이오드와, 상기 포토 다이오드로부터 신호 전하를 전송하는 전송 게이트와, 상기 신호 전하가 전송되는 불순물 확산층과, 게이트가 상기 불순물 확산층에 접속되는 MOS 트랜지스터를 구비하고, 상기 불순물 확산층을 형성하는 제 1 도전형 반도체층의 전송 게이트 단부(端部)에, 제 2 도전형 반도체층을 형성한다.
상기 제 1 도전형 반도체층 및 상기 제 2 도전형 반도체층은, 서로 일부가 접하도록 형성되도록 할 수 있다.
상기 제 2 도전형 반도체로 이루어지는 부위는, 상기 제 1 도전형 반도체층의 소자 분리 영역의 주위에 형성된 제 2 도전형 반도체층과 연결되도록 형성할 수 있다.
상기 불순물 확산층에 접속된, 리셋용 트랜지스터의 소스 영역에서의 리셋 게이트 단부에, 상기 제 2 도전형 반도체층을 형성하도록 시킬 수 있다.
단위 화소 부근에 복수의 상기 불순물 확산층과 복수의 상기 전송 게이트를 갖는 경우에, 적어도 하나 이상의 상기 불순물 확산층을 형성하는 제 1 도전형 반도체층의 전송 게이트 단부에는, 제 2 도전형 반도체층을 형성하도록 시킬 수 있다.
단위 화소 부근에 복수의 상기 불순물 확산층과 복수의 상기 전송 게이트를 갖는 경우에, 전송 게이트와 전송 게이트에 끼여진, 적어도 하나 이상의 상기 불순물 확산층에 있어서, 상기 불순물 확산층을 형성하는 제 1 도전형 반도체층의 표면이, 제 2 도전형 반도체층으로 덮여 있도록 할 수 있다.
본 발명의 고체 촬상 소자는, 복수의 화소 전부가 동시에 촬상 동작을 행하는 글로벌 셔터 기능을 갖는 고체 촬상 소자로서, 상기 포토 다이오드로부터 상기 불순물 확산층에 전 화소가 동시에 신호 전하의 전송을 행하고, 전송 후로부터 판독까지의 동안에 상기 불순물 확산층에서 신호 전하를 보존시키도록 할 수 있다.
본 발명의 제 2의 측면의 제조 방법은, 실리콘 기판상에 포토 다이오드를 구성하는 제 1 도전형 반도체층을 형성하는 제 1의 공정과, 전송 게이트를 형성하는 제 2의 공정과, 상기 제 1 도전형 반도체층을 덮음과 함께, 불순물 확산층 영역의 상기 전송 게이트 단부에, 제 2 도전형 반도체층을 형성하는 제 3의 공정과, 불순물 확산층을 구성하는 제 1 도전형 반도체로 이루어지는 층을 형성하는 제 4의 공정을 포함한다.
본 발명의 전자기기는, 광신호를 신호 전하로 변환하는 포토 다이오드와, 상기 포토 다이오드로부터 신호 전하를 전송하는 전송 게이트와, 상기 신호 전하가 전송되는 불순물 확산층과, 게이트가 상기 불순물 확산층에 접속되는 MOS 트랜지스터를 구비하고, 상기 불순물 확산층을 형성하는 제 1 도전형 반도체층에 있어서, 전송 게이트 단부에, 제 2 도전형 반도체층이 형성되는 것을 특징으로 하였다.
본 발명의 제 1의 측면에서는, 포토 다이오드에 의해 광신호가 신호 전하로 변환되고, 전송 게이트에 의해, 상기 포토 다이오드로부터 신호 전하가 불순물 확산층에 전송되고, 불순물 확산층에 의해, 상기 신호 전하가 전송되고, MOS 트랜지스터에 의해, 게이트가 상기 불순물 확산층에 접속되고, 상기 불순물 확산층을 형성하는 제 1 도전형 반도체층의 전송 게이트 단부에, 제 2 도전형 반도체층이 형성된다.
본 발명의 제 2의 측면에서는, 실리콘 기판상에 포토 다이오드를 구성하는 제 1 도전형 반도체층이 형성되고, 또한 신호 전하를불순물 확산층에 전송하는 전송 게이트가 형성되고, 상기 제 1 도전형 반도체층이 덮힘과 함께, 불순물 확산층 영역의 상기 전송 게이트 단부에, 제 2 도전형 반도체층이 형성되고, 불순물 확산층을 구성하는 제 1 도전형 반도체층이 형성된다.
본 발명에 의하면, 불순물 확산층에 있어서, 결정 결함이 생기기 쉬운 전송 게이트(TG)단 부근에의 전계 집중을 막고, 리크 전류를 억제하는 것이 가능해진다. 또한, 플로팅 디퓨전을 형성하는 불순물층이 전송 게이트(TG)에 대해 오버랩하지 않는 구조가 되기 때문에, 전송 게이트 단부에서의 오버랩 용량이 저감하고, 변환 효율이 증대한다. 이 결과, 높은 SN비로의 촬상이 가능해진다.
도 1은 종래의 고체 촬상 소자의 구성례를 도시하는 도면.
도 2의 A 및 B는 도 1의 고체 촬상 소자에 의한 불순물 농도 분포, 및 전계 강도 분포를 도시하는 도면.
도 3은 고체 촬상 소자를 포함하는 1화소분의 회로 구성을 도시하는 도면.
도 4는 본 발명을 적용한 고체 촬상 소자의 구성례를 도시하는 도면.
도 5의 A 및 B는 도 4의 고체 촬상 소자에 의한 불순물 농도 분포, 및 전계 강도 분포를 도시하는 도면.
도 6은 롤링 셔터의 동작을 설명하는 도면.
도 7은 글로벌 셔터의 동작을 설명하는 도면.
도 8은 제조 방법을 설명하는 플로우 차트.
도 9의 A 내지 E는 본 발명의 제조 방법을 설명하는 제조 공정도.
도 10의 A 및 B는 본 발명을 적용한 소자 분리 영역의 주위가 제 2 도전형 반도체층에 둘러싸인 고체 촬상 소자의 구성례를 도시하는 도면.
도 11은 본 발명을 적용한 리셋 트랜지스터의 소스 영역에 플로팅 디퓨전이 접속된 고체 촬상 소자의 구성례를 도시하는 도면.
도 12의 A 및 B는 본 발명을 적용한 전송 게이트와 플로팅 디퓨전을 복수 갖는 고체 촬상 소자의 구성례를 도시하는 도면.
도 13의 A 및 B는 본 발명의 고체 촬상 소자를 적용한 전자기기의 구성례를 도시하는 도면.
도 2의 A 및 B는 도 1의 고체 촬상 소자에 의한 불순물 농도 분포, 및 전계 강도 분포를 도시하는 도면.
도 3은 고체 촬상 소자를 포함하는 1화소분의 회로 구성을 도시하는 도면.
도 4는 본 발명을 적용한 고체 촬상 소자의 구성례를 도시하는 도면.
도 5의 A 및 B는 도 4의 고체 촬상 소자에 의한 불순물 농도 분포, 및 전계 강도 분포를 도시하는 도면.
도 6은 롤링 셔터의 동작을 설명하는 도면.
도 7은 글로벌 셔터의 동작을 설명하는 도면.
도 8은 제조 방법을 설명하는 플로우 차트.
도 9의 A 내지 E는 본 발명의 제조 방법을 설명하는 제조 공정도.
도 10의 A 및 B는 본 발명을 적용한 소자 분리 영역의 주위가 제 2 도전형 반도체층에 둘러싸인 고체 촬상 소자의 구성례를 도시하는 도면.
도 11은 본 발명을 적용한 리셋 트랜지스터의 소스 영역에 플로팅 디퓨전이 접속된 고체 촬상 소자의 구성례를 도시하는 도면.
도 12의 A 및 B는 본 발명을 적용한 전송 게이트와 플로팅 디퓨전을 복수 갖는 고체 촬상 소자의 구성례를 도시하는 도면.
도 13의 A 및 B는 본 발명의 고체 촬상 소자를 적용한 전자기기의 구성례를 도시하는 도면.
이하, 발명을 실시하기 위한 최선의 형태(이하 실시의 형태라고 한다)에 관해 설명한다. 또한, 설명은 이하의 순서로 행한다
1. 제 1의 실시의 형태(기본례)
2. 제 2의 실시의 형태(소자 분리 영역의 주위가 제 2 도전형 반도체층에 둘러싸인 예)
3. 제 3의 실시의 형태(리셋 트랜지스터의 소스 영역에 플로팅 디퓨전이 접속된 예)
4. 제 4의 실시의 형태(전송 게이트와 플로팅 디퓨전을 복수 갖는 예)
<제 1의 실시의 형태>
[고체 촬상 소자를 포함하는 1화소분의 회로 구성]
본 발명을 적용한 고체 촬상 소자의 구성에 관한 설명에 있어서, 먼저, 고체 촬상 소자를 포함하는 1화소분의 회로 구성에 관해 설명한다.
도 3은, 고체 촬상 소자를 포함하는 1화소분의 회로 구성을 도시하고 있다. 도 3에 도시하는 바와 같이, 고체 촬상 소자를 포함하는 1화소분의 회로 구성은, 포토 다이오드(21), 플로팅 디퓨전부(FD)(22), 및 복수의 MOS 트랜지스터(Tr1 내지 Tr4)를 포함하는 구성으로 되어 있다. 도 3에서 복수의 MOS 트랜지스터(Tr1 내지 Tr4)는, 각각 전송 트랜지스터(Tr1), 리셋 트랜지스터(Tr2), 증폭 트랜지스터(Tr3), 및 선택 트랜지스터(Tr4)이다.
전송 트랜지스터(Tr1)는, 포토 다이오드(21)로 이루어지는 소스, 플로팅 디퓨전부(22)로 이루어지는 드레인, 및, 그 소스·드레인 사이에 형성된 게이트 전극(24)으로 구성되어 있다. 전송 트랜지스터(Tr1)에서는, 게이트 전극(24)에 전송 펄스(φTRG)가 공급된다. 이에 의해, 수광부(21)에 축적된 신호 전하가 플로팅 디퓨전부(22)에 전송된다. 또한, 수광부(21)는, 후술한 포토 다이오드(PD)이다.
증폭 트랜지스터(Tr3)는, 전원(VDD)으로 이루어지는 소스, 불순물 영역(23)으로 이루어지는 드레인, 및 그 소스·드레인 사이에 형성된 게이트 전극(26)으로 구성되어 있다.
여기서, 플로팅 디퓨전부(22)와 증폭 트랜지스터(Tr3)의 게이트 전극(26)은, 전기적으로 접속될 필요가 있다. 즉, 플로팅 디퓨전부(22)와 증폭 트랜지스터(Tr3)의 게이트 전극(26)이 전기적으로 접속됨에 의해, 증폭 트랜지스터(Tr3)에서는, 게이트 전극(26)에 플로팅 디퓨전부(22)의 전위가 공급된다. 이에 의해, 플로팅 디퓨전부(22)의 전위에 대응한 화소 신호가, 증폭 트랜지스터(Tr3)의 드레인이 되는 불순물 영역(23)에 출력된다.
리셋 트랜지스터(Tr2)는, 플로팅 디퓨전부(22)로 이루어지는 소스와, 전원(VDD)으로 이루어지는 드레인과, 그 소스·드레인 사이에 형성된 게이트 전극(25)으로 구성되어 있다. 리셋 트랜지스터(Tr2)에서는, 게이트 전극(25)에 리셋 펄스(φRST)가 공급된다. 이에 의해, 플로팅 디퓨전부(22)의 전위가, 전원(VDD)의 전원 전위 부근의 전위에 리셋된다.
선택 트랜지스터(Tr4)는, 불순물 영역(23)으로 이루어지는 소스, 수직 신호선(VSL)에 접속된 불순물 영역(28)으로 이루어지는 드레인과, 그 소스·드레인 사이에 형성된 게이트 전극(27)으로 구성되어 있다. 여기서, 선택 트랜지스터(Tr4)의 소스가 되는 불순물 영역(23)은, 증폭 트랜지스터(Tr3)의 드레인과 공용된다. 선택 트랜지스터(Tr4)에서는, 게이트 전극(27)에 선택 펄스(φSEL)가 공급된다. 이에 의해 불순물 영역(23)에 유입된 화소 신호가 수직 신호선(VSL)으로 전송된다.
또한, 도 3에서는, 플로팅 디퓨전부가 1개소 마련된 예를 도시하고 있지만, 플로팅 디퓨전부는, 복수 개소에 마련되는 구성으로 하여도 좋다.
[고체 촬상 소자의 구성례]
도 4는, 본 발명을 적용한 한 실시의 형태의 구성례를 도시하는 고체 촬상 소자이다.
고체 촬상 소자는, 실리콘 기판(Si)상에 제 1 도전형 반도체층으로서 n형 불순물층(n1)이 마련되고, 그 상부에 제 2 도전형 반도체층으로서 p형 불순물층(p1)이 마련되어 있다. 그리고, 이 층(p1, n1)에 의해 포토 다이오드(PD)가 형성되어 있다. 또한, 도면중에는 소자 분리 영역(DV)이 마련되어 있고, 그 아래에는, p형 불순물층(p2)이 마련되어 있다. 또한, 전송 게이트(TG)는, 게이트 절연막(GF)상에 마련되어 있다. 그리고, 포토 다이오드(PD)에 대해 전송 게이트(TG)를 끼운 위치에, 제 1 도전형 반도체층인 n형 불순물층(n2)에 의해 형성된, 플로팅 디퓨전(FD)이 마련되어 있다. 플로팅 디퓨전(FD)을 형성하는 n형 불순물층(n2)의 전송 게이트(TG) 단부에는, 제 2 도전형 반도체층으로서 p형 불순물층(p11)이 형성되어 있다. 보다 상세하게는, 전송 게이트(TG) 단부에 대해, p형 불순물층(p11)은 일부의 얼굴이 오버랩하도록 형성된다.
[도 4의 고체 촬상 소자에 있어서의 불순물 농도 분포와 전계 강도 분포]
이 p형 불순물층(p11)이 형성됨에 의해, 도 5의 (b)에서 도시되는 바와 같이, 플로팅 디퓨전(FD)의 전송 게이트(TG) 단부에 발생하고 있던 전계 집중을 억제하는 것이 가능해지고 있다. 도 5의 (a)는, 도 4의 본 발명의 고체 촬상 소자에 있어서의 불순물 농도 분포를 도시하고, 도 5의 (b)는, 그 전계 강도 분포를 도시하고 있다. 여기서, 도 5의 (b)에서는, 전송 게이트는 오프시를 상정하여 부전위가 인가되고, 플로팅 디퓨전(FD) 영역은 정전위가 되어 있고 또한, 도 5의 (a)의 불순물 농도 분포에서는, 백색에 가까워질수록 n형 불순물의 농도가 높고, 흑색에 가까워질수록 p형 불순물의 농도가 높은 것을 나타내고 있다. 또한, 도 5의 (b)의 전계 강도 분포에서는, 백색에 가까워질수록 전계 강도가 높고, 흑색에 가까워질수록 전계 강도가 낮은 것을 나타내고 있다. 또한, 도 5의 (a), 도 5의 (b)에서는, 모두 동 도면 내에 전송 게이트(TG)가 존재하고, 플로팅 디퓨전(FD)이 배치되는 경우를 도시하고 있다. 환언하면, 도 5는, 모두, 도 4의 전송 게이트(TG) 및 플로팅 디퓨전(FD) 부근을 확대한 범위의 분포가 도시되어 있다.
여기서, 도 4에서 도시되는 본 발명의 고체 촬상 소자의 구조와, 도 1에서 도시되는 종래의 고체 촬상 소자의 구조의 차이는, p형 불순물층(p11)의 유무이다.
즉, 도 1의 종래 구조의 고체 촬상 소자에 있어서의, 도 2의 시뮬레이션 결과에 관해서는 이하와 같이 설명할 수 있다. 즉, 전송 게이트(TG)가 오프시에 인가되는 부전위가, 게이트 절연막(GF)를 통하여 실리콘 기판(Si) 내의 채널 부에 전해지고, 동 채널부와 플로팅 디퓨전(FD)이 전위차가 생긴다. 이 결과, 전송 게이트(TG)단 부근에 전계의 최대치를 나타내는 부분이 생기고 있다.
그래서, 도 4에서 도시되는 바와 같이, n형 불순물층(n2)의 전송 게이트(TG)단 부근에 p형 불순물층(p11)(도 5의 (a)의 영역(B)의 흑색 부분)를 마련하도록 하였다. 이 결과, pn 접합부가 전송 게이트(TG)로부터 플로팅 디퓨전(FD)을 향하여 멀어지는 방향으로, 도 5의 (b)의 영역(A')으로 이동한다. 즉, 도 5의 (b)에서 도시되는 바와 같이, 전송 게이트(TG)단에서의 전계 집중이 억제된다.
즉, 도 4에 도시하는 본 발명의 구성을 취함으로써, 결정 결함이 생기기 쉬운 전송 게이트(TG)단에의 전계 집중이 억제되고, 결정 결함을 통한 리크 전류의 발생을 억제하는 것이 가능해진다. 또한, 본 발명의 구성에서는, 플로팅 디퓨전을 형성하는 n형 불순물층(n2)이 전송 게이트(TG)에 대해 오버랩하지 않게 된다. 이 결과, 전송 게이트(TG)와 n형 불순물층(n2) 사이에서 생기는 오버랩 용량이, 도 1의 종래 구조인 경우에 비하여 저감한다. 이와 같이, 플로팅 디퓨전의 기생 용량이 저감하기 때문에, 변환 효율이 증대한다. 이상, 본 발명을 이룸으로써, 어두운 때나 저조도에서의 촬상에서 발생하기 쉬운 노이즈를 저감하는 것이 가능해진다.
또한, 특히, 글로벌 셔터 방식의 CMOS형 촬상 소자에서는, 신호 전하의 보존 기간에서의 노이즈를 저감시키는 것이 가능해진다.
[롤링 셔터 방식]
예를 들면, 롤링 셔터 방식(포컬 플레인 셔터 방식, 또는 라인 노광 방식이라고도 칭한다)에서는, 도 6에서 도시되는 바와 같이, 행 단위로 포토 다이오드의 노광이 시작되고, 노광 종료와 동시에 판독이 시작된다. 즉, 도 6에서는, 제 1행째에서는, 시각(t1)에서 노광이 시작되고, 노광 기간(Te)이 경과한 시각(t101)에 노광이 종료되면 판독 기간(Tr)이 시작된다. 제 2행째에서는, 시각(t2)에서 노광이 시작되고, 노광 기간(Te)이 경과한 시각(t102)에 노광이 종료되면 판독 기간(Tr)이 시작된다. 시각(t3)에서 노광이 시작되고, 노광 기간(Te)이 경과한 시각(t103)에 노광이 종료되면 판독 기간(Tr)이 시작된다. 그리고, 제 1행째에서는, 시각(t103)에서 재차 노광이 시작되고, 노광 기간(Te)이 경과한 때, 노광이 종료되고, 동시에 판독 기간(Tr)이 시작되고, 이 처리가 순차적으로 반복된다. 이 때문에, 롤링 셔터 방식에서는, 촬상된 화상은, 행 단위로 노광 기간이 어긋나기 때문에, 행 단위로 다른 타이밍의 화상이 촬상되게 되고, 행 단위의 화상을 조합시켜서 1장의 화상을 구성하면 왜곡이 생기기 쉽다. 그렇지만, 롤링 셔터 방식에서는, 신호 전하의 보존 시간이 없기 때문에, 리크 전류에 기인하는 노이즈가 비교적 생기기 어렵다.
[글로벌 셔터 방식]
한편, 글로벌 셔터 방식에서는, 도 7에서 도시되는 바와 같이, 전(全) 행이 동시에 노광을 시작하고, 노광 기간(Te)이 종료되면, 행 단위로 순차적으로 판독이 이루어져 간다. 즉, 도 7에서는, 시각(t201)에서, 전 행의 포토 다이오드의 노광이 일제히 시작되고, 노광 기간(Te)이 종료되는 시각(t301)에 일제히 노광이 종료되면, 행 단위로 판독 기간(Tr)에서 순차적으로 신호 전하가 판독되어 간다. 이 결과, 선두행에 가까운 행은 보존 기간(Tk1)에 가깝고 짧은 기간으로 끝나지만, 최종행에 가까운 행은, 보존 기간(Tkn)에 가깝고 기간이 길어진다. 또한, Tkn의 「n」은 행 번호이다.
따라서 도 1의 종래의 고체 촬상 소자에서는, 전송 게이트(TG) 단부에 전계 집중이 발생함에 의해 리크 전류가 발생하는 상태에서, 이 보존 기간(Tkn)이 계속되면, 보존 기간(Tkn)에 비례하여 신호 전하에 노이즈가 축적되게 되어, 화질을 열화시킬 가능성이 있다.
이에 대해, 도 4의 본 발명의 고체 촬상 소자에서는, n형 불순물층(n2)의 전송 게이트(TG)단 부근에 p형 불순물층(p11)이 마련됨으로써, 전송 게이트(TG)단에서의 전계 집중을 방지할 수 있다. 결과로서, 도 4의 본 발명의 고체 촬상 소자는, 글로벌 셔터 방식 등의 보존 기간(Tkn)이 긴 화소를 포함하는 셔터 방식에서는, 리크 전류의 발생을 억제할 수 있는 만큼, 노이즈를 저감시키는 효과가 크다.
[도 4의 고체 촬상 소자의 제조 방법에 관해]
다음에, 도 8의 플로우 차트를 참조하여, 도 4에서 도시되는 고체 촬상 소자의 제조 처리에 관해 설명한다.
스탭 S1에서, 도 9의 (a)에서 도시되는 바와 같이, 실리콘 기판(Si)상에 소자 분리 영역(DV)이 형성된다. 여기서, 소자 분리 영역(DV)의 형성방법은, 예를 들면, 실리콘 기판(Si)의 선택 산화에 의한 LOCOS(LocalOxidationofSilicon)법, 또는, 얕은 홈에 절연막을 매입하는 STI(Shallow Trench Isolation)법, 또는, 소자 분리 영역(DV)에 p형 불순물층을 형성하는 불순물 분리법의 어느 방법에 의한 것이라도 상관없다. 여기서, 소자 분리 영역(DV)이 LOCOS법 또는 STI법에 의해 형성되는 경우는, 그 형성 전, 또는 형성 후에, 채널 스토퍼용의 p형 불순물층(p2)이 소자 분리 영역(DV) 아래에 형성된다.
스탭 S2에서, 도 9의 (b)에서 도시되는 바와 같이, 이온 주입이 행하여지고, 포토 다이오드(PD)를 구성하는 제 1 도전형 반도체층인 n형 불순물층(n1)이 형성된다.
스탭 S3에서, 도 9의 (c)에서 도시되는 바와 같이, 게이트 절연막(GF)이 형성되고, 그 위에 폴리실리콘(Poly-Si) 등으로 이루어지는 전송 게이트(TG)가 형성된다.
스탭 S4에서, 도 9의 (d)에서 도시되는 바와 같이, 포토레지스트(PR)를 마스크로서 이용하여 포토 다이오드(PD)가 형성되는 제 1 도전형 반도체층의 층(n1)의 표면에 B(보론) 또는 BF2(불화 보론)의 이온 주입이 행하여진다. 그리고, 동시에, 플로팅 디퓨전(FD)이 형성되는 영역에도, B 또는 BF2의 이온 주입이 행하여진다. 이 결과, 포토 다이오드(PD)의 표면에 제 2 도전형 반도체층인 p형 불순물층의 층(p1)이 형성되는 동시에, 플로팅 디퓨전(FD)의 전송 게이트(TG)단 부근에 제 2 도전형 반도체층인 층(p11)이, 전송 게이트(TG)에 대해 자기(自己) 정합적으로 형성된다.
이 처리에 있어서, 주입시의 이온 종(種)으로서 B(보론)를 이용하는 경우, 그 주입 에너지는, 예를 들면 20keV 이내로 하고, BF2를 이용하는 경우, 예를 들면 50keV 이내로 한다. 또한, 어느 경우에도, 그 주입량은, 1e12/㎠ 이상으로 한다.
스탭 S5에서, 도 9의 (e)에서 도시되는 바와 같이, 플로팅 디퓨전(FD)에, 1e13/㎠ 이상의 인(燐) 또는 비소의 이온 주입이 행하여지고, 제 1 도전형 반도체층인 n형 불순물층(n2)이 형성된다.
스탭 S6에서, RTA(Rapid Thermal Annealing) 등의 열처리에 의해, 주입한 불순물의 활성화가 행하여진다.
또한, 이상의 제조 처리에 있어서, 플로팅 디퓨전(FD)의 제 1 도전형 반도체층을 형성하는 방법은, 전송 게이트(TG) 측벽에 사이드 월 스페이서를 형성한 후, 비소 또는 인의 불순물 주입에 의해 확산층이 형성되는 방법이라도 좋다.
또한, 전송 게이트(TG) 형성 후에 1e13/㎠ 내지 1e14/㎠ 정도의 인 또는 비소의 불순물 주입이 행하여진 후, 전송 게이트(TG) 측벽에 사이드 월 스페이서가 형성되도록 한다. 또한, 비소 또는 인의 불순물 주입에 의해 불순물 확산층이 형성되고, LDD(Lightly Doped Drain) 구조의 형태로 하여도 좋다.
이상의 제조 처리에 의하면, 플로팅 디퓨전(FD)의 전송 게이트(TG)단 부근에 제 2 도전형 반도체층인 p형 불순물층(p11)은, 포토 다이오드(PD) 표면의 제 2 도전형 반도체층인 p형 불순물층(p1)과 함께 형성된다. 이 때문에, 종래의 제조 공정에 있어서, 포토 다이오드(PD) 표면의 제 2 도전형 반도체층인 p형 불순물층(p1)이 형성되는 처리에 있어서의, 처리 범위를 층(p11)이 형성되기 위해 일부 확대할 뿐으로, 도 4의 고체 촬상 소자를 제조하는 것이 가능해진다. 결과로서, 종래의 제조 공정에 대해, 새로운 공정을 가하는 일 없이, 저비용으로, 또한, 용이하게 리크 전류를 저감하는 고체 촬상 소자를 제조하는 것이 가능해진다.
<제 2의 실시의 형태>
[소자 분리 영역의 주위가 제 2 도전형 반도체층에 둘러싸인 구성례]
이상에서는, 플로팅 디퓨전(FD)의 전송 게이트 단부에 제 2 도전형 반도체층으로서 층(p11)이 형성된 예에 관해 설명하여 왔지만, 이 위치 관계가 유지되어 있으면, 층(p11)은, 다른 범위에 존재하는 구성으로 하여도 좋다. 예를 들면, 도 10에서 도시되는 바와 같이, 층(p11)에 대신하여 구성되는 층(p21)을 마련하도록 하여도 좋다. 이 층(p21)은, 플로팅 디퓨전(FD)을 표면에서 둘러싸고, 또한, 소자 분리 영역(DV)을 적층형상으로 둘러싸는 구성으로 되어 있다. 또한, 도 10의 (a)는, 평면도이고, 도 10의 (b)는, 도 10의 (a)의 A-A'의 단면도이다.
이와 같은 층(p21)은, 소자 분리 영역(DV)의 형성 전 또는 형성 후에, 불순물 주입에 의해 소자 분리 영역(DV)의 주위를 적층형상으로 덮도록 p형 불순물층으로서 형성되도록 함으로써 실현된다.
이와 같은 구성으로 함으로써, 결정 결함이 생기기 쉬운 전송 게이트(TG)단에의 전계 집중을 방지하고, 플로팅 디퓨전(FD)에서의 리크 전류를 저감할 수 있음은 당연하기 때문에, 또한, 소자 분리 영역(DV)의 부근에서 생기는 리크 전류도 저감하는 것이 가능해진다. 결과로서, 전송 게이트(TG)와 소자 분리 영역(DV)의 어느 리크 전류도 저감시킬 수 있기 때문에, 어욱, 어두운 때, 또는저조도시에 있어서의 촬상 화상에 있어서의 노이즈를 저감시키는 것이 가능해진다.
<제 3의 실시의 형태>
[리셋 트랜지스터의 소스 영역에 플로팅 디퓨전이 접속된 구성례]
이상은, 플로팅 디퓨전(FD)에 있어서, 결정 결함이 생기기 쉬운 전송 게이트(TG) 단부 부근에 층(p11) 또는 층(p21)을 형성하는 예에 관해 설명하여 왔지만, 결정 결함이 생기기 쉬운 위치라면, 전송 게이트(TG) 단부가 아니더라도 같은 효과를 얻을 수 있다.
예를 들면, 도 11에서 도시되는 바와 같이, 전송 게이트(TG)에 더하여, 리셋 게이트(RG)를 포함하는 리셋 트랜지스터(RST)를 형성하고, 플로팅 디퓨전(FD)에 접속된 리셋 트랜지스터(RST)의 소스 영역(Ss)에, 층(p11)과 마찬가지로 제 2 도전형 반도체층인 p형 불순물층(p53)을 마련하도록 하여도 좋다.
여기서, 플로팅 디퓨전을 형성하는 n형 불순물층(n2)과, 리셋 트랜지스터(RST)의 소스 영역(Ss)를 형성하는 n형 불순물층(n51)은, 배선(L)에 의해 동전위로 되어 있다. 단, 층(n2, n51)이 일체가 되어 형성되어 있으면, 배선(L)은 불필요하게 된다.
이와 같은 구성에 의해, 플로팅 디퓨전(FD)의 전송 게이트(TG) 단부에서 생기는 전계 집중을 방지할 수 있고, 플로팅 디퓨전에서의 리크 전류를 저감할 수 있을 뿐만 아니라, 플로팅 디퓨전(FD)에 접속된 리셋 트랜지스터(RST)의 소스 영역에서도, 마찬가지의 리크 전류도 저감할 수 있다.
<제 4의 실시의 형태>
[전송 게이트와 플로팅 디퓨전이 복수로 접속된 구성례]
이상에서는, 전송 게이트와 플로팅 디퓨전이 각각 1개인 경우, 또는, 리셋 게이트와 소스 영역이 각각 1개인 경우의 예에 관해 설명하여 왔지만, 복수의 구성이라도 좋은 것이다.
예를 들면, 도 12(a)에서 도시되는 바와 같이, 2개의 플로팅 디퓨전(FD1, FD2)과 전송 게이트(TG1, TG2)를 갖는 구조에서, 해당 플로팅 디퓨전(FD1, FD2)의 각 전송 게이트(TG1, TG2)의 단부에, 각각 제 2 도전형 반도체층인 p형 불순물층(p11, p71, p72)이 마련되어 있다. 즉, p형 불순물층(p11, p71, p72)은, 플로팅 디퓨전(FD1, FD2)을 구성하는 제 1 도전형 반도체층인 층(n71, n72)의, 전송 게이트(TG1, TG2)의 단부에 마련되어 있다. 이 때문에, 어느 쪽에 있어서도, 결정 결함이 생기기 쉬운 전송 게이트 단부에서의 전계 집중을 방지할 수 있기 때문에, 전계 집중에 기인하는 리크 전류를 저감시키는 것이 가능해진다.
또한, 층(p11, p71)은, 일체가 되어 표층에서 층(n71)을 둘러싸도록 구성하여도 좋다. 구체적으로는, 도 12(b)에서 도시되는 바와 같이, 층(p11, p71)이 일체가 되어, 층(p101)을 구성하고, 층(n71)의 표면을 덮어 숨기도록 하여도 같은 효과를 얻는 것이 가능하다.
또한, 이상에서는, 제 1 도전형 반도체층 및 제 2 도전형 반도체층은, 각각 n형 불순물층 및 p형 불순물층인 경우에 관해 설명하여 오고 있지만, 당연한 일이지만, 각각 p형 불순물층 및 n형 불순물층으로서 바꿔 넣어도 같은 효과를 이루는 것이다.
[본 발명의 고체 촬상 소자를 적용한 전자기기의 구성례]
다음에, 도 13을 참조하여, 본 발명의 고체 촬상 소자를 적용한 전자기기의 구성례에 관해 설명하다. 또한, 도 13에서, 도 13의 (a)는, 본 발명을 적용한 고체 촬상 소자로 이루어지는 고체 촬상 장치(101)의 개략 구성도이고, 도 13의 (b)는, 전자기기(131)의 개략 단면도이다.
고체 촬상 장치(1)는, 도 13의 (a)에서 도시되는 바와 같이, 각 단위 화소가 어레이형상으로 배치된 화소 어레이부(111), 제어회로(112), 수직 구동 회로(113), 칼럼 신호 처리 회로(114), 수평 구동 회로(115), 및 출력 회로(116)을 구비하고 있다. 제어회로(112)는, 수직 구동 회로(113), 칼럼 신호 처리 회로(114), 및 수평 구동 회로(115)를 제어하고 있다. 수직 구동 회로(113), 칼럼 신호 처리 회로(114), 및 수평 구동 회로(115)는, 수직 신호선(L1) 및 화소 구동선(L2)를 이용하여, 화소 어레이부(111)의 화소 신호를 전송하고, 출력 회로(116)에서 출력시킨다.
도 13의 (b)의 전자기기(131)는, 상술한 본 발명의 화소를 포함하는 고체 촬상 장치(101)을 이용한 경우의 구성례이고, 예를 들면, 정지화 촬영이 가능한 디지털 카메라 등이다.
전자기기(131)는, 고체 촬상 장치(101), 광학렌즈(141), 셔터 장치(142)와, 구동 회로(143), 및 신호 처리 회로(144)를 구비하고 있다.
광학렌즈(141)는, 피사체로부터의 상광(像光)(입사광)을 고체 촬상 장치(101)의 촬상 면상에 결상시킨다. 이에 의해 고체 촬상 장치(101) 내에 일정기간 해당 신호 전하가 축적된다. 셔터 장치(142)는, 고체 촬상 장치(101)에의 광조사 기간 및 차광 기간을 제어한다. 구동 회로(143)는, 고체 촬상 장치(101)의 전송 동작 및 셔터 장치(142)의 셔터 동작을 제어하는 구동 신호를 공급한다. 구동 회로(143)는, 고체 촬상 장치(101)에 대해 구동 신호(타이밍 신호)를 공급하고, 고체 촬상 장치(101)는, 이 구동 신호에 의거하여 신호 전송을 행하고, 화상 신호로서 신호 처리 회로(144)에 공급한다. 신호 처리 회로(144)는, 개체 촬상 장치(101)에서 공급되어 오는 화상 신호에 대해 각종의 신호 처리를 행한다. 신호 처리가 행하여진 영상 신호는, 도시하지 않은 메모리 등의 기억 매체에 기억되거나, 또는, LCD(Liquid Cryustal Display) 등으로 이루어지는 모니터에 출력되어 표시된다.
도 13의 (b)의 전자기기(131)에서는, 본 발명의 고체 촬상 소자를 적용한 고체 촬상 장치(101)을 이용함에 의해, 고체 촬상 장치(101)의 플로팅 디퓨전에서는, 결정 결함이 생기기 쉬운 전송 게이트단 부근에의 전계 집중을 방지하고, 리크 전류를 억제하는 것이 가능해진다. 또한, 전송 게이트 단부에서의 오버랩 용량이 저감하고, 변환 효율이 증대한다. 이 때문에 전자기기(131)에서는, 높은 SN비로의 촬상이 가능해진다.
또한, 본 발명의 고체 촬상 소자를 이용한 고체 촬상 장치(101)을 적용할 수 있는 전자기기(131)로서는, 디지털 카메라로 한정되는 것이 아니라, 디지털 스틸 카메라, 나아가서는 휴대전회기 등의 모바일 기기용 카메라 모듈 등의 촬상 장치에 적용 가능하다.
본 발명에 의하면, 플로팅 디퓨전(FD)에 있어서, 결정 결함이 생기기 쉬운 전송 게이트단 부근에의 전계 집중을 방지할 수 있기 때문에, 리크 전류가 억제되고, 저조도시, 또는 어두운 때에, 노이즈를 저감하여 화상을 촬상하는 것이 가능해진다. 특히, 글로벌 셔터 방식의 셔터에 의한 고체 촬상 소자의 경우, 판독 동작까지의 동안, 플로팅 디퓨전(FD)에 장시간, 신호 전하가 보존되게 되기 때문에, 리크 전류를 저감시킴에 의해, 노이즈가 적은 촬상이 가능해진다.
또한, 본 명세서에 있어서, 처리 공정을 기술하는 스탭은, 기재된 순서에 따라 시계열적으로 행하여지는 처리는, 물론, 반드시 시계열적으로 처리되지 않더라도, 병렬적 또는 개별적으로 실행되어도 상관없다.
본 발명은 일본 특허출원 JP2010-065114호(2010.03.19)의 우선권 주장 출원이다.
본 발명은 첨부된 청구범위와 동등한 범위 내에서 당업자에 의해 필요에 따라 다양하게 변경, 변형, 조합, 대체 등이 이루어질 수 있다.
Claims (9)
- 광신호를 신호 전하로 변환하는 포토 다이오드와,
상기 포토 다이오드로부터 신호 전하를 전송하는 전송 게이트와,
상기 전송 게이트를 통해 상기 신호 전하가 전송되는 불순물 확산층과,
게이트가 상기 불순물 확산층에 접속되는 MOS 트랜지스터를 구비하고,
상기 불순물 확산층은 제 1 도전형 반도체층과 상기 제 1 도전형 반도체층에 서 상기 전송 게이트의 단부 아래에 제 2 도전형 반도체층을 포함하는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 제 1 도전형 반도체층 및 상기 제 2 도전형 반도체층은, 서로 일부가 접하도록 형성되는 것을 특징으로 하는 고체 촬상 소자. - 제 1항에 있어서,
상기 제 2 도전형 반도체층은, 상기 제 1 도전형 반도체층의 소자 분리 영역의 주위에 형성된 제 2 도전형 반도체층과 연결되어 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항 내지 제 3항중 어느 한 항에 있어서,
상기 불순물 확산층에 접속된 리셋용 트랜지스터의 소스 영역이 형성된 상기 제 1 도전형 반도체층에서, 리셋 게이트 단부 아래에 상기 제 2 도전형 반도체층이 형성되는 것을 특징으로 하는 고체 촬상 소자. - 제 1항 내지 제 3항중 어느 한 항에 있어서,
하나의 화소 내에, 복수의 상기 불순물 확산층과 복수의 상기 전송 게이트를 갖는 고체 촬상 소자에서, 적어도 하나 이상의 상기 불순물 확산층이 형성된 제 1 도전형 반도체층의 전송 게이트 단부 아래, 제 2 도전형 반도체층이 형성되는 것을 특징으로 하는 고체 촬상 소자. - 제 5항에 있어서,
적어도 하나 이상의 상기 불순물 확산층에서, 상기 제 1 도전형 반도체층의 표면이 제 2 도전형 반도체층으로 덮여 있는 것을 특징으로 하는 고체 촬상 소자. - 제 1항 내지 제 6항중 어느 한 항에 있어서,
복수의 화소 전부가 동시에 촬상 동작을 행하는 글로벌 셔터 방식을 취하는 고체 촬상 소자로서,
상기 포토 다이오드로부터 상기 불순물 확산층에 전 화소가 동시에 신호 전하의 전송을 행하고, 전송 후로부터 판독까지의 동안에 상기 불순물 확산층에서 신호 전하를 보존하는 것을 특징으로 하는 고체 촬상 소자. - 실리콘 기판상에 포토 다이오드를 구성하는 제 1 도전형 반도체층을 형성하는 공정과,
상기 포토 다이오드로부터 신호 전하의 전송을 행하는 전송 게이트를 형성하는 공정과,
상기 전송 게이트 단부 아래에, 제 2 도전형 반도체층을 형성하는 공정과,
상기 불순물 확산층을 구성하는 제 1 도전형 반도체층을 형성하는 공정을 포함하는 것을 특징으로 하는 고체 촬상 소자의 제조 방법. - 제 1항 내지 제 7항중 어느 한 항에 기재된 고체 촬상 소자를 이용한 전자기기에 있어서,
광신호를 신호 전하로 변환하는 포토 다이오드와,
상기 포토 다이오드로부터 신호 전하를 전송하는 전송 게이트와,
상기 전송 게이트를 통해 상기 신호 전하가 전송되는 불순물 확산층과,
게이트가 상기 불순물 확산층에 접속되는 MOS 트랜지스터를 구비하고,
상기 불순물 확산층은 제 1 도전형 반도체층과 상기 제 1 도전형 반도체층에 서 상기 전송 게이트의 단부 아래에 제 2 도전형 반도체층을 포함하는 것을 특징으로 하는 전자기기.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2009-174329 | 2009-07-27 | ||
| JP2009174329 | 2009-07-27 | ||
| JP2010065114A JP2011049524A (ja) | 2009-07-27 | 2010-03-19 | 固体撮像素子および固体撮像素子の製造方法 |
| JPJP-P-2010-065114 | 2010-03-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110011541A true KR20110011541A (ko) | 2011-02-08 |
| KR101752494B1 KR101752494B1 (ko) | 2017-06-29 |
Family
ID=43496508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020100066224A KR101752494B1 (ko) | 2009-07-27 | 2010-07-09 | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US9024361B2 (ko) |
| JP (1) | JP2011049524A (ko) |
| KR (1) | KR101752494B1 (ko) |
| CN (1) | CN101969066B (ko) |
| TW (1) | TWI422024B (ko) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2609106C2 (ru) * | 2011-06-24 | 2017-01-30 | Боли Медиа Коммуникейшнз (Шэньчжэнь) Ко., Лтд | Светочувствительное устройство с множественной глубиной резкости, система, способ расширения глубины резкости и оптическая система формирования изображений |
| CN103281494B (zh) * | 2013-05-03 | 2018-06-22 | 上海集成电路研发中心有限公司 | Cmos图像传感器及其图像数据的传输方法 |
| KR102255183B1 (ko) | 2014-02-21 | 2021-05-24 | 삼성전자주식회사 | 수직형 트랜지스터를 갖는 씨모스 이미지 센서 및 그 제조 방법 |
| JP6387745B2 (ja) * | 2014-08-29 | 2018-09-12 | セイコーエプソン株式会社 | 固体撮像装置及びその製造方法 |
| JP6399301B2 (ja) * | 2014-11-25 | 2018-10-03 | セイコーエプソン株式会社 | 固体撮像装置およびその製造方法 |
| JP7126826B2 (ja) * | 2015-10-27 | 2022-08-29 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および固体撮像素子の製造方法、並びに電子機器 |
| CN108732609B (zh) * | 2017-04-24 | 2022-01-25 | 睿生光电股份有限公司 | 感测装置 |
| WO2019227067A1 (en) * | 2018-05-24 | 2019-11-28 | Gigajot Technology Llc | Image sensor having column-level correlated-double-sampling charge transfer amplifier |
| US20210399029A1 (en) * | 2018-11-06 | 2021-12-23 | Sony Semiconductor Solutions Corporation | Imaging element and electronic equipment |
| US11069728B2 (en) * | 2019-02-15 | 2021-07-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Low noise vertical gate device structure |
| WO2023074215A1 (ja) * | 2021-10-28 | 2023-05-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び撮像装置 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6690423B1 (en) * | 1998-03-19 | 2004-02-10 | Kabushiki Kaisha Toshiba | Solid-state image pickup apparatus |
| JP4449106B2 (ja) | 1999-07-14 | 2010-04-14 | ソニー株式会社 | Ｍｏｓ型固体撮像装置及びその製造方法 |
| KR100855282B1 (ko) * | 2002-05-18 | 2008-09-01 | 매그나칩 반도체 유한회사 | 이미지 센서 제조 방법 |
| JP2004014911A (ja) * | 2002-06-10 | 2004-01-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| US6949445B2 (en) | 2003-03-12 | 2005-09-27 | Micron Technology, Inc. | Method of forming angled implant for trench isolation |
| JP2006066481A (ja) * | 2004-08-25 | 2006-03-09 | Toshiba Corp | 固体撮像装置 |
| JP4325557B2 (ja) | 2005-01-04 | 2009-09-02 | ソニー株式会社 | 撮像装置および撮像方法 |
| JP2006311515A (ja) | 2005-03-29 | 2006-11-09 | Konica Minolta Holdings Inc | 固体撮像装置 |
| JP2007053217A (ja) * | 2005-08-18 | 2007-03-01 | Renesas Technology Corp | 固体撮像素子 |
| KR100752185B1 (ko) * | 2005-10-13 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
| US7323378B2 (en) * | 2005-10-20 | 2008-01-29 | Pixart Imaging Inc. | Method for fabricating CMOS image sensor |
| US7521742B2 (en) * | 2006-06-05 | 2009-04-21 | Samsung Electronics Co., Ltd. | Complementary metal oxide semiconductor (CMOS) image sensor |
| KR20080014484A (ko) * | 2006-08-11 | 2008-02-14 | 삼성전자주식회사 | 이미지 센서 및 그 형성 방법 |
| JP2008084962A (ja) * | 2006-09-26 | 2008-04-10 | Toshiba Corp | 固体撮像装置及びその製造方法 |
| JP5065789B2 (ja) * | 2007-07-27 | 2012-11-07 | パナソニック株式会社 | 固体撮像装置 |
| JP2009049870A (ja) | 2007-08-22 | 2009-03-05 | Sony Corp | 固体撮像装置、撮像装置 |
| US20090108385A1 (en) * | 2007-10-29 | 2009-04-30 | Micron Technology, Inc. | Method and apparatus for improving crosstalk and sensitivity in an imager |
-
2010
- 2010-03-19 JP JP2010065114A patent/JP2011049524A/ja not_active Ceased
- 2010-06-21 TW TW099120142A patent/TWI422024B/zh not_active IP Right Cessation
- 2010-07-09 KR KR1020100066224A patent/KR101752494B1/ko active IP Right Grant
- 2010-07-19 US US12/838,517 patent/US9024361B2/en active Active
- 2010-07-20 CN CN2010102314132A patent/CN101969066B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN101969066B (zh) | 2012-10-17 |
| JP2011049524A (ja) | 2011-03-10 |
| US20110018037A1 (en) | 2011-01-27 |
| TW201126705A (en) | 2011-08-01 |
| CN101969066A (zh) | 2011-02-09 |
| TWI422024B (zh) | 2014-01-01 |
| KR101752494B1 (ko) | 2017-06-29 |
| US9024361B2 (en) | 2015-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101752494B1 (ko) | 고체 촬상 소자 및 고체 촬상 소자의 제조 방법 | |
| US20210335875A1 (en) | Solid-state imaging element, manufacturing method, and electronic device | |
| US11729530B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| US8716719B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP5564909B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| US8399914B2 (en) | Method for making solid-state imaging device | |
| KR102162123B1 (ko) | 고체 촬상 소자, 제조 방법, 및 전자 기기 | |
| TW201312738A (zh) | 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器 | |
| CN104617117A (zh) | 固体摄像装置、固体摄像装置制造方法和电子设备 | |
| KR101583904B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 | |
| US20140175521A1 (en) | Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus | |
| JP2010212319A (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |