KR102162123B1 - 고체 촬상 소자, 제조 방법, 및 전자 기기 - Google Patents

고체 촬상 소자, 제조 방법, 및 전자 기기 Download PDF

Info

Publication number
KR102162123B1
KR102162123B1 KR1020157020330A KR20157020330A KR102162123B1 KR 102162123 B1 KR102162123 B1 KR 102162123B1 KR 1020157020330 A KR1020157020330 A KR 1020157020330A KR 20157020330 A KR20157020330 A KR 20157020330A KR 102162123 B1 KR102162123 B1 KR 102162123B1
Authority
KR
South Korea
Prior art keywords
substrate
charge
photoelectric conversion
pixel
conversion element
Prior art date
Application number
KR1020157020330A
Other languages
English (en)
Other versions
KR20150127577A (ko
Inventor
히로유키 오오리
Original Assignee
소니 세미컨덕터 솔루션즈 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 세미컨덕터 솔루션즈 가부시키가이샤 filed Critical 소니 세미컨덕터 솔루션즈 가부시키가이샤
Publication of KR20150127577A publication Critical patent/KR20150127577A/ko
Application granted granted Critical
Publication of KR102162123B1 publication Critical patent/KR102162123B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 개시는, 광전 변환 소자로부터 전하 유지 영역에 전하를 전송하는 전송로의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있도록 하는 고체 촬상 소자, 제조 방법, 및 전자 기기에 관한 것이다. 포토 다이오드는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적한다. 메모리부는, 포토 다이오드에 의해 축적된 전하를 유지한다. P형층은, 포토 다이오드에 의해 축적된 전하를 메모리부에 전송한다. 포토 다이오드, 메모리부, 및 P형층은, 실리콘 기판에 대해 수직한 방향으로 배치된다. 본 개시는, 예를 들면, CMOS 이미지 센서에 적용할 수 있다.

Description

고체 촬상 소자, 제조 방법, 및 전자 기기{SOLID-STATE IMAGE-PICKUP ELEMENT, METHOD FOR PRODUCING SAME, AND ELECTRONIC EQUIPMENT}
본 개시는, 고체 촬상 소자, 제조 방법, 및 전자 기기에 관한 것으로, 특히, 광전 변환 소자로부터 전하 유지 영역에 전하를 전송하는 전송로의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있도록 한 고체 촬상 소자, 제조 방법, 및 전자 기기에 관한 것이다.
고체 촬상 소자는, 예를 들면, 디지털 스틸 카메라나 비디오 카메라 등의 촬상 장치나, 촬상 기능을 갖는 휴대 단말 장치 등의 전자 기기에 사용되고 있다. 고체 촬상 소자에는, 광전 변환 소자인 포토 다이오드에 축적된 전하를, MOS(Metal Oxide Semiconductor) 트랜지스터를 통하여 판독하는 CMOS(complementary MOS) 이미지 센서가 있다. 특히, 화소마다 증폭 소자를 구비한 APS(Active Pixel Sensor)라고 불리는 CMOS 이미지 센서가 널리 이용되고 있다.
CMOS 이미지 센서에서는, 일반적으로, 포토 다이오드에 축적된 전하를 판독하는 판독 동작이 화소 어레이의 행마다 실행되고, 판독 동작이 종료된 화소는, 그 종료 시점부터, 재차, 전하의 축적을 시작한다. 이와 같이 화소 어레이의 행마다 판독 동작이 행하여지면, 모든 화소에서 전하의 축적 기간을 일치시킬 수가 없어서, 피사체가 움직이고 있는 경우 등에 촬상 화상에 일그러짐이 생긴다. 예를 들면, 상하 방향으로 곧장 늘어나는 피사체가 횡방향에 움직이고 있는 상태를 촬상한 경우, 촬상 화상 내의 피사체는 기울어져 버린다.
그래서, 이와 같은 일그러짐의 발생을 회피하기 위해, 각 화소의 노광 기간이 동일하게 되는 전 화소 동시 전자 셔터를 갖는 CMOS 이미지 센서가 개발되어 있다. 전 화소 동시 전자 셔터란, 촬상에 유효한 모든 화소에서의 동시에 노광을 시작하고, 동시에 노광을 종료하는 동작을 행하는 기능이고, 글로벌 셔터(글로벌 노광)라고도 불린다. 글로벌 노광을 실현하는 방식으로서는, 기계적인 방식과 전기적인 방식이 있다.
기계적인 방식에서는, 예를 들면, CMOS 이미지 센서의 전면(前面)을 차광하는 개폐 가능한 메커니컬 셔터가 이용된다. 즉, 이 방식에서는, CMOS 이미지 센서는, 메커니컬 셔터를 개방하여 전 화소 동시에 노광을 시작하고, 노광 기간 종료 시점에서, 메커니컬 셔터를 폐쇄하여 전 화소 동시에 차광함으로써, 노광 기간을 전 화소에서 일치시킨다.
한편, 전기적인 방식에서는, 각 화소의 포토 다이오드와 부유 확산 영역과의 사이에 마련된 전하 유지 영역이 이용된다. 즉, 이 방식에서는, CMOS 이미지 센서는, 노광 기간 종료시에 포토 다이오드에 축적되어 있는 전하를 전하 유지 영역에 일시적으로 유지시킴에 의해, 축적 전하의 판독과 노광 기간의 시작의 타이밍을 어긋내어, 노광 기간을 전 화소에서 일치시킨다.
이와 같이, 전기적인 방식에서는, 화소마다 전하 유지 영역을 새롭게 마련할 필요가 있기 때문에, 포토 다이오드의 면적이 작아지고, 포토 다이오드에 축적 가능한 최대의 전하량이 감소한다.
그래서, 본원 출원인은, 포토 다이오드에 축적 가능한 최대의 전하량이 감소하는 것을 회피하기 위해, 포토 다이오드와 전하 유지 영역이 오버플로 패스로 일체화한 화소 구조를 제안하고 있다(예를 들면, 특허 문헌 1 참조).
특허 문헌 1 : 일본국 특개2011-216672호 공보
특허 문헌 1에 기재되어 있는 기술에서는, 포토 다이오드, 포토 다이오드로부터 전하 유지 영역에 전하를 전송하는 전송로, 및 전하 유지 영역이, 기판에 대해 수평한 방향으로 배치되어 있다. 따라서, 포토 다이오드로부터 전하 유지 영역으로의 전하의 전송의 방향은, 기판에 대해 수평한 방향이 된다.
여기서, CMOS 이미지 센서의 제조시, 레지스트 가공의 편차에 의해, 이온 주입에서의 기판에 대해 수평한 방향의 위치의 제어에는 오차가 발생한다. 따라서, 전송 방향의 전송로의 불순물 농도를 고정밀도로 제어하는 것은 곤란하다.
그 결과, 개체마다, 전송로의 포텐셜 장벽이 달라서, 포토 다이오드의 포화 전하량이 다르다. 이것은, 화소의 사이즈가 작을수록 현저하다.
본 개시는, 이와 같은 상황을 감안하여 이루어진 것으로, 광전 변환 소자로부터 전하 유지 영역에 전하를 전송하는 전송로의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있도록 하는 것이다.
본 개시의 제1의 측면의 고체 촬상 소자는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고, 상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되는 고체 촬상 소자이다.
본 개시의 제1의 측면에서는, 기판에 구비된 광전 변환 소자가, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하고, 전하 유지 영역이, 상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하고, 전송로가, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송한다. 또한, 상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치된다.
본 개시의 제2의 측면의 고체 촬상 소자의 제조 방법은, 고체 촬상 소자의 제조 장치가, 기판에 대해, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자를 형성하는 광전 변환 소자 형성 스텝과, 상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 전하를 유지하는 전하 유지 영역을, 상기 광전 변환 소자와 상기 전하 유지 영역이 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전하 유지 영역 형성 스텝과, 상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를, 상기 광전 변환 소자와 상기 전송로가 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전송로 형성 스텝을 포함하는 제조 방법이다.
본 개시의 제2의 측면에서는, 기판에 대해, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자가 형성되고, 상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 전하를 유지하는 전하 유지 영역이, 상기 광전 변환 소자와 상기 전하 유지 영역이 상기 기판에 대해 수직한 방향으로 배치되도록 형성되고, 상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로가, 상기 광전 변환 소자와 상기 전송로가 상기 기판에 대해 수직한 방향으로 배치되도록 형성된다.
본 개시의 제3의 측면의 전자 기기는, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와, 상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고, 상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되는 전자 기기이다.
본 개시의 제3의 측면에서는, 기판에 구비된 광전 변환 소자가, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하고, 전하 유지 영역이, 상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하고, 전송로가, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송한다. 또한, 상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치된다.
본 개시의 제1 및 제3의 측면에 의하면, 전 변환 소자로부터 전하 유지 영역에 전하를 전송하는 전송로의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있다.
또한, 본 개시의 제2의 측면에 의하면, 전 변환 소자로부터 전하 유지 영역에 전하를 전송하는 전송로의 전송 방향의 불순물 농도를 고정밀도로 제어 가능한 고체 촬상 소자를 제조할 수 있다.
도 1은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도.
도 2는 도 1의 화소 어레이부의 화소의 제1의 구성례를 도시하는 평면도.
도 3은 도 2의 화소의 A-A' 단면도.
도 4는 도 2의 화소의 B-B' 단면도.
도 5는 도 2의 화소의 C-C' 단면도.
도 6은 도 2의 화소의 D-D' 단면도.
도 7은 도 2의 화소의 E-E' 단면도.
도 8은 도 3의 포토 다이오드로부터 메모리부로의 전하의 전송의 흐름을 도시하는 도면.
도 9는 도 4의 포토 다이오드로부터 메모리부로의 전하의 전송의 흐름을 도시하는 도면.
도 10은 도 5의 포토 다이오드로부터 메모리부로의 전하의 전송의 흐름을 도시하는 도면.
도 11은 도 3의 메모리부로부터 부유 확산 영역으로의 전하의 전송의 흐름을 도시하는 도면.
도 12는 도 7의 메모리부로부터 부유 확산 영역으로의 전하의 전송의 흐름을 도시하는 도면.
도 13은 제조 장치에 의한 도 3의 화소의 제조 방법의 제1의 예에 관해 설명하는 도면.
도 14는 제조 장치에 의한 도 3의 화소의 제조 방법의 제1의 예에 관해 설명하는 도면.
도 15는 제조 장치에 의한 도 3의 화소의 제조 방법의 제2의 예에 관해 설명하는 도면.
도 16은 제조 장치에 의한 도 3의 화소의 제조 방법의 제2의 예에 관해 설명하는 도면.
도 17은 제조 장치에 의한 도 3의 화소의 제조 방법의 제3의 예에 관해 설명하는 도면.
도 18은 제조 장치에 의한 도 3의 화소의 제조 방법의 제3의 예에 관해 설명하는 도면.
도 19는 도 1의 화소 어레이부의 화소의 제2의 구성례의 A-A' 단면도.
도 20은 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 제1의 구성례를 도시하는A-A' 단면도.
도 21은 도 20의 메모리부로부터 부유 확산 영역으로의 전하의 전송의 흐름을 도시하는 도면.
도 22는 제조 장치에 의한 도 20의 화소의 제조 방법의 예에 관해 설명하는 도면.
도 23은 제조 장치에 의한 도 20의 화소의 제조 방법의 예에 관해 설명하는 도면.
도 24는 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 제2의 구성례를 도시하는 A-A' 단면도.
도 25는 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제3 실시의 형태의 화소의 구성례를 도시하는 평면도.
도 26은 도 25의 화소의 D-D' 단면도.
도 27은 본 개시를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도.
<제1 실시의 형태>
(고체 촬상 소자의 제1 실시의 형태의 구성례)
도 1은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제1 실시의 형태의 구성례를 도시하는 블록도이다.
CMOS 이미지 센서(100)는, 화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 시스템 제어부(115), 화소 구동선(116), 수직 신호선(117), 신호 처리부(118), 및 데이터 격납부(119)에 의해 구성된다.
화소 어레이부(111), 수직 구동부(112), 칼럼 처리부(113), 수평 구동부(114), 시스템 제어부(115), 화소 구동선(116), 수직 신호선(117), 신호 처리부(118), 및 데이터 격납부(119)는, 도시하지 않은 반도체 기판(칩)에 형성되어 있다.
또한, CMOS 이미지 센서(100)는, 신호 처리부(118)와 데이터 격납부(119)를 포함하지 않고, 신호 처리부(118)와 데이터 격납부(119)는, 예를 들면, CMOS 이미지 센서(100)와는 다른 반도체 기판에 DSP(Digital Signal Processor) 등 외부 신호 처리부로서 마련되도록 하여도 좋다.
CMOS 이미지 센서(100)는, 글로벌 노광에 의해, 왜곡이 없는 화상을 촬상한다.
구체적으로는, 화소 어레이부(111)에는, 입사광의 광량에 응한 전하량의 전하를 발생하여 내부에 축적하는 광전 변환 소자를 갖는 화소가 행렬형상으로 2차원 배치된다.
또한, 화소 어레이부(111)에는, 행렬형상의 화소에 대해 행마다 화소 구동선(116)이 도면의 좌우 방향(행방향)으로 형성되고, 열마다 수직 신호선(117)이 도면의 상하 방향(열방향)으로 형성된다. 화소 구동선(116)의 일단은, 수직 구동부(112)의 각 행에 대응하는 출력단에 접속되어 있다.
수직 구동부(112)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 화소 어레이부(111)의 각 화소를, 전 화소 동시 또는 행 단위 등으로 구동하는 화소 구동부이다. 이 수직 구동부(112)의 구체적인 구성에 관해 도시는 생략하지만, 수직 구동부(112)는, 판독 주사계, 유지 주사계, 및 소출(掃出) 주사계의 3개의 주사계를 갖는 구성으로 되어 있다.
유지 주사계는, 광전 변환 소자에 축적된 전하를 전송하고, 유지하기 위해, 전 행의 화소 구동선(116)과 접속하는 출력단으로부터 동시에 전송 펄스를 출력한다. 판독 주사계는, 유지된 전하에 대응하는 화소 신호를 행 단위로 차례로 판독하도록, 각 행을 차례로 선택하고, 선택 행의 화소 구동선(116)과 접속하는 출력단으로부터 선택 펄스 등을 출력한다.
소출 주사계는, 광전 변환 소자로부터 불필요한 전하를 소출하기(리셋하기) 위해, 유지 주사계의 주사보다도 셔터 스피드의 시간분만큼 선행하여, 전 행의 화소 구동선(116)과 접속하는 출력단으로부터 동시에 제어 펄스를 출력한다. 이 소출 주사계에 의한 주사에 의해, 이른바 전자 셔터 동작이 전 화소 동시에 행하여진다. 여기서, 전자 셔터 동작이란, 광전 변환 소자의 전하를 버리고, 새롭게 노광을 시작하는(전하의 축적을 시작하는) 동작인 것을 말한다.
이상과 같은 구동에 의해, 판독 주사계에 의해 판독된 전 화소의 화소 신호는, 전자 셔터 동작 이후, 유지 주사계에 의한 주사까지의 셔터 스피드의 시간에 축적된 전하에 대응하는 것으로 된다. 즉, 전 화소에서의 전하의 축적 기간(노광 기간)은, 동일하다.
수직 구동부(112)가 판독 주사계에 의해 선택된 행의 각 화소로부터 출력되는 화소 신호는, 수직 신호선(117)의 각각을 통하여 칼럼 처리부(113)에 공급된다.
칼럼 처리부(113)는, 화소 어레이부(111)의 열마다 신호 처리 회로를 갖는다. 칼럼 처리부(113)의 각 신호 처리 회로는, 선택 행의 각 화소로부터 수직 신호선(117)을 통하여 출력되는 화소 신호에 대해, CDS(Correlated Double Sampling)(상관 이중 샘플링) 처리 등의 노이즈 제거 처리, A/D 변환 처리 등의 신호 처리를 행한다. CDS 처리에 의해, 리셋 노이즈나 증폭 트랜지스터의 임계치 편차 등의 화소 고유의 고정 패턴 노이즈가 제거된다. 칼럼 처리부(113)는, 신호 처리 후의 화소 신호를 일시적으로 유지한다.
수평 구동부(114)는, 시프트 레지스터나 어드레스 디코더 등에 의해 구성되고, 칼럼 처리부(113)의 신호 처리 회로를 순번대로 선택한다. 이 수평 구동부(114)에 의한 선택 주사에 의해, 칼럼 처리부(113)의 각 신호 처리 회로에서 신호 처리된 화소 신호가 순번대로 신호 처리부(118)에 출력된다.
시스템 제어부(115)는, 각종의 타이밍 신호를 생성하는 타이밍 제너레이터 등에 의해 구성되고, 타이밍 제너레이터에서 생성된 각종의 타이밍 신호를 기초로 수직 구동부(112), 칼럼 처리부(113), 및 수평 구동부(114)를 제어한다.
신호 처리부(118)는, 적어도 가산 처리 기능을 갖는다. 신호 처리부(118)는, 칼럼 처리부(113)로부터 출력된 화소 신호에 대해 가산 처리 등의 여러가지의 신호 처리를 행한다. 이 때, 신호 처리부(118)는, 필요에 응하여, 신호 처리의 도중 결과 등을 데이터 격납부(119)에 격납하고, 필요한 타이밍에서 참조한다. 신호 처리부(118)는, 신호 처리 후의 화소 신호를 출력한다.
(화소의 제1의 구성례)
도 2는, 도 1의 화소 어레이부(111)에 행렬형상으로 배치된 화소의 제1의 구성례를 도시하는 평면도이다. 또한, 도 3 내지 도 7은, 각각, 도 2의 화소의 A-A' 단면도, B-B' 단면도, C-C' 단면도, D-D' 단면도, E-E' 단면도이다.
도 2에 도시하는 바와 같이, 화소(120)는, 포토 다이오드(PD)(121), 제1 전송 게이트(TRX)(122), 메모리부(MEM)(123), 제2 전송 게이트(TRG)(124), 및 부유 확산 영역(FD(Floating Diffusion))(125)을 갖고 있다.
또한, 화소(120)는, 리셋 트랜지스터(RST)(126), 증폭 트랜지스터(AMP)(127), 및 선택 트랜지스터(128)(SEL)를 갖고 있고, 부유 확산 영역(125)과 증폭 트랜지스터(127)는, FD 배선(125A)에 의해 접속되어 있다. 또한, 화소(120)는, 제3 전송 게이트(OFG)(129)와 전하 배출 영역(OFD)(130)을 갖고 있다.
도 3 등에 도시하는 바와 같이, 포토 다이오드(121)는, HAD(Hole Accumulation Diode) 구조를 가지며, 화소 어레이부(111)가 배치된 반도체 기판으로서의 실리콘 기판(151) 내에 형성된다. 구체적으로는, 포토 다이오드(121)는, 실리콘 기판(151)에 형성된 P형 웰층(152)에 대해, 실리콘 기판(151)의 표면에 P형층(153)이 매입되고, P형층(153)의 일방의 측면을 덮도록 N형층(154)이 매입됨에 의해 형성된다.
또한, 여기서는, 실리콘 기판(151)의 P형층(153)이 마련되는 면을, 실리콘 기판(151)의 표면이라고 하고, 표면에 대향하는 면을 이면이라고 말한다. 또한, 표면이나 이면과 수직한 방향의 면을 측면이라고 말한다. 또한, 적절히, 실리콘 기판(151)의 표면측을 상측이라고도 하고, 이면측을 하측이라고도 한다.
포토 다이오드(121)는, 실리콘 기판(151)의 표면측부터 입사된 광의 광량에 응한 전하량의 전하를 발생하고, 내부에 축적한다.
메모리부(123)는, 도 3 등에 도시하는 바와 같이, 포토 다이오드(121)에 대해 P형층(155)을 끼우고, 실리콘 기판(151)에 대해 수직한 방향으로 배치된 N형층이다. 구체적으로는, 메모리부(123)와 P형층(155)은, N형층(154)이 매입된 실리콘 기판(151)의 위에, P형층(155), 메모리부(123)의 순서로 적층된다.
이와 같이, 메모리부(123)와 포토 다이오드(121)는, 실리콘 기판(151)에 대해 수직한 방향으로 배치되기 때문에, 포토 다이오드(121)를, 메모리부(123)가 존재하지 않는 경우와 같은 크기로 할 수 있다. 또한, 메모리부(123)의 크기를 충분한 크기로 할 수 있다.
이에 대해, 메모리부와 포토 다이오드가, 실리콘 기판에 대해 수평한 방향으로 배치된 경우, 메모리부의 크기분만큼 포토 다이오드의 크기를 작게 할 필요가 있다. 그 결과, 포토 다이오드의 포화 전하량이 저하된다. 또한, 메모리부의 크기를 충분한 크기로 하는 것은 곤란하고, 메모리부의 유지 가능 전하량이 적어진다.
또한, 메모리부(123)의 하부에 포토 다이오드(121)의 N형층(154)이 연재되기 때문에), 화소(120)에 대해 광이 비스듬하게 입사된 경우라도, 메모리부(123)에 불필요한 전하가 침입하는 것을 억제할 수 있다.
이에 대해, 메모리부와 포토 다이오드가, 실리콘 기판에 대해 수평한 방향으로 배치된 경우, 화소에 대해 광이 비스듬하게 입사되면, 메모리부의 아래쪽의 비교적 깊은 영역에서 광전 변환에 의해 발생한 전하중의 일부가, 메모리부에 들어가 버리는 일이 있다. 이 전하는, 포토 다이오드로부터 전송된 전하와 마찬가지로 메모리부로부터 판독되어, 노이즈가 된다.
P형층(155)은, 포토 다이오드(121)와 메모리부(123)를 전기적으로 사이를 떼는 장벽이다. P형층(155)의 측면은, 제1 전송 게이트(122)에 대해 전송 펄스(포토 다이오드(121)와 메모리부(123)가 도통하는데 충분한 전압)가 인가된 경우 포토 다이오드(121)에 축적된 전하를 메모리부(123)에 전송하는 전송로로서 기능한다. 또한, 메모리부(123)는, 포토 다이오드(121)로부터 P형층(155)을 통하여 전송된 전하를 유지하는 전하 유지 영역이다.
도 3 등에 도시하는 바와 같이, 제1 전송 게이트(122)는, 적층된 메모리부(123)와 P형층(155)의 측면 및 표면을, 게이트 절연막(158)을 통하여 덮도록 형성된다. 제1 전송 게이트(122)에 수직 구동부(112)로부터 화소 구동선(116)을 통하여 전송 펄스가 인가되면, P형층(155)이 도통 상태가 되어, 포토 다이오드(121)에 축적된 전하가 메모리부(123)에 전송된다.
또한, 도 3 등에 도시하는 바와 같이, 제1 전송 게이트(122)의 표면 및 측면은, 텅스텐 등으로 이루어지는 차광막(156)으로 덮여 있다.
도 3 등에 도시하는 바와 같이, 부유 확산 영역(125)은, 메모리부(123)와 동일한 높이로 P형층(155)의 위에 적층된 N형층이다. 즉, 메모리부(123)와 부유 확산 영역(125)은, 실리콘 기판(151)에 대해 수평한 방향으로 배치된다.
부유 확산 영역(125)과 메모리부(123)의 사이에는, 부유 확산 영역(125)과 메모리부(123)를 전기적으로 사이를 떼는 장벽인 P형층(157)이 형성된다. P형층(157)의 측면은, 제2 전송 게이트(124)에 대해 전송 펄스가 인가된 경우 메모리부(123)에 축적된 전하를 부유 확산 영역(125)에 전송하는 전송로로서 기능한다. 또한, 부유 확산 영역(125)은, 메모리부(123)로부터 P형층(155)을 통하여 전송된 전하를 전압으로 변환하는 전하 전압 변환부이다.
도 3이나 도 7 등에 도시하는 바와 같이, 제2 전송 게이트(124)는, 부유 확산 영역(125)과 P형층(157)의 표면 및 측면을, 게이트 절연막(158)을 통하여 덮도록 형성된다. 제2 전송 게이트(124)에 수직 구동부(112)로부터 화소 구동선(116)을 통하여 전송 펄스가 인가되면, P형층(157)이 도통 상태가 되어, 메모리부(123)에 유지된 전하가 부유 확산 영역(125)에 전송된다. 또한, 도 3 등에 도시하는 바와 같이, 제2 전송 게이트(124)의 표면 및 측면은, 차광막(156)으로 덮여 있다.
화소(120)에서는, 메모리부(123)와 P형층(155)이 실리콘 기판(151)상에 마련되어 있기 때문에, 상술한 바와 같이, 메모리부(123)와 P형층(155)의 표면 및 측면을 차광막(156)으로 덮을 수 있다. 따라서, 화소(120)에 입사되는 광이 메모리부(123)에 입사되는 것을 방지할 수 있다.
도 6에 도시하는 바와 같이, 리셋 트랜지스터(126), 증폭 트랜지스터(127), 및 선택 트랜지스터(128)는, N채널의 MOS 트랜지스터이다. 즉, 리셋 트랜지스터(126)는, 부유 확산 영역(125)의 일부, N형층(172)의 일부, 부유 확산 영역(125)과 N형층(172)에 끼여진 P형층(171), 및, 그 P형층(171)을 게이트 절연막(158)을 통하여 덮는 게이트(173)에 의해 구성된다.
또한, 증폭 트랜지스터(127)는, N형층(172)의 일부, N형층(175)의 일부, N형층(172)과 N형층(175)에 끼여진 P형층(174), 및, 그 P형층(174)을 게이트 절연막(158)을 통하여 덮는 게이트(176)에 의해 구성된다. 선택 트랜지스터(128)는, N형층(175)의 일부, N형층(178)의 일부, N형층(175)과 N형층(178)에 끼여진 P형층(177), 및, 그 P형층(177)을 게이트 절연막(158)을 통하여 덮는 게이트(179)에 의해 구성된다.
리셋 트랜지스터(126), 증폭 트랜지스터(127), 및 선택 트랜지스터(128)는, P형층(155)의 위에 적층된다. N형층(172)에는 전원(VDB)이 접속되고, N형층(178)에는, 도 1의 수직 신호선(117)이 접속된다. 또한, 게이트(173)와 게이트(179)는, 도 1의 화소 구동선(116)을 통하여 수직 구동부(112)와 접속하고, 게이트(176)는, FD 배선(125A)을 통하여 부유 확산 영역(125)과 접속한다.
리셋 트랜지스터(126)는, 화소 구동선(116)을 통하여 게이트(173)에 리셋 펄스(RST)가 인가되면, 부유 확산 영역(125)을 리셋한다. 증폭 트랜지스터(127)는, 게이트(176)에 접속된 부유 확산 영역(125)의 전압을 증폭한다.
선택 트랜지스터(128)는, 화소 구동선(116)을 통하여 게이트(179)에 선택 펄스(SEL)가 인가되면, 증폭 트랜지스터(127)에 의해 증폭된 전압의 신호를 화소 신호로서, 수직 신호선(117)을 통하여 칼럼 처리부(113)에 공급한다.
또한, 도 6 등에 도시하는 바와 같이, 제3 전송 게이트(129)는, 포토 다이오드(121)와 겹쳐지지 않으며, 또한, 인접하도록, 게이트 절연막(158)을 통하여 실리콘 기판(151)상에 형성된다. 또한, 전하 배출 영역(130)은, 제3 전송 게이트(129)와 인접하도록 실리콘 기판(151)에 매입된 N형층(N+)이다.
제3 전송 게이트(129)는, 노광 시작시에 수직 구동부(112)에 의해 화소 구동선(116)을 통하여 제어 펄스(OFG)가 인가되면, 포토 다이오드(121)에 축적된 전하를 전하 배출 영역(130)에 전송한다. 전하 배출 영역(130)은, 제3 전송 게이트(129)에 의해 포토 다이오드(121)로부터 전송된 전하를 배출한다.
이상과 같이 구성된 화소(120)에서는, 포토 다이오드(121)가, 실리콘 기판(151)의 표면측부터 입사된 광의 광량에 응한 전하량의 전하를 발생하고, 내부에 축적한다. 노광 시작 시각이 되면, 수직 구동부(112)가, 화소 구동선(116)을 통하여 제어 펄스(OFG)를 전 화소의 제3 전송 게이트(129)에 동시에 인가한다. 이에 의해, 포토 다이오드(121)에 축적된 전하가 전하 배출 영역(130)에 배출되고, 포토 다이오드(121)에 의한 전하의 축적(노광)이 시작된다.
그리고, 노광 시작 시각부터 셔터 스피드의 시간 경과 후의 노광 종료 시각에, 수직 구동부(112)가, 화소 구동선(116)을 통하여 전송 펄스를 전 화소의 제1 전송 게이트(122)에 동시에 인가한다. 이에 의해, P형층(155)이 도통 상태가 되어, 포토 다이오드(121)에 축적된 전하가, P형층(155)을 통하여 메모리부(123)에 전송됨에 의해, 노광이 종료된다.
그 후, 수직 구동부(112)는, 각 행을 차례로 선택하고, 선택 행의 선택 트랜지스터(128)에 화소 구동선(116)을 통하여 선택 펄스(SEL)를 인가하고, 리셋 트랜지스터(126)에 화소 구동선(116)을 통하여 리셋 펄스(RST)를 인가한다. 이에 의해, 부유 확산 영역(125)에 유지되어 있는 전하가 배출된다(리셋된다). 또한, 리셋시의 부유 확산 영역(125)의 전압이 증폭 트랜지스터(127)에 의해 증폭되고, 수직 신호선(117)을 통하여 화소 신호의 오프셋 성분으로서 칼럼 처리부(113)에 출력된다.
그 후, 수직 구동부(112)는, 선택 행의 제2 전송 게이트(124)에 화소 구동선(116)을 통하여 전송 펄스를 인가한다. 이에 의해, P형층(157)이 도통 상태가 되어, 메모리부(123)에 유지된 전하가, P형층(157)을 통하여 부유 확산 영역(125)에 전송된다.
이 때, 리셋 트랜지스터(126)에는 리셋 펄스(RST)가 인가되지 않고, 증폭 트랜지스터(127)는, 게이트(176)에 접속된 부유 확산 영역(125)의 전압을 증폭한다. 또한, 이 때, 선택 트랜지스터(128)에는 선택 펄스(SEL)가 인가된 상태인 채로 되어 있고, 증폭 트랜지스터(127)에 의해 증폭된 전압의 신호는, 화소 신호로서, 수직 신호선(117)을 통하여 칼럼 처리부(113)에 출력된다.
이상에 의해, 글로벌 노광이 행하여진 화상의 화소 신호가, 행 단위로 칼럼 처리부(113)에 공급된다. 그 결과, 글로벌 노광이 행하여진 화상의 화소 신호가 래스터 스캔 순서로 신호 처리부(118)에 출력된다.
(전하의 전송의 흐름)
도 8 내지 도 10은, 포토 다이오드(121)로부터 메모리부(123)로의 전하의 전송의 흐름을 도시하는 도면이다.
제1 전송 게이트(122)에 대해, 메모리부(123)의 표면 및 측면에 정공이 축적하기 위해 필요한 부의 전압이 인가되어 있는 경우, P형층(155)에 의해 포텐셜 장벽이 형성되어, 포토 다이오드(121)와 메모리부(123)의 사이는 비도통 상태가 된다. 이에 의해, 포토 다이오드(121)와 메모리부(123)는 전기적으로 분리된다.
한편, 제1 전송 게이트(122)에 대해 전송 펄스가 인가되는 경우, 도 8 내지 도 10에 도시하는 바와 같이, P형층(155)의 측면에 반전층(反轉層)이 형성되어, 포토 다이오드(121)와 메모리부(123)의 사이는 도통 상태가 된다. 이에 의해, 포토 다이오드(121)에 축적된 전하가, 실리콘 기판(151)에 대해 수직한 방향으로 전송되고, 메모리부(123)에 공급된다. 본 실시의 형태에서는, 포토 다이오드(121)로부터 메모리부(123)에의 전송 경로는, P형층(155)의 측면에 따라 적어도 2개소 이상 형성된다.
도 11 및 도 12는, 메모리부(123)로부터 부유 확산 영역(125)으로의 전하의 전송의 흐름을 도시하는 도면이다.
제2 전송 게이트(124)에 대해, 부유 확산 영역(125)의 표면 및 측면에 정공이 축적하기 위해 필요한 부의 전압이 인가되어 있는 경우, P형층(157)에 의해 포텐셜 장벽이 형성되어, 메모리부(123)와 부유 확산 영역(125)의 사이는 비도통 상태가 된다. 이에 의해, 메모리부(123)와 부유 확산 영역(125)은 전기적으로 분리된다.
한편, 제2 전송 게이트(124)에 전송 펄스가 인가되는 경우, 도 11 및 도 12에 도시하는 바와 같이, P형층(157)의 표면에 반전층이 형성되어, 메모리부(123)와 부유 확산 영역(125)의 사이는 도통 상태가 된다. 이에 의해, 메모리부(123)에 축적된 전하가, 실리콘 기판(151)에 대해 수평한 방향으로 전송되고, 부유 확산 영역(125)에 공급된다.
(화소의 제조 방법의 제1의 예)
도 13 및 도 14를 참조하여, 제조 장치에 의한 화소(120)의 제조 방법의 제1의 예에 관해 설명한다.
도 13에 도시하는 바와 같이, 제1의 공정에서, 실리콘(Si) 기판(151)상에 STI(shallow trench isolation)나 LOCOS(Local Oxidation of Silicon)법 등에 의해 소자 분리 영역이 형성(도시 생략)된다. 그 후, 이온 주입에 의해, 불순물 농도가 1016/㎤ 내지 1018/㎤인 P형 웰층(152)이 형성된다.
제2의 공정에서, 포토레지스트(191)를 마스크로서 이용한 이온 주입에 의해, 실리콘 기판(151)의 내부에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 N형층(154)이 형성된다.
제3의 공정에서, 에피택셜 성장법에 의해, 실리콘 기판(151)상에, 에피택셜층으로서 P형층(155)과 메모리부(123)가 형성된다. 구체적으로는, 에피택셜 성장법에 의한 성장시에 in-situ 도핑이 행하여짐에 의해, 불순물 농도가 1016/㎤ 내지 1018/㎤인 P형층(155)과, 불순물 농도가 1016/㎤ 내지 1018/㎤인 메모리부(123)로서의 N형층이 형성된다. 에피택셜층의 두께는, 예를 들면 100㎚ 이상이다.
제4의 공정에서, 포토레지스트(192)를 마스크로서 이용하여, N형층(154)의 상부의 일부를 포함하는 영역의 에피택셜층이 에칭된다. 즉, 에피택셜층의 메모리부(123)와 P형층(155)을 형성하여야 할 영역 이외의 영역이 제거된다. 이에 의해, 실리콘 기판(151)의 표면에 볼록형의 단차가 형성된다.
제5의 공정에서, 포토레지스트(193)를 마스크로서 이용한 이온 주입에 의해, 메모리부(123) 내에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 P형층(157), P형층(171), P형층(174), 및 P형층(177)이 형성된다.
제6의 공정에서, 열산화법에 의해, 실리콘 기판(151)상에 SiO2로 이루어지는 게이트 절연막(158)이 형성된다. 그리고, 게이트 절연막(158)상에, CVD(Chemical Vapor Deposition)법에 의해 폴리실리콘이나 금속이 퇴적되고, 레지스트 마스크를 이용하여 에칭이 행하여짐에 의해, 제1 전송 게이트(122), 제2 전송 게이트(124), 게이트(173), 게이트(176), 및 게이트(179)가 형성된다. 이들의 게이트의 막두께는, 100㎚ 내지 300㎚이다.
도 14에 도시하는 바와 같이, 제7의 공정에서, 포토레지스트(194)를 마스크로서 이용한 이온 주입에 의해, 실리콘 기판(151)의 내부의 표면측에 P형층(153)이 형성된다.
제8의 공정에서, 포토레지스트(195)를 마스크로서 이용한 이온 주입에 의해, 메모리부(123)의 일부의 불순물 농도가 1018/㎤ 내지 1020/㎤가 됨에 의해, 그 일부가, 부유 확산 영역(125), N형층(172), N형층(175), 및 N형층(178)이 된다.
제9의 공정에서, 약 1000℃로 활성화 어닐이 행하여진다. 이 후, 제1 전송 게이트(122)와 제2 전송 게이트(124)의 표면 및 측면이, 차광막(156)으로 덮여, 화소(120)의 제조가 완료된다.
이상과 같이, 화소(120)에서는, 포토 다이오드(121), 메모리부(123), 및 P형층(155)이, 실리콘 기판(151)에 대해 수직한 방향으로 배치되기 때문에, P형층(155)에서의 전하의 전송 방향은, 실리콘 기판(151)에 대해 수직한 방향이 된다. 따라서, P형층(155)에서의 전하의 전송 방향의 불순물 농도가, P형층(155)의 두께와 농도에 의해 제어할 수 있다. 즉, 도 13 및 도 14의 제조 방법에서는, P형층(155)에서의 전하의 전송 방향의 불순물 농도가, 에피택셜층의 두께와 농도에 의해 제어할 수 있다.
따라서, 실리콘 기판(151)에 대해 평행한 방향의 위치의 제어에 의해 P형층(155)에서의 전하의 전송 방향의 불순물 농도가 제어되는 경우에 비하여, P형층(155)에서의 전하의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있다. 그 결과, P형층(155)에 형성된 포텐셜 장벽의 개체마다의 변동이 억제되고, 포토 다이오드(121)의 포화 전하량의 개체마다의 편차가 저감된다.
(화소의 제조 방법의 제2의 예)
도 15 및 도 16을 참조하여, 제조 장치에 의한 화소(120)의 제조 방법의 제2의 예에 관해 설명한다.
도 15 및 도 16의 제조 방법은, P형층(155)과 메모리부(123)가 에피택셜 성장법에 의해 형성되는 것은 아니고, 이온 주입에 의해 형성되는 점이, 도 13 및 도 14의 제조 방법과 다르다.
구체적으로는, 도 15에 도시하는 바와 같이, 제1의 공정에서, 도 13의 제1의 공정과 마찬가지로, 실리콘 기판(151)상에 소자 분리 영역이 형성되고, 이온 주입에 의해 P형 웰층(152)이 형성된다.
제2의 공정에서, 포토레지스트(211)를 마스크로서 이용한 이온 주입에 의해, 실리콘 기판(151)의 내부에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 N형층(154)이 형성된다.
제3의 공정에서, 포토레지스트(212)를 마스크로서 이용한 이온 주입에 의해, 실리콘 기판(151)의 내부의 N형층(154)보다 표면측에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 P형층(155)이 형성된다. 또한, P형층(155)의 표면측에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 메모리부(123)로서의 N형층이 형성된다.
제4의 공정에서, 포토레지스트(213)를 마스크로서 이용하여, N형층(154)의 상부의 일부의 P형층(155) 및 메모리부(123)와, 실리콘 기판(151)에 대해 수직한 방향의 위치가, P형층(155) 및 메모리부(123)와 동일한 P형 웰층(152)이 에칭된다. 즉, P형층(155)과 메모리부(123)를 형성하여야 할 영역과 실리콘 기판(151)에 대해 수직한 방향의 위치가 동일하다, 그 영역 이외의 영역이 제거된다. 이에 의해, 실리콘 기판(151)의 표면에 볼록형의 단차가 형성된다.
제5 내지 제9의 공정은, 도 13 및 도 14의 제5 내지 제9의 공정과 마찬가지이기 때문에, 설명은 생략한다.
이상에 의해, 도 15 및 도 16의 제조 방법에서는, P형층(155)에서의 전하의 전송 방향의 불순물 농도가, 이온 주입의 타입(打入) 깊이와 농도에 의해 제어할 수 있다. 따라서, 실리콘 기판(151)에 대해 평행한 방향의 위치의 제어에 의해 P형층(155)에서의 전하의 전송 방향의 불순물 농도가 제어되는 경우에 비하여, P형층(155)에서의 전하의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있다. 그 결과, P형층(155)에 형성된 포텐셜 장벽의 개체마다의 변동이 억제되고, 포토 다이오드(121)의 포화 전하량의 개체마다의 편차가 저감된다.
(화소의 제조 방법의 제3의 예)
도 17 및 도 18을 참조하여, 제조 장치에 의한 화소(120)의 제조 방법의 제3의 예에 관해 설명한다.
도 17 및 도 18의 제조 방법은, 실리콘 기판(151)상의 전 영역에 에피택셜층을 성장시키는 것은 아니고, P형층(155)과 메모리부(123)를 구성하는 에피택셜층만을 성장시키는 점이, 도 13 및 도 14의 제조 방법과 다르다.
구체적으로는, 도 17에 도시하는 바와 같이, 우선, 도 13과 마찬가지로, 제1의 공정 및 제2의 공정이 행하여진다.
제3의 공정에서, CVD법에 의해, 실리콘 기판(151)상에 SiO2층(232)이 퇴적된다. 그리고, 포토레지스트 등을 마스크로서 이용하여 P형층(155)과 메모리부(123)의 영역의 SiO2층(232)이 에칭된다.
제4의 공정에서, 에피택셜 성장법에 의해, 실리콘 기판(151)상의 SiO2층(232)이 퇴적되지 않은 영역에, 에피택셜층으로서 P형층(155)과 메모리부(123)가 형성된다. 에피택셜층의 두께는, 예를 들면 100㎚ 이상이다.
제5의 공정에서, 포토레지스트 등을 마스크로서 이용하여 SiO2층(232)이 에칭되고, 이에 의해, 실리콘 기판(151)상에 볼록형의 단차가 형성된다. 그리고, 포토레지스트(233)를 마스크로서 이용한 이온 주입에 의해, 메모리부(123) 내에, 불순물 농도가 1016/㎤ 내지 1018/㎤인 P형층(157), P형층(171), P형층(174), 및 P형층(177)이 형성된다.
제6 내지 제9의 공정은, 도 13 및 도 14의 제6 내지 제9의 공정과 마찬가지이기 때문에, 설명은 생략한다.
이상에 의해, 도 17 및 도 18의 제조 방법에서는, P형층(155)에서의 전하의 전송 방향의 불순물 농도가, 에피택셜층의 두께와 농도에 의해 제어할 수 있다. 따라서, 실리콘 기판(151)에 대해 평행한 방향의 위치의 제어에 의해 P형층(155)에서의 전하의 전송 방향의 불순물 농도가 제어되는 경우에 비하여, P형층(155)에서의 전하의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있다. 그 결과, P형층(155)에 형성된 포텐셜 장벽의 개체마다의 변동이 억제되고, 포토 다이오드(121)의 포화 전하량의 개체마다의 편차가 저감된다.
또한, 도 2의 화소(120)는, 실리콘 기판(151)의 표면측부터 광이 조사되었지만, 이면측부터 광이 조사되도록 하여도 좋다. 즉, 화소(120)는, 이면 조사형의 화소라도 좋다. 이면 조사형의 개념에 관해서는, 예를 들면, 특개2003-31785호 등에 개시되어 있다.
(화소의 제2의 구성례)
도 19는, 화소(120)가 이면 조사형의 화소인 경우의 화소(120)의 A-A' 단면도이다.
도 19에 도시하는 구성 중, 도 3의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 19의 화소(120)는, 제1 전송 게이트(122)와 제2 전송 게이트(124)가 차광막(156)으로 덮이지 않고, 실리콘 기판(151)의 이면의 메모리부(123)에 대향하는 영역이, 텅스텐 등의 금속층으로 이루어지는 차광막(251)으로 덮여 있는 점이 도 3의 구성과 다르다.
도 19의 화소(120)는, 이면 조사형의 화소이기 때문에, 실리콘 기판(151)의 표면에 배치된 금속 배선층(도시 생략)에서의 베네팅에 의한 집광의 제한이 없다.
<제2 실시의 형태의 구성례>
(고체 촬상 소자의 제2 실시의 형태의 구성례)
본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 구성은, 화소의 구성을 제외하고 도 1의 CMOS 이미지 센서(100)의 구성과 마찬가지이기 때문에, 이하에서는, 화소에 관해서만 설명한다.
(화소의 제1의 구성례)
도 20은, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제2 실시의 형태의 화소의 제1의 구성례를 도시하는A-A' 단면도이다.
도 20에 도시하는 구성 중, 도 3의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 20의 화소(270)는, P형층(155)과 P형층(157) 대신에 P형층(271)이 마련된 점, 및, 부유 확산 영역(125), 제2 전송 게이트(124) 대신에, 부유 확산 영역(272), 제2 전송 게이트(273)가 마련된 점이 도 3의 구성과 다르다. 도 20의 화소(270)에서는, 부유 확산 영역(272)과 메모리부(123)가, 실리콘 기판(151)에 대해 수직한 방향으로 배치되고, 메모리부(123)로부터 부유 확산 영역(272)으로의 전하의 전송 방향은, 실리콘 기판(151)에 대해 수직한 방향이 된다.
구체적으로는, 도 20에 도시하는 바와 같이, P형층(271)은, N형층(154)이 매입된 실리콘 기판(151)상으로서, 메모리부(123)의 하층에 배치된다. 부유 확산 영역(272)은, P형층(271)과 접하도록 하여, 실리콘 기판(151)의 내부에 매입되어 있다. 또한, 제2 전송 게이트(273)는, P형층(155)과 메모리부(123)의 표면 및 측면을, 게이트 절연막(158)을 통하여 덮도록 형성된다.
P형층(271)은, P형층(157)과 P형층(155)의 기능을 갖는다. 즉, P형층(271)의 측면은, 제1 전송 게이트(122)에 대해 전송 펄스가 인가된 경우 포토 다이오드(121)에 축적된 전하를 메모리부(123)에 전송하는 전송로로서 기능함과 함께, 제2 전송 게이트(273)에 대해 전송 펄스가 인가된 경우 메모리부(123)에 축적된 전하를 부유 확산 영역(272)에 전송하는 전송로로서 기능한다.
따라서 포토 다이오드(121)에 축적된 전하는, P형층(271)을 통하여 메모리부(123)에 전송되고, 메모리부(123)에 유지되어 있는 전하는, P형층(271)을 통하여 부유 확산 영역(272)에 전송된다.
이상과 같이, 화소(270)에서는, P형층(271)의 상부를 전부 메모리부(123)로서 이용할 수 있기 때문에, 화소(120)에 비하여 메모리부(123)의 유지 가능 전하량을 증가시킬 수 있다.
(전하의 전송의 흐름)
도 21은, 메모리부(123)로부터 부유 확산 영역(272)으로의 전하의 전송의 흐름을 도시하는 도면이다.
제2 전송 게이트(273)에 대해, 부유 확산 영역(272)의 표면 및 측면에 정공이 축적하기 위해 필요한 부의 전압이 인가되어 있는 경우, P형층(271)에 의해 포텐셜 장벽이 형성되어, 메모리부(123)와 부유 확산 영역(272)의 사이는 비도통 상태가 된다. 이에 의해, 메모리부(123)와 부유 확산 영역(272)은 전기적으로 분리된다.
한편, 제2 전송 게이트(273)에 전송 펄스가 인가되는 경우, 도 21에 도시하는 바와 같이, P형층(271)의 측면에 반전층이 형성되어, 메모리부(123)와 부유 확산 영역(272)의 사이는 도통 상태가 된다. 이에 의해, 메모리부(123)에 축적된 전하가, 실리콘 기판(151)에 대해 수직한 방향으로 전송되고, 부유 확산 영역(272)에 공급된다.
(화소의 제조 방법의 예)
도 22 및 도 23을 참조하여, 제조 장치에 의한 화소(270)의 제조 방법의 예에 관해 설명한다.
도 22에 도시하는 바와 같이, 우선, 도 13과 마찬가지로, 제1의 공정 및 제2의 공정이 행하여진다.
제3의 공정에서, 포토레지스트(292)를 마스크로서 이용한 이온 주입에 의해, 실리콘 기판(151)의 내부에 부유 확산 영역(272)으로서의 N형층이 형성된다.
제4의 공정에서, 도 13의 제3의 공정과 마찬가지로, 에피택셜 성장법에 의해, 실리콘 기판(151)상에, 에피택셜층으로서 P형층(271)과 메모리부(123)가 형성된다.
도 23에 도시하는 바와 같이, 제5의 공정에서, 포토레지스트(293)를 마스크로서 이용하여, N형층(154)과 부유 확산 영역(272)의 상부의 일부를 포함하는 영역의 에피택셜층이 에칭되어, 실리콘 기판(151)의 표면에 볼록형의 단차가 형성된다.
제6의 공정에서, 열산화법에 의해, 실리콘 기판(151)상에 SiO2로 이루어지는 게이트 절연막(158)이 형성된다. 그리고, 게이트 절연막(158)상에, CVD법에 의해 폴리실리콘이나 금속이 퇴적되고, 레지스트 마스크를 이용하여 에칭이 행하여짐에 의해, 제1 전송 게이트(122), 제2 전송 게이트(273), 게이트(173), 게이트(176), 및 게이트(179)가 형성된다. 이들의 게이트의 막두께는, 100㎚ 내지 300㎚이다.
제7의 공정은, 도 14의 제7의 공정과 마찬가지이고, 제8의 공정은, 도 14의 제9의 공정과 마찬가지이기 때문에, 설명은 생략한다.
또한, 도시는 생략하지만, 도 15 및 도 16의 경우와 마찬가지로, 이온 주입에 의해 P형층(271)과 메모리부(123)가 형성되도록 하여도 좋다. 또한, 도 17 및 도 18의 경우와 마찬가지로, P형층(271)과 메모리부(123)를 구성하는 에피택셜층만을 성장시키도록 하여도 좋다.
이상과 같이, 화소(270)에서는, 포토 다이오드(121), 메모리부(123), 부유 확산 영역(272), 및 P형층(271)이, 실리콘 기판(151)에 대해 수직한 방향으로 배치된다. 따라서, 포토 다이오드(121)와 메모리부(123) 사이의 전하의 전송 방향뿐만 아니라, 메모리부(123)와 부유 확산 영역(272) 사이의 전하의 전송 방향도, 실리콘 기판(151)에 대해 수직한 방향이 된다.
따라서, 포토 다이오드(121)와 메모리부(123) 사이뿐만 아니라, 메모리부(123)와 부유 확산 영역(272) 사이의 전하의 전송 방향의 불순물 농도가, P형층(271)의 두께와 농도에 의해 제어할 수 있다. 즉, 도 22 및 도 23의 제조 방법에서는, 그 전송 방향의 불순물 농도가, 에피택셜층의 두께와 농도에 의해 제어할 수 있다.
따라서 포토 다이오드(121)와 메모리부(123) 사이뿐만 아니라, 메모리부(123)와 부유 확산 영역(272) 사이의 전하의 전송 방향의 불순물 농도를 고정밀도로 제어할 수 있다. 그 결과, 포토 다이오드(121)와 메모리부(123) 사이뿐만 아니라, 메모리부(123)와 부유 확산 영역(272) 사이의 포텐셜 장벽의 개체마다의 변동도 억제할 수 있다.
또한, 도 20의 화소(270)에서도, 실리콘 기판(151)의 이면측부터 광이 조사되도록 하여도 좋다. 즉, 화소(270)는, 이면 조사형의 화소라도 좋다.
(화소의 제2의 구성례)
도 24는, 화소(270)가 이면 조사형의 화소인 경우의 화소(270)의 A-A' 단면도이다.
도 24에 도시하는 구성 중, 도 20의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 24의 화소(270)는, 제1 전송 게이트(122)와 제2 전송 게이트(273)가 차광막(156)으로 덮이지 않고, 실리콘 기판(151)의 이면의 메모리부(123)에 대향하는 영역이, 텅스텐 등의 금속층으로 이루어지는 차광막(311)으로 덮여 있는 점이 도 20의 구성과 다르다.
<제3 실시의 형태의 구성례>
(고체 촬상 소자의 제3 실시의 형태의 구성례)
본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제3 실시의 형태의 구성은, 화소의 구성을 제외하고 도 1의 CMOS 이미지 센서(100)와 마찬가지이기 때문에, 이하에서는, 화소에 관해서만 설명한다.
(화소의 구성례)
도 25는, 본 개시를 적용한 고체 촬상 소자로서의 CMOS 이미지 센서의 제3 실시의 형태의 화소의 구성례를 도시하는 평면도이고, 도 26은, 도 25의 화소의 D-D' 단면도이다.
도 25나 도 26에 도시하는 구성 중, 도 2나 도 6의 구성과 같은 구성에는 같은 부호를 붙이고 있다. 중복되는 설명에 관해서는 적절히 생략한다.
도 25나 도 26의 화소(330)는, 메모리부(123), P형층(157), 및 부유 확산 영역(125) 대신에 부유 확산 영역(331)이 마련되고, 제2 전송 게이트(124)를 갖지 않는 점, 및, 차광막(156)이 제1 전송 게이트(122)와 게이트(173)를 덮는 점이 도 2나 도 6의 화소(120)와 다르다. 화소(330)는, 메모리부(123)와 부유 확산 영역(125)을 부유 확산 영역(331)으로서 공통화한다.
구체적으로는, 화소(330)에서는, 화소(120)와 마찬가지로 노광이 시작되고, 노광 종료 직전에, 수직 구동부(112)에 의해 선택 행의 선택 트랜지스터(128)에 선택 펄스(SEL)가 인가되고, 리셋 트랜지스터(126)에 리셋 펄스(RST)가 인가된다. 이에 의해, 부유 확산 영역(331)에 유지되어 있는 전하에 대응하는 신호가, 화소 신호의 오프셋 성분으로서 칼럼 처리부(113)에 출력된다.
그리고, 노광 종료 시각에, 화소(120)와 마찬가지로, 수직 구동부(112)에 의해 전송 펄스가 전 화소의 제1 전송 게이트(122)에 동시에 인가된다. 이에 의해, P형층(155)이 도통 상태가 되어, 포토 다이오드(121)에 축적된 전하가, P형층(155)을 통하여 부유 확산 영역(331)에 전송되고, 유지된다. 부유 확산 영역(331)은, 유지하고 있는 전하를 전압으로 변환한다.
그 후, 수직 구동부(112)에 의해 선택 행의 리셋 트랜지스터(126)에 리셋 펄스(RST)가 인가되지 않기 때문에, 증폭 트랜지스터(127)는, 게이트(176)에 접속된 부유 확산 영역(331)의 전압을 증폭한다. 이 때, 선택 트랜지스터(128)에는 선택 펄스(SEL)가 인가된 상태인 채로 되어 있고, 증폭 트랜지스터(127)에 의해 증폭된 전압의 신호는, 화소 신호로서, 칼럼 처리부(113)에 출력된다.
이상에 의해, 글로벌 노광이 행하여진 화상의 화소 신호가, 행 단위로 칼럼 처리부(113)에 공급된다. 그 결과, 글로벌 노광이 행하여진 화상의 화소 신호가 래스터 스캔 순서로 신호 처리부(118)에 출력된다.
또한, 화소(330)의 제조 방법은, 화소(120)의 제조 방법과 마찬가지이기 때문에, 상세한 설명 및 도시는 생략한다.
구체적으로는, 화소(330)의 제조 방법에서는, 예를 들면, 도 13의 제1 및 제2의 공정이 행하여지고, 제3의 공정에서, 도 13의 제3의 공정과 마찬가지로, P형층(155)과 부유 확산 영역(331)이 형성된다. 그리고, 제4의 공정에서, 도 13의 제4의 공정과 마찬가지로, P형층(155)과 부유 확산 영역(331)이 에칭되고, 제5의 공정에서, 도 13의 제5의 공정과 마찬가지로, P형층(171), P형층(174), 및 P형층(177)이 형성된다.
그리고, 제6의 공정에서, 도 13의 제6의 공정과 마찬가지로, 제1 전송 게이트(122), 게이트(173), 게이트(176), 및 게이트(179)가 형성되고, 도 13의 제7의 공정이 행하여진다. 제8의 공정에서, 부유 확산 영역(331)의 일부가, N형층(172), N형층(175), 및 N형층(178)이 되고, 도 13의 제9의 공정이 행하여진다. 그 후, 제1 전송 게이트(122)와 게이트(173)의 표면 및 측면이, 차광막(156)으로 덮여, 화소(330)의 제조가 완료된다.
또한, 도시는 생략하지만, 화소(330)는, 이면 조사형의 화소라도 좋다. 이 경우, 제1 전송 게이트(122)와 게이트(173)가 차광막(156)으로 덮이지 않고, 실리콘 기판(151)의 이면의 부유 확산 영역(331)에 대향하는 영역이, 텅스텐 등의 금속층으로 이루어지는 차광막으로 덮여진다.
<제4 실시의 형태의 구성례>
(전자 기기의 한 실시의 형태의 구성례)
도 27은, 본 개시를 적용한 전자 기기로서의 촬상 장치의 구성례를 도시하는 블록도이다.
도 27의 촬상 장치(500)는, 비디오 카메라나 디지털 스틸 카메라 등이다. 촬상 장치(500)는, 광학부(501), 고체 촬상 소자(502), DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507), 및 전원부(508)로 이루어진다. DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 조작부(507), 및 전원부(508)는, 버스 라인(509)을 통하여 상호 접속되어 있다.
광학부(501)는, 렌즈군 등으로 이루어지고, 피사체로부터의 입사광(상광)을 취입하여 고체 촬상 소자(502)의 촬상면상에 결상한다. 고체 촬상 소자(502)는, 상술한 제1 내지 제3 실시의 형태의 CMOS 이미지 센서로 이루어진다. 고체 촬상 소자(502)는, 광학부(501)에 의해 촬상면상에 결상된 입사광의 광량을 화소 단위로 전기 신호로 변환하여 화소 신호로서 DSP 회로(503)에 공급한다.
DSP 회로(503)는, 고체 촬상 소자(502)로부터 공급되는 화소 신호에 대해 소정의 화상 처리를 행하고, 화상 처리 후의 화상 신호를 프레임 단위로 프레임 메모리(504)에 공급하고, 일시적으로 기억시킨다.
표시부(505)는, 예를 들면, 액정 패널이나 유기 EL(Electro Luminescence) 패널 등의 패널형 표시 장치로 이루어지고, 프레임 메모리(504)에 일시적으로 기억된 프레임 단위의 화소 신호에 의거하여, 화상을 표시한다.
기록부(506)는, DVD(Digital Versatile Disk), 플래시 메모리 등으로 이루어지고 프레임 메모리(504)에 일시적으로 기억된 프레임 단위의 화소 신호를 판독하고, 기록한다.
조작부(507)는, 유저에 의한 조작하에, 촬상 장치(500)가 갖는 다양한 기능에 관해 조작 지령을 발한다. 전원부(508)는, 전원을, DSP 회로(503), 프레임 메모리(504), 표시부(505), 기록부(506), 및 조작부(507)에 대해 적절히 공급한다.
본 기술을 적용하는 전자 기기는, 화상 취입부(광전 변환부)에 고체 촬상 소자를 이용하는 전자 기기라면 좋고, 촬상 장치(500) 외에, 촬상 기능을 갖는 휴대 단말 장치, 화상 판독부에 고체 촬상 소자를 이용하는 복사기 등이 있다.
또한, CMOS 이미지 센서는 원칩으로서 형성된 형태라도 좋고, 광학부 등을 포함하여 팩키징된 촬상 기능을 갖는 모듈형상의 형태라도 좋다.
본 개시의 실시의 형태는, 상술한 실시의 형태로 한정되는 것이 아니고, 본 개시의 요지를 일탈하지 않는 범위에서 여러가지의 변경이 가능하다.
예를 들면, 화소의 도전형은, 반전하여도 좋다. 즉, 정공을 이용하여 광전 변환을 행하고, 실리콘 기판에는, N형 웰층이 형성되도록 하여도 좋다. 이 경우, 메모리부는, P형층으로 이루어진다.
또한, 불순물의 농도나 막두께는, 상술한 수치로 한정되지 않는다.
또한, 본 기술은, 이하와 같은 구성도 취할 수 있다.
(1)
입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과,
상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고,
상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되는 고체 촬상 소자.
(2)
상기 광전 변환 소자는, 상기 기판 내에 형성되고,
상기 전하 유지 영역과 상기 전송로는, 상기 기판상에 형성되는 상기 (1)에 기재된 고체 촬상 소자.
(3)
상기 기판은,
상기 전하 유지 영역에 의해 유지된 상기 전하를 전압으로 변환하는 전하 전압 변환부를 또한 갖는 상기 (2)에 기재된 고체 촬상 소자.
(4)
상기 전하 유지 영역과 상기 전하 전압 변환부는, 상기 기판에 대해 수직한 방향으로 배치되는 상기 (3)에 기재된 고체 촬상 소자.
(5)
상기 전하 전압 변환부는, 상기 기판 내에 형성되는 상기 (4)에 기재된 고체 촬상 소자.
(6)
상기 입사광은, 상기 기판의 상기 광전 변환 소자가 형성되는 면에 입사되는
상기 (2) 내지 (5)의 어느 하나에 기재된 고체 촬상 소자.
(7)
상기 입사광은, 상기 기판의 상기 광전 변환 소자가 형성되는 면과 대향하는 면에 입사되는
상기 (2) 내지 (5)의 어느 하나에 기재된 고체 촬상 소자.
(8)
상기 전하 유지 영역은, 유지하고 있는 상기 전하를 전압으로 변환하는 상기 (1) 내지 (7)의 어느 하나에 기재된 고체 촬상 소자.
(9)
고체 촬상 소자의 제조 장치가,
기판에 대해, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자를 형성하는 광전 변환 소자 형성 스텝과,
상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 전하를 유지하는 전하 유지 영역을, 상기 광전 변환 소자와 상기 전하 유지 영역이 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전하 유지 영역 형성 스텝과,
상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를, 상기 광전 변환 소자와 상기 전송로가 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전송로 형성 스텝을 포함하는 제조 방법.
(10)
상기 전송로 형성 스텝의 처리에서는, 에피택셜 성장법에 의해 상기 전송로를 상기 기판상에 형성하는 상기 (9)에 기재된 제조 방법.
(11)
상기 전송로 형성 스텝의 처리에서는, 에피택셜 성장법에 의해 상기 기판상에 층을 형성하고, 그 층의 상기 전송로 이외의 영역을 제거함에 의해, 상기 전송로를 상기 기판상에 형성하는 상기 (10)에 기재된 제조 방법.
(12)
상기 전송로 형성 스텝의 처리에서는, 상기 기판상의 상기 전송로 이외의 영역에 층을 형성하고, 에피택셜 성장법에 의해 상기 층이 형성되지 않은 영역에 층을 형성함에 의해, 상기 전송로를 상기 기판상에 형성하는 상기 (10)에 기재된 제조 방법.
(13)
상기 전송로 형성 스텝의 처리에서는, 상기 전송로를 상기 기판 내에 형성하고, 상기 전송로와 상기 기판에 대해 수직한 방향의 위치가 동일한 상기 기판 내의 상기 전송로 이외의 영역을 제거함에 의해, 상기 전송로를 상기 기판상에 형성하는 상기 (9)에 기재된 제조 방법.
(14)
입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과,
상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고,
상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되는 전자 기기.
100 : CMOS 이미지 센서
121 : 포토 다이오드
123 : 메모리부
125 : 부유 확산 영역
151 : 실리콘 기판
155 : P형층
271 : P형층
272 : 부유 확산 영역
331 : 부유 확산 영역
500 : 촬상 장치
502 : 고체 촬상 소자

Claims (14)

  1. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고,
    상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되고,
    상기 광전 변환 소자는, 상기 기판 내에 형성되고,
    상기 전하 유지 영역과 상기 전송로는, 상기 기판상에 형성되고,
    상기 기판은, 상기 전하 유지 영역에 의해 유지된 상기 전하를 전압으로 변환하는 전하 전압 변환부를 또한 갖고,
    상기 전하 전압 변환부는, 상기 기판에 대해 수직한 방향으로 배치되고, 상기 기판 내에 형성되는 것을 특징으로 하는 고체 촬상 소자.
  2. 제1항에 있어서,
    상기 입사광은, 상기 기판의 상기 광전 변환 소자가 형성되는 면에 입사되는 것을 특징으로 하는 고체 촬상 소자.
  3. 제1항에 있어서,
    상기 입사광은, 상기 기판의 상기 광전 변환 소자가 형성되는 면과 대향하는 면에 입사되는 것을 특징으로 하는 고체 촬상 소자.
  4. 제1항에 있어서,
    상기 전하 유지 영역은, 유지하고 있는 상기 전하를 전압으로 변환하는 것을 특징으로 하는 고체 촬상 소자.
  5. 기판에 대해, 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자를 상기 기판 내에 형성하는 광전 변환 소자 형성 스텝과,
    상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 전하를 유지하는 전하 유지 영역을, 상기 광전 변환 소자와 상기 전하 유지 영역이 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전하 유지 영역 형성 스텝과,
    상기 기판에 대해, 상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를, 상기 광전 변환 소자와 상기 전송로가 상기 기판에 대해 수직한 방향으로 배치되도록 형성하는 전송로 형성 스텝을 포함하고,
    상기 전하 유지 영역과 상기 전송로는, 상기 기판상에 형성되고,
    상기 기판은, 상기 전하 유지 영역에 의해 유지된 상기 전하를 전압으로 변환하는 전하 전압 변환부를 또한 갖고,
    상기 전하 전압 변환부는, 상기 기판에 대해 수직한 방향으로 배치되고, 상기 기판 내에 형성되는 것을 특징으로 하는 제조 방법.
  6. 제5항에 있어서,
    상기 전송로 형성 스텝의 처리에서는, 에피택셜 성장법에 의해 상기 전송로를 상기 기판상에 형성하는 것을 특징으로 하는 제조 방법.
  7. 제6항에 있어서,
    상기 전송로 형성 스텝의 처리에서는, 에피택셜 성장법에 의해 상기 기판상에 층을 형성하고, 그 층의 상기 전송로 이외의 영역을 제거함에 의해, 상기 전송로를 상기 기판상에 형성하는 것을 특징으로 하는 제조 방법.
  8. 제6항에 있어서,
    상기 전송로 형성 스텝의 처리에서는, 상기 기판상의 상기 전송로 이외의 영역에 층을 형성하고, 에피택셜 성장법에 의해 상기 층이 형성되지 않은 영역에 층을 형성함에 의해, 상기 전송로를 상기 기판상에 형성하는 것을 특징으로 하는 제조 방법.
  9. 제5항에 있어서,
    상기 전송로 형성 스텝의 처리에서는, 상기 전송로를 상기 기판 내에 형성하고, 상기 전송로와 상기 기판에 대해 수직한 방향의 위치가 동일한 상기 기판 내의 상기 전송로 이외의 영역을 제거함에 의해, 상기 전송로를 상기 기판상에 형성하는 것을 특징으로 하는 제조 방법.
  10. 입사광의 광량에 응한 전하를 발생하여 내부에 축적하는 광전 변환 소자와,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 유지하는 전하 유지 영역과,
    상기 광전 변환 소자에 의해 축적된 상기 전하를 상기 전하 유지 영역에 전송하는 전송로를 갖는 기판을 구비하고,
    상기 광전 변환 소자, 상기 전하 유지 영역, 및 상기 전송로는, 상기 기판에 대해 수직한 방향으로 배치되고,
    상기 광전 변환 소자는, 상기 기판 내에 형성되고,
    상기 전하 유지 영역과 상기 전송로는, 상기 기판상에 형성되고,
    상기 기판은, 상기 전하 유지 영역에 의해 유지된 상기 전하를 전압으로 변환하는 전하 전압 변환부를 또한 갖고,
    상기 전하 전압 변환부는, 상기 기판에 대해 수직한 방향으로 배치되고, 상기 기판 내에 형성되는 것을 특징으로 하는 전자 기기.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020157020330A 2013-03-12 2014-02-28 고체 촬상 소자, 제조 방법, 및 전자 기기 KR102162123B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-048998 2013-03-12
JP2013048998 2013-03-12
PCT/JP2014/055006 WO2014141898A1 (ja) 2013-03-12 2014-02-28 固体撮像素子、製造方法、および電子機器

Publications (2)

Publication Number Publication Date
KR20150127577A KR20150127577A (ko) 2015-11-17
KR102162123B1 true KR102162123B1 (ko) 2020-10-06

Family

ID=51536571

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157020330A KR102162123B1 (ko) 2013-03-12 2014-02-28 고체 촬상 소자, 제조 방법, 및 전자 기기

Country Status (5)

Country Link
US (1) US20160020247A1 (ko)
KR (1) KR102162123B1 (ko)
CN (1) CN104969353B (ko)
TW (1) TWI617014B (ko)
WO (1) WO2014141898A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6524502B2 (ja) * 2015-07-02 2019-06-05 パナソニックＩｐマネジメント株式会社 撮像素子
WO2018100998A1 (ja) * 2016-12-01 2018-06-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、固体撮像素子の製造方法、及び、撮像装置
CN108565272A (zh) * 2018-01-30 2018-09-21 德淮半导体有限公司 图像传感器、形成方法及其工作方法
CN109346496A (zh) * 2018-11-23 2019-02-15 德淮半导体有限公司 像素单元、图像传感器及其制造方法
TWI685959B (zh) * 2019-01-07 2020-02-21 力晶積成電子製造股份有限公司 影像感測器及其製造方法
KR20220142457A (ko) * 2020-02-20 2022-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 전자 기기, 및 이동체
WO2023157620A1 (ja) * 2022-02-15 2023-08-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
WO2024095743A1 (ja) * 2022-11-01 2024-05-10 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置およびその製造方法、並びに電子機器

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060195A (ja) * 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3434740B2 (ja) * 1999-06-30 2003-08-11 Ｎｅｃエレクトロニクス株式会社 固体撮像装置
JP4725095B2 (ja) * 2004-12-15 2011-07-13 ソニー株式会社 裏面入射型固体撮像装置及びその製造方法
JP2007036034A (ja) * 2005-07-28 2007-02-08 Fujifilm Corp 固体撮像素子の製造方法及び固体撮像素子
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
EP2133918B1 (en) * 2008-06-09 2015-01-28 Sony Corporation Solid-state imaging device, drive method thereof and electronic apparatus
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP5401928B2 (ja) * 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
US9543356B2 (en) * 2009-03-10 2017-01-10 Globalfoundries Inc. Pixel sensor cell including light shield
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
WO2011055626A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5671830B2 (ja) 2010-03-31 2015-02-18 ソニー株式会社 固体撮像素子、固体撮像素子の製造方法、および電子機器
US8274587B2 (en) * 2010-04-13 2012-09-25 Aptina Imaging Corporation Image sensor pixels with vertical charge transfer
JP2012084644A (ja) * 2010-10-08 2012-04-26 Renesas Electronics Corp 裏面照射型固体撮像装置
KR101869371B1 (ko) * 2011-07-21 2018-06-21 삼성전자주식회사 거리 측정 방법 및 이를 수행하는 3차원 이미지 센서

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008060195A (ja) * 2006-08-30 2008-03-13 Nikon Corp 固体撮像装置およびその製造方法

Also Published As

Publication number Publication date
TWI617014B (zh) 2018-03-01
CN104969353B (zh) 2018-07-13
CN104969353A (zh) 2015-10-07
TW201436184A (zh) 2014-09-16
US20160020247A1 (en) 2016-01-21
KR20150127577A (ko) 2015-11-17
WO2014141898A1 (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
US20210335875A1 (en) Solid-state imaging element, manufacturing method, and electronic device
US11729530B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
KR102162123B1 (ko) 고체 촬상 소자, 제조 방법, 및 전자 기기
CN105009292B (zh) 固态摄像器件、固态摄像器件的制造方法以及电子装置
US8716719B2 (en) Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5531580B2 (ja) 固体撮像装置、および、その製造方法、電子機器
US20160337605A1 (en) Solid-state imaging device, method of driving solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP5505709B2 (ja) 固体撮像素子およびその製造方法、並びに電子機器
US11139337B2 (en) Solid-state image pickup device, manufacturing method, and electronic apparatus
JP2012199489A (ja) 固体撮像装置、固体撮像装置の製造方法、及び電子機器
JP2010114274A (ja) 固体撮像装置とその製造方法、及び電子機器
TWI505454B (zh) 固態攝像裝置及其驅動方法、固態攝像裝置之製造方法、以及電子資訊機器
JP2015023250A (ja) 固体撮像素子及びその駆動方法、並びに電子機器
JP2015153962A (ja) 固体撮像素子および製造方法、並びに電子機器
JP2013051327A (ja) 固体撮像素子および電子機器
JP2013125862A (ja) 固体撮像素子および電子機器
WO2022158236A1 (ja) 光検出装置及び電子機器
US20140175521A1 (en) Solid-state image pickup device, method of manufacturing solid-state image pickup device, and electronic apparatus
JP2008227214A (ja) 固体撮像素子

Legal Events

Date Code Title Description
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant