JP2010003927A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2010003927A
JP2010003927A JP2008162333A JP2008162333A JP2010003927A JP 2010003927 A JP2010003927 A JP 2010003927A JP 2008162333 A JP2008162333 A JP 2008162333A JP 2008162333 A JP2008162333 A JP 2008162333A JP 2010003927 A JP2010003927 A JP 2010003927A
Authority
JP
Japan
Prior art keywords
bump
circuit board
solder
connection conductor
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008162333A
Other languages
English (en)
Inventor
Masatoshi Takenochi
正寿 竹野内
Toshiya Akamatsu
俊也 赤松
Seiki Sakuyama
誠樹 作山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008162333A priority Critical patent/JP2010003927A/ja
Publication of JP2010003927A publication Critical patent/JP2010003927A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/1605—Shape
    • H01L2224/16057—Shape in side view
    • H01L2224/16058—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 回路基板及びその製造方法に関し、はんだボールと接続電極との接合部に実際に印加される応力を確実に緩和して電気的接合を十分に維持する。
【解決手段】 第１の接続導体を備えた電子部品と、前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、前記第１の接続導体と前記第２の接続導体とを互いに対向する側面において接合させる。
【選択図】 図１

Description

本発明は回路基板及びその製造方法に関するものであり、例えば、半導体装置、特に、バンプ状電極を備えたＬＳＩチップのバンプ状電極の接合の耐応力性を高めるための構成に関する。
従来より、半導体チップと配線基板との電気接続方法として、フリップチップ実装技術が開発されている（例えば、特許文献１或いは特許文献２参照）。近年、配線密度の上昇による高集積化に伴い、フリップチップ実装技術においても接続端子となるはんだボールのサイズは微細化の傾向がある。
また、実装基板についても、高密度配線を低コストで達成できる樹脂基板が使用されることが多くなってきている。ここで、図２０を参照して従来のフリップチップ実装方法を説明する。図２０（ａ）に示すように、表面に接続電極１２２を介してはんだボール１２３に形成した樹脂基板１２０に対して、半導体チップ１３０の表面に形成したＣｕパッド１３１にＮｉ／Ａｕからなるバリアメタル層１３２を介して設けたはんだボール１３３とを対向させて位置合わせする。
次いで、熱処理炉ではんだボール１２３及びはんだボール１３３の融点以上に加熱してはんだボール１２３，１３３を溶融させたのち、室温まで降温することによってはんだボール１３３とはんだボール１２３とを接合している。なお、図において、符号１２１，１２４及び１３４はそれぞれ内部配線、ソルダーレジスト及びパッシベーション膜である。
近年の半導体装置は、環境問題への対応により半導体チップと配線基板間を接続するはんだ材料の鉛フリー化により、はんだボールとして従来のはんだ材料Ｓｎ−Ｐｂはんだ（融点１８３℃）よりも融点の高いはんだ材料（例: Ｓｎ−Ａｇ−Ｃｕはんだ：融点２１４℃）が用いられ、リフロー温度が高温化する傾向にある。
このため、配線基板として広く適用されている樹脂基板は熱膨張係数が大きいことから、このリフロー温度高温化の影響によって基板の内部構造に起因して基板の反り量が増大し、その結果、図２０（ｂ）に示すように、室温まで冷却された状態において、はんだバンプ電極間での接触不良や電極間乖離が発生し、接続信頼性の低下が問題となっている。
そこで、半導体チップの最周辺部のコーナーにダミー接続ピンを設けて、はんだや接着剤を用いて実装基板にダミー接続ピンを接続固定し、はんだボールと接続電極の接合に掛かる応力を緩和することが提案されている（例えば、特許文献３参照）。
この提案においては、はんだボールの高さより短いダミー接続ピンを用いる場合には接着剤を用いて実装基板に接合しており、また、はんだボールの高さより長いダミー接続ピンを用いる場合には実装基板にスルーホールを設けてはんだで接続している。
米国特許第３４０１１２６号公報 米国特許第３４２９０４０号公報 特開２００６−３３９３１６号公報
しかし、ダミー接続ピンを設けた場合には、はんだボールと接続電極の接合に掛かる応力をある程度緩和することはできるものの、接着剤の接着強度やダミー接続ピンの接合強度により一番応力の印加されるはんだボールと接続電極との接合部におけるクラック発生を確実に防止することは困難であるという問題がある。
即ち、ダミー接続ピンが設けられる位置は、電気信号をやり取りするはんだボールと接続電極との接合部と異なった位置であるため、はんだボールと接続電極との接合部に実際に印加される応力とは違う位置に印加される応力を緩和することになる。
また、ダミー接続ピンが樹脂基板の熱による反りや応力に耐えられなくなると、最外周部のはんだボールと接続電極の接合が破壊される虞が生ずることになる。
したがって、回路基板において、はんだボールと接続電極との接合部に実際に印加される応力を確実に緩和して電気的接合を十分に維持することを目的とする。
本発明の一観点からは、第１の接続導体を備えた電子部品と、前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、前記第１の接続導体と前記第２の接続導体とが互いに対向する側面において接合している回路基板が提供される。
また、本発明の別の観点からは、第１の金属材料を含んだ第１のバンプを備えた電子部品を形成する工程と、第２の金属材料を含んだ第２のバンプを備えた配線基板を形成する工程と、前記第１のバンプ或いは前記第２のバンプの少なくとも一方の表層部に、前記第１のバンプの融点及び前記第２のバンプの融点よりも低い融点を有する金属層を形成する工程と、前記第１のバンプの側面と前記第２のバンプの側面とを前記金属層を介して接触させた状態で加熱し、前記第１のバンプと前記第２のバンプとを接続する工程とを有する回路基板の製造方法が提供される。
開示の回路基板及びその製造方法によれば、はんだリフロー時において基板が内側や外側に反っても、電極間乖離や接触抵抗上昇が発生せず、電気接続信頼性の高い接合が可能となる。
ここで、図１を参照して、本発明の実施の形態を説明する。まず、図１（ａ）に示すように、樹脂基板１０の表面に内部配線１１と接続するパッド１２を形成するともに、このパッド１２にはんだバンプ１３を形成する。また、パッド１２の周囲はソルダーレジスト１４で埋め込むとともに、樹脂基板１０の四隅に平面形状がＬ字状のペーストからなる高さ合わせのためのスペーサ１５を設ける。
このはんだバンプ１３には、金属ピラー１６が、はんだバンプ１３の中心からずれた位置に植設されており、且つ、金属ピラー１６の先端部には、はんだバンプ１３より低融点の金属層１７が設けられていおり、バンプ１３、金属ピラー１６及び金属層により第１の接続導体を構成する。
一方、電子部品２０の表面に形成したパッド２１にバリアメタル層２２を介してはんだバンプ２３を設ける。また、パッド２１の周囲はパッシベーション膜２４で埋め込むとともに、電子部品２０の四隅に平面形状がＬ字状のペーストからなる高さ合わせのためのスペーサ２５を設ける。
このはんだバンプ２３にも、金属ピラー２６が、はんだバンプ２３の中心からずれた位置に植設されており、且つ、金属ピラー２６の先端部には、はんだバンプ２３より低融点で、樹脂基板１０に設けた金属層１７と同じ組成の金属層２７が設けられており、バンプ２３、金属ピラー２６及び金属層２６により第２の接続導体を構成する。なお、はんだバンプ１３とはんだバンプ２３とは同じ材料である必要はなく、また、金属ピラー１６と金属ピラー２６とは同じ長さである必要もない。
次いで、チップボンダー（図示は省略）を用いて樹脂基板１０と電子部品２０とを、金属ピラー１６の先端部と金属ピラー２６の先端部とが互いに平行状態で金属層１７と金属層２７とが側面において対向して接触する状態で位置合わせして仮固定する。この仮固定工程において、スペーサ１５とスペーサ２５とが互いに接触して、金属層１７と金属層２７との高さ合わせの機能を担うことになる。
次いで、はんだバンプ１３及びはんだバンプ２３の融点以下で且つ、金属層１７，２７の融点以上に加熱してリフローを行う。この時、図１（ｂ）に示すように、樹脂基板１０は膨張するとともに反ることになるが、金属ピラー１６と金属ピラー２６同士は、溶融状態の金属層１８によって接続状態が保たれる。なお、ペーストからなるスペーサ１５とスペーサ２５は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図１（ｃ）に示すように、室温まで徐々に降温すると、樹脂基板１０は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においては金属層１８は溶融状態であるので、樹脂基板１０の反りが小さくなり始めても金属ピラー１６と金属ピラー２６とは互いにスライドするように移動して樹脂基板１０の反りの減少のさまたげになることはない。
このように、本発明の実施の形態においては、低融点の金属層を用いることによって、従来よりリフロー温度を低くしているので、樹脂基板の加熱による反りは小さくなり、したがって、樹脂基板の反りの影響を低減することができる。
また、降温時に、樹脂基板の反りが小さくなろうとする時に、その初期において、金属ピラー１６と金属ピラー２６とは溶融状態にある金属層の存在により互いにスライドするように移動して樹脂基板１０の反りの減少のさまたげになることはない。
また、樹脂基板１０の反りが小さくなったより低温になった状態で金属層１８の固化がはじまるので、基板１０の反りに起因して固化した金属層１８に印加される応力は小さくなる。したがって、金属ピラー１６と金属ピラー２６との接触不良や電極間乖離が発生することはない。
なお、上述の説明では、互いに側面において対向させる接続導体を、バンプ、金属ピラー及び低融点金属層で構成しているが、両方をバンプで構成して、互いのバンプが側面で対向するように位置合わせして溶融接合しても良い。なお、この場合にはバンプをＳｎ−Ｂｉ等の低融点金属で構成することが望ましく、熱処理時に発生する基板の反りを少なくすることができる。
或いは、少なくとも一方のバンプをバンプコア部の表面を低融点金属で覆った構成のバンプとして良く、一方のみをこの構成のバンプにする場合には、他方のバンプは低融点金属で構成する必要がある。
また、一方の接続導体をバンプで構成するとともに、他方の接続導体を棒状導体とその先端部に設けた低融点金属層で構成しても良く、この場合には、バンプの側面と低融点金属層の側面とが対向することになる。なお、バンプは低融点金属で構成するか或いはバンプコア部の表面を低融点金属で覆った構成のバンプとする必要がある。
このように、本発明の実施の形態において、第１の接続導体と第２の接続導体を従来のように互いの頂面で対向させて溶融接続するのではなく、互いの側面を対向させて溶融接続している。したがって、溶融接合時に基板が沿っても第１の接続導体と第２の接続導体の溶融部分が接続した状態でスライドするだけであるので、接触不良や電極間乖離が発生することがない。
以上を前提として、次に、本発明の実施例１の回路基板の製造工程を説明する。まず、図２（ａ）に示すように、表面にＣｕパッド３１を介してＮｉ及びＡｕを順次積層したバリアメタル層３２を設けた半導体チップ３０に対して、メタルマスク５０を用いた印刷法によって、例えば、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだペースト３４をバリアメタル層３２上に設ける。この場合の半導体チップ３０のサイズは、例えば、１０×１０×０．５ｍｍであり、また、Ｃｕパッド３１の直径は、例えば、１５０μｍで３００μｍピッチで設けられている。なお、図における符号３３はパッシベーション膜である。
次いで、図２（ｂ）に示すように、はんだペースト３４を設けた半導体チップ３０を、例えば、１０×１０×０．９ｍｍの凹部を有するアルミナ治具５１に収容するとともに、各はんだペースト３４に対向する位置に例えば、直径が７０μｍで３００μｍピッチで設けた貫通孔５３を有する厚さが、例えば、０．４ｍｍのシリコン治具５２をアルミナ治具５１上に載置する。
このシリコン治具５２の載置時に、シリコン治具５２に設けた貫通孔５３の中心が半導体チップ３０上に形成したＣｕパッド３１の中心より左へ数１０μｍ、例えば、３５μｍずらした位置になるように位置合わせを行う。
次いで、図２（ｃ）に示すように、シリコン治具５２に設けた貫通孔５３に例えば、直径が６０μｍで、長さが３００μｍのＣｕワイヤー３５を挿入したのち、Ｎ2 雰囲気のリフロー炉において、最高温度が２４５℃になるように加熱処置を行う。
次いで、図２（ｄ）に示すように、室温まで降温したのち、シリコン治具５２を取外し、半導体チップ３０をアルミナ治具５１から取り出すことによって、はんだバンプ３６中にＣｕワイヤー３５が植設された状態の半導体チップが得られる。
なお、図２（ｃ）の加熱処理においてはんだペースト中の溶剤は蒸発して、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだバンプ３６として半球状になる。この熱処理工程において、シリコン治具５２は半導体チップと同じ熱膨張係数であるので、同じ量だけ平面方向に膨張するので、貫通孔５３中に保持しているＣｕワイヤー３５のはんだバンプ３６に対する植設位置が初期状態からずれることがない。
次に、図３（ａ）に示すように、内部配線４１に接続するＣｕパッド４２の周囲をソルダーレジスト４３で埋め込んだ樹脂をベースとした多層回路基板４０に対して、メタルマスク５４を用いた印刷法によって、例えば、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだペースト４４をＣｕパッド４２上に設ける。この場合の多層回路基板４０のサイズは、例えば、５０×５０×０．８ｍｍであり、また、Ｃｕパッド４２の直径は、例えば、２００μｍで３００μｍピッチで設けられている。
次いで、図３（ｂ）に示すように、はんだペースト４４を設けた多層回路基板４０を、例えば、５０×５０×１．２ｍｍの凹部を有するアルミナ治具５５に収容するとともに、各はんだペースト４４に対向する位置に例えば、直径が７０μｍで３００μｍピッチで設けた貫通孔５７を有する厚さが、例えば、０．４ｍｍのシリコン治具５６をアルミナ治具５５上に載置する。
このシリコン治具５６の載置時に、シリコン治具５６に設けた貫通孔５７の中心が多層回路基板４０上に形成したＣｕパッド４２の中心より左へ数１０μｍ、例えば、３５μｍずらした位置になるように位置合わせを行う。
次いで、図３（ｃ）に示すように、シリコン治具５６に設けた貫通孔５７に例えば、直径が６０μｍで、長さが３００μｍのＣｕワイヤー４５を挿入したのち、Ｎ2 雰囲気のリフロー炉において、最高温度が２４５℃になるように加熱処置を行う。
次いで、図３（ｄ）に示すように、室温まで降温したのち、シリコン治具５６を取外し、多層回路基板４０をアルミナ治具５５から取り出すことによって、はんだバンプ４６中にＣｕワイヤー４５が植設された状態の多層回路基板が得られる。なお、図３（ｃ）の加熱処理においてはんだペースト中の溶剤は蒸発して、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだバンプ４６として半球状になる。
次に、図４（ａ）に示すように、Ｃｕワイヤー３５にフラックスを塗布したのち、例えば、１５５℃に加熱したＳｎ−Ｂｉからなるはんだ浴５９を収容したはんだ槽５８の中にＣｕワイヤー３５のその先端部から１００〜１５０μｍ、例えば、１２０μｍだけ浸漬する。
次いで、図４（ｂ）に示すように、Ｃｕワイヤー４５を引き上げて自然冷却することによって、Ｃｕワイヤー３５の先端部にＳｎ−Ｂｉからなるはんだ層３７が形成された半導体チップ３０が得られる。
一方、図４（ｃ）に示すように、多層回路基板４０に設けたＣｕワイヤー４５にもフラックスを塗布したのち、例えば、１５５℃に加熱したＳｎ−Ｂｉからなるはんだ浴６１を収容したはんだ槽６０の中にＣｕワイヤー４５のその先端部から１００〜１５０μｍ、例えば、１２０μｍだけ浸漬する。
次いで、図４（ｄ）に示すように、Ｃｕワイヤー４５を引き上げて自然冷却することによって、Ｃｕワイヤー４５の先端部にＳｎ−Ｂｉからなるはんだ層４７が形成された多層回路基板４０が得られる。
次いで、図５（ａ）及び（ｂ）に示すように、半導体チップ３０の電極形成領域の四隅に対し、ディスペンサ装置６２によってＢｉ−Ａｇはんだペーストを高さ３００μｍになるように塗布してスペーサ３８を形成する。この場合、高さが３００μｍになるように、例えば、２段階塗布を行うものであり、スペーサ３８の平面形状はＬ字型になるようにする。
一方、図５（ｃ）及び（ｄ）に示すように、多層回路基板４０における半導体チップの搭載位置に対応する四隅に対し、ソルダーレジスト４３を選択的に除去したのち、ディスペンサ装置６３によってＢｉ−Ａｇはんだペーストを高さ３００μｍになるように塗布してスペーサ４８を形成する。この場合も、高さが３００μｍになるように、例えば、２段階塗布を行うものであり、スペーサ４８の平面形状はスペーサ３８と向かい合うようにＬ字型になるようにする。
次いで、図６（ａ）に示すように、例えば、６０℃に加熱したチップボンダーを構成するステージ６４上に多層回路基板４０を載置するとともに、例えば、１４５℃に加熱したチップボンダーを構成するツールヘッド６５に保持した半導体チップ３０を多層回路基板４０に対して位置合わせする。
この時、スペーサ４８とスペーサ３８とが互いに接触するように位置合わせすることによって、Ｃｕワイヤー３５とＣｕワイヤー４５とは互いに平行になるように対向させるとともに、その先端部に設けたＳｎ−Ｂｉからなるはんだ層３７とはんだ層４７とが同じ高さになるように位置合わせされて接触状態となる。また、この時の荷重を例えば、２０Ｎとし、６０秒間押圧することによって仮接合を行う。
次いで、図６（ｂ）に示すように、Ｎ2 雰囲気のリフロー炉に投入し、最高温度が１６５℃になるように加熱処理を行ってＳｎ−Ｂｉからなるはんだ層３７とはんだ層４７を溶融させてＳｎ−Ｂｉからなるはんだ層３９によって接合を行う。この時、樹脂をベースとする多層回路基板４０は膨張するとともに反ることになるが、Ｃｕワイヤー３５とＣｕワイヤー４５とは溶融状態のはんだ層３９によって接続状態が保たれる。
なお、Ｂｉ−Ａｇはんだペーストからなるスペーサ３８とスペーサ４８は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図６（ｃ）に示すように、室温まで徐々に降温すると、多層回路基板４０は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においては低融点のＳｎ−Ｂｉからなるはんだ層３９は溶融状態であるので、多層回路基板４０の反りが小さくなり始めてもＣｕワイヤー３５とＣｕワイヤー４５とは互いにスライドするように移動して多層回路基板４０の反りの減少のさまたげになることはない。
このように製造した半導体装置について断面観察すると、半導体チップ３０のＣｕワイヤー３５と多層回路基板４０のＣｕワイヤー４５において接合が完結しており、半導体チップ外周部での接触不足や電極間乖離が発生していないことがわかった。また、−２５℃〜１２５℃の温度サイクル試験を実施し、１０００サイクル経過後も試験開始前と同等の電気抵抗値を示し、長期信頼性に優れる接合技術であることが明らかとなった。
次に、本発明の実施例２を説明するが、スペーサ材料としてＢｉ−Ａｇペーストより高融点のアルミナペーストを用いるとともに、Ｃｕワイヤーの先端に被覆するはんだとしてＳｎ−Ｂｉより融点が高いＳｎ−Ｚｎ−Ｂｉを用いた以外は、上記の実施例１と実質的に同様であるので、図２乃至図６を借用して説明する。なお、半導体チップのサイズとＣｕパッドのサイズ及びピッチも上記の実施例１と異なっている。
まず、図２（ａ）に示すように、表面にＣｕパッド３１を介してＮｉ及びＡｕを順次積層したバリアメタル層３２を設けた半導体チップ３０に対して、メタルマスク５０を用いた印刷法によって、例えば、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだペースト３４をバリアメタル層３２上に設ける。この場合の半導体チップ３０のサイズは、例えば、１５×１５×０．５ｍｍであり、また、Ｃｕパッド３１の直径は、例えば、２００μｍで４００μｍピッチで設けられている。
次いで、図２（ｂ）に示すように、はんだペースト３４を設けた半導体チップ３０を、例えば、１５×１５×０．９ｍｍの凹部を有するアルミナ治具５１に収容するとともに、各はんだペースト３４に対向する位置に例えば、直径が１００μｍで４００μｍピッチで設けた貫通孔５３を有する厚さが、例えば、０．４ｍｍのシリコン治具５２をアルミナ治具５１上に載置する。
このシリコン治具５２の載置時に、シリコン治具５２に設けた貫通孔５３の中心が半導体チップ３０上に形成したＣｕパッド３１の中心より左へ数１０μｍ、例えば、４０μｍずらした位置になるように位置合わせを行う。
次いで、図２（ｃ）に示すように、シリコン治具５２に設けた貫通孔５３に例えば、直径が８０μｍで、長さが３００μｍのＣｕワイヤー３５を挿入したのち、Ｎ2 雰囲気のリフロー炉において、最高温度が２４５℃になるように加熱処置を行う。
次いで、図２（ｄ）に示すように、室温まで降温したのち、シリコン治具５２を取外し、半導体チップ３０をアルミナ治具５１から取り出すことによって、はんだバンプ３６中にＣｕワイヤー３５が植設された状態の半導体チップが得られる。
次に、図３（ａ）に示すように、内部配線４１に接続するＣｕパッド４２の周囲をソルダーレジスト４３で埋め込んだ樹脂をベースとした多層回路基板４０に対して、メタルマスク５４を用いた印刷法によって、例えば、Ｓｎ−３Ａｇ−０．３Ｃｕからなるはんだペースト４４をＣｕパッド４２上に設ける。この場合の多層回路基板４０のサイズは、例えば、５０×５０×０．８ｍｍであり、また、Ｃｕパッド４２の直径は、例えば、２５０μｍで４００μｍピッチで設けられている。
次いで、図３（ｂ）に示すように、はんだペースト４４を設けた多層回路基板４０を、例えば、５０×５０×１．２ｍｍの凹部を有するアルミナ治具５５に収容するとともに、各はんだペースト４４に対向する位置に例えば、直径が１００μｍで４００μｍピッチで設けた貫通孔５７を有する厚さが、例えば、０．４ｍｍのシリコン治具５６をアルミナ治具５５上に載置する。
このシリコン治具５６の載置時に、シリコン治具５６に設けた貫通孔５７の中心が多層回路基板４０上に形成したＣｕパッド４２の中心より左へ数１０μｍ、例えば、４０μｍずらした位置になるように位置合わせを行う。
次いで、図３（ｃ）に示すように、シリコン治具５６に設けた貫通孔５７に例えば、直径が８０μｍで、長さが３００μｍのＣｕワイヤー４５を挿入したのち、Ｎ2 雰囲気のリフロー炉において、最高温度が２４５℃になるように加熱処置を行う。
次いで、図３（ｄ）に示すように、室温まで降温したのち、シリコン治具５６を取外し、多層回路基板４０をアルミナ治具５５から取り出すことによって、はんだバンプ４６中にＣｕワイヤー４５が植設された状態の多層回路基板が得られる。
次に、図４（ａ）に示すように、Ｃｕワイヤー３５にフラックスを塗布したのち、例えば、２０５℃に加熱したＳｎ−Ｚｎ−Ｂｉからなるはんだ浴５９を収容したはんだ槽５８の中にＣｕワイヤー３５のその先端部から１００〜１５０μｍ、例えば、１２０μｍだけ浸漬する。
次いで、図４（ｂ）に示すように、Ｃｕワイヤー３５を引き上げて自然冷却することによって、Ｃｕワイヤー３５の先端部にＳｎ−Ｚｎ−Ｂｉからなるはんだ層３７が形成された半導体チップ３０が得られる。
一方、図４（ｃ）に示すように、多層回路基板４０に設けたＣｕワイヤー４５にもフラックスを塗布したのち、例えば、２０５℃に加熱したＳｎ−Ｚｎ−Ｂｉからなるはんだ浴６１を収容したはんだ槽６０の中にＣｕワイヤー４５のその先端部から１００〜１５０μｍ、例えば、１２０μｍだけ浸漬する。
次いで、図４（ｄ）に示すように、Ｃｕワイヤー４５を引き上げて自然冷却することによって、Ｃｕワイヤー４５の先端部にＳｎ−Ｚｎ−Ｂｉからなるはんだ層４７が形成された多層回路基板４０が得られる。
次いで、図５（ａ）及び（ｂ）に示すように、半導体チップ３０の電極形成領域の四隅に対し、ディスペンサ装置６２によってアルミナペーストを高さ３００μｍになるように塗布してスペーサ３８を形成する。
この場合、高さが３００μｍになるように、例えば、２段階塗布を行うものであり、スペーサ３８の平面形状はＬ字型になるようにする。
一方、図５（ｃ）及び（ｄ）に示すように、多層回路基板４０における半導体チップの搭載位置に対応する四隅に対し、ソルダーレジスト４３を選択的に除去したのち、ディスペンサ装置６３によってアルミナペーストを高さ３００μｍになるように塗布してスペーサ４８を形成する。
この場合も、高さが３００μｍになるように、例えば、２段階塗布を行うものであり、スペーサ４８の平面形状はスペーサ３８と向かい合うようにＬ字型になるようにする。
次いで、図６（ａ）に示すように、例えば、８０℃に加熱したチップボンダーを構成するステージ６４上に多層回路基板４０を載置するとともに、例えば、１９５℃に加熱したチップボンダーを構成するツールヘッド６５に保持した半導体チップ３０を多層回路基板４０に対して位置合わせする。
この時、スペーサ４８とスペーサ３８とが互いに接触するように位置合わせすることによって、Ｃｕワイヤー３５とＣｕワイヤー４５とは互いに平行になるように対向させるとともに、その先端部に設けたＳｎ−Ｚｎ−Ｂｉからなるはんだ層３７とはんだ層４７とが同じ高さになるように位置合わせされて接触状態となる。また、この時の荷重を例えば、２０Ｎとし、６０秒間押圧することによって仮接合を行う。
次いで、図６（ｂ）に示すように、Ｎ2 雰囲気のリフロー炉に投入し、最高温度が２１０℃になるように加熱処理を行ってＳｎ−Ｚｎ−Ｂｉからなるはんだ層３７とはんだ層４７を溶融させてＳｎ−Ｚｎ−Ｂｉからなるはんだ層３９によって接合を行う。この時、樹脂をベースとする多層回路基板４０は膨張するとともに反りが発生することになるが、Ｃｕワイヤー３５とＣｕワイヤー４５とは溶融状態のはんだ層３９によって接続状態が保たれる。なお、アルミナペーストからなるスペーサ３８とスペーサ４８は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図６（ｃ）に示すように、室温まで徐々に降温すると、多層回路基板４０は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においてはＳｎ−Ｚｎ−Ｂｉからなるはんだ層３９は溶融状態であるので、多層回路基板４０の反りが小さくなり始めてもＣｕワイヤー３５とＣｕワイヤー４５とは互いにスライドするように移動して多層回路基板４０の反りの減少のさまたげになることはない。
このように製造した半導体装置について断面観察すると、半導体チップ３０のＣｕワイヤー３５と多層回路基板４０のＣｕワイヤー４５において接合が完結しており、半導体チップ外周部での接触不足や電極間乖離が発生していないことがわかった。また、１５０℃の高温放置試験を１０００時間実施した結果、高温放置後の電気抵抗と試験開始前の電気抵抗にほとんど差がみられないことが明らかとなった。
次に、図７乃至図１０を参照して、本発明の実施例３の回路基板の製造工程を説明する。まず、図７（ａ）に示すように、表面にＣｕパッド３１を介してＮｉ及びＡｕを順次積層したバリアメタル層３２を設けた半導体チップ３０の表面に厚さが例えば、３５μｍのドライフィルムレジスト７１をラミネーターにより貼付する。この場合の貼付圧力は例えば、０．１７〜０．１８ＭＰａであり、貼付温度は例えば、１２０℃である。なお、半導体チップ３０のサイズは、例えば、１５×１５×０．５ｍｍであり、また、Ｃｕパッド３１の直径は、例えば、１５０μｍで４００μｍピッチで設けられている。また、図における符号３３はパッシベーション膜である。
次いで、ドライフィルムレジスト７１に対してフォトマスク７２を載置して、例えば、６０ｍＪ／ｃｍ2 で露光する。次いで、図７（ｂ）に示すように、スプレー現像装置で炭酸ナトリウム１ｗｔ％溶液を吹付けて現像を行うことにより、多層回路基板上の電極と同径、同ピッチのめっきフレームとなるレジストパターン７３を形成する。
次いで、図７（ｃ）に示すように、Ｓｎ−Ｂｉ系めっき浴７４を用いた無電解めっきによりレジストパターン７３の開口部の頂上部にまでＳｎ−Ｂｉめっきを行った。この場合の無電解Ｓｎ−Ｂｉめっき処理条件は下記の通りである。
めっき液組成
硫酸スズ：０．５ ｍｏｌ／Ｌ
硫酸ビスマス：０．０５ｍｏｌ／Ｌ
メタンスルホン酸：１００ｍｌ／Ｌ
チオ尿素：８０ｇ／Ｌ
めっき条件
液温：６０℃
めっき時間：１００〜１５０分間
次いで、図７（ｄ）に示すように、レジストパターン７３をアセトンで剥離させることにより半導体チップ３０のバリアメタル層３２上に、高さが３５μｍのＳｎ−Ｂｉ電極バンプ７５が形成される。
次に、図８（ａ）に示すように、内部配線４１に接続するＣｕパッド４２の周囲を厚さが、例えば、２５μｍのソルダーレジスト４３で埋め込んだ樹脂をベースとした多層回路基板４０の表面に厚さが例えば、３５μｍのドライフィルムレジスト８１をラミネーターにより貼付する。この場合の貼付圧力は例えば、０．１７〜０．１８ＭＰａであり、貼付温度は例えば、１２０℃である。なお、多層回路基板４０のサイズは、例えば、５０×５０×１ｍｍであり、また、Ｃｕパッド４２の直径は、例えば、２００μｍで４００μｍピッチで設けられている。
次いで、ドライフィルムレジスト８１に対してフォトマスク８２を載置して、例えば、６０ｍＪ／ｃｍ2 で露光する。次いで、図８（ｂ）に示すように、スプレー現像装置で炭酸ナトリウム１ｗｔ％溶液を吹付けて現像を行うことにより、多層回路基板上の電極と同径、同ピッチのめっきフレームとなるレジストパターン８３を形成する。
次いで、図８（ｃ）に示すように、Ｓｎ−Ｂｉ系めっき浴８４を用いた無電解めっきによりレジストパターン８３の開口部の頂上部にまでＳｎ−Ｂｉめっきを行った。この場合の無電解Ｓｎ−Ｂｉめっき処理条件は半導体チップ３０に設けたＳｎ−Ｂｉ電極パッド７５のメッキ条件と同じである。
次いで、図８（ｄ）に示すように、レジストパターン８３をアセトンで剥離させることにより多層回路基板４０のＣｕパッド４２上に、高さが３５μｍのＳｎ−Ｂｉ電極バンプ８５が形成される。
次いで、図９（ａ）及び（ｂ）に示すように、半導体チップ３０の電極形成領域の四隅に対し、ディスペンサ装置６２によってアルミナペーストを高さ３５μｍになるように塗布してスペーサ３８を形成する。
この場合、高さが３５μｍになるように、例えば、２段階塗布を行うものであり、スペーサ３８の平面形状はＬ字型になるようにする。
一方、図９（ｃ）及び（ｄ）に示すように、多層回路基板４０における半導体チップの搭載位置に対応する四隅に対し、ソルダーレジスト４３を選択的に除去したのち、ディスペンサ装置６３によってアルミナペーストを高さ３５μｍになるように塗布してスペーサ４８を形成する。
この場合も、高さが３５μｍになるように、例えば、２段階塗布を行うものであり、スペーサ４８の平面形状はスペーサ３８と向かい合うようにＬ字型になるようにする。
次いで、図１０（ａ）に示すように、例えば、８０℃に加熱したチップボンダーを構成するステージ６４上に多層回路基板４０を載置するとともに、例えば、１１０℃に加熱したチップボンダーを構成するツールヘッド６５に保持した半導体チップ３０を多層回路基板４０に対して位置合わせする。
この時、スペーサ３８とスペーサ４８とが互いに接触するように位置合わせすることによって、Ｓｎ−Ｂｉ電極バンプ７５とＳｎ−Ｂｉ電極バンプ８５が側面で対向して接触状態となる。また、この時の荷重を例えば、２０Ｎとし、６０秒間押圧することによって仮接合を行う。なお、仮接合の段階で半導体チップ３０のＳｎ−Ｂｉ電極バンプ７５と多層回路基板４０のＳｎ−Ｂｉ電極バンプ８５は各電極の中心から１７５μｍずらした形で接触する設計としている。
次いで、図１０（ｂ）に示すように、Ｎ2 雰囲気のリフロー炉に投入し、最高温度が１６５℃になるように加熱処理を行ってＳｎ−Ｂｉ電極バンプ７５とＳｎ−Ｂｉ電極バンプ８５を溶融させて接合を行う。この時、樹脂をベースとする多層回路基板４０は膨張するとともに反ることになるが、Ｓｎ−Ｂｉ電極バンプ７５とＳｎ−Ｂｉ電極バンプ８５とは溶融状態のＳｎ−Ｂｉはんだによって上下方向にスライドしながら接続状態が保たれる。なお、アルミナペーストからなるスペーサ３８とスペーサ４８は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図１０（ｃ）に示すように、室温まで徐々に降温すると、多層回路基板４０は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においてはＳｎ−Ｂｉ電極バンプ７５とＳｎ−Ｂｉ電極バンプ８５を構成するＳｎ−Ｂｉはんだは溶融状態であるので、多層回路基板４０の反りが小さくなり始めてもＳｎ−Ｂｉ電極バンプ７５とＳｎ−Ｂｉ電極バンプ８５とは互いにスライドするように移動して多層回路基板４０の反りの減少のさまたげになることはない。
このように製造した半導体装置について断面観察すると、半導体チップ３０のＳｎ−Ｂｉ電極バンプ７５と多層回路基板４０のＳｎ−Ｂｉ電極バンプ８５との間で接合が完結しており、半導体チップ外周部での接触不足や電極間乖離が発生していないことがわかった。また、−２５℃〜１２５℃の温度サイクル試験を実施結果、１５００サイクル経過後の電気抵抗と試験開始前の電気抵抗にほとんど差がみられないことが明らかとなった。
このように、本発明の実施例３においては、従来と同様にバンプ同士による溶融接合を行っているが、互いの頂面を対向させて溶融接合する従来とは異なり、互いのバンプの側面を対向させて溶融接合しているので、溶融接合時の熱により多層回路基板４０が反った場合にも溶融したＳｎ−Ｂｉはんだが余裕をもって反りに追随することができ、電極間乖離が発生することがない。
また、この実施例３においては、バンプ電極を融点の低いＳｎ−Ｂｉはんだを用いているので、溶融接合時の温度を低くすることができ、それによって、基板の反りも少なくなるので、この点でも電極間乖離が発生することがない。
次に、図１１乃至図１５を参照して、本発明の実施例４の回路基板の製造工程を説明する。まず、図１１（ａ）に示すように、表面にＣｕパッド３１を介してＮｉ及びＡｕを順次積層したバリアメタル層３２を設けた半導体チップ３０の表面に厚さが例えば、３５μｍのドライフィルムレジスト７１をラミネーターにより貼付する。この場合の貼付圧力は例えば、０．１７〜０．１８ＭＰａであり、貼付温度は例えば、１２０℃である。なお、半導体チップ３０のサイズは、例えば、１５×１５×０．５ｍｍであり、また、Ｃｕパッド３１の直径は、例えば、９０μｍで３００μｍピッチで設けられている。また、図における符号３３はパッシベーション膜である。
次いで、ドライフィルムレジスト７１に対してフォトマスク７２を載置して、例えば、６０ｍＪ／ｃｍ2 で露光する。次いで、図１１（ｂ）に示すように、スプレー現像装置で炭酸ナトリウム１ｗｔ％溶液を吹付けて現像を行うことにより、多層回路基板上の電極と同径、同ピッチのめっきフレームとなるレジストパターン７３を形成する。
次いで、図１１（ｃ）に示すように、Ｃｕ系めっき浴７６を用いた電解めっきによりＣｕめっきを行った。この場合の電解Ｃｕめっき処理条件は下記の通りである。
めっき浴組成
硫酸銅（５水塩）：２２５ｇ／Ｌ
硫酸（９８％）：５５ｇ／Ｌ
塩素イオン：６０ｍｇ／Ｌ
アミン類とグリシジルエーテル反応縮合物ＫＢ１２（互応化学工業製商品型番）：２５０ｍｇ／Ｌ
ビススルホ有機化合物（ＳＯ3 Ｈ−Ｃ3 Ｈ6 −Ｓ−Ｓ−Ｃ3 Ｈ6 −ＳＯ3 Ｈ）：６ｍｇ／Ｌ
めっき条件
アノード：金属Ｃｕ
電流密度：２Ａ／ｄｍ2
めっき時間：８０分間
次いで、図１２（ａ）に示すように、レジストパターン７３をアセトンで剥離させることにより半導体チップ３０のバリアメタル層３２上に、高さが３５μｍのＣｕバンプコア７７が形成される。
次いで、図１２（ｂ）に示すように、Ｓｎ−Ｂｉ系めっき浴７８に浸漬し、図１２（ｃ）に示すようにＣｕバンプコア７７の表面にＳｎ−Ｂｉ膜７９を形成してＣｕ／Ｓｎ−Ｂｉ電極８０を構成する。なお、この時のめっき液組成は、上記の実施例３の場合と同様であるが、めっき時間を例えば１５分間とすることによって、Ｓｎ−Ｂｉ膜７９の膜厚を５μｍにする。
次に、図１３（ａ）に示すように、内部配線４１に接続するＣｕパッド４２の周囲を厚さが、例えば、２５μｍのソルダーレジスト４３で埋め込んだ樹脂をベースとした多層回路基板４０の表面に厚さが例えば、３５μｍのドライフィルムレジスト８１をラミネーターにより貼付する。この場合の貼付圧力は例えば、０．１７〜０．１８ＭＰａであり、貼付温度は例えば、１２０℃である。なお、多層回路基板４０のサイズは、例えば、５０×５０×１ｍｍであり、また、Ｃｕパッド４２の直径は、例えば、１９０μｍで４００μｍピッチで設けられている。
次いで、ドライフィルムレジスト８１に対してフォトマスク８２を載置して、例えば、６０ｍＪ／ｃｍ2 で露光する。次いで、図１３（ｂ）に示すように、スプレー現像装置で炭酸ナトリウム１ｗｔ％溶液を吹付けて現像を行うことにより、多層回路基板上の電極と同径、同ピッチのめっきフレームとなるレジストパターン８３を形成する。
次いで、図１３（ｃ）に示すように、Ｃｕ系めっき浴８６を用いた電解めっきによりＣｕめっきを行った。この場合の電解Ｃｕめっき処理条件は半導体チップ３０に対する電解Ｃｕめっき処理条件と同じである。
次いで、図１４（ａ）に示すように、レジストパターン８３をアセトンで剥離させることにより多層回路基板４０のＣｕパッド４２上に、高さが３５μｍのＣｕバンプコア８７が形成される。
次いで、図１４（ｂ）に示すように、Ｓｎ−Ｂｉ系めっき浴８８に浸漬し、図１４（ｃ）に示すようにＣｕバンプコア８７の表面にＳｎ−Ｂｉ膜８９を形成してＣｕ／Ｓｎ−Ｂｉ電極９０を構成する。なお、この時のＳｎ−Ｂｉ無電解めっき処理条件は、半導体チップ３０に対するＳｎ−Ｂｉ無電解めっき処理条件と同じである。
次いで、図示は省略するものの、上記の図９（ａ）及び（ｂ）に示す工程と同様の工程によって、半導体チップ３０の電極形成領域の四隅に対し、ディスペンサ装置によってアルミナペーストを高さ３５μｍになるように塗布してスペーサ３８を形成する。この場合も、高さが３５μｍになるように、例えば、２段階塗布を行うものであり、スペーサ３８の平面形状はＬ字型になるようにする。
一方、上記の図９（ｃ）及び（ｄ）に示す工程と同様の工程によって、多層回路基板４０における半導体チップの搭載位置に対応する四隅に対し、ソルダーレジスト４３を選択的に除去したのち、ディスペンサ装置によってアルミナペーストを高さ３５μｍになるように塗布してスペーサ４８を形成する。この場合も、高さが３５μｍになるように、例えば、２段階塗布を行うものであり、スペーサ４８の平面形状はスペーサ３８と向かい合うようにＬ字型になるようにする。
次いで、図１５（ａ）に示すように、例えば、８０℃に加熱したチップボンダーを構成するステージ６４上に多層回路基板４０を載置するとともに、例えば、１１０℃に加熱したチップボンダーを構成するツールヘッド６５に保持した半導体チップ３０を多層回路基板４０に対して位置合わせする。
この時、スペーサ３８とスペーサ４８とが互いに接触するように位置合わせすることによって、Ｃｕ／Ｓｎ−Ｂｉ電極８０とＣｕ／Ｓｎ−Ｂｉ電極９０が側面で対向して接触状態となる。また、この時の荷重を例えば、２０Ｎとし、６０秒間押圧することによって仮接合を行う。なお、仮接合の段階で半導体チップ３０のＣｕ／Ｓｎ−Ｂｉ電極８０と多層回路基板４０のＣｕ／Ｓｎ−Ｂｉ電極９０は各電極の中心から１５０μｍずらした形で接触する設計としている。
次いで、図１５（ｂ）に示すように、Ｎ2 雰囲気のリフロー炉に投入し、最高温度が１６５℃になるように加熱処理を行ってＣｕ／Ｓｎ−Ｂｉ電極８０のＳｎ−Ｂｉ膜７９とＣｕ／Ｓｎ−Ｂｉ電極９０のＳｎ−Ｂｉ膜８９を溶融させて接合を行う。この時、樹脂をベースとする多層回路基板４０は膨張するとともに反ることになるが、Ｃｕ／Ｓｎ−Ｂｉ電極８０とＣｕ／Ｓｎ−Ｂｉ電極９０とは溶融状態のＳｎ−Ｂｉはんだによって上下方向にスライドしながら接続状態が保たれる。なお、アルミナペーストからなるスペーサ３８とスペーサ４８は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図１５（ｃ）に示すように、室温まで徐々に降温すると、多層回路基板４０は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においてはＣｕ／Ｓｎ−Ｂｉ電極８０とＣｕ／Ｓｎ−Ｂｉ電極９０の表面のＳｎ−Ｂｉはんだは溶融状態であるので、多層回路基板４０の反りが小さくなり始めてもＣｕ／Ｓｎ−Ｂｉ電極８０とＣｕ／Ｓｎ−Ｂｉ電極９０とは互いにスライドするように移動して多層回路基板４０の反りの減少のさまたげになることはない。
このように製造した半導体装置について断面観察すると、半導体チップ３０のＳｎ−Ｂｉ電極バンプ７５と多層回路基板４０のＳｎ−Ｂｉ電極バンプ８５との間で接合が完結しており、半導体チップ外周部での接触不足や電極間乖離が発生していないことがわかった。また、１５０℃の高温放置試験を２０００時間実施した結果、高温放置後の電気抵抗と試験開始前の電気抵抗にほとんど差がみられないことが明らかとなった。
このように、本発明の実施例４においては、上記の実施例３と同様に互いのバンプの側面を対向させて溶融接合しているので、溶融接合時の熱により多層回路基板４０が反った場合にも溶融したＳｎ−Ｂｉはんだが余裕をもって反りに追随することができ、電極間乖離が発生することがない。
また、この実施例４においては、バンプ電極の表面を融点の低いＳｎ−Ｂｉはんだで覆っているので、溶融接合時の温度を低くすることができ、それによって、基板の反りも少なくなるので、この点でも電極間乖離が発生することがない。
次に、図１６乃至図１９を参照して、本発明の実施例５の回路基板の製造工程を説明する。まず、図１６（ａ）に示すように、表面にＣｕパッド３１を介してＮｉ及びＡｕを順次積層したバリアメタル層３２を設けた半導体チップ３０に対して、メタルマスク９１を用いた印刷法によって、例えば、Ｓｎ−Ｚｎ−Ｂｉからなるはんだペースト９２をバリアメタル層３２上に設ける。この場合の半導体チップ３０のサイズは、例えば、１５×１５×０．５ｍｍであり、また、Ｃｕパッド３１の直径は、例えば、１５０μｍで３００μｍピッチで設けられている。
次いで、図１６（ｂ）に示すように、はんだペースト９２を設けた半導体チップ３０を、Ｎ2 雰囲気のリフロー炉において、最高温度が２１０℃になるように加熱処置を行う。この熱処理によって、図１６（ｃ）に示すように、はんだバンプ９３が形成される。
次に、図１７（ａ）に示すように、中央部の貫通スルーホール１０２が形成されたＣｕ電極１０１の周囲を厚さが、例えば、２５μｍのソルダーレジスト１０３で埋め込んだ樹脂をベースとした多層回路基板１００を準備する。なお、多層回路基板１００のサイズは、例えば、５０×５０×０．８ｍｍであり、また、Ｃｕ電極１０１の直径は、例えば、２５０μｍで４００μｍピッチで設けられている。また、貫通スルーホール１０２の内径は、例えば、２００μｍである。
次いで、図１７（ｂ）に示すように、メタルマスク１０４を用いた印刷法によって、Ｂｉ−Ａｇペースト１０５を貫通スルーホール１０２の上部に充填する。
次いで、図１７（ｃ）に示すように、Ｂｉ−Ａｇペースト１０５を設けた多層回路基板１００を、アルミナ治具１０６に収容するとともに、貫通スルーホール１０２に対向する位置に貫通孔１０８を有するシリコン治具１０７をアルミナ治具１０６上に載置する。
次いで、図１７（ｄ）に示すように、シリコン治具１０７に設けた貫通孔１０８に例えば、直径が１００μｍで、長さが５００μｍのＣｕワイヤー１０９を挿入したのち、Ｎ2 雰囲気のリフロー炉において、最高温度が２８５℃になるように加熱処置を行う。この熱処理においてＢｉ−Ａｇペースト１０５中の溶剤は蒸発しＢｉ−Ａｇはんだ１１０となる。なお、このＢｉ−Ａｇはんだ１１０の融点は、例えば、２７０℃である。
次いで、図１８（ａ）に示すように、室温まで降温したのち、シリコン治具１０７を取外し、多層回路基板１００をアルミナ治具１０６から取り出すことによって、Ｂｉ−Ａｇはんだ１１０中にＣｕワイヤー１０９が植設された状態の多層回路基板が得られる。
次に、図１８（ｂ）に示すように、Ｃｕワイヤー１０９にフラックスを塗布したのち、例えば、２０５℃に加熱したＳｎ−Ｚｎ−Ｂｉからなるはんだ浴１１２を収容したはんだ槽１１１の中にＣｕワイヤー１０９のその先端部から１００〜１５０μｍ、例えば、１２０μｍだけ浸漬する。
次いで、図１８（ｃ）に示すように、Ｃｕワイヤー１０９を引き上げて自然冷却することによって、Ｃｕワイヤー１０９の先端部にＳｎ−Ｚｎ−Ｂｉからなるはんだ層１１３が形成された多層回路基板１００が得られる。
次いで、図示は省略するものの、上記の図９（ａ）及び（ｂ）に示す工程と同様の工程によって、半導体チップ３０の電極形成領域の四隅に対し、ディスペンサ装置によってアルミナペーストを高さ５０μｍになるように塗布してスペーサ３８を形成する。この場合も、高さが５０μｍになるように、例えば、２段階塗布を行うものであり、スペーサ３８の平面形状はＬ字型になるようにする。
一方、上記の図９（ｃ）及び（ｄ）に示す工程と同様の工程によって、多層回路基板１００における半導体チップの搭載位置に対応する四隅に対し、ソルダーレジスト１０３を選択的に除去したのち、ディスペンサ装置によってアルミナペーストを高さ３００μｍになるように塗布してスペーサ４８を形成する。この場合も、高さが３００μｍになるように、例えば、２段階塗布を行うものであり、スペーサ４８の平面形状はスペーサ３８と向かい合うようにＬ字型になるようにする。
次いで、図１９（ａ）に示すように、例えば、８０℃に加熱したチップボンダーを構成するステージ６４上に多層回路基板１００を載置するとともに、例えば、１７５℃に加熱したチップボンダーを構成するツールヘッド６５に保持した半導体チップ３０を多層回路基板１００に対して位置合わせする。
この時、スペーサ３８とスペーサ４８とが互いに接触するように位置合わせすることによって、はんだバンプ９３とＣｕワイヤー１０９の先端部に設けたはんだ層１１３が互いに側面で対向して接触状態となる。また、この時の荷重を例えば、２０Ｎとし、６０秒間押圧することによって仮接合を行う。なお、仮接合の段階で半導体チップ３０のはんだバンプ９３と多層回路基板１００のＣｕワイヤー１０９は各々の中心から１２５μｍずらした形で接触する設計としている。
次いで、図１９（ｂ）に示すように、Ｎ2 雰囲気のリフロー炉に投入し、最高温度が２１０℃になるように加熱処理を行ってはんだバンプ９３とＣｕワイヤー１０９の先端部に設けたはんだ層１１３を溶融させて接合を行う。この時、樹脂をベースとする多層回路基板１００は膨張するとともに反ることになるが、はんだバンプ９３とＣｕワイヤー１０９とは溶融状態のＳｎ−Ｚｎ−Ｂｉはんだによって上下方向にスライドしながら接続状態が保たれる。なお、アルミナペーストからなるスペーサ３８とスペーサ４８は、構成成分の溶剤がリフローに伴う加熱により蒸発するので体積が減少して小さくなるので接触状態が解除される。
次いで、図１９（ｃ）に示すように、室温まで徐々に降温すると、多層回路基板１００は元のサイズに徐々に収縮するとともに、反りも徐々に少なくなる。この時、降温の初期においてははんだバンプ９３を構成するＳｎ−Ｚｎ−ＢｉはんだとＣｕワイヤー１０９の先端部に設けたはんだ層１１３を構成するＳｎ−Ｚｎ−Ｂｉはんだは溶融状態であるので、多層回路基板１００の反りが小さくなり始めてもはんだバンプ９３とＣｕワイヤー１０９とは互いにスライドするように移動して多層回路基板１００の反りの減少のさまたげになることはない。
このように製造した半導体装置について断面観察すると、半導体チップ３０のはんだバンプ９３と多層回路基板１００のＣｕワイヤー１０９の先端部に設けたはんだ層１１３との間で接合が完結しており、半導体チップ外周部での接触不足や電極間乖離が発生していないことがわかった。また、１５０℃の高温放置試験を１０００時間実施した結果、高温放置後の電気抵抗と試験開始前の電気抵抗にほとんど差がみられないことが明らかとなった。
このように、本発明の実施例５においては、はんだバンプからなる第１の接続導体と、第２の接続導体の一部を構成するはんだ層を互いの側面を対向させて溶融接合しているので、溶融接合時の熱により多層回路基板１０が反った場合にも溶融したＳｎ−Ｚｎ−Ｂｉはんだが余裕をもって反りに追随することができるので電極間乖離が発生することがない。
以上、本発明の実施の形態及び各実施例を説明してきたが、本発明は各実施例１に記載した条件・構成に限られるものではなく、各種の変更が可能である。例えば、上記の実施例３或いは実施例４においては電極バンプ或いは表面層をＳｎ−Ｂｉはんだで構成しているが、Ｓｎ−Ｚｎ−Ｂｉはんだを用いても良い。さらには、Ｓｎ−Ａｇ−Ｃｕはんだを用いても良い。
また、上記の実施例３及び実施例４においては、半導体チップ側の接続電極と多層回路基板側の接続電極を同じ構成にしているが、互いに異なった構成でも良く、一方をはんだバンプで構成し、他方を、Ｃｕバンプコアをはんだ層で覆った構成にしても良い。
また、上記の実施例５においては、半導体チップ側の接続電極をはんだバンプで構成しているが、Ｃｕバンプコアをはんだ層で覆った構成にしても良い。
ここで、実施例１乃至実施例５を含む本発明の実施の形態に関して、以下の付記を開示する。
（付記１） 第１の接続導体を備えた電子部品と、
前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、
前記第１の接続導体と前記第２の接続導体とが互いに対向する側面において接合していることを特徴とする回路基板。
（付記２） 前記第１の接続導体及び第２の接続導体が、バンプであることを特徴とする付記１記載の回路基板。
（付記３） 前記第１の接続導体及び第２の接続導体の少なくとも一方が、バンプ及び該バンプの表層部に形成されるともに、前記バンプの融点より低い融点を有する金属層からなることを特徴とする付記２に記載の回路基板。
（付記４） 前記第１の接続導体及び第２の接続導体の一方がその先端部に金属層を備えた棒状導体からなり、前記第１の接続導体及び第２の接続導体の他方が前記金属層と同じ融点を有するバンプからなることを特徴とする付記１に記載の回路基板。
（付記５） 前記第１の接続導体及び第２の接続導体がバンプと該バンプに植設されるとともに、その先端部に前記バンプの融点より低い融点を有する金属層を備えた棒状導体からなり、前記棒状導体同士が側面において対向するとともに前記金属層により接合していることを特徴とする付記１記載の回路基板。
（付記６） 前記金属層はＳｎ及びＢｉを含む金属からなることを特徴とする付記３乃至５のいずれか１に記載の回路基板。
（付記７） 第１の金属材料を含んだ第１のバンプを備えた電子部品を形成する工程と、第２の金属材料を含んだ第２のバンプを備えた配線基板を形成する工程と、
前記第１のバンプ或いは前記第２のバンプの少なくとも一方の表層部に、前記第１のバンプの融点及び前記第２のバンプの融点よりも低い融点を有する金属層を形成する工程と、前記第１のバンプの側面と前記第２のバンプの側面とを前記金属層を介して接触させた状態で加熱し、前記第１のバンプと前記第２のバンプとを接続する工程と
を有することを特徴とする回路基板の製造方法。
（付記８） 前記加熱する温度は、前記金属層の融点よりも高く、且つ、前記第１の金属材料の融点及び前記第２の金属材料の融点よりも低いことを特徴とする付記７に記載の回路基板の製造方法。
本発明の実施の形態の説明図である。 本発明の実施例１の回路基板の途中までの製造工程の説明図である。 本発明の実施例１の回路基板の図２以降の途中までの製造工程の説明図である。 本発明の実施例１の回路基板の図３以降の途中までの製造工程の説明図である。 本発明の実施例１の回路基板の図４以降の途中までの製造工程の説明図である。 本発明の実施例１の回路基板の図５以降の製造工程の説明図である。 本発明の実施例３の回路基板の途中までの製造工程の説明図である。 本発明の実施例３の回路基板の図７以降の途中までの製造工程の説明図である。 本発明の実施例３の回路基板の図８以降の途中までの製造工程の説明図である。 本発明の実施例３の回路基板の図９以降の製造工程の説明図である。 本発明の実施例４の回路基板の途中までの製造工程の説明図である。 本発明の実施例４の回路基板の図１１以降の途中までの製造工程の説明図である。 本発明の実施例４の回路基板の図１２以降の途中までの製造工程の説明図である。 本発明の実施例４の回路基板の図１３以降の途中までの製造工程の説明図である。 本発明の実施例４の回路基板の図１４以降の製造工程の説明図である。 本発明の実施例５の回路基板の途中までの製造工程の説明図である。 本発明の実施例５の回路基板の図１６以降の途中までの製造工程の説明図である。 本発明の実施例５の回路基板の図１７以降の途中までの製造工程の説明図である。 本発明の実施例５の回路基板の図１８以降の製造工程の説明図である。 従来のフリップチップ実装方法の説明図である。
符号の説明
１０ 樹脂基板
１１ 内部配線
１２ パッド
１３ はんだバンプ
１４ ソルダーレジスト
１５ スペーサ
１６ 金属ピラー
１７ 金属層
１８ 金属層
２０ 電子部品
２１ パッド
２２ バリアメタル層
２３ はんだバンプ
２４ パッシベーション膜
２５ スペーサ
２６ 金属ピラー
２７ 金属層
３０ 半導体チップ
３１ Ｃｕパッド
３２ バリアメタル層
３３ パッシベーション膜
３４，４４ はんだペースト
３５，４５ Ｃｕワイヤー
３６，４６ はんだバンプ
３７，４７ はんだ層
３８，４８ スペーサ
３９ はんだ層
４０ 多層回路基板
４１ 内部配線
４２ Ｃｕパッド
４３ ソルダーレジスト
５０，５４ メタルマスク
５１，５５ アルミナ治具
５２，５６ シリコン治具
５３，５７ 貫通孔
５８，６０ はんだ槽
５９，６１ はんだ浴
６２，６３ ディスペンサ装置
６４ ステージ
６５ ツールヘッド
７１，８１ ドライフィルムレジスト
７２，８２ フォトマスク
７３，８３ レジストパターン
７４，７８，８４，８８ Ｓｎ−Ｂｉ系めっき浴
７５，８５ Ｓｎ−Ｂｉ電極バンプ
７６，８６ Ｃｕ系めっき浴
７７，８７ Ｃｕバンプコア
７９，８９ Ｓｎ−Ｂｉ膜
８０，９０ Ｃｕ／Ｓｎ−Ｂｉ電極
９１ メタルマスク
９２ はんだペースト
９３ はんだバンプ
１００ 多層回路基板
１０１ Ｃｕ電極
１０２ 貫通スルーホール
１０３ ソルダーレジスト
１０４ メタルマスク
１０５ Ｂｉ−Ａｇペースト
１０６ アルミナ治具
１０７ シリコン治具
１０８ 貫通孔
１０９ Ｃｕワイヤー
１１０ Ｂｉ−Ａｇはんだ
１１１ はんだ槽
１１２ はんだ浴
１１３ はんだ層
１２０ 樹脂基板
１２１ 内部配線
１２２ 接続電極
１２３ はんだボール
１２４ ソルダーレジスト
１３０ 半導体チップ
１３１ Ｃｕパッド
１３２ バリアメタル層
１３３ はんだボール
１３４ パッシベーション膜

Claims (6)

  1. 第１の接続導体を備えた電子部品と、
    前記電子部品が実装されると共に、側面が前記第１の接続導体の側面と対向する第２の接続導体を備えた配線基板とからなり、
    前記第１の接続導体と前記第２の接続導体とが互いに対向する側面において接合していることを特徴とする回路基板。
  2. 前記第１の接続導体及び第２の接続導体が、バンプであることを特徴とする請求項１記載の回路基板。
  3. 前記第１の接続導体及び第２の接続導体の少なくとも一方が、バンプ及び該バンプの表層部に形成されるともに、前記バンプの融点より低い融点を有する金属層からなることを特徴とする請求項２に記載の回路基板。
  4. 前記第１の接続導体及び第２の接続導体の一方がその先端部に金属層を備えた棒状導体からなり、前記第１の接続導体及び第２の接続導体の他方が前記金属層と同じ融点を有するバンプからなることを特徴とする請求項１に記載の回路基板。
  5. 前記第１の接続導体及び第２の接続導体がバンプと該バンプに植設されるとともに、その先端部に前記バンプの融点より低い融点を有する金属層を備えた棒状導体からなり、前記棒状導体同士が側面において対向するとともに前記金属層により接合していることを特徴とする請求項１記載の回路基板。
  6. 第１の金属材料を含んだ第１のバンプを備えた電子部品を形成する工程と、
    第２の金属材料を含んだ第２のバンプを備えた配線基板を形成する工程と、
    前記第１のバンプ或いは前記第２のバンプの少なくとも一方の表層部に、前記第１のバンプの融点及び前記第２のバンプの融点よりも低い融点を有する金属層を形成する工程と、
    前記第１のバンプの側面と前記第２のバンプの側面とを前記金属層を介して接触させた状態で加熱し、前記第１のバンプと前記第２のバンプとを接続する工程と
    を有することを特徴とする回路基板の製造方法。
JP2008162333A 2008-06-20 2008-06-20 回路基板及びその製造方法 Withdrawn JP2010003927A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008162333A JP2010003927A (ja) 2008-06-20 2008-06-20 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008162333A JP2010003927A (ja) 2008-06-20 2008-06-20 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010003927A true JP2010003927A (ja) 2010-01-07

Family

ID=41585389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008162333A Withdrawn JP2010003927A (ja) 2008-06-20 2008-06-20 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010003927A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2014225613A (ja) * 2013-05-17 2014-12-04 富士通株式会社 端子、電子部品および電子装置
CN113594119A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
JP7271761B1 (ja) 2022-04-21 2023-05-11 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013239543A (ja) * 2012-05-15 2013-11-28 Panasonic Corp 電子部品の実装構造体およびその製造方法
JP2014225613A (ja) * 2013-05-17 2014-12-04 富士通株式会社 端子、電子部品および電子装置
CN113594119A (zh) * 2021-06-25 2021-11-02 苏州汉天下电子有限公司 半导体封装及其制造方法
CN113594119B (zh) * 2021-06-25 2024-05-14 苏州汉天下电子有限公司 半导体封装及其制造方法
JP7271761B1 (ja) 2022-04-21 2023-05-11 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法
JP2023159926A (ja) * 2022-04-21 2023-11-02 ミナミ株式会社 金属若しくは導電性の極小柱状ピンのワークの電極パッド部への接合方法

Similar Documents

Publication Publication Date Title
KR100831514B1 (ko) 플렉서블 프린트 배선판의 제조 방법 및 플렉서블 프린트배선판
JP2009158593A (ja) バンプ構造およびその製造方法
US7325301B2 (en) Method of manufacturing a wiring board
JP4639964B2 (ja) 配線基板の製造方法
JP2010003927A (ja) 回路基板及びその製造方法
JP3521341B2 (ja) 配線基板及びその製造方法、並びに被搭載基板を搭載した配線基板及びその製造方法
JP2009099963A (ja) はんだバンプを有する配線基板の製造方法
JP2010267741A (ja) 半導体装置の製造方法
JP2011187792A (ja) 半導体パッケージおよび半導体パッケージの製造方法
JP2007158024A (ja) Ｂｇａ型半導体装置及びその製造方法
JP4946965B2 (ja) 電子部品実装装置及びその製造方法
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
US20080212301A1 (en) Electronic part mounting board and method of mounting the same
JP5479959B2 (ja) はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク
TWI292948B (ja)
JP2006222257A (ja) 配線基板とその製造方法、およびそれを用いた半導体装置
JP2020061449A (ja) 配線基板及びその製造方法
JP2013077726A (ja) 半導体パッケージの製造方法
JP2000340594A (ja) 転写バンプシートとその製造方法
JP4913650B2 (ja) 配線基板の製造方法
JP2012028437A (ja) 半導体装置とその製造方法
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method
JP5157587B2 (ja) 多層配線基板の製造方法
JP2010103385A (ja) 半導体装置およびその製造方法
JP2002299387A (ja) 半導体装置用テープキャリアおよびその製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110906