JP2011187792A - 半導体パッケージおよび半導体パッケージの製造方法 - Google Patents

Abstract

【課題】接続端子のパッド開口径が小さくなるにつれ接合面積が狭くなり接合強度が低下してしまうことを防止し、接続端子とバンプ間の接合強度に優れる半導体パッケージの構造と製造方法を提供する。
【解決手段】回路基板上に配線と接続端子となるパッド１０２が形成され、パッド以外の部分がソルダーレジスト１０３で被覆されている半導体パッケージにおいて、ソルダーレジスト開口内のソルダーレジストテーパー部１１２に無電解銅めっき層１０４が形成され、更に無電解銅めっき層の表面に金属皮膜処理を施したことを特徴とする半導体パッケージ。
【選択図】図１

Description

本発明は、半導体パッケージ等に使用される回路基板とその製造方法に関するものである。

半導体パッケージはますます小型化され、ＩＣチップ接続端子となるパッド径は小さくなり、はんだバンプピッチは狭くなっていく。図２は従来のバンプ形成の製造方法を（ａ）〜（ｄ）の順次記号の各図によって示す工程手順図である。図２の（ａ）〜（ｄ）は全て断面図を示すものである。

図２（ａ）は、絶縁樹脂２０１上に無電解銅めっきを給電層とし、その上にフォトドライフィルムレジストをラミネートし、パターニングをし、電解銅めっきで銅配線やパッドを形成し、フォトドライフィルムレジストを剥離し、給電層を剥離した後、接続端子のバンプやチップコンデンサーを搭載する場所以外はソルダーレジスト２０３で被覆した状態を示している。

図２（ｂ）は、接続端子となるパッド２０２に、無電解ニッケルめっき２０６を施し、この無電解ニッケルめっき２０６上に金フラッシュめっき２０７を施した状態である。

図２（ｃ）は、はんだペースト２０９をスキージ２０８とメタルマスク２１０を介して印刷し、接続端子であるソルダーレジスト開口部２０５に、はんだペースト２０９を充填させた状態である。

図２（ｄ）は、はんだペーストがリフロー工程で加熱されることによって、はんだペーストが溶融されニッケルと合金層を形成することでパッドと接合され、はんだバンプ２１１の形成が完成する。しかしながら、接続端子のパッド径が小さくなるにつれ接合面積が狭くなり、接続端子とバンプ間の接合強度が低下してしまうという問題があった。

特開平９−２３２４６３号公報

本発明は、上記問題を解決すべくなされたものであり、接続端子とバンプ間の接合強度に優れる半導体パッケージの構造と製造方法を提供することを課題とした。

上記課題を解決するため、請求項１の発明は、回路基板上に配線と接続端子となるパッドが形成され、前記パッド以外の部分がソルダーレジストで被覆されている半導体パッケージにおいて、ソルダーレジスト開口内のソルダーレジストテーパー部に無電解銅めっき層が形成され、更に前記無電解銅めっき層の表面に金属皮膜処理を施したことを特徴とする半導体パッケージである。

また請求項２の発明は、半導体パッケージの製造方法であって、
基板全面に無電解銅めっき層を形成する工程と、
パッド部およびソルダーレジストテーパー部以外にめっきレジストを形成する工程と、
前記パッド部および前記ソルダーレジストテーパー部上に形成された前記無電解銅めっき層上に無電解ニッケルめっき層を形成する工程と、
前記パッド部および前記ソルダーレジストテーパー部上に形成された前記無電解ニッケルめっき層上に金めっきを形成する工程と、
前記めっきレジストを剥離する工程と、
前記めっきレジストの下にある無電解銅めっき層を剥離する工程と、
前記パット部および前記ソルダーレジストテーパー部上に形成された前記金めっき層上にはんだバンプを形成する工程と、
を順に施すことを特徴とする半導体パッケージの製造方法である。

また請求項３の発明は、前記はんだバンプを形成する工程が、ペースト印刷法、ソルダーダムプリコート法、はんだボール搭載法のいずれか１つを使用することを特徴とする請求項２に記載の半導体パッケージの製造方法である。

また請求項４の発明は、前記無電解銅めっき上に施す表面処理が無電解錫めっきであることを特徴とする請求項２あるいは３に記載の半導体パッケージの製造方法である。

本発明により、バンプ径が小さくなった半導体パッケージにおいて、従来のバンプ形成方法の半導体パッケージ基板と比べて、以下に示す利点がある。パッドとソルダーレジストテーパー部に無電解銅めっきを施し、その上にニッケル金めっき等の表面処理をしたことにより接合面積が増加したはんだバンプを形成することで、接続端子とパッド間で優れた接合強度を得ることができる。

本発明によるはんだバンプ形成方法による第１の実施形態を示す工程手順の説明図 従来のはんだバンプ形成方法を示す工程手順の説明図 本発明によるはんだバンプ形成方法による第２の実施形態を示す工程手順の説明図 本発明によるはんだバンプ形成方法による第３の実施形態を示す工程手順の説明図

本発明の半導体パッケージの製造方法としては、配線と接続端子となるパッドが形成されている基板全面に無電解銅めっき層を形成し、パッド部とソルダーレジストテーパー部以外にめっきレジストを形成し、パッド部とソルダーレジストテーパー部上に形成された無電解銅めっき上に無電解ニッケルめっき、金めっきを順に形成し、めっきレジストを剥離し、めっきレジストの下にある無電解銅めっきを剥離し、パット部とソルダーレジストテーパー部上に形成された金めっき層上にはんだバンプを形成する工程を順に備えることを特徴とする製造方法によりバンプとの接合面積を増加させることが出来る。

はんだバンプを形成する方法としては、はんだペーストをスキージとメタルマスクで形成する印刷法、フラックスをパッド内に印刷した後にはんだボールを振り込むボール搭載法、メタルマスクの変わりにフォトドライフィルムレジストをマスクとするソルダーダムプリコート法の内いずれかの方法であっても良い。

また、パッドとソルダーレジストテーパー上の表面処理は無電解錫めっきであっても良い。

次に、実施形態について図を用いて説明する。
[第1の実施形態]
図１は本発明による半導体パッケージの製造方法の形態を（ａ）〜（ｇ）の順次記号を付した各図によって示す工程手順を説明した図であり、全て断面図を示したものである。以下、一般的製造方法を説明する。

図１（ａ）は、絶縁樹脂１０１上に無電解銅めっきを給電層とし、その上にフォトドライフィルムレジストをラミネートし、配線やパッド１０２等のパターニングをし、パターンめっき層を電解銅めっきで形成し、フォトドライフィルムレジストをアルカリ系剥離液もしくはアミン系剥離液で剥離し、給電層を硫酸過水系エッチング液等で剥離し、接続端子等の必要箇所以外はソルダーレジスト１０３で被覆し、ソルダーレジスト１０２をアルカリ過マンガン酸エッチング溶液を用いて表面粗化処理した状態を示している。

図１(ｂ)は、基板表面に無電解銅めっき１０４を施した状態である。

図１(ｃ)は、めっきレジスト１０５をロールラミネーターでラミネートした後、コンタクト露光機もしくはステッパ露光機もしくはレーザ露光機などの露光装置を使用して露光を行い、アルカリ現像液で現像し、パッド１０２およびソルダーレジストテーパー部１１２の表面を開口させた状態である。

図１（ｄ）は、無電解銅めっき１０４の皮膜上に無電解ニッケルめっき１０６を施し、更にこの無電解ニッケルめっき１０６の皮膜上に金フラッシュめっき１０７を施した状態である。

図１(ｅ)は、めっきレジスト１０５をアルカリ系剥離液もしくはアミン系剥離液で剥離し、露出した無電解銅めっき１０４を硫酸過水系のエッチング液で除去した状態である。

図１（ｆ）は、ソルダーレジト１０３上にメタルマスク１１０を介して、スキージ１０８を用いてはんだペースト１０９を印刷した状態である。

図１（ｇ）は、リフローをすることにより、はんだペースト１０９内の溶剤分が蒸発し、はんだが溶融して球状になった状態である。この様にしてはんだバンプ１１１形成が完了する。

以上のように第１の実施の形態によれば、パッド１０２とソルダーレジストテーパー部に無電解銅めっき１０４の皮膜を形成し、その上に無電解ニッケルめっき１０６の皮膜と更にその上に金フラッシュ１０７を施した面を接合界面としてはんだバンプ１１１を形成することにより、接合面積を増加させることができ、接続端子とパッド間で優れた接合強度を得ることが出来る。

[第２の実施形態]
図３は本発明による半導体パッケージの製造方法の第２の形態を示す部分工程手順を説明する図である。図３においては、説明の簡略化のため、前記の第１の実施形態の図１（ｆ）以降の工程における他のバンプ形成方法を図３（ａ）〜（ｄ）の順次記号を付した各図によって説明する。図３において（ａ）〜（ｄ）は全て断面図を示したものである。

図３（ａ）は、ソルダーレジスト３０３上にリフロー温度に対応できる耐熱性のフォトドライフィルムレジスト３１２をロールラミネート等でラミネートし、コンタクト露光機もしくはステッパ露光機等で露光し、アルカリ系現像液等で現像し、パターニグを行い、接続端子部であるパッド３０２を開口させた状態である。耐熱性フォトドライフィルムレ
ジスト３１２の厚みは必要とするはんだバンプ３１１の高さによって異なる。

図３（ｂ）は、接続端子を開口させた耐熱性フォトドライフィルムレジスト２１３をマスクとみなし、スキージ３０８ではんだペースト３０９を印刷した状態である。

図３（ｃ）は、リフローをすることにより、はんだペースト３０９内の溶剤分が蒸発し、はんだが溶融してはんだが球状になりはんだバンプ３１１となった状態である。

図３（ｄ）は、耐熱性フォトドライフィルムレジスト３１２をアルカリ系剥離液もしくはアミン系剥離液等で剥離した状態である。この様にしてはんだバンプ３１１形成が完了する。

以上のように第２の実施の形態によれば、前記、第１の効果の説明で述べた効果と全く同様な効果が得られる。しかしながら、本実施の形態の場合は、メタルマスクを用意する必要がない。メタルマスクは基板の伸縮によって複数のメタルマスクを用意しなくてはならなかったが、マスクレスではんだバンプを形成することが出来、コストダウンに繋がる。

[第３の実施形態]
図４は本発明による半導体パッケージの製造方法の第３の形態を示す部分工程手順を説明する図である。図４においては、説明の簡略化のため、前記の第１の実施形態の図１（ｆ）以降の工程における他のバンプ形成方法を図４（ａ）〜（ｃ）の順次記号を付した各図によって説明する。図４において（ａ）〜（ｃ）は全て断面図を示したものである。

図４（ａ）は、ソルダーレジスト４０３上にフラックス用メタルマスク４１４を介して、スキージ４０８を用いてフラックス４１３を印刷した状態である。

図４（ｂ）は、ボール搭載用マスク４１６を介してはんだボール４１３を振り込んだ状態である。はんだボール４１３の振込み方式は、低弱バネ力や繊維束を使用するもの、高速流攪拌、自然落下方式などがある。はんだボールの振込みに関してはどの方式を使用しても良い。

図４（ｃ）は、リフローをすることにより、フラックス４１３が接続端子部のパッド４０２とはんだボール４１５の酸化膜を除去し、はんだボール４１５と接続端子のパッド４０２をより強く接合させることが出来る。

以上のように第３の実施の形態によれば、前記第１の効果の説明で述べた効果と全く同様な効果が得られる。しかしながら、本実施の形態の場合は、はんだバンプピッチが狭くなった時に隣同士のバンプがショートすることなく、更にははんだボールを使用していることからはんだバンプ高さが均一にすることが出来る。

以上の説明では、無電解ニッケルめっきを使用した例を説明したが、電解ニッケルめっきで作られるパッド界面や錫めっきで作られるパッド界面でも同様に適用することができる。

１０１、２０１、３０１、４０１ ： 絶縁樹脂
１０２、２０２、３０２、４０２ ： パッド
１０３、２０３、３０３、４０３ ： ソルダーレジスト
１０４、３０４、４０４ ： 無電解銅めっき
１０４ ： めっきレジスト
１０６、２０６、３０６、４０６ ： 無電解ニッケルめっき
１０７、２０７、３０７、４０７ ： 金フラッシュめっき
１０８、２０８、３０８ ： スキージ
１０９、２０９、３０９ ： はんだペースト
１１０、２１０ ： メタルマスク
１１１、２１１、３１１、４１１ ： はんだバンプ
１１２ ： ソルダーレジストテーパー部
２０５ ： ソルダーレジスト開口部
３１２ ： 耐熱性フォトドライフィルムレジスト
４１３ ： フラックス
４１４ ： フラックス用メタルマスク
４１５ ： はんだボール
４１６ ： ボール搭載用メタルマスク

Claims (4)

1. 回路基板上に配線と接続端子となるパッドが形成され、前記パッド以外の部分がソルダーレジストで被覆されている半導体パッケージにおいて、ソルダーレジスト開口内のソルダーレジストテーパー部に無電解銅めっき層が形成され、更に前記無電解銅めっき層の表面に金属皮膜処理を施したことを特徴とする半導体パッケージ。
2. 半導体パッケージの製造方法であって、
   基板全面に無電解銅めっき層を形成する工程と、
   パッド部およびソルダーレジストテーパー部以外にめっきレジストを形成する工程と、
   前記パッド部および前記ソルダーレジストテーパー部上に形成された前記無電解銅めっき層上に無電解ニッケルめっき層を形成する工程と、
   前記パッド部および前記ソルダーレジストテーパー部上に形成された前記無電解ニッケルめっき層上に金めっきを形成する工程と、
   前記めっきレジストを剥離する工程と、
   前記めっきレジストの下にある無電解銅めっき層を剥離する工程と、
   前記パット部および前記ソルダーレジストテーパー部上に形成された前記金めっき層上にはんだバンプを形成する工程と、
   を順に施すことを特徴とする半導体パッケージの製造方法。
3. 前記はんだバンプを形成する工程が、ペースト印刷法、ソルダーダムプリコート法、はんだボール搭載法のいずれか１つを使用することを特徴とする請求項２に記載の半導体パッケージの製造方法。
4. 前記無電解銅めっき上に施す表面処理が無電解錫めっきであることを特徴とする請求項２あるいは３に記載の半導体パッケージの製造方法。

Images