JP2014225613A - 端子、電子部品および電子装置 - Google Patents

Abstract

【課題】本願は、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい端子、電子部品および電子装置を提供することを課題とする。【解決手段】端子であって、相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える。【選択図】図１

Description

本願は、端子、電子部品および電子装置に関する。

近年、各種の電子部品は、処理能力の増大および小型化の一途を辿っている。このため、例えば、半導体装置の一種であるＣＭＯＳ（Complementary Metal Oxide Semiconductor）やＬＳＩ（Large Scale Integration）、メモリーデバイス、センサーデバイス、ＭＥＭＳ（Micro Electro Mechanical Systems）等の電子部品は、他の電子部品と電気接続するための端子も微細化している。

電子部品の電気接続に関する技術としては、例えば、半導体チップの外周部に配置した端子にワイヤーを接続するワイヤーボンディングがある。また、接続端子数の増大に対応するべく、例えば、回路面上に端子を配列した半導体チップを、回路面を基板側へ向けて基板に実装するフリップチップ接続がある（例えば、特許文献１−２を参照）。

また、近年では、フリップチップ接続において、端子の更なる微細化に対応するべく、電気特性が良好な銅（Ｃｕ）等でピラーを形成し、ピラーに付けた半田でボンディングするものも提案されている。ピラーを使ったボンディングであれば、半田バンプを用いる場合に比べて端子の更なる微細化を図ることができる。

特開２０１０−８０９６２号公報 特開２００９−２１５３１号公報

半田による端子同士の接合においては、端子の微細化に伴い、端子に付けることができる半田の量も減少する。端子に付いている半田の量が少ないと、接合時の加熱や加圧によって半田が端子の側方へ押し出された場合に接合不良を生じやすい。また、端子に付いている半田の量が少ないと、微小な位置ずれによっても接合不良を生じやすくなるため、高精度な部品の位置合わせが求められることになる。

そこで、本願は、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい端子、電子部品および電子装置を提供することを課題とする。

本願は、次のような端子を開示する。
相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
端子。

また、本願は、次のような電子部品を開示する。
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に
付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
前記端子を、前記他の電子部品に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
電子部品。

また、本願は、次のような電子装置を開示する。
複数の電子部品と、
前記各電子部品に配列される複数の端子と、を備え、
前記各端子は、
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
前記各電子部品は、前記壁部が前記他の壁部と共に前記対向面の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
電子装置。

上記端子、電子部品および電子装置であれば、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい。

図１は、実施形態に係る端子を示した図の一例である。 図２は、端子を相手端子と接合する様子を示した図の一例である。 図３は、相手端子を端子に適正な位置で載せた状態を示した図の一例である。 図４は、相手端子を端子に不適正な位置で載せた状態を示した図の一例である。 図５は、端子の第１変形例である。 図６は、端子の第２変形例である。 図７は、第２変形例に係る端子と同様の形態を呈する相手端子を端子と接合する様子を示した図の一例である。 図８Ａは、第２変形例に係る端子と同様の形態を呈する相手端子を端子に不適正な位置で載せた状態を示した図の第１例である。 図８Ｂは、従来例に係る端子の接合部分にボイドが発生した状態を示した図の一例である。 図９Ａは、第２変形例に係る端子と同様の形態を呈する相手端子を端子に不適正な位置で載せた状態を示した図の第２例である。 図９Ｂは、従来例に係る端子の接合部分が離間した状態を示した図の一例である。 図１０は、端子の第３変形例である。 図１１は、めっきシード層を形成したシリコンウェハを示した図の一例である。 図１２は、パターニングされためっきレジストを形成したシリコンウェハを示した図の一例である。 図１３は、基部が形成されたシリコンウェハを示した図の一例である。 図１４は、めっきレジストが除去されたシリコンウェハを示した図の一例である。 図１５は、めっきレジストを再び形成したシリコンウェハを示した図の一例である。 図１６は、めっきレジストを平坦化したシリコンウェハを示した図の一例である。 図１７Ａは、めっきレジストをパターニングしたシリコンウェハを示した図の一例である。 図１７Ｂは、めっきレジストをパターニングしたシリコンウェハを図１７Ａとは異なる角度から示した図の一例である。 図１８は、壁部が形成されたシリコンウェハを示した図の一例である。 図１９は、めっきレジストが除去されたシリコンウェハを示した図の一例である。

以下、実施形態について説明する。以下に示す実施形態は、単なる例示であり、本願で開示するものの技術的範囲を以下の態様に限定するものではない。

図１は、実施形態に係る端子を示した図の一例である。端子１は、例えば、図１に示すように、基部２や壁部３、切り欠き部４を備えている。

基部２は、相手端子に対向する対向面５を有しており、対向面５に付けられる半田を挟んで相手端子と接合される部分である。基部２は、例えば、図１に示すように、円柱状に形成した場合、ピラーとして捉えることも可能である。しかし、基部２は、図１に示すような柱状のものに限定されるものでなく、例えば、錘状のもの、或いは、立体的な形状を呈しておらず、端子１が形成される電子部品の表面の一領域を画定しただけの平面的なものであってもよい。

壁部３は、対向面５の隣に立設されており、対向面５の少なくとも一部を取り囲む。壁部３は、対向面５の縁から相手端子へ向かって突出するように形成されている。壁部３は、対向面５の縁から相手端子へ向かって突出するように形成されることで、端子１の隣にある他の端子が端子１と電気的に繋がることを抑制しながら対向面５の少なくとも一部を取り囲むことができる。しかし、壁部３は、対向面５の少なくとも一部を取り囲むものであれば、対向面５の縁から相手端子以外の方へ向かって突出していてもよい。また、壁部３は、基部２が相手端子と接合された状態において、相手端子が有する他の対向面の隣に配置され、相手端子が有する他の壁部と共に対向面５の少なくとも一部を取り囲む。壁部３は、相手端子が有する他の対向面の隣に配置され、他の壁部と共に対向面５の少なくとも一部を取り囲むことで、接合時の加熱や加圧により、端子１と相手端子とを接合する半田が対向面５から押し出されるのを抑制する。なお、壁部３は、例えば、図１に示すように、基部２が円柱状に形成されている場合、円形の対向面５の縁に沿うように円筒状に形成されることになる。

切り欠き部４は、壁部３の一部を切り欠いており、相手端子が有する他の対向面の隣に立設されている他の壁部を受容する。切り欠き部４は、例えば、図１に示すように、壁部３の半分を切り欠くことにより、相手端子が端子１と同様の形状を呈する場合に当該相手端子が有する他の壁部を受容可能である。切り欠き部４は、例えば、図１に示すように、円筒状の壁部３の半分を切り欠く場合、壁部３を半円筒状に形成することになる。しかし、切り欠き部４は、図１に示すように、壁部３の半分を切り欠くものに限定されるものではない。切り欠き部４は、相手端子が有する他の壁部の形状に対応するように壁部３を切り欠くことにより、当該他の壁部を受容可能であれば如何なる形態を採るものであっても
よい。

上記端子１は、例えば、次のようにして相手端子と接合可能である。図２は、端子１を相手端子と接合する様子を示した図の一例である。端子１を相手端子２１と接合する際は、例えば、対向面５に半田６を予め付けておく（図２（Ａ）を参照）。半田６は、図２に示したように、対向面５を全面的に覆うように付けておいてもよいが、対向面５を全面的に覆うように付ける態様に限定されるものではない。半田６は、対向面５の一部を覆うように付けてもよく、例えば、対向面５の中心部分にのみ盛り付けられたような形態を呈していてもよい。

半田６を付けた端子１を用意した後は、例えば、端子１と同様の形態を呈する相手端子２１を、相手端子２１が有する他の壁部２２が切り欠き部４に受容されるようにして端子１に載せる（図２（Ｂ）を参照）。相手端子２１を、相手端子２１が有する他の壁部２２が切り欠き部４に受容されるようにして端子１に載せることで、半田６は、端子１が有する壁部３と相手端子２１が有する他の壁部２２とに包囲された状態となる。

相手端子２１を、相手端子２１が有する他の壁部２２が切り欠き部４に受容されるようにして端子１に載せた後は、端子１や相手端子２１に対して加熱や加圧を行う。半田６は、端子１が有する壁部３と相手端子２１が有する他の壁部２２とに包囲されているため、端子１や相手端子２１に対する加熱や加圧が行われても対向面５から押し出されにくい。よって、端子１は、端子１や相手端子２１に対する加熱や加圧が行われても、半田６が対向面５から押し出されることを抑制しながら相手端子２１と接合されることになる（図２（Ｃ）を参照）。半田６の押し出しが抑制されることにより、端子１と相手端子２１との間に残留する半田６の減少が抑制され、接合不良が生じにくくなる。また、半田６の減少が抑制されるため、電子部品に端子１を多数設けた場合であっても、各端子１の高さのばらつきやチップの反り等に対する寸法的な許容範囲が大きい。また、端子１は、壁部３が相手端子２１に接触することにより、従来よりも広い接触面積を確保している。よって、端子１は、半田６中にボイドが混入したり、対向面５同士が離間し過ぎたりすることにより、対向面５同士の電気的な導通が十分に確保されなかったとしても、高い接合信頼性を維持可能である。また、端子１は、壁部３と他の壁部２２との組み合わせによって半田６を囲んでいるため、例えば、半田６を一つの壁で完全に包囲する場合に比べると、壁部３と他の壁部２２との間から半田６のフラックスの分解ガスが拡散しやすい。よって、端子１は、例えば、半田６を一つの壁で完全に包囲する場合に比べると、ボイドを発生させにくい。

なお、端子１は、電気的な導通が実現できるものであれば如何なる材料であってもよいが、例えば、銀、金、ニッケル、銅等の単体、またはそれらを含む合金であれば良好な導電性を得ることができる。また、半田６は、端子１と相手端子２１との接合強度を確保しつつ電気的な導通も実現できるものであれば如何なる材料であってもよいが、例えば、錫、インジウムなどの単体、または、錫或いはインジウムを主成分とし、銀、銅、ビスマス等を含む合金であれば、接合強度の確保と良好な導電性を得ることができる。

図３は、相手端子２１を端子１に適正な位置で載せた状態を示した図の一例である。例えば、切り欠き部４が壁部３の半分を切り欠いて壁部３を半円筒状に形成している場合、端子１と同様の形態を呈する相手端子２１を端子１に適正な位置で載せれば、壁部３と他の壁部２２とが半田６をほぼ完全に包囲することになる。よって、半田６は、端子１や相手端子２１に対する加熱や加圧が行われても、対向面５から押し出されにくい。また、上記実施形態に係る端子１であれば、相手端子２１が壁部３に当接するように相手端子２１の位置決めを行うことで、端子１と相手端子２１との相対的な位置合わせを容易に実現できる。従って、例えば、端子１を電子部品の表面に多数配列する場合であっても、壁部３
や切り欠き部４の位置関係が互いに同じになるように各端子１を電子部品の表面に整列させておけば、電子部品同士の相対的な位置合わせを容易に実現できる。このように、上記端子１を設けた電子部品同士を接合すれば接合不良を生じにくいため、電子部品同士を微細な端子で接合した電子装置を得ることができる。

図４は、相手端子２１を端子１に不適正な位置で載せた状態を示した図の一例である。例えば、相手端子２１を、壁部３と他の壁部２２とが離間するような位置で端子１に載せた場合、切り欠き部４が壁部３の半分を切り欠いて壁部３を半円筒状に形成していても、半田６は壁部３と他の壁部２２とによって完全には包囲されない。しかしながら、壁部３と他の壁部２２とが少々離間していたとしても、半田６は壁部３や他の壁部２２によってほとんど包囲されていると言える。よって、半田６は、壁部３や他の壁部２２が存在しない場合に比べれば、端子１や相手端子２１に対する加熱や加圧が行われても、対向面５から押し出されにくい。従って、上記実施形態に係る端子１は、端子１と相手端子２１とが相対的に位置ずれした状態で接合が行われたとしても、半田６が対向面５から押し出されることによる接合不良の発生を抑制し、且つ、位置ずれについても許容する。すなわち、上記実施形態に係る端子１であれば、端子１を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくいだけでなく、位置ずれがあっても接合不良を生じにくい。

上記端子１は、各種の電子部品同士の電気接続に適用可能である。端子１は、上述したように、端子を微細化しても部品の位置合わせが容易であり且つ接合不良を生じにくい。よって、端子１は、例えば、ＣＭＯＳやＬＳＩ、メモリーデバイス、センサーデバイス、ＭＥＭＳといった端子間のピッチが非常に小さい半導体装置同士や半導体装置とパッケージ基板との電気接続に好適である。

図５は、上記端子１の第１変形例である。上記端子１の基部２は、例えば、図５に示すように、対向面５が矩形状の形態を呈するものであってもよい。この場合、壁部３は、方形の対向面５の縁に沿う四角筒状に形成されていてもよい。また、切り欠き部４は、四角筒状の壁部３のうちの２面を切り欠いて壁部３を半四角筒状に形成していてもよい。

図６は、上記端子１の第２変形例である。上記端子１の切り欠き部４は、例えば、図６に示すように、壁部３の半分以上を切り欠くものであってもよい。この場合、壁部３は、対向面５の半分よりも少ない範囲を取り囲むことになるため、例えば、本第２変形例に係る端子１と同様の形態を呈する相手端子２１を端子１と接合する場合は、以下のような接合状態になる。

図７は、第２変形例に係る端子１と同様の形態を呈する相手端子２１を端子１と接合する様子を示した図の一例である。第２変形例に係る端子１は、壁部３が対向面５の半分よりも少ない範囲を取り囲んでいるため、相手端子２１を端子１に適正な位置で載せても、端子１の壁部３と相手端子２１が有する他の壁部２２との間が離間する。よって、半田６は壁部３と他の壁部２２とによって完全には包囲されない。しかしながら、壁部３と他の壁部２２とが少々離間していたとしても、半田６は壁部３や他の壁部２２によってほとんど包囲されていると言える。よって、半田６は、壁部３や他の壁部２２が存在しない場合に比べれば、端子１や相手端子２１に対する加熱や加圧が行われても、対向面５から押し出されにくい。従って、第２変形例に係る端子１は、半田６が対向面５から押し出されることによる接合不良の発生を抑制することができる。

図８Ａは、第２変形例に係る端子１と同様の形態を呈する相手端子２１を端子１に不適正な位置で載せた状態を示した図の第１例である。例えば、相手端子２１を、壁部３と他の壁部２２とが更に離間するような位置で端子１に載せた場合、半田６を取り囲む壁部３と他の壁部２２との間の隙間は更に広がることになる。しかしながら、壁部３と他の壁部
２２との間の隙間が更に広がったとしても、壁部３や他の壁部２２が存在しない場合に比べれば、半田６は壁部３や他の壁部２２によってある程度包囲されていると言える。よって、第２変形例に係る端子１において、壁部３と他の壁部２２との間の隙間が更に広がるような不適正な位置関係で接合が行われたとしても、壁部３や他の壁部２２が存在しない場合に比べれば、端子１や相手端子２１に対する加熱や加圧が行われた際に、半田６が対向面５から押し出されにくい。また、半田６は、仮にボイドＢ等が発生した場合であっても、壁部３と相手端子２１との間の隙間を埋めるように広がるため、端子１と相手端子２１との電気的な導通が確保される。一方、例えば、図８Ｂに示すように、壁部３に相当する部材が無い場合、ボイドＢが発生した場合であっても半田は端子の端面以外へ広がる余地が無いため、破線で示すように、端子と相手端子との電気的な導通が確保されにくい。このように、第２変形例に係る端子１であれば、相手端子が不適正な位置に載った状態やボイドＢ等が発生した状態で接合されたとしても接合不良の発生を抑制することができる。なお、このような効果は、本第２変形例に限られるものでなく、上記実施形態や他の変形例においても同様に発揮される。

図９Ａは、第２変形例に係る端子１と同様の形態を呈する相手端子２１を端子１に不適正な位置で載せた状態を示した図の第２例である。例えば、相手端子２１を、壁部３と他の壁部２２とが当接するような位置で端子１に載せた場合、壁部３の先端は相手端子２１から離間し得る。しかしながら、壁部３の先端が相手端子２１から離間していたとしても、壁部３や他の壁部２２が存在しない場合に比べれば、半田６は壁部３や他の壁部２２によってある程度包囲されていると言える。よって、第２変形例に係る端子１において、壁部３の先端が相手端子２１から離間するような不適正な位置関係で接合が行われたとしても、壁部３や他の壁部２２が存在しない場合に比べれば、端子１や相手端子２１に対する加熱や加圧が行われた際に、半田６が対向面５から押し出されにくい。また、半田６は、壁部３の先端と相手端子２１との間の隙間を埋めるように広がるため、端子１と相手端子２１との電気的な導通が確保される。一方、例えば、図９Ｂに示すように、壁部３に相当する部材が無い場合、端子と相手端子とが離間してしまうと、一方の端子に付いている半田が他方の端子に付く余地が無いため、端子と相手端子との電気的な導通が確保されにくい。このように、第２変形例に係る端子１は、相手端子が不適正な位置に載った状態で接合されたとしても接合不良の発生を抑制することができる。なお、このような効果は、本第２変形例に限られるものでなく、上記実施形態や他の変形例においても同様に発揮される。

図１０は、上記端子１の第３変形例である。上記端子１の壁部３は、例えば、図１０に示すように、基部２から離間して配置したものであってもよい。この場合、壁部３は、対向面５の縁からやや離れた位置で対向面５を取り囲むことになる。上記端子１は、対向面５に付けられた半田６の端子１側方への押し出しを壁部３が抑制可能であれば、壁部３が基部２から離間して配置されていてもよい。

端子１は、例えば、次のような方法で形成することができる。

図１１は、めっきシード層を形成したシリコンウェハを示した図の一例である。上記端子１を形成したい場合、図１１に示すように、電子部品の一例であるシリコンウェハ７の表面のうち他の電子部品と電気接続するための端子１を形成したい面にスパッタリングを行い、密着層８とシード層９とを形成する。密着層８は、例えば、１００ｎｍ程度の厚さのＴｉ層によって形成することができる。シード層９は、例えば、５００ｎｍ程度の厚さのＣｕ層によって形成することができる。

図１２は、パターニングされためっきレジストＲを形成したシリコンウェハ７を示した図の一例である。シリコンウェハ７の表面にシード層９を形成した後は、めっきレジスト
Ｒを形成する。そして、めっきレジストＲを露光し、端子１を形成したい部分が開口するようにパターニングを行う。例えば、基部２を円柱状に形成したい場合、めっきレジストＲに丸い孔をパターニングで形成する。めっきレジストＲに形成する丸い孔は、例えば、直径を１５μｍにすることができる。

図１３は、基部２が形成されたシリコンウェハ７を示した図の一例である。シリコンウェハ７の表面にパターニングしためっきレジストＲを形成した後は、めっきレジストＲの開口部分に金属材料をめっき処理で埋め込み、基部２を半田６と共に形成する。めっきレジストＲの開口部分に埋め込む金属材料としては、例えば、基部２として２０μｍ程度の厚さのＣｕと、半田６として５μｍ程度の厚さのＳｎを含む合金類を挙げることができる。

図１４は、めっきレジストＲが除去されたシリコンウェハ７を示した図の一例である。基部２や半田６を形成した後は、めっきレジストＲの除去を行う。これにより、基部２の周囲にシード層９が露出する。

図１５は、めっきレジストＲを再び形成したシリコンウェハ７を示した図の一例である。めっきレジストＲの除去を行った後は、再びめっきレジストＲを形成する。これにより、シリコンウェハ７の表面が、基部２や半田６の部分を含めてめっきレジストＲに覆われる。

図１６は、めっきレジストＲを平坦化したシリコンウェハ７を示した図の一例である。めっきレジストＲを再び形成した後は、めっきレジストＲを平坦化する。これにより、めっきレジストＲの表面が、基部２や半田６の部分か否かを問わず平坦になる。

図１７Ａは、めっきレジストＲをパターニングしたシリコンウェハ７を示した図の一例である。シリコンウェハ７の表面にめっきレジストＲを再び形成して平坦化した後は、めっきレジストＲを露光し、壁部３を形成したい部分が開口するようにパターニングを行う。図１７Ｂは、めっきレジストＲをパターニングしたシリコンウェハ７を図１７Ａとは異なる角度から示した図の一例である。例えば、壁部３を半円筒状に形成したい場合、図１７Ｂに示すように、めっきレジストＲに対して半円状の開口をパターニングすることになる。めっきレジストＲに対して半円形状の開口をパターニングする場合、例えば、外径を２０μｍ、内径を１０μｍ程度の半円形状の開口をパターニングで開口することができる。

図１８は、壁部３が形成されたシリコンウェハ７を示した図の一例である。シリコンウェハ７の表面に、壁部３を形成したい部分が開口するようにパターニングしためっきレジストＲを形成した後は、めっきレジストＲの開口部分にＣｕをめっき処理で埋め込み、壁部３を形成する。壁部３は、例えば、４０μｍ程度の高さのものを形成することができる。

図１９は、めっきレジストＲが除去されたシリコンウェハ７を示した図の一例である。壁部３を形成した後は、めっきレジストＲの剥離、及び、基部２周辺のシード層９と密着層８のエッチングを行う。これにより、半田６を付けた端子１がシリコンウェハ７の表面上に完成する。

なお、上記実施形態や各変形例に係る端子１の製造方法は、上述した方法に限定されるものではない。上記実施形態や各変形例に係る端子１は、その他の様々な方法で製造してもよい。

また、上記実施形態に係る端子１の変形例は、上述した変形例に限定されるものではない。上記実施形態に係る端子１は、例えば、上述した各変形例を適宜組み合わせた態様に変形してもよいし、その他の様々な変形を施してもよい。

なお、本願は、以下の付記的事項を含む。
（付記１）
相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
端子。（１、図１）
（付記２）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記１に記載の端子。（２）
（付記３）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記１または２に記載の端子。（３）
（付記４）
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記１から３の何れか一項に記載の端子。（４）
（付記５）
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記１から４の何れか一項に記載の端子。（５）
（付記６）
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記１から５の何れか一項に記載の端子。
（付記７）
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの２面を切り欠いて前記壁部を半四角筒状に形成している、
付記１から５の何れか一項に記載の端子。（図５）
（付記８）
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
前記端子を、前記他の電子部品に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
電子部品。（６）
（付記９）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記８に記載の電子部品。
（付記１０）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記８または９に記載の電子部品。
（付記１１）
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記８から１０の何れか一項に記載の電子部品。
（付記１２）
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記８から１１の何れか一項に記載の電子部品。
（付記１３）
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記８から１２の何れか一項に記載の電子部品。
（付記１４）
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの２面を切り欠いて前記壁部を半四角筒状に形成している、
付記８から１２の何れか一項に記載の電子部品。
（付記１５）
複数の電子部品と、
前記各電子部品に配列される複数の端子と、を備え、
前記各端子は、
他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
前記各電子部品は、前記壁部が前記他の壁部と共に前記対向面の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
電子装置。（７）
（付記１６）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
付記１５に記載の電子装置。
（付記１７）
前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
付記１５または１６に記載の電子装置。
（付記１８）
前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
付記１５から１７の何れか一項に記載の電子装置。
（付記１９）
前記切り欠き部は、前記壁部の半分を切り欠いている、
付記１５から１８の何れか一項に記載の電子装置。
（付記２０）
前記基部は、円形の前記対向面を形成する円柱状に形成されており、
前記壁部は、円形の前記対向面の縁に沿う円筒状に形成されており、
前記切り欠き部は、前記壁部の半分を切り欠いて前記壁部を半円筒状に形成している、
付記１５から１９の何れか一項に記載の電子装置。
（付記２１）
前記基部は、方形の前記対向面を形成する矩形状に形成されており、
前記壁部は、方形の前記対向面の縁に沿う四角筒状に形成されており、
前記切り欠き部は、四角筒状の前記壁部のうちの２面を切り欠いて前記壁部を半四角筒状に形成している、
付記１５から１９の何れか一項に記載の電子装置。

１・・端子；２・・基部；３・・壁部；４・・切り欠き部；５・・対向面；６・・半田；７・・シリコンウェハ；８・・密着層；９・・シード層；２１・・相手端子；２２・・他の壁部；Ｒ・・めっきレジスト

Claims (7)

1. 相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
   前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
   前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える、
   端子。
2. 前記壁部は、前記基部が前記相手端子と接合された状態において、前記相手端子が有する前記他の対向面の隣に位置する、
   請求項１に記載の端子。
3. 前記壁部は、前記基部が前記相手端子と接合された状態において、前記他の壁部と共に前記対向面の少なくとも一部を取り囲む、
   請求項１または２に記載の端子。
4. 前記壁部は、前記対向面の縁から前記相手端子へ向かって突出している、
   請求項１から３の何れか一項に記載の端子。
5. 前記切り欠き部は、前記壁部の半分を切り欠いている、
   請求項１から４の何れか一項に記載の端子。
6. 他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を備える端子と、
   前記端子を、前記他の電子部品に配列されている前記相手端子に各々対応する位置に複数配列した部材と、を備える、
   電子部品。
7. 複数の電子部品と、
   前記各電子部品に配列される複数の端子と、を備え、
   前記各端子は、
   他の電子部品に配列されている相手端子に対向する対向面を有しており、前記対向面に付けられる半田を挟んで前記相手端子と接合される基部と、
   前記対向面の隣に立設されており、前記対向面の少なくとも一部を取り囲む壁部と、
   前記壁部の一部を切り欠いており、前記相手端子が有する他の対向面の隣に立設されている他の壁部を受容する切り欠き部と、を各々有しており、
   前記各電子部品は、前記壁部が前記他の壁部と共に前記対向面の少なくとも一部を各々取り囲む状態で、前記他の電子部品に接合されている、
   電子装置。

Images